JPH11265163A

JPH11265163A - Ａｃ型ｐｄｐの駆動方法

Info

Publication number: JPH11265163A
Application number: JP10068215A
Authority: JP
Inventors: Yasunobu Hashimoto; 康宣橋本; Yasushi Yoneda; 靖司米田; Kenji Awamoto; 健司粟本; Kenji Ishiwatari; 健司石渡; Koichi Sakida; 康一崎田; Kunio Takayama; 邦夫高山; Hajime Inoue; 一井上; Seiichi Iwasa; 誠一岩佐
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-03-18
Filing date: 1998-03-18
Publication date: 1999-09-28

Abstract

(57)【要約】【課題】所要時間の延長を避けつつアドレッシングの信
頼性を高めることを目的とする。【解決手段】線走査形式で表示内容に応じた帯電分布を
形成するアドレス期間にＴＡおいて、行毎に、電極Ｘ，
Ｙの対に対してプライミング放電を生じさせるための電
圧Ｐｐｘ，Ｐｐｙを印加した後に、帯電状態の変更が必
要なセルのみに対してアドレス放電を生じさせるための
電圧Ｐａｘ，Ｐａｙ，Ｐａを印加し、選択順位がｉ番目
の行のセルに対する電圧Ｐａｘ，Ｐａｙ，Ｐａの印加と
同時に、（ｉ＋２）番目又はそれより後側の行の電極対
に対してプライミング放電を生じさせるための電圧Ｐａ
ｘ，Ｐａｙ，Ｐａを印加する。ｉは１〜ｎ−２（ｎ：選
択対象の行数）までの整数である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、面放電構造のＡＣ
型ＰＤＰ（Plasma Display Panel：プラズマディスプレ
イパネル）の駆動方法に関する。

【０００２】ＰＤＰは、基板対を支持体とする自己発光
型の薄型表示デバイスであり、カラー画面の実用化を機
にテレビジョン映像やコンピュータのモニターなどの用
途で広く用いられるようになってきた。市場が拡大する
につれて、動作の信頼性に対する要求も厳しくなってき
ている。

【０００３】

【従来の技術】カラー表示デバイスとして３電極面放電
構造のＡＣ型ＰＤＰが商品化されている。これは、マト
リクス表示の行（ライン）毎に点灯維持のための一対の
主電極（第１及び第２の電極）が配置され、列毎にアド
レス電極（第３の電極）が配置されたものである。セル
間の放電干渉を防止する隔壁はストライプ状に設けられ
ている。ＡＣ型であるので、表示に際しては主電極を覆
う誘電体層のメモリ機能が利用される。すなわち、線走
査形式で表示内容に応じた帯電状態を形成するアドレッ
シングを行い、その後に全ての主電極対に対して一斉に
交番極性の点灯維持電圧Ｖｓを印加する。これにより、
壁電荷の存在するセルのみにおいて実効電圧（セル電圧
ともいう）Ｖeff が放電開始電圧Ｖｆを越えて基板面に
沿った面放電が生じる。点灯維持電圧Ｖｓの印加周期を
短くすれば、見かけの上で連続した点灯状態が得られ
る。

【０００４】テレビジョン映像のような時系列の画像の
表示に際しては、ある画像の点灯維持の終了から次の画
像のアドレッシングまでの期間に、表示の乱れを防止す
るために画面全体の帯電状態を均一化するアドレッシン
グ準備が行われる。例えば、点灯すべきセルのみに壁電
荷を形成する書込みアドレス形式の場合には、アドレッ
シングに先立って画面全体の電荷を消去するリセット処
理が行われる。

【０００５】

【発明が解決しようとする課題】上述のようにストライ
プパターンの隔壁によって放電空間が列毎に区画されて
いる構造では、各列内でしかプライミング効果を生む空
間電荷の移動が起こらない。したがって、行単位に放電
を生じさせるアドレス期間での各セルのプライミング効
果に寄与する電荷は、アドレッシング準備の放電で生じ
て残留している空間電荷、及び行選択（走査）の上流側
のセルでのアドレス放電で生じた空間電荷である。上流
側のセルがアドレス放電を生じさせる必要のないセル
（例えば書込みアドレス形式における非点灯セル）の場
合には、アドレッシング準備段階で生じた空間電荷のみ
がプライミング効果に寄与することになる。このため、
特にアドレス期間の終盤に選択される行において、アド
レッシング準備からの経過時間が長く空間電荷の残留量
が少ないことから放電遅れが顕著になり、スキャンパル
ス幅で規定される１行分の走査時間（アドレスサイク
ル）内にアドレス放電が起こらず、表示欠陥が生じてし
まうという重大な問題があった。

【０００６】この間題の回避手段として、行を選択する
スキャンパルスの印加の直前に選択対象の行で空間電荷
を形成するためのプライミング放電を起こさせる手法が
提案されている（特開平９−６２８０号）。プライミン
グ放電は表示内容に係わらず行内の全てのセルで生じ、
アドレス放電は確実に起こる。

【０００７】しかし、従来の駆動方法では、行毎にプラ
イミング放電を生じさせるためのパルスとアドレス放電
を生じさせるためのパルスとを印加するので、画面全体
のアドレッシングの所要時間が、プライミング放電を生
じさせない場合の２倍以上に延びてしまうという問題が
あった。動画表示においてはより高速のアドレッシング
が望ましい。

【０００８】本発明は、所要時間の延長を避けつつアド
レッシングの信頼性を高めることを目的としている。

【０００９】

【課題を解決するための手段】本発明においては、アド
レッシングに際して行毎にプライミング放電を生じさせ
てアドレス放電を確実に生じさせる。そして、ある行で
アドレス放電を生じさせるのと同時に、当該行と隣接し
ない他の行でプライミング放電を生じさせるように、駆
動電圧の印加タイミングを選定する。これにより、アド
レッシングの所要時間の大幅な延長は避けられ、プライ
ミング放電とアドレス放電との干渉が防止される。

【００１０】請求項１の発明の方法は、マトリクス表示
の行毎に面放電を生じさせるための電極対を構成するよ
うに第１及び第２の主電極が複数ずつ配列され、列毎に
第３の電極が配列され、且つ放電空間が列方向において
画面の全長にわたって連続したＡＣ型ＰＤＰの駆動方法
であって、各行を配列順に選択する線走査形式で表示内
容に応じた帯電分布を形成するアドレス期間において、
行毎に、前記電極対に対してプライミング放電を生じさ
せるための電圧を印加した後に、帯電状態の変更が必要
なセルのみに対してアドレス放電を生じさせるための電
圧を印加し、選択順位がｉ番目の行の前記セルに対する
アドレス放電を生じさせるための前記電圧の印加と同時
に、（ｉ＋２）番目又はそれより後側の行の前記電極対
に対してプライミング放電を生じさせるための前記電圧
を印加するものである。ｉは１〜（選択対象の行数−
２）までの整数である。

【００１１】請求項２の発明の駆動方法は、前記画面の
列方向の外側に、前記電極対と同一構成の少なくとも１
対の補助電極対を設け、前記アドレス期間において、選
択順位が１番目の先頭行の前記電極対に対してプライミ
ング放電を生じさせるための前記電圧を印加する以前
に、前記補助電極対に対してプライミング放電を生じさ
せるための前記電圧を印加するものである。

【００１２】請求項３の発明の駆動方法は、前記アドレ
ス期間において、奇数番目の行の前記第１の主電極どう
しを電気的に共通化するとともに、偶数番目の行の前記
第１の主電極どうしを電気的に共通化し、奇数番目の行
の前記セルに対してアドレス放電を生じさせるための前
記電圧を印加するときには、奇数番目の行の前記第１の
主電極を第１電位にバイアスし且つ偶数番目の行の前記
第１の主電極を第２電位にバイアスし、偶数番目の行の
前記セルに対してアドレス放電を生じさせるための前記
電圧を印加するときには、奇数番目の行の前記第１の主
電極を前記第２電位にバイアスし且つ偶数番目の行の前
記第１の主電極を前記第１電位にバイアスするものであ
る。

【００１３】請求項４の発明の駆動方法は、前記アドレ
ス期間において、行を奇数番目の組と偶数番目の組とに
分けて、組毎に時分割で表示内容に応じた帯電分布を形
成し、その際に先の組の形成と後の組の形成との間に、
当該後の組の最初に選択する行に近い前記補助電極対に
対してプライミング放電を生じさせるための前記電圧を
印加するものである。

【００１４】請求項５の発明の駆動方法は、前記アドレ
ス期間において、プライミング放電を生じさせるための
前記電圧の最初の印加時間を、２番目以降の印加時間よ
り長くするものである。

【００１５】請求項６の発明の駆動方法は、前記アドレ
ス期間において、前記補助電極対に対して前記電圧を印
加する時間を、前記後の組に属する行の前記電極対に対
して前記電圧を印加する時間よりも長くするものであ
る。

【００１６】請求項７の発明の駆動方法は、マトリクス
表示の行毎に面放電を生じさせるための電極対を構成す
るように第１及び第２の主電極が複数ずつ配列され、列
毎に第３の電極が配列され、且つ放電空間が列方向にお
いて画面の全長にわたって連続したＡＣ型ＰＤＰの駆動
方法であって、行を奇数番目の組と偶数番目の組とに分
け、一方の組について帯電状態と均一化と表示内容に応
じた帯電分布の形成とを行った後に、他方の組について
帯電状態と均一化と表示内容に応じた帯電分布の形成と
を行い、前記一方の組の帯電分布を形成する第１のアド
レス期間、及び前記他方の組の帯電分布を形成する第２
のアドレス期間のそれぞれにおいて、行毎に、前記電極
対に対してプライミング放電を生じさせるための電圧を
印加し、その後に帯電状態の変更が必要なセルのみに対
してアドレス放電を生じさせるための電圧を印加し、選
択順位がｊ番目の行の前記セルに対するアドレス放電を
生じさせるための前記電圧の印加と同時に、（ｊ＋２）
番目又はそれより後側の行の前記電極対に対してプライ
ミング放電を生じさせるための前記電圧を印加するもの
である。ｊは１から（選択対象の行数−２）までの整数
である。

【００１７】請求項８の発明の駆動方法は、前記第１及
び第２のアドレス期間のそれぞれにおいて、プライミン
グ放電を生じさせるための前記電圧の最初の印加時間
を、２番目以降の印加時間より長くするものである。

【００１８】

【発明の実施の形態】図１は第１実施形態のプラズマ表
示装置１００の構成図である。プラズマ表示装置１００
は、フラット型のカラー表示デバイスであるＡＣ型のＰ
ＤＰ１と、表示領域である画面（スクリーン）ＥＳを構
成する縦横に並んだセル（表示素子）Ｃを選択的に点灯
させるための駆動ユニット８０とから構成されており、
壁掛け式テレビジョン受像機、コンピュータシステムの
モニターなどとして利用される。

【００１９】例示のＰＤＰ１は、対をなす第１及び第２
の主電極Ｘ，Ｙが平行配置され、各セルＣにおいて主電
極Ｘ，Ｙと第３の電極としてのアドレス電極Ａとが交差
する“３電極面放電構造”のＰＤＰである。主電極Ｘ，
Ｙはともに画面の行方向（水平方向）に延び、一方の主
電極Ｙはアドレッシングに際して行単位にセルＣを選択
するためのスキャン電極として用いられる。アドレス電
極Ａは列方向（垂直方向）に延びており、列単位にセル
Ｃを選択するためのデータ電極として用いられる。主電
極群とアドレス電極群とが交差する領域が画面ＥＳであ
る。

【００２０】駆動ユニット８０は、スキャンコントロー
ラ８１、共通ドライバコントローラ８２、データ処理回
路８３、電源回路８４、Ｘスキャンドライバ８５、Ｘ共
通ドライバ８７、Ｙスキャンドライバ８６、Ｙ共通ドラ
イバ８８、及びアドレスドライバ８９を有している。駆
動ユニット８０には、ＴＶチューナ、コンピュータなど
の外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調レ
ベル）を示す画素単位のフィールドデータＤＦが各種の
同期信号とともに入力される。

【００２１】フィールドデータＤＦは、データ処理回路
８３におけるフレームメモリ８３０に一旦格納された
後、後述のようにフィールドを所定数のサブフィールド
に分割して階調表示を行うためのサブフィールドデータ
Ｄｓｆに変換される。サブフィールドデータＤｓｆはフ
レームメモリ８３０に格納され、所定のタイミングでア
ドレスドライバ８９に転送される。サブフィールドデー
タＤｓｆの各ビットの値は、サブフィールドにおけるセ
ルの点灯の要否を示す情報、厳密にはアドレス放電の要
否を示す情報である。

【００２２】Ｘスキャンドライバ８５及びスキャンドラ
イバ８６は、アドレッシングに際して各主電極Ｘ，Ｙに
個別に駆動電圧を印加するために設けられている。Ｘ共
通ドライバ８７及びＹ共通ドライバ８８は、点灯維持に
際して画面の各行に対応した主電極対に一括に駆動電圧
を印加する。また、アドレスドライバ８９は各列に対応
したアドレス電極Ａに一斉に駆動電圧を印加する。これ
らドライバには電源回路８４から図示しない配線導体を
介して所定の電力が供給される。共通ドライバコントロ
ーラ８２には、Ｘ共通ドライバ８５及びＹ共通ドライバ
８８に与える制御信号のタイミングを規定するデータを
記憶した駆動波形ＲＯＭが設けられている。なお、駆動
ユニット８０はＰＤＰ１の背面側に配置され、各ドライ
バと電極とが図示しないフレキシブルケーブルで電気的
に接続される。

【００２３】図２は本発明に係るＰＤＰ１の内部構造を
示す斜視図である。ＰＤＰ１では、前面側基板構体の基
材であるガラス基板１１の内面に、行毎に一対ずつ主電
極Ｘ，Ｙが配列されている。行は画面における水平方向
のセル列である。主電極Ｘ，Ｙは、それぞれが透明導電
膜４１と金属膜（バス導体）４２とからなり、低融点ガ
ラスからなる厚さ３０μｍ程度の誘電体層１７で被覆さ
れている。誘電体層１７の表面にはマグネシア（Ｍｇ
Ｏ）からなる厚さ数千オングストロームの保護膜１８が
設けられている。アドレス電極Ａは、背面側基板構体の
基材であるガラス基板２１の内面に配列されており、厚
さ１０μｍ程度の誘電体層２４によって被覆されてい
る。誘電体層２４の上には、高さ１５０μｍの平面視直
線帯状の隔壁２９が各アドレス電極Ａの間に１つずつ設
けられている。これらの隔壁２９によって放電空間３０
が行方向にサブピクセル（単位発光領域）毎に区画さ
れ、且つ放電空間３０の間隙寸法が規定されている。そ
して、アドレス電極Ａの上方及び隔壁２９の側面を含め
て背面側の内面を被覆するように、カラー表示のための
Ｒ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが
設けられている。放電空間３０には主成分のネオンにキ
セノンを混合した放電ガスが充填されており、蛍光体層
２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫外
線によって局部的に励起されて発光する。表示の１ピク
セル（画素）は行方向に並ぶ３個のサブピクセルで構成
される。各サブピクセル内の構造体がセルＣである。隔
壁２９の配置パターンがストライプパターンであること
から、放電空間３０のうちの各列に対応した部分は全て
の行Ｌに跨がって列方向に連続している。列方向におけ
る面放電の干渉を防止するため、主電極対の配置間隔は
面放電ギャップより十分に大きい値に設定されている。

【００２４】以下、プラズマ表示装置１００におけるＰ
ＤＰ１の駆動方法を説明する。最初に階調表示及び駆動
シーケンスの概要を説明し、その後に本発明を適用した
アドレス過程を詳述する。

【００２５】図３は駆動シーケンスの第１例の概要を示
す図、図４は駆動シーケンスの第２例の概要を示す図で
ある。第１例は書込みアドレス形式であり、第２例は消
去アドレス形式である。

【００２６】例えばテレビジョン映像の表示において
は、２値の点灯制御によって階調再現を行うために、入
力画像である時系列の各フィールドｆ（符号の添字は表
示順位を表す）を例えば８個のサブフィールドｓｆ１，
ｓｆ２，ｓｆ３，ｓｆ４，ｓｆ５，ｓｆ６，ｓｆ７，ｓ
ｆ８に分割する。言い換えれば、フレームＦを構成する
各フィールドｆを８個のサブフィールドｓｆ１〜ｓｆ８
の集合に置き換える。ただし、コンピュータ出力などの
ノンインタレース形式の画像を再生する場合には、各フ
レームを８分割する。そして、これらサブフィールドｓ
ｆ１〜ｓｆ８における輝度の相対比率が１：２：４：
８：１６：３２：６４：１２８となるように重み付けを
して各サブフィールドｓｆ１〜ｓｆ８のサステイン放電
回数を設定する。サブフィールド単位の点灯／非点灯の
組合せでＲＧＢの各色毎に２５６段階の輝度設定を行う
ことができるので、表示可能な色の数は２５６³とな
る。なお、サブフィールドｓｆ１〜ｓｆ８を輝度の重み
の順に表示する必要はない。例えば重みの大きいサブフ
ィールドｓｆ８を表示期間の中間に配置するといった最
適化を行うことができる。

【００２７】各サブフィールドｓｆ１〜ｓｆ８に割り当
てるサブフィールド期間Ｔｓｆは、帯電分布を均一化す
るアドレッシング準備期間ＴＲ、表示内容に応じた帯電
分布を形成するアドレス期間ＴＡ、及び階調レベルに応
じた輝度を確保するために点灯状態を維持するサステイ
ン期間ＴＳからなる。これらのうち、アドレス期間ＴＡ
に本発明が深く係わる。各サブフィールド期間Ｔｓｆに
おいて、アドレッシング準備期間ＴＲ及びアドレス期間
ＴＡの長さは輝度の重みに係わらず一定であるが、サス
テイン期間ＴＳの長さは輝度の重みが大きいほど長い。
つまり、１つのフィールドｆに対応する計８つのサブフ
ィールド期間Ｔｓｆの長さは互いに異なる。

【００２８】アドレッシング準備期間ＴＲにおいては、
主電極Ｘに正極性の電圧パルスＰｒｘ１を印加し、同時
に主電極Ｙに負極性の電圧パルスＰｒｙ１を印加して強
制的に画面全体で強い面放電を生じさせる。電圧パルス
Ｐｒｘ１，Ｐｒｙ１の立下がりで過剰の壁電荷による自
己放電が生じ、大半の壁電荷が消失する。その後、以前
と反対極性の電圧パルスＰｒｘ２，Ｐｒｙ２を主電極
Ｘ，Ｙに印加し、面放電を生じさせてアドレス形式に適
した量の壁電荷を形成しておく。

【００２９】アドレス期間ＴＡにおいては、線順次に行
を選択し、選択した行の主電極対にプライミングパルス
Ｐｐｘ，ＰｐｙとスキャンパルスＰａｘ，Ｐａｙとを順
に印加する。プライミングパルスＰｐｘ及びスキャンパ
ルスＰａｘは正極性であって主電極Ｘに印加され、プラ
イミングパルスＰｐｙ及びスキャンパルスＰａｙは負極
性であって主電極Ｙに印加される。パルス印加のタイミ
ングは、ｉ番目の行に対するスキャンパルスＰａｘ，Ｐ
ａｙの印加と（ｉ＋２）番目の行に対するプライミング
パルスＰｐｘ，Ｐｐｙの印加とが同時となるように、行
毎に一定時間ずつ遅らせるものである。

【００３０】例えば書込みアドレス形式の場合は、プラ
イミング放電を生じさせることによって、壁電荷を維持
放電が起きない程度まで消去し、それと合わせてプライ
ミングに寄与する空間電荷を形成する。この空間電荷は
それが生じたセルでのアドレス放電と隣接セルでのプラ
イミング放電とを起こり易くする。プライミング放電に
続いて、点灯すべきセル（今回点灯セル）のみでアドレ
ス放電を生じさせる。アドレス放電は、スキャンパルス
Ｐａｘ，Ｐａｙと同時にアドレス電極Ａにアドレスパル
スＰａが印加されたセルのみで生じる。アドレス放電に
よって、維持放電に適した量の壁電荷が形成される。消
去アドレス形式の場合は、非点灯すべきセル（今回非点
灯セル）のみでアドレス放電を生じさせて不要の壁電荷
を消去し、今回点灯セルに維持放電に必要な量の壁電荷
を残すようにする。

【００３１】なお、最初に選択される行のプライミング
放電には、アドレッシング準備期間ＴＲでの放電で生じ
た空間電荷を利用する。したがって、アドレッシング準
備過程とアドレス過程は時間的に長く離れてはならな
い。

【００３２】サステイン期間ＴＳにおいては、不要の放
電を防止するために全てのアドレス電極Ａを正極性の電
位にバイアスする。図３の書込みアドレス形式の場合
は、最初に全ての主電極Ｙに正極性でパルス幅が長いサ
ステインパルスＰｓ２を印加する。その後、主電極Ｘと
主電極Ｙとに対して交互にサステインパルスＰｓを印加
する。最終のサステインパルスＰｓは主電極Ｙに印加さ
れる。サステインパルスＰｓ２，Ｐｓの印加によって、
アドレス期間ＴＡにおいて壁電荷が形成された今回点灯
セルで面放電が生じる。図４の消去アドレス形式の場合
は、最初に全ての主電極ＸにサステインパルスＰｓ２を
印加し、その後に主電極Ｙと主電極Ｘとに対して交互に
サステインパルスＰｓを印加する。最終のサステインパ
ルスＰｓは主電極Ｙに印加される。サステインパルスＰ
ｓ２，Ｐｓの印加によって、アドレス期間ＴＡにおいて
壁電荷が残されたセルで面放電が生じる。

【００３３】次にアドレス期間ＴＡの印加電圧について
詳述する。図５は第１実施形態の駆動電圧波形図であ
る。同図では主電極の符号としてＸ，Ｙに１〜ｎの行番
号を表す英数字が付加してある。以下の図でも個々の電
極を区別する必要があるときには同様の要領で符号を付
してある。

【００３４】アドレス期間ＴＡの開始時点では、主電極
Ｘの近傍と主電極Ｙの近傍とにほぼ同量で反対極性の壁
電荷が存在する。〔書込みアドレス形式の場合〕プライミング放電は主電
極間で生じさせる。このとき、プライミングパルスＰｐ
ｘ，Ｐｐｙを印加する時点の壁電圧を考慮した主電極間
電圧（Ｖｐｘ−Ｖｐｙ＋Ｖｘｙｉ）が主電極間の放電開
始電圧を超え、且つ主電極Ｘ，Ｙ上の壁電荷を消去する
電圧になるようにする。ここでＶｘｙｉは壁電荷による
主電極間の壁電圧である。一方、アドレス電極Ａと主電
極Ｘとの間、又はアドレス電極Ａと主電極Ｙとの間で不
要の放電（パネルの厚さ方向の対向放電）が起きると、
アドレス電極Ａ上に大量の壁電荷が形成されてアドレス
放電に支障をきたすので、アドレス電極Ａと主電極Ｘと
の間の電圧、及びアドレス電極Ａと主電極Ｙとの間の電
圧は放電開始電圧を超えてはならない。したがって、プ
ライミング放電時にアドレス電極Ａと主電極Ｘとの間に
加わる最大電圧（Ｖｐｘ−Ｖｂａ＋Ｖａｘｉ）、及び、
アドレス電極Ａと主電極Ｙとの間に加わる最大電圧（Ｖ
ａａ−Ｖｐｙ＋Ｖａｙｉ）が放電開始電圧を超えないよ
うにする。ここでＶｂａはアドレス電極Ａのバイアス電
圧であり、Ｖａｘｉはアドレス電極Ａと主電極Ｘとの間
の壁電圧、Ｖａｙｉはアドレス電極Ａと主電極Ｙとの間
の壁電圧である。また、プライミング放電時のアドレス
電極Ａの電位を主電極対の中立電位に近い値に設定する
ことにより、アドレス電極Ａ上への壁電荷の蓄積を抑え
ることができる。ここでは、Ｖｐｘ＋Ｖｐｙの値とＶａ
ｂ＋Ｖａの値が近くなるように設定する。Ｖａはアドレ
スパルスＰａの波高値である。

【００３５】アドレス放電は今回点灯セルのアドレス電
極Ａと主電極Ｙとの間で生じさせる。したがって、今回
点灯セルに対する印加電圧（Ｖａａ−Ｖａｙ）が放電開
始電圧以上であり、今回非点灯セルに対する印加電圧
（Ｖａｂ−Ｖａｙ）が放電開始電圧以下でなければなら
い。また、主電極間の電圧（Ｖａｘ−Ｖａｙ）は面放電
の開始電圧以下でなければならないが、できるだけ大き
い値に設定する。これはアドレス放電後の主電極間の壁
電圧をできるだけ大きくするためである。

【００３６】なお、アドレス放電を生じさせるには上述
したとおり印加電圧（Ｖａａ−Ｖａｙ）が放電開始電圧
以上なければならないが、あまり高過ぎると、アドレス
電極Ａと隔壁２９で隔てられた隣のセルの主電極Ｙとの
間で放電が起きてしまう。このアドレス不良を避けるた
め、行方向に隣接したセル間で放電が起きない程度に電
圧Ｖａａ，Ｖａｙを設定しなければならない。また、各
主電極Ｘ，Ｙのバイアス電圧Ｖｘａｂ，Ｖｙａｂは不要
の放電が起きない値に設定し、列方向の放電の拡がりが
適度となるように調整する。〔消去アドレス形式の場合〕プライミングパルスＰｐ
ｘ，Ｐｐｙを印加する時点の主電極間の電圧（Ｖｐｘ−
Ｖｐｙ＋Ｖｘｙｉ）を、主電極間に維持放電に必要な量
の壁電荷が残留する程度の強度の放電が起きるように設
定する。アドレス電極Ａと主電極Ｘ，Ｙとの間の電位設
定は書込みアドレス形式の場合と同様である。

【００３７】アドレス放電を生じさせるときには、今回
点灯セルのアドレス電極Ａと主電極Ｙとの間の電圧（Ｖ
ａａ−Ｖａｙ＋Ｖａｙｐ）が放電開始電圧以上であり、
今回非点灯セルのアドレス電極Ａと主電極Ｙとの間の電
圧（Ｖｂａ−Ｖａｙ＋Ｖａｙｐ）が放電開始電圧以下で
なければならない。ここでＶａｙｐはプライミング放電
後に残存しているアドレス電極Ａと主電極Ｙとの間の壁
電圧である。また、主電極間の電圧（Ｖａｘ−Ｖａｙ＋
Ｖｘｙｐ）は面放電の開始電圧以下でなければならず、
且つアドレス放電後の主電極間の壁電圧を十分小さくす
る必要がある。Ｖｘｙｐはプライミング放電後に残存し
ている主電極間の壁電圧である。

【００３８】図６は第２実施形態に係る主電極配列の模
式図である。上述のようにストライプ状に隔壁２９を配
置した構造では放電空間３０が列方向に連続しているの
で、各行の放電に隣接する行の放電が影響する。画面Ｅ
Ｓの行数と同数の主電極対を配列した場合には、先頭行
及び最終行ではその片側にしか他の主電極対が存在しな
いことになるので、両側に他の主電極対が存在する行と
動作条件が若干異なってしまう。そこで、画面ＥＳの外
側に少なくとも一対以上の主電極対を設けることによ
り、画面ＥＳの各行の動作条件を揃えることが好まし
い。図６の例では、先頭行の主電極Ｙ１，Ｘ１の外側に
補助主電極ＤＹ１，ＤＸ１が配列され、最終行の主電極
Ｙｎ，Ｘｎの外側に補助主電極ＤＹ２，ＤＸ２が配列さ
れている。

【００３９】図７は第２実施形態の駆動電圧波形図であ
る。アドレス期間ＴＡにおいて、補助主電極ＤＹ１，Ｄ
Ｘ１，ＤＹ２，ＤＸ２を主電極Ｘ，Ｙと見なしてプライ
ミングパルスＰｐｘ，ＰｐｙとスキャンパルスＰａｘ，
Ｐａｙと印加する。すなわち、最初に補助主電極ＤＹ
１，ＤＸ１の間でプライミング放電を生じさせ、続けて
先頭行の主電極Ｘ１，Ｙ１、２番目の行の主電極Ｘ２，
Ｙ２の順に各行の主電極間及び補助主電極ＤＹ２，ＤＸ
２の間でプライミング放電を生じさせる。ｉ番目の行に
対するスキャンパルスＰａｘ，Ｐａｙの印加と（ｉ＋
２）番目の行に対するプライミングパルスＰｐｘ，Ｐｐ
ｙの印加とが同時となるように、パルス印加のタイミン
グを行毎に一定時間ずつ遅らせることは第１実施形態と
同様である。

【００４０】補助主電極ＤＹ１，ＤＸ１，ＤＹ２，ＤＸ
２に壁電荷を残留させると、後のサステイン期間ＴＳで
誤点灯が生じる。したがって、書込みアドレス形式の場
合には、補助主電極ＤＹ１，ＤＸ１，ＤＹ２，ＤＸ２に
スキャンパルスＰａｘ，Ｐａｙを印加するときには、今
回点灯セルと今回非点灯セルとに係わらず、図のように
全てのアドレス電極Ａに対してアドレスパルスＰａを印
加しない。逆に消去アドレス形式の場合には、今回点灯
セルと今回非点灯セルとに係わらずアドレスパルスＰａ
を印加して壁電荷を消去する。

【００４１】なお、補助主電極ＤＹ１，ＤＸ１，ＤＹ
２，ＤＸ２を画面ＥＳの両側に複数対ずつ設ける場合に
おいて、各側の補助主電極群についてプライミングパル
スＰｐｘ，Ｐｐｙ及びスキャンパルスＰａｘ，Ｐａｙの
印加タイミングは共通でよい。

【００４２】図８は第３実施形態の駆動電圧波形図であ
る。本発明の駆動方法では、アドレス期間ＴＡにおける
最初のプライミング放電が起きないと、以降のプライミ
ング放電が複数行にわたって連続して起きないおそれが
ある。したがって、最初のプライミング放電を確実に起
こすことは極めて重要である。最小のプライミング放電
を確実性を増すには、図８のように最初に印加するプラ
イミングパルスＰｐｘ２，Ｐｐｙ２のパルス幅ｗ２を通
常の幅ｗ１より長くすれば良い。放電が起きない原因は
放電遅れがパルス幅ｗ２より大きくなるためなので、パ
ルス幅ｗ２が長いほど放電はより確実に生じる。

【００４３】なお、第２実施形態のように補助主電極Ｄ
Ｙ１，ＤＸ１，ＤＹ２，ＤＸ２を設け、最初のプライミ
ング放電を補助主電極ＤＹ１，ＤＸ１の間で生じさせる
場合は、補助主電極ＤＹ１，ＤＸ１に印加するプライミ
ングパルスＰｐｘ２，Ｐｐｙ２のパルス幅ｗ２を長くす
ればよい。

【００４４】図９は第４〜第６実施形態に係るプラズマ
表示装置１００ｂの構成図である。同図において図１の
例と同一の機能を有する構成要素には図１と同一の符号
を付し、その説明を省略し又は簡略化する。

【００４５】プラズマ表示装置１００ｂは、ＡＣ型のＰ
ＤＰ１と駆動ユニット８０ｂとから構成されている。駆
動ユニット８０ｂは、スキャンコントローラ８１ｂ、共
通ドライバコントローラ８２ｂ、データ処理回路８３、
電源回路８４、２個のＸ共通ドライバ８７Ａ，８７Ｂ、
Ｙスキャンドライバ８６、Ｙ共通ドライバ８８、及びア
ドレスドライバ８９を有している。

【００４６】プラズマ表示装置１００ｂでは、主電極Ｘ
が奇数行の組と偶数行の組とに分けられ、組毎に電気的
に共通化される。主電極Ｘの電気的な共通化はパネル上
の配線、Ｘ共通ドライバ８７Ａ，８７Ｂの内部配線、又
は接続ケーブル上での配線により行われる。Ｘ共通ドラ
イバ８７Ａは奇数行の主電極Ｘに一括に駆動電圧を印加
し、Ｘ共通ドライバ８７Ｂは偶数行の主電極Ｘに一括に
駆動電圧を印加する。

【００４７】主電極Ｘを共通化することにより、駆動回
路を簡単化することができる。すなわち、図１の例にお
けるＸスキャンドライバ８５では、数百の行を択一選択
するので、必然的に回路規模が大きくなる。通常はＬＳ
Ｉ化されるが、ＬＳＩ化されても実装面積は大きく、ま
た回路コストも高い。したがって、主電極対の一方だけ
でも共通ドライバで駆動できれば回路コストの低減につ
ながる。

【００４８】図１０は第４実施形態の駆動電圧波形図で
ある。アドレス期間ＴＡにおける各主電極Ｘの電位は、
該当するセルで放電を生じさせるとき及び列方向に隣接
するセルで放電を生じさせるときを除いて、任意の値で
よい。すなわち、プライミング放電の１アドレスサイク
ル前から、アドレス放電の１サイクル後までの期間以外
は任意に設定することができる。したがって、主電極Ｘ
のプライミング放電時の電位（Ｖｐｘ）とアドレス放電
時の電位（Ｖａｘ）を等しくすることができれば、図１
０のような波形の電圧印加での駆動が可能である。この
駆動波形であれば、アドレス期間ＴＡにおいて奇数番目
の主電極Ｘｏｄｄどうしの電位が等しくなり、且つ偶数
番目の主電極Ｘｅｖｅｎどうしの電位が等しくなるの
で、個々の主電極Ｘを選択するスキャンドライバは不要
となる。

【００４９】補助主電極を設ける場合は、画面の先頭行
の主電極対に隣接する側の全ての補助主電極には偶数番
目の主電極Ｘｅｖｅｎと同じ波形の駆動電圧を印加し、
最終行の主電極対に隣接する側の全ての補助主電極には
奇数番目の主電極Ｘｏｄｄと同じ波形の駆動電圧を印加
する。

【００５０】図１１は第５実施形態の駆動電圧波形図で
ある。上述の第４実施形態の駆動波形であると、アドレ
スサイクル毎に主電極Ｘの電位が変化するので、セルの
浮遊容量の充放電による無効電力が大きくなる。そこ
で、アドレス期間ＴＡを前半部ＴＡ１と後半部ＴＡ２と
に分け、奇数番目の主電極対に対するプライミングパル
スＰｐｘ，Ｐｐｙ及びスキャンパルスＰａｘ，Ｐａｙの
印加を前半部ＴＡ１で行い、偶数番目の主電極対に対す
るプライミングパルスＰｐｘ，Ｐｐｙ及びスキャンパル
スＰａｘ，Ｐａｙの印加を後半部ＴＡ２で行うようにす
れば主電極Ｘの電位変化の回数を減らすことができる。

【００５１】図１１の例では、前半部ＴＡ１と後半部Ｔ
Ａ２との間にプライミング期間ＴＰが設けられ、このプ
ライミング期間ＴＰに先頭行側の補助主電極対でプライ
ミング放電を生じさせる。つまり、後半部ＴＡ２におい
て最初に選択される第２番目の行に近い補助主電極対で
放電を生じさせて、後半部ＴＡ２の最初のプライミング
放電に対するプライミングに寄与する空間電荷を形成す
る。

【００５２】なお、補助主電極対でのプライミング放電
は、アドレッシング準備期間ＴＲにおける電圧パルスＰ
ｒｘ，Ｐｒｙと同一のパルスによって生じさせる。これ
によって、壁電荷を消去して以降のサステイン期間ＴＳ
での不要の放電を防止する。

【００５３】図１２は第６実施形態の駆動電圧波形図で
ある。図１２の例では、アドレッシングだけでなくアド
レッシング準備をも奇数行と偶数行とに分けて時分割で
行う。すなわち、まず、第１アドレッシング準備期間Ｔ
Ｒ１において例えば奇数行について帯電分布の均一化を
行い、続いて第１アドレス期間ＴＡ１において奇数行の
アドレッシングを行う。次に、第２アドレッシング準備
期間ＴＲ２において残りの行（例えば偶数行）について
帯電分布の均一化を行い、続いて第２アドレス期間ＴＡ
２において偶数行のアドレッシングを行う。

【００５４】

【発明の効果】請求項１乃至請求項８の発明によれば、
所要時間の延長を避けつつアドレッシングの信頼性を高
めることができる。

【００５５】請求項２の発明によれば、画面内の各行の
動作条件を揃え、表示品質を高めることができる。請求
項３、請求項４、請求項７、又は請求項８の発明によれ
ば、主電極対の一方の電極を個別に制御する必要がない
ので、駆動回路の簡単化を図ることができる。

【００５６】請求項５又は請求項６の発明によれば、プ
ライミング効果を生む空間電荷を確実に形成し、アドレ
ッシングの信頼性をより高めることができる。

【図面の簡単な説明】

【図１】第１実施形態のプラズマ表示装置の構成図であ
る。

【図２】本発明に係るＰＤＰの内部構造を示す斜視図で
ある。

【図３】駆動シーケンスの第１例の概要を示す図であ
る。

【図４】駆動シーケンスの第２例の概要を示す図であ
る。

【図５】第１実施形態の駆動電圧波形図である。

【図６】第２実施形態に係る主電極配列の模式図であ
る。

【図７】第２実施形態の駆動電圧波形図である。

【図８】第３実施形態の駆動電圧波形図である。

【図９】第４〜第６実施形態に係るプラズマ表示装置の
構成図である。

【図１０】第４実施形態の駆動電圧波形図である。

【図１１】第５実施形態の駆動電圧波形図である。

【図１２】

【符号の説明】

１ＰＤＰＸ，Ｙ主電極Ａアドレス電極（第３の電極）３０放電空間ＥＳ画面ＴＡアドレス期間ＴＡ１第１アドレス期間ＴＡ２第２アドレス期間Ｐｐｘ，ＰｐｙプライミングパルスＰａｘ，ＰａｙスキャンパルスＰａアドレスパルスＤＸ１，ＤＸ２，ＤＹ１，ＤＹ２補助主電極（補助電
極）Ｐｐｘ２，Ｐｐｙ２プライミングパルス

───────────────────────────────────────────────────── フロントページの続き (72)発明者粟本健司神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者石渡健司神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者崎田康一神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者高山邦夫神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者井上一神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者岩佐誠一神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】マトリクス表示の行毎に面放電を生じさせ
るための電極対を構成するように第１及び第２の主電極
が複数ずつ配列され、列毎に第３の電極が配列され、且
つ放電空間が列方向において画面の全長にわたって連続
したＡＣ型ＰＤＰの駆動方法であって、各行を配列順に選択する線走査形式で表示内容に応じた
帯電分布を形成するアドレス期間において、行毎に、前記電極対に対してプライミング放電を生じさ
せるための電圧を印加した後に、帯電状態の変更が必要
なセルのみに対してアドレス放電を生じさせるための電
圧を印加し、選択順位がｉ番目の行の前記セルに対するアドレス放電
を生じさせるための前記電圧の印加と同時に、（ｉ＋
２）番目又はそれより後側の行の前記電極対に対してプ
ライミング放電を生じさせるための前記電圧を印加する
ことを特徴とするＡＣ型ＰＤＰの駆動方法。
【請求項２】前記画面の列方向の外側に、前記電極対と
同一構成の少なくとも１対の補助電極対を設け、前記アドレス期間において、選択順位が１番目の先頭行の前記電極対に対してプライ
ミング放電を生じさせるための前記電圧を印加する以前
に、前記補助電極対に対してプライミング放電を生じさ
せるための前記電圧を印加する請求項１記載のＡＣ型Ｐ
ＤＰの駆動方法。
【請求項３】前記アドレス期間において、奇数番目の行の前記第１の主電極どうしを電気的に共通
化するとともに、偶数番目の行の前記第１の主電極どう
しを電気的に共通化し、奇数番目の行の前記セルに対してアドレス放電を生じさ
せるための前記電圧を印加するときには、奇数番目の行
の前記第１の主電極を第１電位にバイアスし且つ偶数番
目の行の前記第１の主電極を第２電位にバイアスし、偶
数番目の行の前記セルに対してアドレス放電を生じさせ
るための前記電圧を印加するときには、奇数番目の行の
前記第１の主電極を前記第２電位にバイアスし且つ偶数
番目の行の前記第１の主電極を前記第１電位にバイアス
する請求項１又は請求項２記載のＡＣ型ＰＤＰの駆動方
法。
【請求項４】前記アドレス期間において、行を奇数番目の組と偶数番目の組とに分けて、組毎に時
分割で表示内容に応じた帯電分布を形成し、その際に先
の組の形成と後の組の形成との間に、当該後の組の最初
に選択する行に近い前記補助電極対に対してプライミン
グ放電を生じさせるための前記電圧を印加する請求項２
記載のＡＣ型ＰＤＰの駆動方法。
【請求項５】前記アドレス期間において、プライミング放電を生じさせるための前記電圧の最初の
印加時間を、２番目以降の印加時間より長くする請求項
１乃至請求項４のいずれかに記載のＡＣ型ＰＤＰの駆動
方法。
【請求項６】前記アドレス期間において、前記補助電極対に対して前記電圧を印加する時間を、前
記後の組に属する行の前記電極対に対して前記電圧を印
加する時間よりも長くする請求項４又は請求項５記載の
ＡＣ型ＰＤＰの駆動方法。
【請求項７】マトリクス表示の行毎に面放電を生じさせ
るための電極対を構成するように第１及び第２の主電極
が複数ずつ配列され、列毎に第３の電極が配列され、且
つ放電空間が列方向において画面の全長にわたって連続
したＡＣ型ＰＤＰの駆動方法であって、行を奇数番目の組と偶数番目の組とに分け、一方の組に
ついて帯電状態と均一化と表示内容に応じた帯電分布の
形成とを行った後に、他方の組について帯電状態と均一
化と表示内容に応じた帯電分布の形成とを行い、前記一方の組の帯電分布を形成する第１のアドレス期
間、及び前記他方の組の帯電分布を形成する第２のアド
レス期間のそれぞれにおいて、行毎に、前記電極対に対してプライミング放電を生じさ
せるための電圧を印加し、その後に帯電状態の変更が必
要なセルのみに対してアドレス放電を生じさせるための
電圧を印加し、選択順位がｊ番目の行の前記セルに対するアドレス放電
を生じさせるための前記電圧の印加と同時に、（ｊ＋
２）番目又はそれより後側の行の前記電極対に対してプ
ライミング放電を生じさせるための前記電圧を印加する
ことを特徴とするＡＣ型ＰＤＰの駆動方法。
【請求項８】前記第１及び第２のアドレス期間のそれぞ
れにおいて、プライミング放電を生じさせるための前記電圧の最初の
印加時間を、２番目以降の印加時間より長くする請求項
７記載のＡＣ型ＰＤＰの駆動方法。