JP2000305532A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2000305532A JP2000305532A JP11116722A JP11672299A JP2000305532A JP 2000305532 A JP2000305532 A JP 2000305532A JP 11116722 A JP11116722 A JP 11116722A JP 11672299 A JP11672299 A JP 11672299A JP 2000305532 A JP2000305532 A JP 2000305532A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- horizontal
- vertical
- offset value
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 液晶パネルを光シャッターとして用いた画像
表示装置において、輝度ムラや色ムラの無い均一な明度
の映像表示が可能な画像処理装置を提供する。 【解決手段】 選択器２１，２２は水平計数値入力端子
Ｔhc、垂直計数値入力端子Ｔvcからそれぞれ導かれる水
平計数値ＨＣと垂直計数値ＶＣとの上位３ビット信号に
よって、水平オフセット値入力端子Ｔhof より供給され
る水平オフセット値Ｈｉと垂直オフセット値入力端子Ｔ
vof より供給される垂直オフセット値Ｖｊをそれぞれ選
択し、双方のオフセット値を加算器２３が加算し、加算
値をオフセット発生回路２がオフセット信号ＯＦとして
加算器８に出力し、多階調表示に用いるディザパターン
発生回路１から出力されるディザパターン信号ＤＰと加
算させて加算器９に出力させ、映像信号入力端子Ｔimに
供給される映像信号ＩＭに加算させて表示映像信号ＩＤ
として表示映像信号出力端子Ｔidから出力させる。
表示装置において、輝度ムラや色ムラの無い均一な明度
の映像表示が可能な画像処理装置を提供する。 【解決手段】 選択器２１，２２は水平計数値入力端子
Ｔhc、垂直計数値入力端子Ｔvcからそれぞれ導かれる水
平計数値ＨＣと垂直計数値ＶＣとの上位３ビット信号に
よって、水平オフセット値入力端子Ｔhof より供給され
る水平オフセット値Ｈｉと垂直オフセット値入力端子Ｔ
vof より供給される垂直オフセット値Ｖｊをそれぞれ選
択し、双方のオフセット値を加算器２３が加算し、加算
値をオフセット発生回路２がオフセット信号ＯＦとして
加算器８に出力し、多階調表示に用いるディザパターン
発生回路１から出力されるディザパターン信号ＤＰと加
算させて加算器９に出力させ、映像信号入力端子Ｔimに
供給される映像信号ＩＭに加算させて表示映像信号ＩＤ
として表示映像信号出力端子Ｔidから出力させる。
Description
【０００１】
【発明の属する技術分野】本発明はパーソナルコンピュ
ーター（以下、略してパソコンと記す）用映像やテレビ
ジョン用映像等を液晶映像投影装置、液晶後方映像投影
ＴＶ等の液晶表示装置に映像化する際に用いられる画像
処理装置に関する。
ーター（以下、略してパソコンと記す）用映像やテレビ
ジョン用映像等を液晶映像投影装置、液晶後方映像投影
ＴＶ等の液晶表示装置に映像化する際に用いられる画像
処理装置に関する。
【０００２】
【従来の技術】液晶映像投影装置や液晶後方映像投影Ｔ
Ｖ等の画像表示装置において、その画面に画像の多階調
表示を行う際には一般に次の２通りの手法が用いられ
る。即ち、一つがフレーム速度制御法（Frame Rate Con
trol；以下、略してＦＲＣと記す）であり、他の一つが
ディザ法である。ＦＲＣはフレーム毎に各画素の表示階
調を切り替えて２レベルの中間調を表示する手法であ
る。また、ディザ法は複数の画素群を一纏めにし、各画
素の表示階調に疑似乱数を重畳して量子化することによ
り、１単位画像として表示する際の階調数を増やす手法
である。これらのＦＲＣとディザ法を組合せて時間的、
空間的に階調制御を施す技術は例えば、「画像のディジ
タル信号処理」（吹抜敬彦、日刊工業新聞社、ｐ．２３
６，２３７、１９８１年５月）、あるいは特開平５−１
０８０３３号公報に開示されている。
Ｖ等の画像表示装置において、その画面に画像の多階調
表示を行う際には一般に次の２通りの手法が用いられ
る。即ち、一つがフレーム速度制御法（Frame Rate Con
trol；以下、略してＦＲＣと記す）であり、他の一つが
ディザ法である。ＦＲＣはフレーム毎に各画素の表示階
調を切り替えて２レベルの中間調を表示する手法であ
る。また、ディザ法は複数の画素群を一纏めにし、各画
素の表示階調に疑似乱数を重畳して量子化することによ
り、１単位画像として表示する際の階調数を増やす手法
である。これらのＦＲＣとディザ法を組合せて時間的、
空間的に階調制御を施す技術は例えば、「画像のディジ
タル信号処理」（吹抜敬彦、日刊工業新聞社、ｐ．２３
６，２３７、１９８１年５月）、あるいは特開平５−１
０８０３３号公報に開示されている。
【０００３】図９は従来例に係る中間調画像処理回路を
示す回路図である。映像信号入力端子Ｔimより入力した
映像信号ＩＭは、加算器９においてディザパターン発生
回路１で作成されたディザパターン信号ＤＰと加算され
ることで表示階調が増加し、表示映像信号として表示映
像信号出力端子Ｔidへ出力される。
示す回路図である。映像信号入力端子Ｔimより入力した
映像信号ＩＭは、加算器９においてディザパターン発生
回路１で作成されたディザパターン信号ＤＰと加算され
ることで表示階調が増加し、表示映像信号として表示映
像信号出力端子Ｔidへ出力される。
【０００４】ディザパターン発生回路１では、映像信号
ＩＭにＦＲＣとディザによる画像処理を施すために、水
平計数値入力端子Ｔhcから入力した、映像信号ＩＭに同
期した水平計数値ＨＣの最下位ビットと、垂直計数値入
力端子Ｔvcから入力した垂直計数値ＶＣの最下位ビット
値と、フレーム計数値入力端子Ｔfcから入力したフレー
ム計数値ＦＣの第２最下位ビット値が排他的オアゲート
１１，１２，１３で論理演算され、フレーム周期でパタ
ーンが反転するディザパターン信号ＤＰが作成される。
ＩＭにＦＲＣとディザによる画像処理を施すために、水
平計数値入力端子Ｔhcから入力した、映像信号ＩＭに同
期した水平計数値ＨＣの最下位ビットと、垂直計数値入
力端子Ｔvcから入力した垂直計数値ＶＣの最下位ビット
値と、フレーム計数値入力端子Ｔfcから入力したフレー
ム計数値ＦＣの第２最下位ビット値が排他的オアゲート
１１，１２，１３で論理演算され、フレーム周期でパタ
ーンが反転するディザパターン信号ＤＰが作成される。
【０００５】ディザパターン発生回路１で作成されるデ
ィザパターン信号ＤＰは、（水平方向２ドット×垂直方
向２ライン）の画素データを１画像単位データとして、
映像信号入力端子Ｔimより入力する映像信号ＩＭに対し
て水平方向、垂直方向、フレーム周期の各々のタイミン
グに応じて、 フレーム計数値の第２最下位ビット値＝０の時、 ０，３（第１ライン） ２，１（第２ライン） フレーム計数値の第２最下位ビット値＝１の時、 ３，０（第１ライン） １，２（第２ライン） と変化する。なお、フレーム計数値ＦＣの第２最下位ビ
ットが（０，１）と周期変化する毎にディザパターン信
号ＤＰを反転させるようにしているのは、液晶パネルの
使用寿命を延ばすための知恵であり、一般的には４フレ
ーム周期で一巡するようになっている。
ィザパターン信号ＤＰは、（水平方向２ドット×垂直方
向２ライン）の画素データを１画像単位データとして、
映像信号入力端子Ｔimより入力する映像信号ＩＭに対し
て水平方向、垂直方向、フレーム周期の各々のタイミン
グに応じて、 フレーム計数値の第２最下位ビット値＝０の時、 ０，３（第１ライン） ２，１（第２ライン） フレーム計数値の第２最下位ビット値＝１の時、 ３，０（第１ライン） １，２（第２ライン） と変化する。なお、フレーム計数値ＦＣの第２最下位ビ
ットが（０，１）と周期変化する毎にディザパターン信
号ＤＰを反転させるようにしているのは、液晶パネルの
使用寿命を延ばすための知恵であり、一般的には４フレ
ーム周期で一巡するようになっている。
【０００６】図１０はディザ法による多階調表示の画像
データ変換特性を示す特性図である。同図で、（ａ）は
偶数ラインのディザパターン信号ＤＰを１〜１６階調の
入力映像信号ＩＭに加算して得られる出力階調を示し、
（ｂ）は奇数ラインのディザパターン信号ＤＰによる出
力階調を示している。なお、図１０に示す出力信号は、
その階調が入力映像信号ＩＭの階調数よりも２ビット少
ない場合の例を示しており、入力映像信号ＩＭ（黒塗り
菱形）とディザパターン信号ＤＰ（▲、■）に併せて、
フレーム計数値ＦＣの周期変化によって、加算されるデ
ィザパターン信号ＤＰが反転を繰り返す時の出力信号の
平均階調（○）をも示している。
データ変換特性を示す特性図である。同図で、（ａ）は
偶数ラインのディザパターン信号ＤＰを１〜１６階調の
入力映像信号ＩＭに加算して得られる出力階調を示し、
（ｂ）は奇数ラインのディザパターン信号ＤＰによる出
力階調を示している。なお、図１０に示す出力信号は、
その階調が入力映像信号ＩＭの階調数よりも２ビット少
ない場合の例を示しており、入力映像信号ＩＭ（黒塗り
菱形）とディザパターン信号ＤＰ（▲、■）に併せて、
フレーム計数値ＦＣの周期変化によって、加算されるデ
ィザパターン信号ＤＰが反転を繰り返す時の出力信号の
平均階調（○）をも示している。
【０００７】このように、フレーム周期でディザパター
ン信号ＤＰを反転することで、同一画素に着目すると、
（０，３）または（２，１）のディザパターン信号ＤＰ
を、平均してその中間輝度に相当する１．５の輝度レベ
ルの信号として人間の視覚に感じさせることができる。
つまり、出力階調が（０．５）、（１＋０．５）、（２
＋０．５）、（３＋０．５）という最小値レベル以下の
階調を表示することができるようになる。このようにし
て、入力された映像信号ＩＭを入力時点で表現できる階
調よりも実質的に多い階調表示が可能な表示映像信号Ｉ
Ｄに変換して出力することができる。
ン信号ＤＰを反転することで、同一画素に着目すると、
（０，３）または（２，１）のディザパターン信号ＤＰ
を、平均してその中間輝度に相当する１．５の輝度レベ
ルの信号として人間の視覚に感じさせることができる。
つまり、出力階調が（０．５）、（１＋０．５）、（２
＋０．５）、（３＋０．５）という最小値レベル以下の
階調を表示することができるようになる。このようにし
て、入力された映像信号ＩＭを入力時点で表現できる階
調よりも実質的に多い階調表示が可能な表示映像信号Ｉ
Ｄに変換して出力することができる。
【０００８】
【発明が解決しようとする課題】上述した従来例に係る
画像表示装置は、液晶パネルを光を透過または遮断する
シャッターの役割を果たさせることにより、映像表示信
号ＩＤを表示する液晶画像投影装置の要部装置として用
いられている。ところで、光源からの光を反射鏡で反射
させる際に、液晶パネルに光を入射させる角度によっ
て、光量と光の波長が変化する特性がある。そのため
に、映像信号処理回路系から映像表示信号ＩＤが出力さ
れた時点では同一振幅の信号であっても、表示画面の右
側、中央、左側、上側または下側のそれぞれの表示位置
によって、表示映像の輝度差や明るさの不均一が生じて
しまうという問題点があった。これは、一般に輝度ム
ラ、色ムラと呼ばれている現象であり、液晶画像投影装
置や液晶後方画像投影ＴＶの製品開発の際には必ず直面
する課題となっていた。
画像表示装置は、液晶パネルを光を透過または遮断する
シャッターの役割を果たさせることにより、映像表示信
号ＩＤを表示する液晶画像投影装置の要部装置として用
いられている。ところで、光源からの光を反射鏡で反射
させる際に、液晶パネルに光を入射させる角度によっ
て、光量と光の波長が変化する特性がある。そのため
に、映像信号処理回路系から映像表示信号ＩＤが出力さ
れた時点では同一振幅の信号であっても、表示画面の右
側、中央、左側、上側または下側のそれぞれの表示位置
によって、表示映像の輝度差や明るさの不均一が生じて
しまうという問題点があった。これは、一般に輝度ム
ラ、色ムラと呼ばれている現象であり、液晶画像投影装
置や液晶後方画像投影ＴＶの製品開発の際には必ず直面
する課題となっていた。
【０００９】本発明は従来技術におけるかかる課題を解
決すべく為されたものであり、液晶パネルを光シャッタ
ーとして用いた画像表示装置において、輝度ムラや色ム
ラの無い均一な明度の映像表示が可能な画像処理装置を
提供することを目的とする。
決すべく為されたものであり、液晶パネルを光シャッタ
ーとして用いた画像表示装置において、輝度ムラや色ム
ラの無い均一な明度の映像表示が可能な画像処理装置を
提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本発明は、表示画面を水平・垂直方向に複数領域に分
割し、該領域毎に予め設定されたオフセット値を加算し
て表示映像信号としたものであり、好ましくは、複数の
画素を任意に組み合わせて成る単位画素群の各画素毎に
不規則な付加データをそれぞれ割り当てたディザパター
ンの付加データを単位画素群毎に各画素の映像信号に加
算する付加データ加算処理を施したものである。
に本発明は、表示画面を水平・垂直方向に複数領域に分
割し、該領域毎に予め設定されたオフセット値を加算し
て表示映像信号としたものであり、好ましくは、複数の
画素を任意に組み合わせて成る単位画素群の各画素毎に
不規則な付加データをそれぞれ割り当てたディザパター
ンの付加データを単位画素群毎に各画素の映像信号に加
算する付加データ加算処理を施したものである。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明を具
体化した実施例について詳細に説明する。
体化した実施例について詳細に説明する。
【００１２】図１は本発明の第一の実施例に係る画像処
理回路図である。同図において、２は表示画面を複数に
分割した単位領域毎の映像信号ＩＭに加算される予め設
定されたオフセット値のオフセット信号ＯＦを発生する
オフセット発生回路、２１，２２はそれぞれ複数の水平
オフセット値Ｈｉおよび垂直オフセット値Ｖｊの中から
一つの値を選択するための選択器、２３は選択器２１，
２２から出力された水平オフセット値Ｈｉおよび垂直オ
フセット値Ｖｊを加算する加算器、Ｔhof ，Ｔvof はそ
れぞれ複数の水平オフセット値Ｈｉおよび垂直オフセッ
ト値Ｖｊが入力される水平オフセット値入力端子および
垂直オフセット値入力端子である。なお、従来例と同一
または同一と見做せる個所には同一の符号を付し、その
重複する説明を省略する。
理回路図である。同図において、２は表示画面を複数に
分割した単位領域毎の映像信号ＩＭに加算される予め設
定されたオフセット値のオフセット信号ＯＦを発生する
オフセット発生回路、２１，２２はそれぞれ複数の水平
オフセット値Ｈｉおよび垂直オフセット値Ｖｊの中から
一つの値を選択するための選択器、２３は選択器２１，
２２から出力された水平オフセット値Ｈｉおよび垂直オ
フセット値Ｖｊを加算する加算器、Ｔhof ，Ｔvof はそ
れぞれ複数の水平オフセット値Ｈｉおよび垂直オフセッ
ト値Ｖｊが入力される水平オフセット値入力端子および
垂直オフセット値入力端子である。なお、従来例と同一
または同一と見做せる個所には同一の符号を付し、その
重複する説明を省略する。
【００１３】次に、本実施例の動作を説明する。ディザ
パターン発生回路１には、水平計数値入力端子Ｔhc、垂
直計数値入力端子Ｔvcおよびフレーム計数値入力端子Ｔ
fcから入力する、映像信号ＩＭに同期した水平方向、垂
直方向およびフレーム周期の各々の計数値の最下位ビッ
ト値および第２最下位ビット値が入力してディザパター
ン信号ＤＰを発生する。ディザパターン発生回路１のデ
ィザパターン信号ＤＰの生成動作は従来例のものと変わ
らないので、重複する説明を省略することにする。
パターン発生回路１には、水平計数値入力端子Ｔhc、垂
直計数値入力端子Ｔvcおよびフレーム計数値入力端子Ｔ
fcから入力する、映像信号ＩＭに同期した水平方向、垂
直方向およびフレーム周期の各々の計数値の最下位ビッ
ト値および第２最下位ビット値が入力してディザパター
ン信号ＤＰを発生する。ディザパターン発生回路１のデ
ィザパターン信号ＤＰの生成動作は従来例のものと変わ
らないので、重複する説明を省略することにする。
【００１４】オフセット発生回路２は表示映像信号ＩＤ
を表示する表示画面中の表示位置に対応した単位領域毎
の入力映像信号ＩＭに加算される、予め設定されたオフ
セット値のオフセット信号ＯＦを発生する。選択器２１
の８つの水平オフセット値入力端子Ｔhof には図示しな
い画質調整用のマイコン等から出力された、水平方向の
表示位置に対応した所定のオフセット値を与えるＨ０，
Ｈ１，Ｈ２，……，Ｈ７の各入力信号が入力される。同
様に、選択器２２の８つの垂直オフセット値入力端子Ｔ
vof にはマイコン等から出力された、垂直方向の表示位
置に対応した所定のオフセット値を与えるＶ０，Ｖ１，
Ｖ２，……，Ｖ７の各入力信号が入力される。そして、
選択器２１，２２にはそれぞれ水平計数値入力端子Ｔhc
および垂直計数値入力端子Ｔvcに入力された水平計数値
ＨＣおよび垂直計数値ＶＣの上位３ビットのデータが制
御信号として入力される。
を表示する表示画面中の表示位置に対応した単位領域毎
の入力映像信号ＩＭに加算される、予め設定されたオフ
セット値のオフセット信号ＯＦを発生する。選択器２１
の８つの水平オフセット値入力端子Ｔhof には図示しな
い画質調整用のマイコン等から出力された、水平方向の
表示位置に対応した所定のオフセット値を与えるＨ０，
Ｈ１，Ｈ２，……，Ｈ７の各入力信号が入力される。同
様に、選択器２２の８つの垂直オフセット値入力端子Ｔ
vof にはマイコン等から出力された、垂直方向の表示位
置に対応した所定のオフセット値を与えるＶ０，Ｖ１，
Ｖ２，……，Ｖ７の各入力信号が入力される。そして、
選択器２１，２２にはそれぞれ水平計数値入力端子Ｔhc
および垂直計数値入力端子Ｔvcに入力された水平計数値
ＨＣおよび垂直計数値ＶＣの上位３ビットのデータが制
御信号として入力される。
【００１５】選択器２１は水平計数値入力端子Ｔhcに供
給される水平計数値ＨＣの上位３ビットのデータによっ
て制御され、水平オフセット値入力端子Ｔhof に入力さ
れた８つの水平オフセット値Ｈｉ（ｉ＝０，……，７）
の何れかを一つを選択する。本実施例では選択器２１の
制御端子には水平計数値ＨＣの上位３ビットが供給され
るようになっているから、この水平計数値ＨＣの上位３
ビットが最小値から最大値まで変化するに連れて、選択
器２１から出力されるオフセット値はＨ０，Ｈ１，Ｈ
２，……，Ｈ７に順次、切り替えられる。この選択器２
１の切替え動作により、表示画像を水平方向に等間隔に
８分割した各領域毎に、それぞれ選択されたオフセット
値Ｈ０，Ｈ１，Ｈ２，……，Ｈ７が加算器２３に供給さ
れる。
給される水平計数値ＨＣの上位３ビットのデータによっ
て制御され、水平オフセット値入力端子Ｔhof に入力さ
れた８つの水平オフセット値Ｈｉ（ｉ＝０，……，７）
の何れかを一つを選択する。本実施例では選択器２１の
制御端子には水平計数値ＨＣの上位３ビットが供給され
るようになっているから、この水平計数値ＨＣの上位３
ビットが最小値から最大値まで変化するに連れて、選択
器２１から出力されるオフセット値はＨ０，Ｈ１，Ｈ
２，……，Ｈ７に順次、切り替えられる。この選択器２
１の切替え動作により、表示画像を水平方向に等間隔に
８分割した各領域毎に、それぞれ選択されたオフセット
値Ｈ０，Ｈ１，Ｈ２，……，Ｈ７が加算器２３に供給さ
れる。
【００１６】選択器２２の動作も選択器２１のものと同
様であり、垂直計数値ＶＣの上位３ビットが制御信号と
して供給された選択器２２の切替え動作により、表示画
像を垂直方向に等間隔に８分割した各領域毎に、それぞ
れ選択された垂直オフセット値Ｖｊ（ｊ＝０，……，
７）が加算器２３に供給されることになる。
様であり、垂直計数値ＶＣの上位３ビットが制御信号と
して供給された選択器２２の切替え動作により、表示画
像を垂直方向に等間隔に８分割した各領域毎に、それぞ
れ選択された垂直オフセット値Ｖｊ（ｊ＝０，……，
７）が加算器２３に供給されることになる。
【００１７】加算器２３は選択器２１が出力する水平オ
フセット値Ｈｉと選択器２２が出力する垂直オフセット
値Ｖｊとを加算し、オフセット信号ＯＦとして加算器８
に出力する。加算器８はディザパターン発生回路１が発
生させたディザパターン信号ＤＰと加算器２３が出力す
るオフセット信号ＯＦを加算して加算器９に出力する。
加算器９は映像信号入力端子Ｔimから供給される映像信
号ＩＭと加算器８から出力された（ディザパターン信号
ＤＰ＋オフセット信号ＯＦ）を加算して、表示映像信号
出力端子Ｔidへ表示映像信号ＩＤとして出力する。
フセット値Ｈｉと選択器２２が出力する垂直オフセット
値Ｖｊとを加算し、オフセット信号ＯＦとして加算器８
に出力する。加算器８はディザパターン発生回路１が発
生させたディザパターン信号ＤＰと加算器２３が出力す
るオフセット信号ＯＦを加算して加算器９に出力する。
加算器９は映像信号入力端子Ｔimから供給される映像信
号ＩＭと加算器８から出力された（ディザパターン信号
ＤＰ＋オフセット信号ＯＦ）を加算して、表示映像信号
出力端子Ｔidへ表示映像信号ＩＤとして出力する。
【００１８】図２は選択器２１，２２が出力する水平オ
フセット値Ｈｉ、垂直オフセット値Ｖｊおよびオフセッ
ト発生回路２が発生するオフセット信号ＯＦの値の具体
例を表示画面の各領域毎に示した説明図であり、（ａ）
は表示画面の水平方向を８分割した領域Ａ1,Ａ2,Ａ3 …
…，Ａ8 の各表示位置における選択器２１から出力され
る水平オフセット値Ｈｉ、（ｂ）は表示画面の垂直方向
を８分割した領域Ｂ1,Ｂ2,Ｂ3 ……，Ｂ8 の各表示位置
における選択器２２から出力される垂直オフセット値Ｖ
ｊ、（ｃ）は表示画面を（８×８）＝６４分割した領域
Ａ11，Ａ12，Ａ13，……，Ａ88の各表示位置における加
算器２３から出力される、水平オフセット値Ｈｉと垂直
オフセット値Ｖｊが加算されたオフセット値（Ｈｉ＋Ｖ
ｊ）を示している。なお、水平オフセット値Ｈｉ、垂直
オフセット値Ｖｊの具体的数値は単なる一例を示した過
ぎず、数値に特別な意味合いは無い。
フセット値Ｈｉ、垂直オフセット値Ｖｊおよびオフセッ
ト発生回路２が発生するオフセット信号ＯＦの値の具体
例を表示画面の各領域毎に示した説明図であり、（ａ）
は表示画面の水平方向を８分割した領域Ａ1,Ａ2,Ａ3 …
…，Ａ8 の各表示位置における選択器２１から出力され
る水平オフセット値Ｈｉ、（ｂ）は表示画面の垂直方向
を８分割した領域Ｂ1,Ｂ2,Ｂ3 ……，Ｂ8 の各表示位置
における選択器２２から出力される垂直オフセット値Ｖ
ｊ、（ｃ）は表示画面を（８×８）＝６４分割した領域
Ａ11，Ａ12，Ａ13，……，Ａ88の各表示位置における加
算器２３から出力される、水平オフセット値Ｈｉと垂直
オフセット値Ｖｊが加算されたオフセット値（Ｈｉ＋Ｖ
ｊ）を示している。なお、水平オフセット値Ｈｉ、垂直
オフセット値Ｖｊの具体的数値は単なる一例を示した過
ぎず、数値に特別な意味合いは無い。
【００１９】図３はディザパターン発生回路１が発生す
るディザパターン信号ＤＰの値を表示画面の各画素に対
応させて示した説明図、図４は加算器８から出力される
〔ディザパターン信号ＤＰ＋オフセット信号ＯＦ〕の値
を表示画面の各画素に対応させて示した説明図である。
図４において、（ａ）は領域Ａ11における各画素の〔デ
ィザパターン信号ＤＰ＋オフセット信号ＯＦ〕の値、
（ｂ）は領域Ａ14における各画素の〔ディザパターン信
号ＤＰ＋オフセット信号ＯＦ〕の値、（ｃ）は領域Ａ17
における各画素の〔ディザパターン信号ＤＰ＋オフセッ
ト信号ＯＦ〕の値をそれぞれ部分的に示している。
るディザパターン信号ＤＰの値を表示画面の各画素に対
応させて示した説明図、図４は加算器８から出力される
〔ディザパターン信号ＤＰ＋オフセット信号ＯＦ〕の値
を表示画面の各画素に対応させて示した説明図である。
図４において、（ａ）は領域Ａ11における各画素の〔デ
ィザパターン信号ＤＰ＋オフセット信号ＯＦ〕の値、
（ｂ）は領域Ａ14における各画素の〔ディザパターン信
号ＤＰ＋オフセット信号ＯＦ〕の値、（ｃ）は領域Ａ17
における各画素の〔ディザパターン信号ＤＰ＋オフセッ
ト信号ＯＦ〕の値をそれぞれ部分的に示している。
【００２０】図３に示したディザパターン信号ＤＰは
（水平２ドット×垂直２ライン）を１ブロックとした場
合の前述のディザパターンの一例である。上述のよう
に、図４の（ａ），（ｂ），（ｃ）に示したディザパタ
ーン信号ＤＰに加算されたオフセット信号ＯＦの値は図
２（ｃ）に示した領域Ａ11、領域Ａ14および領域Ａ17の
オフセット信号ＯＦの値であるから、それらの値はそれ
ぞれＯＦ＝４０，２０，１０となる。また、図２から明
らかなように、本実施例では表示画面の右上隅と左下隅
とを結ぶ対角線上の領域Ａ18，Ａ27，Ａ36，……，Ａ81
の画素の映像信号ＩＭは無調整とし、上記対角線から左
上隅に向かって離れた位置の領域にある画素程、階調度
が高められ、逆に、上記対角線から右下隅に向かって離
れた位置にあるの領域画素程、階調度が低められるよう
な階調度調整が施されるようになっている。
（水平２ドット×垂直２ライン）を１ブロックとした場
合の前述のディザパターンの一例である。上述のよう
に、図４の（ａ），（ｂ），（ｃ）に示したディザパタ
ーン信号ＤＰに加算されたオフセット信号ＯＦの値は図
２（ｃ）に示した領域Ａ11、領域Ａ14および領域Ａ17の
オフセット信号ＯＦの値であるから、それらの値はそれ
ぞれＯＦ＝４０，２０，１０となる。また、図２から明
らかなように、本実施例では表示画面の右上隅と左下隅
とを結ぶ対角線上の領域Ａ18，Ａ27，Ａ36，……，Ａ81
の画素の映像信号ＩＭは無調整とし、上記対角線から左
上隅に向かって離れた位置の領域にある画素程、階調度
が高められ、逆に、上記対角線から右下隅に向かって離
れた位置にあるの領域画素程、階調度が低められるよう
な階調度調整が施されるようになっている。
【００２１】このように、本実施例では従来より用いら
れているディザ処理による多階調化と同時に、表示画面
の表示位置に対応した階調度調整を施す信号が映像信号
ＩＭに付加されるから、例えば、右下隅に近い位置に光
源が配置されたような場合であっても、液晶表示装置の
輝度ムラ、色ムラを補正した均一な映像表示が可能にな
る。
れているディザ処理による多階調化と同時に、表示画面
の表示位置に対応した階調度調整を施す信号が映像信号
ＩＭに付加されるから、例えば、右下隅に近い位置に光
源が配置されたような場合であっても、液晶表示装置の
輝度ムラ、色ムラを補正した均一な映像表示が可能にな
る。
【００２２】なお、本実施例では、（水平２ドット×垂
直２ライン）の画素データ（３、２、１、０）を１グル
ープとしてディザパターン信号ＤＰを発生させる場合の
例を述べたが、これに限ることはなく、１グループの大
きさも数値の組合せも任意に取ることができる。また、
ディザパターン信号ＤＰを排他的オアゲートの組合せを
用いて作成したが、任意の生成回路を用いることができ
る。
直２ライン）の画素データ（３、２、１、０）を１グル
ープとしてディザパターン信号ＤＰを発生させる場合の
例を述べたが、これに限ることはなく、１グループの大
きさも数値の組合せも任意に取ることができる。また、
ディザパターン信号ＤＰを排他的オアゲートの組合せを
用いて作成したが、任意の生成回路を用いることができ
る。
【００２３】また、表示画面の表示階調度調整を行う位
置を必ずしも等間隔に分割する必要はなく、実際に反射
鏡や液晶パネルの光反射、光透過特性に適切に対処する
ためには寧ろ不均等な間隔で分割した方が良い場合もあ
る。そのような場合には、水平計数値入力端子Ｔhcおよ
び垂直計数値入力端子Ｔvcにそれぞれ入力された水平計
数値ＨＣおよび垂直計数値ＶＣを復号化して、選択器２
１および選択器２２に入力される制御信号を所望の位置
で領域分割できる値となるように設定すれば良い。さら
に、選択器２１および選択器２２の水平オフセット値入
力端子Ｔhof および垂直オフセット値入力端子Ｔvof に
それぞれ入力される水平オフセット値Ｈｉおよび垂直オ
フセット値Ｖｊは８入力に限る必要はなく、〔０〜表示
パネルの水平画素数〕（例えば、ＳＸＧＡパネルであれ
ば１２８０および１０２４、ＸＧＡパネルであれば１０
２４および７６８）までの値を取ることができる。
置を必ずしも等間隔に分割する必要はなく、実際に反射
鏡や液晶パネルの光反射、光透過特性に適切に対処する
ためには寧ろ不均等な間隔で分割した方が良い場合もあ
る。そのような場合には、水平計数値入力端子Ｔhcおよ
び垂直計数値入力端子Ｔvcにそれぞれ入力された水平計
数値ＨＣおよび垂直計数値ＶＣを復号化して、選択器２
１および選択器２２に入力される制御信号を所望の位置
で領域分割できる値となるように設定すれば良い。さら
に、選択器２１および選択器２２の水平オフセット値入
力端子Ｔhof および垂直オフセット値入力端子Ｔvof に
それぞれ入力される水平オフセット値Ｈｉおよび垂直オ
フセット値Ｖｊは８入力に限る必要はなく、〔０〜表示
パネルの水平画素数〕（例えば、ＳＸＧＡパネルであれ
ば１２８０および１０２４、ＸＧＡパネルであれば１０
２４および７６８）までの値を取ることができる。
【００２４】図５は本発明の第二の実施例に係る画像処
理回路図である。同図において、３は水平計数値入力端
子Ｔhcに供給される水平計数値ＨＣに従って、表示画像
を水平方向に８分割した各領域Ａi 毎にそれぞれ水平オ
フセット値Ｈｉを選択して出力する水平オフセット発生
回路、４は垂直計数値入力端子Ｔvcに入力された垂直計
数値ＶＣに従って、表示画像を垂直方向に８分割した各
領域Ｂi 毎にそれぞれ垂直オフセット値Ｖｊを選択して
出力する垂直オフセット発生回路、７は水平オフセット
発生回路３から供給された水平オフセット値Ｈｉと垂直
オフセット発生回路４から供給された垂直オフセット値
Ｖｊを加算する加算器である。
理回路図である。同図において、３は水平計数値入力端
子Ｔhcに供給される水平計数値ＨＣに従って、表示画像
を水平方向に８分割した各領域Ａi 毎にそれぞれ水平オ
フセット値Ｈｉを選択して出力する水平オフセット発生
回路、４は垂直計数値入力端子Ｔvcに入力された垂直計
数値ＶＣに従って、表示画像を垂直方向に８分割した各
領域Ｂi 毎にそれぞれ垂直オフセット値Ｖｊを選択して
出力する垂直オフセット発生回路、７は水平オフセット
発生回路３から供給された水平オフセット値Ｈｉと垂直
オフセット発生回路４から供給された垂直オフセット値
Ｖｊを加算する加算器である。
【００２５】また、３１１，３１２，……，３１８およ
び４１１，４１２，……，４１８は水平計数値ＨＣおよ
び垂直計数値ＶＣを複号化した結果がそれぞれ「０」，
「１」，……，「７」であった時、ハイレベル信号を出
力するデコード回路、３２１，３２２，……，３２８お
よび４２１，４２２，……，４２８はそれぞれデコード
回路３１１，３１２，……，３１８，４１１，４１２，
……，４１８と水平オフセット値Ｈｉおよび垂直オフセ
ット値Ｖｊとの論理積を取るアンドゲート、３３，４３
はそれぞれアンドゲート３２１，３２２，……，３２８
とアンドゲート４２１，４２２，……，４２８との論理
和を取るオアゲートである。なお、第一の実施例のもの
と同一または同一と見做せる個所には同一の符号を付
し、その重複する説明を省略する。以下の実施例の説明
においても同様とする。
び４１１，４１２，……，４１８は水平計数値ＨＣおよ
び垂直計数値ＶＣを複号化した結果がそれぞれ「０」，
「１」，……，「７」であった時、ハイレベル信号を出
力するデコード回路、３２１，３２２，……，３２８お
よび４２１，４２２，……，４２８はそれぞれデコード
回路３１１，３１２，……，３１８，４１１，４１２，
……，４１８と水平オフセット値Ｈｉおよび垂直オフセ
ット値Ｖｊとの論理積を取るアンドゲート、３３，４３
はそれぞれアンドゲート３２１，３２２，……，３２８
とアンドゲート４２１，４２２，……，４２８との論理
和を取るオアゲートである。なお、第一の実施例のもの
と同一または同一と見做せる個所には同一の符号を付
し、その重複する説明を省略する。以下の実施例の説明
においても同様とする。
【００２６】次に、本実施例の動作を第一の実施例と異
なる点についてのみ説明することにする。デコード回路
３１１，３１２，……，３１８，４１１，４１２，…
…，４１８はそれぞれ水平計数値ＨＣおよび垂直計数値
ＶＣを復号化して、復号化した結果がそれぞれ「０」，
「１」，……，「７」であればハイレベル、それ以外で
あればローレベルの信号をアンドゲート３２１，３２
２，……，３２８，４２１，４２２，……，４２８に出
力する。
なる点についてのみ説明することにする。デコード回路
３１１，３１２，……，３１８，４１１，４１２，…
…，４１８はそれぞれ水平計数値ＨＣおよび垂直計数値
ＶＣを復号化して、復号化した結果がそれぞれ「０」，
「１」，……，「７」であればハイレベル、それ以外で
あればローレベルの信号をアンドゲート３２１，３２
２，……，３２８，４２１，４２２，……，４２８に出
力する。
【００２７】アンドゲート３２１，３２２，……，３２
８，４２１，４２２，……，４２８はそれぞれデコード
回路３１１，３１２，……，３１８，４１１，４１２，
……，４１８の出力がハイレベルの時、水平オフセット
値入力端子Ｔhof および垂直オフセット値入力端子Ｔ
vof からマイコン等により供給される水平オフセット値
Ｈｉおよび垂直オフセット値Ｖｊをそのまま出力し、出
力がローレベルの時、水平オフセット値（垂直オフセッ
ト値）＝０を出力する。オアゲート３３，４３はそれぞ
れアンドゲート３２１，３２２，……，３２８およびア
ンドゲート４２１，４２２，……，４２８の論理和を取
って出力する。加算器７は水平オフセット発生回路３が
出力する水平オフセット値Ｈｉと垂直オフセット発生回
路４が出力する垂直オフセット値Ｖｊを加算し、オフセ
ット信号ＯＦとして加算器８に供給する。
８，４２１，４２２，……，４２８はそれぞれデコード
回路３１１，３１２，……，３１８，４１１，４１２，
……，４１８の出力がハイレベルの時、水平オフセット
値入力端子Ｔhof および垂直オフセット値入力端子Ｔ
vof からマイコン等により供給される水平オフセット値
Ｈｉおよび垂直オフセット値Ｖｊをそのまま出力し、出
力がローレベルの時、水平オフセット値（垂直オフセッ
ト値）＝０を出力する。オアゲート３３，４３はそれぞ
れアンドゲート３２１，３２２，……，３２８およびア
ンドゲート４２１，４２２，……，４２８の論理和を取
って出力する。加算器７は水平オフセット発生回路３が
出力する水平オフセット値Ｈｉと垂直オフセット発生回
路４が出力する垂直オフセット値Ｖｊを加算し、オフセ
ット信号ＯＦとして加算器８に供給する。
【００２８】本実施例では表示画面の水平および垂直方
向のオフセット値を変える８分割の間隔はデコード回路
３１１，３１２，……，３１８，４１１，４１２，…
…，４１８の復号化した結果に応じたものになるから、
表示画面の分割間隔は必ずしも等間隔とは限らず、任意
に設定することができる。また、表示画面の分割数を任
意に設定できることは第一の実施例の場合と同様であ
る。
向のオフセット値を変える８分割の間隔はデコード回路
３１１，３１２，……，３１８，４１１，４１２，…
…，４１８の復号化した結果に応じたものになるから、
表示画面の分割間隔は必ずしも等間隔とは限らず、任意
に設定することができる。また、表示画面の分割数を任
意に設定できることは第一の実施例の場合と同様であ
る。
【００２９】図６は本発明の第三の実施例に係る画像処
理回路図である。同図において、５は表示画面の水平方
向および垂直方向の表示位置に応じたオフセット値を与
えるオフセット信号ＯＦを発生するオフセット発生回
路、５１，５２，……，５８は表示画面の水平方向、垂
直方向の２次元分割領域におけるオフセット値をその水
平位置に応じて選択出力する選択器、５９は選択器５
１，５２，……，５８がそれぞれ選択した上記オフセッ
ト値をその垂直位置に応じて選択出力する選択器、Ｔ
off は表示画面を水平方向および垂直方向にそれぞれ８
分割（＝６４分割）した時のオフセット値（ｉ、ｊ）；
（ｉ＝０，……，７），（ｊ＝０，……，７）が入力す
るオフセット値入力端子である。
理回路図である。同図において、５は表示画面の水平方
向および垂直方向の表示位置に応じたオフセット値を与
えるオフセット信号ＯＦを発生するオフセット発生回
路、５１，５２，……，５８は表示画面の水平方向、垂
直方向の２次元分割領域におけるオフセット値をその水
平位置に応じて選択出力する選択器、５９は選択器５
１，５２，……，５８がそれぞれ選択した上記オフセッ
ト値をその垂直位置に応じて選択出力する選択器、Ｔ
off は表示画面を水平方向および垂直方向にそれぞれ８
分割（＝６４分割）した時のオフセット値（ｉ、ｊ）；
（ｉ＝０，……，７），（ｊ＝０，……，７）が入力す
るオフセット値入力端子である。
【００３０】選択器５１，５２，……，５８は水平計数
値入力端子Ｔhcより供給される水平計数値ＨＣの上位３
ビットの値に応じて、それぞれ表示画面の２次元（８×
８）分割領域に対応して設定され、オフセット値入力端
子Ｔoff に供給される、それぞれ８個のオフセット値
（ｊ，０），（ｋ，１），（ｌ，２），……，（ｑ，
７）の中、それぞれ何れか一つを選択して出力する。選
択器５９は垂直計数値入力端子Ｔvcより供給される垂直
計数値ＶＣの上位３ビットの値に応じて、選択器５１，
５２，……，５８からそれぞれ出力されたオフセット値
（ｊ，０），（ｋ，１），（ｌ，２），……，（ｑ，
７）の中、何れか一つを選択して出力する。
値入力端子Ｔhcより供給される水平計数値ＨＣの上位３
ビットの値に応じて、それぞれ表示画面の２次元（８×
８）分割領域に対応して設定され、オフセット値入力端
子Ｔoff に供給される、それぞれ８個のオフセット値
（ｊ，０），（ｋ，１），（ｌ，２），……，（ｑ，
７）の中、それぞれ何れか一つを選択して出力する。選
択器５９は垂直計数値入力端子Ｔvcより供給される垂直
計数値ＶＣの上位３ビットの値に応じて、選択器５１，
５２，……，５８からそれぞれ出力されたオフセット値
（ｊ，０），（ｋ，１），（ｌ，２），……，（ｑ，
７）の中、何れか一つを選択して出力する。
【００３１】本実施例では上述のように、オフセット値
入力端子Ｔoff に供給される、表示画面の２次元（８×
８）分割領域Ａijに対応して設定されるオフセット値
（ｉ、ｊ）は例えば、液晶画面の表示位置により生じる
輝度差や明るさの不均一性に応じて任意に設定できるか
ら、液晶画面の表示位置に応じた、より精緻な明度調整
を行うことができる。図７は表示画面を（８×８）分割
した場合の各分割領域Ａijのオフセット値（ｉ、ｊ）の
具体例を示す説明図である。同図に示した具体例では各
分割領域Ａijのオフセット値（ｉ、ｊ）の値はたまたま
第一の実施例の加算器２３から出力されるオフセット値
（Ｈｉ＋Ｖｊ）と同一の値となっているが、上述のよう
にその数値は任意に設定することができる。また、表示
画面の分割数や分割の間隔も任意に決定することができ
る。
入力端子Ｔoff に供給される、表示画面の２次元（８×
８）分割領域Ａijに対応して設定されるオフセット値
（ｉ、ｊ）は例えば、液晶画面の表示位置により生じる
輝度差や明るさの不均一性に応じて任意に設定できるか
ら、液晶画面の表示位置に応じた、より精緻な明度調整
を行うことができる。図７は表示画面を（８×８）分割
した場合の各分割領域Ａijのオフセット値（ｉ、ｊ）の
具体例を示す説明図である。同図に示した具体例では各
分割領域Ａijのオフセット値（ｉ、ｊ）の値はたまたま
第一の実施例の加算器２３から出力されるオフセット値
（Ｈｉ＋Ｖｊ）と同一の値となっているが、上述のよう
にその数値は任意に設定することができる。また、表示
画面の分割数や分割の間隔も任意に決定することができ
る。
【００３２】図８は本発明の第四の実施例に係る画像処
理回路図である。同図において、６は表示画面の２次元
（８×８）分割領域Ａijに対応して設定されたオフセッ
ト値（ｉ、ｊ）を記憶するロム（ＲＯＭ）、Ｔptはロム
６に記憶されたオフセット値の頁を切り替える頁切替信
号の入力のための頁切替入力端子である。頁切替入力端
子Ｔptに入力される頁切替信号はマイコン等から供給さ
れる。ロム６には表示画面の水平方向と垂直方向の２次
元座標位置に対応させたオフセット値が予め記憶されて
いる。なお、このオフセット値は複数パターンの６４個
のオフセット値の組が、それぞれ頁毎に記憶されてい
る。
理回路図である。同図において、６は表示画面の２次元
（８×８）分割領域Ａijに対応して設定されたオフセッ
ト値（ｉ、ｊ）を記憶するロム（ＲＯＭ）、Ｔptはロム
６に記憶されたオフセット値の頁を切り替える頁切替信
号の入力のための頁切替入力端子である。頁切替入力端
子Ｔptに入力される頁切替信号はマイコン等から供給さ
れる。ロム６には表示画面の水平方向と垂直方向の２次
元座標位置に対応させたオフセット値が予め記憶されて
いる。なお、このオフセット値は複数パターンの６４個
のオフセット値の組が、それぞれ頁毎に記憶されてい
る。
【００３３】垂直計数値入力端子Ｔvcに入力する垂直計
数値ＶＣの上位３ビットをロム６の上位アドレス端子
に、また、水平計数値入力端子Ｔhcに入力する水平計数
値ＨＣの上位３ビットを下位アドレスにそれぞれ導いて
読出信号とすることにより、表示画像を水平方向と垂直
方向に（８×８）分割した分割領域Ａijでの２次元座標
に対応するオフセット信号ＯＦを加算器８に出力させる
ことができる。そして、表示画面に異なるパターンの明
度調整を行う場合は、頁切替入力端子Ｔptに入力される
頁切替信号を切り替え入力することにより、異なるパタ
ーンのオフセット値の組をロム６から読み出してオフセ
ット信号ＯＦとして出力させることができる。
数値ＶＣの上位３ビットをロム６の上位アドレス端子
に、また、水平計数値入力端子Ｔhcに入力する水平計数
値ＨＣの上位３ビットを下位アドレスにそれぞれ導いて
読出信号とすることにより、表示画像を水平方向と垂直
方向に（８×８）分割した分割領域Ａijでの２次元座標
に対応するオフセット信号ＯＦを加算器８に出力させる
ことができる。そして、表示画面に異なるパターンの明
度調整を行う場合は、頁切替入力端子Ｔptに入力される
頁切替信号を切り替え入力することにより、異なるパタ
ーンのオフセット値の組をロム６から読み出してオフセ
ット信号ＯＦとして出力させることができる。
【００３４】なお、本実施例ではロム６は（８×８）ワ
ードのオフセット値を記憶する構成となっているが、必
ずしもこれに限らず、理論的には、（０〜水平表示画素
数）×（０〜垂直表示画素数）のオフセット値を記憶す
る構成とすることができ、さらに、例えば、ＳＸＧＡパ
ネルの場合には１２８０×１０２４ワード、ＸＧＡパネ
ルの場合には１０２４×７６８ワードを記憶する大容量
のものを用いるようにしても良い。また、ロムアドレス
の制御に水平計数値ＨＣおよび垂直計数値ＶＣの上位３
ビットデータをそれぞれ用いる構成としているが、これ
は単なる一例であって、表示画面を水平方向と垂直方向
に分割するための任意の分割方法を採用することができ
る。さらに、映像信号ＩＭのビット数が例えば、ｎの場
合はオフセット値を記録したロム６の頁数は最大２ｎ頁
分記憶することができる。
ードのオフセット値を記憶する構成となっているが、必
ずしもこれに限らず、理論的には、（０〜水平表示画素
数）×（０〜垂直表示画素数）のオフセット値を記憶す
る構成とすることができ、さらに、例えば、ＳＸＧＡパ
ネルの場合には１２８０×１０２４ワード、ＸＧＡパネ
ルの場合には１０２４×７６８ワードを記憶する大容量
のものを用いるようにしても良い。また、ロムアドレス
の制御に水平計数値ＨＣおよび垂直計数値ＶＣの上位３
ビットデータをそれぞれ用いる構成としているが、これ
は単なる一例であって、表示画面を水平方向と垂直方向
に分割するための任意の分割方法を採用することができ
る。さらに、映像信号ＩＭのビット数が例えば、ｎの場
合はオフセット値を記録したロム６の頁数は最大２ｎ頁
分記憶することができる。
【００３５】このように上述の実施例では、映像信号Ｉ
Ｍの中間調画像処理としてディザ処理による多階調化と
共に、表示画面の座標位置に対応したオフセット値ＯＦ
を映像信号ＩＭに加算して出力することができるから、
液晶表示装置の輝度ムラ、色ムラを補正して均一な明度
の画像を表示させることができる。
Ｍの中間調画像処理としてディザ処理による多階調化と
共に、表示画面の座標位置に対応したオフセット値ＯＦ
を映像信号ＩＭに加算して出力することができるから、
液晶表示装置の輝度ムラ、色ムラを補正して均一な明度
の画像を表示させることができる。
【００３６】
【発明の効果】以上説明したように請求項１記載の発明
によれば、表示画面を水平・垂直方向に複数領域に分割
し、該領域毎に予め設定されたオフセット値を加算して
表示映像信号としたので、それぞれの表示位置における
照射光の入射角の違いによって光量や光の波長が変化し
ても、液晶表示装置の同一階調の画像に対する輝度ム
ラ、色ムラの無い濃度が均一な映像を表示することがで
きる。
によれば、表示画面を水平・垂直方向に複数領域に分割
し、該領域毎に予め設定されたオフセット値を加算して
表示映像信号としたので、それぞれの表示位置における
照射光の入射角の違いによって光量や光の波長が変化し
ても、液晶表示装置の同一階調の画像に対する輝度ム
ラ、色ムラの無い濃度が均一な映像を表示することがで
きる。
【００３７】請求項２記載の発明によれば、複数の画素
を任意に組み合わせて成る単位画素群の各画素毎に不規
則な付加データをそれぞれ割り当てたディザパターンの
付加データを単位画素群毎に各画素の映像信号に加算す
る付加データ加算処理を施したので、液晶表示装置に必
要な多階調表示と併せて、同一階調の画像に対して濃度
が均一な映像を表示することができる。
を任意に組み合わせて成る単位画素群の各画素毎に不規
則な付加データをそれぞれ割り当てたディザパターンの
付加データを単位画素群毎に各画素の映像信号に加算す
る付加データ加算処理を施したので、液晶表示装置に必
要な多階調表示と併せて、同一階調の画像に対して濃度
が均一な映像を表示することができる。
【００３８】請求項３記載の発明によれば、オフセット
値を予め設定された表示画面の水平方向の複数の水平オ
フセット値と、表示画面の垂直方向の複数の垂直オフセ
ット値との中から選択された水平オフセット値と垂直オ
フセット値とが加算されたものとしたので、少数のオフ
セット値入力と、簡単な構成の画像処理回路で同一階調
の画像に対して濃度が均一な映像を表示することができ
る。
値を予め設定された表示画面の水平方向の複数の水平オ
フセット値と、表示画面の垂直方向の複数の垂直オフセ
ット値との中から選択された水平オフセット値と垂直オ
フセット値とが加算されたものとしたので、少数のオフ
セット値入力と、簡単な構成の画像処理回路で同一階調
の画像に対して濃度が均一な映像を表示することができ
る。
【図１】本発明の第一の実施例に係る画像処理回路図で
ある。
ある。
【図２】第一の実施例におけるオフセット信号の値の具
体例を表示画面の各領域毎に示した説明図である。
体例を表示画面の各領域毎に示した説明図である。
【図３】同じく、ディザパターン信号の値を表示画面の
各画素に対応させて示した説明図である。
各画素に対応させて示した説明図である。
【図４】同じく、〔ディザパターン信号＋オフセット信
号〕の値を表示画面の各画素に対応させて示した説明図
である。
号〕の値を表示画面の各画素に対応させて示した説明図
である。
【図５】本発明の第二の実施例に係る画像処理回路図で
ある。
ある。
【図６】本発明の第三の実施例に係る画像処理回路図で
ある。
ある。
【図７】第三の実施例における表示画面を（８×８）分
割した場合の各分割領域のオフセット値の具体例を示す
説明図である。
割した場合の各分割領域のオフセット値の具体例を示す
説明図である。
【図８】本発明の第四の実施例に係る画像処理回路図で
ある。
ある。
【図９】従来例に係る中間調画像処理回路を示す回路図
である。
である。
【図１０】従来例におけるディザ法による多階調表示の
画像データ変換特性を示す特性図である。
画像データ変換特性を示す特性図である。
１ ディザパターン発生回路 ２，５ オフセット発生回路 ３ 水平オフセット発生回路 ４ 垂直オフセット発生回路 ６ ロム（ＲＯＭ） ７，８，９，２３ 加算器 ２１，２２，５１〜５９ 選択器 １１，１２，１３ 排他的オアゲート ３１１〜３１８，４１１〜４１８ デコード回路 Ｔim 映像信号入力端子 Ｔid 表示映像信号出力端子 Ｔhc 水平計数値入力端子 Ｔvc 垂直計数値入力端子 Ｔfc フレーム計数値入力端子 Ｔhof 水平オフセット値入力端子 Ｔvof 垂直オフセット値入力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ｂ (72)発明者 木村 勝信 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内 (72)発明者 高田 春樹 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内 Ｆターム(参考） 2H093 NA52 NC13 NC27 NC50 NC90 ND06 ND09 NG02 NH18 5C006 AA03 AA17 AA22 AC02 AC24 AF42 AF43 AF46 BB11 BC03 BC12 BC16 BC22 BC23 BF24 BF26 BF28 FA22 5C080 AA10 BB06 CC03 DD05 DD30 EE29 FF09 GG02 GG09 JJ01 JJ02 JJ03 JJ05
Claims (3)
- 【請求項１】 標本化され量子化されたデジタル映像信
号に画像処理を施して液晶表示装置の表示映像信号とし
て出力する画像処理装置において、 表示画面を水平・垂直方向に複数領域に分割し、該領域
毎に予め設定されたオフセット値を加算して前記表示映
像信号としたことを特徴とする画像表示装置。 - 【請求項２】 複数の画素を任意に組み合わせて成る単
位画素群の各画素毎に不規則な付加データをそれぞれ割
り当てたディザパターンの前記付加データを前記単位画
素群毎に各画素の映像信号に加算する付加データ加算処
理を施したことを特徴とする請求項１記載の画像処理装
置。 - 【請求項３】 オフセット値は予め設定された表示画面
の水平方向の複数の水平オフセット値と、表示画面の垂
直方向の複数の垂直オフセット値との中から選択された
前記水平オフセット値と前記垂直オフセット値とが加算
されたものであることを特徴とする請求項１記載の画像
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116722A JP2000305532A (ja) | 1999-04-23 | 1999-04-23 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116722A JP2000305532A (ja) | 1999-04-23 | 1999-04-23 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000305532A true JP2000305532A (ja) | 2000-11-02 |
Family
ID=14694197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11116722A Pending JP2000305532A (ja) | 1999-04-23 | 1999-04-23 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000305532A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005070614A (ja) * | 2003-08-27 | 2005-03-17 | Chi Mei Electronics Corp | 有機ｅｌ基板の検査方法及び有機ｅｌ表示装置 |
| JP2005242162A (ja) * | 2004-02-27 | 2005-09-08 | Seiko Epson Corp | 計測装置、補正データ生成装置、検査装置、及び情報記録媒体、並びに計測方法、補正データ生成方法、及び検査方法 |
| JP2007122009A (ja) * | 2005-10-25 | 2007-05-17 | Lg Phillips Lcd Co Ltd | 平板表示装置及びその画質制御方法 |
| JP2007140464A (ja) * | 2005-11-16 | 2007-06-07 | Lg Phillips Lcd Co Ltd | 平板表示装置の製造方法及び装置 |
| US7598969B2 (en) * | 2001-07-09 | 2009-10-06 | Seiko Epson Corporation | Electro-optical-device driving method, image processing circuit, electronic apparatus, and correction-data generating method |
| US7623108B2 (en) | 2004-03-04 | 2009-11-24 | Seiko Epson Corporation | Electro-optical device, driving circuit and driving method thereof, and electronic apparatus |
| USRE43707E1 (en) | 2005-05-17 | 2012-10-02 | Barco N.V. | Methods, apparatus, and devices for noise reduction |
| US9070316B2 (en) | 2004-10-25 | 2015-06-30 | Barco Nv | Optical correction for high uniformity panel lights |
-
1999
- 1999-04-23 JP JP11116722A patent/JP2000305532A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598969B2 (en) * | 2001-07-09 | 2009-10-06 | Seiko Epson Corporation | Electro-optical-device driving method, image processing circuit, electronic apparatus, and correction-data generating method |
| JP2005070614A (ja) * | 2003-08-27 | 2005-03-17 | Chi Mei Electronics Corp | 有機ｅｌ基板の検査方法及び有機ｅｌ表示装置 |
| JP2005242162A (ja) * | 2004-02-27 | 2005-09-08 | Seiko Epson Corp | 計測装置、補正データ生成装置、検査装置、及び情報記録媒体、並びに計測方法、補正データ生成方法、及び検査方法 |
| US7623108B2 (en) | 2004-03-04 | 2009-11-24 | Seiko Epson Corporation | Electro-optical device, driving circuit and driving method thereof, and electronic apparatus |
| US9070316B2 (en) | 2004-10-25 | 2015-06-30 | Barco Nv | Optical correction for high uniformity panel lights |
| USRE43707E1 (en) | 2005-05-17 | 2012-10-02 | Barco N.V. | Methods, apparatus, and devices for noise reduction |
| JP2007122009A (ja) * | 2005-10-25 | 2007-05-17 | Lg Phillips Lcd Co Ltd | 平板表示装置及びその画質制御方法 |
| US7786971B2 (en) | 2005-10-25 | 2010-08-31 | Lg. Display Co., Ltd. | Flat display apparatus capable of compensating a panel defect electrically and picture quality controlling method thereof |
| US8059143B2 (en) | 2005-10-25 | 2011-11-15 | Lg Display Co., Ltd. | Flat display apparatus capable of compensating a panel defect electrically and picture quality controlling method thereof utilizing dithering |
| JP2007140464A (ja) * | 2005-11-16 | 2007-06-07 | Lg Phillips Lcd Co Ltd | 平板表示装置の製造方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0608053B1 (en) | Colour display system | |
| US6219020B1 (en) | Liquid crystal display control device | |
| US20130207941A1 (en) | Image display method and apparatus | |
| US4992955A (en) | Apparatus for representing continuous tone and high contrast images on a bilevel display | |
| US7839357B2 (en) | Image display apparatus for writing display information with reduced electric consumption | |
| US7268790B1 (en) | Display system with framestore and stochastic dithering | |
| JP2000305532A (ja) | 画像処理装置 | |
| JP2003338929A (ja) | 画像処理方法および画像処理装置 | |
| US20060145975A1 (en) | Method and system for displaying an image | |
| US8125436B2 (en) | Pixel dithering driving method and timing controller using the same | |
| JPH06118920A (ja) | 画像情報処理方法及び画像情報処理装置 | |
| JPH0553530A (ja) | マトリクス・スクリーン像表示方法 | |
| US7327373B2 (en) | 3D dither algorithm | |
| JP3094014B2 (ja) | 画像表示方法および画像表示装置 | |
| JP2003513317A (ja) | グレースケール制御を行うディスプレイ回路 | |
| US7453478B2 (en) | Address generation in a light modulator | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JPH0573005A (ja) | 画像表示装置 | |
| JP2001265299A (ja) | アクティブマトリクス型液晶表示装置および液晶パネルの表示制御方法 | |
| US20260087961A1 (en) | Display device and display method thereof | |
| JPH06222740A (ja) | 液晶表示装置 | |
| AU673556B2 (en) | Colour display system | |
| KR100352826B1 (ko) | 분산 주사 방식과 디스플레이 장치 | |
| JP3234422B2 (ja) | 疑似階調処理装置 | |
| JPH09311669A (ja) | 画像処理装置及びその画像処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |