JP2000307357A - プリアンプ回路 - Google Patents
プリアンプ回路Info
- Publication number
- JP2000307357A JP2000307357A JP11110267A JP11026799A JP2000307357A JP 2000307357 A JP2000307357 A JP 2000307357A JP 11110267 A JP11110267 A JP 11110267A JP 11026799 A JP11026799 A JP 11026799A JP 2000307357 A JP2000307357 A JP 2000307357A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- operational amplifier
- input terminal
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002265 prevention Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000005236 sound signal Effects 0.000 abstract description 28
- 238000010586 diagram Methods 0.000 description 3
- 101100321670 Fagopyrum esculentum FA18 gene Proteins 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 この発明は、信号レベルの異なる入力音声信
号に対して、１つの信号経路のみで対処できるプリアン
プ回路を提供することを目的とする。 【解決手段】 非反転入力端子が音声入力端子に接続さ
れた演算増幅器、演算増幅器の出力端子と演算増幅器の
反転入力端子との間に接続された第１抵抗ならびに、演
算増幅器の反転入力端子と接地との間に直列に接続され
た第２抵抗およびスイッチング素子を有する負帰還回
路、小信号入力モードと大信号入力モードとを切り替え
るための操作スイッチ、ならびに操作スイッチが大信号
入力モードに切り替えられている場合にスイッチング素
子をオフ状態とさせて演算増幅器をバッファ回路として
動作させ、操作スイッチが小信号入力モードに切り替え
られている場合にスイッチング素子をオン状態とさせて
演算増幅器を増幅回路として動作させるオンオフ制御回
路を備えている。
号に対して、１つの信号経路のみで対処できるプリアン
プ回路を提供することを目的とする。 【解決手段】 非反転入力端子が音声入力端子に接続さ
れた演算増幅器、演算増幅器の出力端子と演算増幅器の
反転入力端子との間に接続された第１抵抗ならびに、演
算増幅器の反転入力端子と接地との間に直列に接続され
た第２抵抗およびスイッチング素子を有する負帰還回
路、小信号入力モードと大信号入力モードとを切り替え
るための操作スイッチ、ならびに操作スイッチが大信号
入力モードに切り替えられている場合にスイッチング素
子をオフ状態とさせて演算増幅器をバッファ回路として
動作させ、操作スイッチが小信号入力モードに切り替え
られている場合にスイッチング素子をオン状態とさせて
演算増幅器を増幅回路として動作させるオンオフ制御回
路を備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、オーディオ機器
のプリアンプ回路に関する。
のプリアンプ回路に関する。
【０００２】
【従来の技術】マイクロフォンから入力される信号レベ
ルの低い音声信号と、外部音声入力端子から入力される
信号レベルの高い音声信号とを記録媒体に記録する録音
機能、これらの入力音声信号を再生出力させるモニタ機
能等を備えたオーディオ機器が知られている。
ルの低い音声信号と、外部音声入力端子から入力される
信号レベルの高い音声信号とを記録媒体に記録する録音
機能、これらの入力音声信号を再生出力させるモニタ機
能等を備えたオーディオ機器が知られている。
【０００３】図３は、このようなオーディオ機器に設け
られた従来のプリアンプ回路を示している。
られた従来のプリアンプ回路を示している。
【０００４】プリアンプ回路は、音声入力端子１０１、
第１スイッチ１０２、バッファ１０３、アンプ１０４、
第２スイッチ１０５ならびに両スイッチ１０２、１０５
を制御するためのスライドスイッチ１０６を備えてい
る。音声入力端子１０１には、マイクロフォンからの信
号レベルの低い音声信号または外部音声入力端子からの
信号レベルの高い音声信号が入力される。
第１スイッチ１０２、バッファ１０３、アンプ１０４、
第２スイッチ１０５ならびに両スイッチ１０２、１０５
を制御するためのスライドスイッチ１０６を備えてい
る。音声入力端子１０１には、マイクロフォンからの信
号レベルの低い音声信号または外部音声入力端子からの
信号レベルの高い音声信号が入力される。
【０００５】音声入力端子１０１に、外部音声入力端子
からの信号レベルの高い音声信号が入力される場合に
は、図３に示すように、スライドスイッチ１０６は接点
１０６ｂと接点１０６ｃとを短絡させるような位置（大
信号側位置）に設定され、第１スイッチ１０２および第
２スイッチ１０５の接触子は、接点１０２ａ、１０５ａ
側に接続される。したがって、音声入力端子１０１に入
力された信号レベルの高い音声信号は、バッファ１０３
を介して出力される。
からの信号レベルの高い音声信号が入力される場合に
は、図３に示すように、スライドスイッチ１０６は接点
１０６ｂと接点１０６ｃとを短絡させるような位置（大
信号側位置）に設定され、第１スイッチ１０２および第
２スイッチ１０５の接触子は、接点１０２ａ、１０５ａ
側に接続される。したがって、音声入力端子１０１に入
力された信号レベルの高い音声信号は、バッファ１０３
を介して出力される。
【０００６】音声入力端子１０１に、マイクロフォンか
らの信号レベルの低い音声信号が入力される場合には、
スライドスイッチ１０６は接点１０６ｂと接点１０６ａ
とを短絡させるような位置（小信号側位置）に設定さ
れ、第１スイッチ１０２および第２スイッチ１０５の接
触子は、接点１０２ｂ、１０５ｂ側に接続される。した
がって、音声入力端子１０１に入力された出力レベルの
低い音声信号は、アンプ１０４によって増幅されて、出
力される。
らの信号レベルの低い音声信号が入力される場合には、
スライドスイッチ１０６は接点１０６ｂと接点１０６ａ
とを短絡させるような位置（小信号側位置）に設定さ
れ、第１スイッチ１０２および第２スイッチ１０５の接
触子は、接点１０２ｂ、１０５ｂ側に接続される。した
がって、音声入力端子１０１に入力された出力レベルの
低い音声信号は、アンプ１０４によって増幅されて、出
力される。
【０００７】従来のプリアンプ回路では、バッファ１０
３を含む信号経路と、アンプ１０４を含む信号経路と
の、２つの信号経路が必要であるという問題がある。ま
た、スライドスイッチ１０６が小信号側位置に切り替え
られている場合に、信号レベルの高い音声信号が入力さ
れると、アンプ１０４がハードグリップ状態となり、電
源ラインが大きく振られ、ノイズが出力されるという問
題がある。
３を含む信号経路と、アンプ１０４を含む信号経路と
の、２つの信号経路が必要であるという問題がある。ま
た、スライドスイッチ１０６が小信号側位置に切り替え
られている場合に、信号レベルの高い音声信号が入力さ
れると、アンプ１０４がハードグリップ状態となり、電
源ラインが大きく振られ、ノイズが出力されるという問
題がある。
【０００８】
【発明が解決しようとする課題】この発明は、信号レベ
ルの異なる入力音声信号に対して、１つの信号経路のみ
で対処できるプリアンプ回路を提供することを目的とす
る。
ルの異なる入力音声信号に対して、１つの信号経路のみ
で対処できるプリアンプ回路を提供することを目的とす
る。
【０００９】また、この発明は、信号レベルの異なる入
力音声信号に対して、１つの信号経路のみで対処できる
とともに、ノイズの低減化が図れるプリアンプ回路を提
供することを目的とする。
力音声信号に対して、１つの信号経路のみで対処できる
とともに、ノイズの低減化が図れるプリアンプ回路を提
供することを目的とする。
【００１０】
【課題を解決するための手段】この発明による第１のプ
リアンプ回路は、非反転入力端子が音声入力端子に接続
された演算増幅器、演算増幅器の出力端子と演算増幅器
の反転入力端子との間に接続された第１抵抗ならびに、
演算増幅器の反転入力端子と接地との間に直列に接続さ
れた第２抵抗およびスイッチング素子を有する負帰還回
路、小信号入力モードと大信号入力モードとを切り替え
るための操作スイッチ、ならびに操作スイッチが大信号
入力モードに切り替えられている場合にスイッチング素
子をオフ状態とさせて演算増幅器をバッファ回路として
動作させ、操作スイッチが小信号入力モードに切り替え
られている場合にスイッチング素子をオン状態とさせて
演算増幅器を増幅回路として動作させるオンオフ制御回
路を備えていることを特徴とする。
リアンプ回路は、非反転入力端子が音声入力端子に接続
された演算増幅器、演算増幅器の出力端子と演算増幅器
の反転入力端子との間に接続された第１抵抗ならびに、
演算増幅器の反転入力端子と接地との間に直列に接続さ
れた第２抵抗およびスイッチング素子を有する負帰還回
路、小信号入力モードと大信号入力モードとを切り替え
るための操作スイッチ、ならびに操作スイッチが大信号
入力モードに切り替えられている場合にスイッチング素
子をオフ状態とさせて演算増幅器をバッファ回路として
動作させ、操作スイッチが小信号入力モードに切り替え
られている場合にスイッチング素子をオン状態とさせて
演算増幅器を増幅回路として動作させるオンオフ制御回
路を備えていることを特徴とする。
【００１１】演算増幅器の出力信号の信号レベルが所定
レベル以上となった場合に、スイッチング素子をオフ状
態にさせるためのノイズ発生防止回路を設けることが好
ましい。
レベル以上となった場合に、スイッチング素子をオフ状
態にさせるためのノイズ発生防止回路を設けることが好
ましい。
【００１２】ノイズ発生防止回路としては、たとえば、
演算増幅器の出力電圧を分圧する分圧回路、分圧回路の
出力を整流する整流回路および整流回路の出力電圧が所
定値以上である場合に、スイッチング素子をオフ状態と
させる制御素子からなるものが用いられる。
演算増幅器の出力電圧を分圧する分圧回路、分圧回路の
出力を整流する整流回路および整流回路の出力電圧が所
定値以上である場合に、スイッチング素子をオフ状態と
させる制御素子からなるものが用いられる。
【００１３】この発明による第２のプリアンプ回路は、
非反転入力端子が音声入力端子に接続された演算増幅
器、演算増幅器の出力端子と演算増幅器の反転入力端子
との間に接続された第１抵抗ならびに、演算増幅器の反
転入力端子と接地との間に直列に接続された第２抵抗お
よびスイッチング素子を有する負帰還回路、常時は、ス
イッチング素子をオン状態とさせて演算増幅器を増幅回
路として動作させるための駆動回路、ならびに演算増幅
器の出力信号の信号レベルが所定レベル以上となった場
合に、スイッチング素子をオフ状態にさせて演算増幅器
をバッファ回路として動作させるためのオンオフ制御回
路を備えていることを特徴とする。
非反転入力端子が音声入力端子に接続された演算増幅
器、演算増幅器の出力端子と演算増幅器の反転入力端子
との間に接続された第１抵抗ならびに、演算増幅器の反
転入力端子と接地との間に直列に接続された第２抵抗お
よびスイッチング素子を有する負帰還回路、常時は、ス
イッチング素子をオン状態とさせて演算増幅器を増幅回
路として動作させるための駆動回路、ならびに演算増幅
器の出力信号の信号レベルが所定レベル以上となった場
合に、スイッチング素子をオフ状態にさせて演算増幅器
をバッファ回路として動作させるためのオンオフ制御回
路を備えていることを特徴とする。
【００１４】オンオフ制御回路としては、たとえば、演
算増幅器の出力電圧を分圧する分圧回路、分圧回路の出
力を整流する整流回路および整流回路の出力電圧が所定
値以上である場合に、スイッチング素子をオフ状態とさ
せる制御素子からなるものが用いられる。
算増幅器の出力電圧を分圧する分圧回路、分圧回路の出
力を整流する整流回路および整流回路の出力電圧が所定
値以上である場合に、スイッチング素子をオフ状態とさ
せる制御素子からなるものが用いられる。
【００１５】
【００１６】以下、図面を参照して、この発明の実施の
形態について説明する。
形態について説明する。
【００１７】図１は、プリアンプ回路の構成を示してい
る。
る。
【００１８】音声入力端子１は、演算増幅器（オペアン
プ：operation amplifier)２の非反転入力端子に接続さ
れている。演算増幅器２の出力端子は、抵抗３を介して
演算増幅器２の反転入力端子に接続されている。演算増
幅器２の反転入力端子は、第２抵抗４およびスイッチン
グトランジスタ５を介して接地されている。つまり、演
算増幅器２には、抵抗３、抵抗４および第１のスイッチ
ングトランジスタ５からなる負帰還回路によって負帰還
がかけられている。
プ：operation amplifier)２の非反転入力端子に接続さ
れている。演算増幅器２の出力端子は、抵抗３を介して
演算増幅器２の反転入力端子に接続されている。演算増
幅器２の反転入力端子は、第２抵抗４およびスイッチン
グトランジスタ５を介して接地されている。つまり、演
算増幅器２には、抵抗３、抵抗４および第１のスイッチ
ングトランジスタ５からなる負帰還回路によって負帰還
がかけられている。
【００１９】スライドスイッチ６は、音声入力端子１に
入力される音声信号の信号レベルに応じて、演算増幅器
２を非反転増幅回路として動作させるか、バッファ回路
として動作させるかを切り替えるものである。スライド
スイッチ６の接点６ａは、直流電源に接続されている。
スライドスイッチ６の接点６ｃは、接地されている。ス
ライドスイッチ６の接点６ｂは、抵抗７および抵抗８か
らなる分圧回路を介して接地されている。
入力される音声信号の信号レベルに応じて、演算増幅器
２を非反転増幅回路として動作させるか、バッファ回路
として動作させるかを切り替えるものである。スライド
スイッチ６の接点６ａは、直流電源に接続されている。
スライドスイッチ６の接点６ｃは、接地されている。ス
ライドスイッチ６の接点６ｂは、抵抗７および抵抗８か
らなる分圧回路を介して接地されている。
【００２０】抵抗７および抵抗８の接続点は、第１のス
イッチングトランジスタ５のベースに接続されていると
ともに、第２のスイッチングトランジスタ９を介して接
地されている。第２のスイッチングトランジスタ９のベ
ースには、演算増幅器２の出力が分圧回路１０、整流回
路２０および抵抗３０を介して送られる。分圧回路１０
は、抵抗１１および抵抗１２から構成されている。整流
回路２０は、ダイオード２１、ダイオード２２およびコ
ンデンサ２３から構成されている。
イッチングトランジスタ５のベースに接続されていると
ともに、第２のスイッチングトランジスタ９を介して接
地されている。第２のスイッチングトランジスタ９のベ
ースには、演算増幅器２の出力が分圧回路１０、整流回
路２０および抵抗３０を介して送られる。分圧回路１０
は、抵抗１１および抵抗１２から構成されている。整流
回路２０は、ダイオード２１、ダイオード２２およびコ
ンデンサ２３から構成されている。
【００２１】音声入力端子１に、外部音声入力端子から
の信号レベルの高い音声信号が入力される場合（大信号
入力モード時）には、スライドスイッチ６は図１に示す
ように接点６ｂと接点６ｃとを短絡させるような位置
（大信号側位置）に設定される。この結果、第１のスイ
ッチングトランジスタ５がオフ状態となるので、演算増
幅器２はバッファ回路として動作する。したがって、音
声入力端子１に入力された音声信号は、演算増幅器２お
よび抵抗３からなるバッファ回路を介して出力される。
の信号レベルの高い音声信号が入力される場合（大信号
入力モード時）には、スライドスイッチ６は図１に示す
ように接点６ｂと接点６ｃとを短絡させるような位置
（大信号側位置）に設定される。この結果、第１のスイ
ッチングトランジスタ５がオフ状態となるので、演算増
幅器２はバッファ回路として動作する。したがって、音
声入力端子１に入力された音声信号は、演算増幅器２お
よび抵抗３からなるバッファ回路を介して出力される。
【００２２】音声入力端子１に、マイクロフォンからの
信号レベルの低い音声信号が入力される場合（小信号入
力モード時）には、スライドスイッチ６は接点６ｂと接
点６ａとを短絡させるような位置（小信号側位置）に設
定される。この結果、第１のスイッチングトランジスタ
５がオン状態となるので、演算増幅器２は非反転増幅回
路として動作する。したがって、音声入力端子１に入力
された音声信号は、演算増幅器２、抵抗３、抵抗４およ
び第１のスイッチングトランジスタ５からなる非反転増
幅回路を介して出力される。つまり、音声入力端子１に
入力された音声信号は、増幅されて出力される。
信号レベルの低い音声信号が入力される場合（小信号入
力モード時）には、スライドスイッチ６は接点６ｂと接
点６ａとを短絡させるような位置（小信号側位置）に設
定される。この結果、第１のスイッチングトランジスタ
５がオン状態となるので、演算増幅器２は非反転増幅回
路として動作する。したがって、音声入力端子１に入力
された音声信号は、演算増幅器２、抵抗３、抵抗４およ
び第１のスイッチングトランジスタ５からなる非反転増
幅回路を介して出力される。つまり、音声入力端子１に
入力された音声信号は、増幅されて出力される。
【００２３】演算増幅器２の出力は、分圧回路１０によ
って分圧された後、整流回路２０によって整流される。
整流回路２０から出力される直流電圧は、抵抗３０を介
して第２のスイッチングトランジスタ９のベースに印加
される。したがって、スライドスイッチ６が小信号側位
置に切り替えられている場合において、音声入力端子１
に信号レベルの高い音声信号が入力されたときには、第
２のスイッチングトランジスタ９がオンとなり、第１の
スイッチングトランジスタ５がオフとされるので、演算
増幅器２はバッファ回路として動作するようになる。
って分圧された後、整流回路２０によって整流される。
整流回路２０から出力される直流電圧は、抵抗３０を介
して第２のスイッチングトランジスタ９のベースに印加
される。したがって、スライドスイッチ６が小信号側位
置に切り替えられている場合において、音声入力端子１
に信号レベルの高い音声信号が入力されたときには、第
２のスイッチングトランジスタ９がオンとなり、第１の
スイッチングトランジスタ５がオフとされるので、演算
増幅器２はバッファ回路として動作するようになる。
【００２４】このため、スライドスイッチ６が小信号側
位置に切り替えられている場合において、音声入力端子
１に信号レベルの高い音声信号が入力されたときに、演
算増幅器２、抵抗３、抵抗４および第１のスイッチング
トランジスタ５からなる非反転増幅回路がハードグリッ
プ状態になるのが回避され、ノイズの発生が防止され
る。
位置に切り替えられている場合において、音声入力端子
１に信号レベルの高い音声信号が入力されたときに、演
算増幅器２、抵抗３、抵抗４および第１のスイッチング
トランジスタ５からなる非反転増幅回路がハードグリッ
プ状態になるのが回避され、ノイズの発生が防止され
る。
【００２５】なお、第２のスイッチングトランジスタ９
がオンとなっている場合において、音声入力端子１に入
力している音声信号の信号レベルが低くなると、第２の
スイッチングトランジスタ９がオフとなり、第１のスイ
ッチングトランジスタ５がオンとなるので、演算増幅器
２は再び非反転増幅回路として動作するようになる。
がオンとなっている場合において、音声入力端子１に入
力している音声信号の信号レベルが低くなると、第２の
スイッチングトランジスタ９がオフとなり、第１のスイ
ッチングトランジスタ５がオンとなるので、演算増幅器
２は再び非反転増幅回路として動作するようになる。
【００２６】上記実施の形態によれば、信号レベルの異
なる入力音声信号に対して、１つの信号経路のみで対処
できるとともに、ノイズの低減化が図れるようになる。
なる入力音声信号に対して、１つの信号経路のみで対処
できるとともに、ノイズの低減化が図れるようになる。
【００２７】図２は、プリアンプ回路の変形例を示して
いる。図２において、図１と同じものには、同じ符号を
付してその説明を省略する。
いる。図２において、図１と同じものには、同じ符号を
付してその説明を省略する。
【００２８】図２のプリアンプ回路では、図１のプリア
ンプ回路におけるスライドスイッチ６が設けられていな
い。そして、抵抗７および抵抗８からなる分圧回路に、
直流電源が常に接続されている。したがって、このプリ
アンプ回路の動作は、図１のプリアンプ回路においてス
ライドスイッチ６が小信号側位置に切り替えられている
場合の動作と同じになる。
ンプ回路におけるスライドスイッチ６が設けられていな
い。そして、抵抗７および抵抗８からなる分圧回路に、
直流電源が常に接続されている。したがって、このプリ
アンプ回路の動作は、図１のプリアンプ回路においてス
ライドスイッチ６が小信号側位置に切り替えられている
場合の動作と同じになる。
【００２９】つまり、演算増幅器２は、常時は非反転増
幅回路として動作する。そして、演算増幅器２の出力レ
ベルが所定レベル以上になると、演算増幅器２はバッフ
ァ回路として動作するようになる。したがって、スライ
ドスイッチ６が設けられていなくても、音声入力端子１
に外部音声入力端子からの信号レベルの高い音声信号が
入力された場合に演算増幅器２をバッファ回路として動
作させることができるようになる。
幅回路として動作する。そして、演算増幅器２の出力レ
ベルが所定レベル以上になると、演算増幅器２はバッフ
ァ回路として動作するようになる。したがって、スライ
ドスイッチ６が設けられていなくても、音声入力端子１
に外部音声入力端子からの信号レベルの高い音声信号が
入力された場合に演算増幅器２をバッファ回路として動
作させることができるようになる。
【００３０】
【発明の効果】この発明によれば、信号レベルの異なる
入力音声信号に対して、１つの信号経路のみで対処でき
るようになる。
入力音声信号に対して、１つの信号経路のみで対処でき
るようになる。
【００３１】また、この発明によれば、信号レベルの異
なる入力音声信号に対して、１つの信号経路のみで対処
できるとともに、ノイズの低減化が図れるようになる。
なる入力音声信号に対して、１つの信号経路のみで対処
できるとともに、ノイズの低減化が図れるようになる。
【図１】プリアンプ回路の構成を示す電気回路図であ
る。
る。
【図２】プリアンプ回路の変形例を示す電気回路図であ
る。
る。
【図３】従来のプリアンプ回路の構成を示す電気回路図
である。
である。
１ 音声入力端子 ２ 演算増幅器 ３、４ 抵抗 ５ 第１のスイッチングトランジスタ ６ スライドスイッチ ７、８ 抵抗 ９ 第２のスイッチングトランジスタ １０ 分圧回路 ２０ 整流回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA47 AA51 CA41 CA92 FA14 FA18 HA02 HA19 HA25 HA29 HA38 HA39 HA40 KA03 KA51 KA64 MA13 NN06 SA01 TA01 5J092 AA01 AA47 AA51 CA41 CA92 FA14 FA18 HA02 HA19 HA25 HA29 HA38 HA39 HA40 KA03 KA51 KA64 MA13 SA01 TA01 UR01 UR13 VL03 VL07
Claims (5)
- 【請求項１】 非反転入力端子が音声入力端子に接続さ
れた演算増幅器、演算増幅器の出力端子と演算増幅器の
反転入力端子との間に接続された第１抵抗ならびに、演
算増幅器の反転入力端子と接地との間に直列に接続され
た第２抵抗およびスイッチング素子を有する負帰還回
路、 小信号入力モードと大信号入力モードとを切り替えるた
めの操作スイッチ、ならびに操作スイッチが大信号入力
モードに切り替えられている場合にスイッチング素子を
オフ状態とさせて演算増幅器をバッファ回路として動作
させ、操作スイッチが小信号入力モードに切り替えられ
ている場合にスイッチング素子をオン状態とさせて演算
増幅器を増幅回路として動作させるオンオフ制御回路、 を備えているプリアンプ回路。 - 【請求項２】 演算増幅器の出力信号の信号レベルが所
定レベル以上となった場合に、スイッチング素子をオフ
状態にさせるためのノイズ発生防止回路を備えている請
求項１に記載のプリアンプ回路。 - 【請求項３】 ノイズ発生防止回路は、演算増幅器の出
力電圧を分圧する分圧回路、分圧回路の出力を整流する
整流回路および整流回路の出力電圧が所定値以上である
場合に、スイッチング素子をオフ状態とさせる制御素子
を備えている請求項２に記載のプリアンプ回路。 - 【請求項４】 非反転入力端子が音声入力端子に接続さ
れた演算増幅器、 演算増幅器の出力端子と演算増幅器の反転入力端子との
間に接続された第１抵抗ならびに、演算増幅器の反転入
力端子と接地との間に直列に接続された第２抵抗および
スイッチング素子を有する負帰還回路、 常時は、スイッチング素子をオン状態とさせて演算増幅
器を増幅回路として動作させるための駆動回路、ならび
に演算増幅器の出力信号の信号レベルが所定レベル以上
となった場合に、スイッチング素子をオフ状態にさせて
演算増幅器をバッファ回路として動作させるためのオン
オフ制御回路、 を備えているプリアンプ回路。 - 【請求項５】 オンオフ制御回路は、演算増幅器の出力
電圧を分圧する分圧回路、分圧回路の出力を整流する整
流回路および整流回路の出力電圧が所定値以上である場
合に、スイッチング素子をオフ状態とさせる制御素子を
備えている請求項４に記載のプリアンプ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11026799A JP3423248B2 (ja) | 1999-04-19 | 1999-04-19 | プリアンプ回路 |
| US09/551,596 US6211730B1 (en) | 1999-04-19 | 2000-04-17 | Pre-amplifier circuit |
| EP00108467A EP1047187B1 (en) | 1999-04-19 | 2000-04-18 | Pre-amplifier circuit |
| DE60023981T DE60023981T2 (de) | 1999-04-19 | 2000-04-18 | Vorverstärkerschaltung |
| CNB001067907A CN1191675C (zh) | 1999-04-19 | 2000-04-19 | 前置放大电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11026799A JP3423248B2 (ja) | 1999-04-19 | 1999-04-19 | プリアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307357A true JP2000307357A (ja) | 2000-11-02 |
| JP3423248B2 JP3423248B2 (ja) | 2003-07-07 |
Family
ID=14531364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11026799A Expired - Fee Related JP3423248B2 (ja) | 1999-04-19 | 1999-04-19 | プリアンプ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6211730B1 (ja) |
| EP (1) | EP1047187B1 (ja) |
| JP (1) | JP3423248B2 (ja) |
| CN (1) | CN1191675C (ja) |
| DE (1) | DE60023981T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10125366A1 (de) * | 2001-05-23 | 2002-12-12 | Infineon Technologies Ag | dB-lineare VGA-Stufe mit hoher Bandbreite |
| SG143934A1 (en) | 2002-11-08 | 2008-07-29 | Semiconductor Energy Lab | Display appliance |
| US7199637B2 (en) * | 2003-09-02 | 2007-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Rectifier circuit without alternating-current feedback |
| JP2005348101A (ja) * | 2004-06-03 | 2005-12-15 | Alps Electric Co Ltd | 広帯域増幅器 |
| CN102195566B (zh) * | 2011-02-01 | 2013-02-27 | 上海矽诺微电子有限公司 | 音频放大器的静态噪声消除电路 |
| EP2485393B1 (en) * | 2011-02-08 | 2014-05-14 | ST-Ericsson SA | Amplifier for a wireless receiver |
| US8786365B2 (en) * | 2012-09-04 | 2014-07-22 | Nanya Technology Corporation | External programmable DFE strength |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3693030A (en) * | 1967-05-17 | 1972-09-19 | Rca Corp | Time delay circuits |
| US3582675A (en) * | 1968-05-03 | 1971-06-01 | Teledyne Inc | Electronic switching arrangement |
| US4119801A (en) * | 1975-12-17 | 1978-10-10 | Sava Jacobson | Mode switching and voltage regulator circuitry for a telephone answering device |
| US4551685A (en) * | 1982-10-25 | 1985-11-05 | Kerns Jr David V | Programmable gain feedback amplifier |
| JPH0642637B2 (ja) * | 1988-08-12 | 1994-06-01 | 三洋電機株式会社 | 低周波電力増幅用パワーセイブ回路 |
| DE4010001C1 (en) * | 1990-03-29 | 1991-05-16 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | Amplifier with stepped adjustable gain - provided by three stages switched in cascade and comprising intermediate attenuator between input and output amplifiers |
| US5241283A (en) * | 1992-07-30 | 1993-08-31 | Echelon Corporation | Drive amplifier for power line communications |
| US5581213A (en) * | 1995-06-07 | 1996-12-03 | Hughes Aircraft Company | Variable gain amplifier circuit |
-
1999
- 1999-04-19 JP JP11026799A patent/JP3423248B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-17 US US09/551,596 patent/US6211730B1/en not_active Expired - Lifetime
- 2000-04-18 DE DE60023981T patent/DE60023981T2/de not_active Expired - Lifetime
- 2000-04-18 EP EP00108467A patent/EP1047187B1/en not_active Expired - Lifetime
- 2000-04-19 CN CNB001067907A patent/CN1191675C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1191675C (zh) | 2005-03-02 |
| EP1047187A2 (en) | 2000-10-25 |
| JP3423248B2 (ja) | 2003-07-07 |
| EP1047187A3 (en) | 2001-03-07 |
| EP1047187B1 (en) | 2005-11-16 |
| US6211730B1 (en) | 2001-04-03 |
| CN1271209A (zh) | 2000-10-25 |
| DE60023981D1 (de) | 2005-12-22 |
| DE60023981T2 (de) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000307357A (ja) | プリアンプ回路 | |
| KR100453155B1 (ko) | 이중 전원을 사용하는 디지털 오디오 증폭기에서의 팝잡음 제거회로 및 방법 | |
| US20020075072A1 (en) | Switching power amplifier | |
| JPH0472401B2 (ja) | ||
| US5825251A (en) | Audio signal amplifying circuit | |
| JP2880660B2 (ja) | 負荷の駆動装置 | |
| JP3281852B2 (ja) | 増幅回路の保護回路 | |
| JPH06104664A (ja) | オーディオ用パワーアンプｉｃ | |
| JP3163680B2 (ja) | 電源装置 | |
| JP3299481B2 (ja) | 緊急電源切断装置 | |
| KR900005302B1 (ko) | 동작점 바이어스 유지회로 | |
| JP3249254B2 (ja) | 集積化増幅器 | |
| JPH0425661Y2 (ja) | ||
| JP2872029B2 (ja) | プリント基板実装回路の誤動作防止装置 | |
| JP3343833B2 (ja) | 電力増幅器 | |
| KR910001647Y1 (ko) | 스위치 온시 레벨 제한회로 | |
| JP2573946B2 (ja) | 半導体集積回路 | |
| JP2773156B2 (ja) | 定電圧保護装置 | |
| JP2710334B2 (ja) | 電力増幅装置 | |
| JPH11154830A (ja) | 増幅回路の保護回路 | |
| US7345546B2 (en) | Amplifier circuit and input circuit | |
| JPS59144286A (ja) | 音声ミユ−ト回路 | |
| JPH06188360A (ja) | パワーダウン形の電子機器 | |
| JPH06188640A (ja) | 増幅回路及びその回路を用いたｉｃ | |
| JP2001189986A (ja) | スピーカ用アンプ装置及びパワーアンプ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |