JP2000307662A - 高速オンチップ信号伝送方法および装置 - Google Patents
高速オンチップ信号伝送方法および装置Info
- Publication number
- JP2000307662A JP2000307662A JP2000064756A JP2000064756A JP2000307662A JP 2000307662 A JP2000307662 A JP 2000307662A JP 2000064756 A JP2000064756 A JP 2000064756A JP 2000064756 A JP2000064756 A JP 2000064756A JP 2000307662 A JP2000307662 A JP 2000307662A
- Authority
- JP
- Japan
- Prior art keywords
- node
- terminal
- net
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 従来の手法では、インバータよりなる複数の
中継器を長いネットに挿入するために遅延が増大し、さ
らに、近接効果により、信号の伝送遅延時間の増加を招
いていた。 【解決手段】 集積回路内に存在する第１のノード１４
２（Ｂ２）を含むネット１１０を介して信号１０２を送
信するための装置であって、前記ネットに接続され、該
ネットを介して前記信号を駆動するドライバ１０５と、
前記ネットにおける前記第１のノードに接続され、該第
１のノードの電圧レベルが閾値に到達するのに応えて当
該第１のノードの電圧レベルを変化させる第１の状態変
化アシストドライバ（ＴＡＤ）１３５と、を備えるよう
に構成する。
中継器を長いネットに挿入するために遅延が増大し、さ
らに、近接効果により、信号の伝送遅延時間の増加を招
いていた。 【解決手段】 集積回路内に存在する第１のノード１４
２（Ｂ２）を含むネット１１０を介して信号１０２を送
信するための装置であって、前記ネットに接続され、該
ネットを介して前記信号を駆動するドライバ１０５と、
前記ネットにおける前記第１のノードに接続され、該第
１のノードの電圧レベルが閾値に到達するのに応えて当
該第１のノードの電圧レベルを変化させる第１の状態変
化アシストドライバ（ＴＡＤ）１３５と、を備えるよう
に構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、広く、データ伝達
の分野に関し、特に、集積回路内の信号経路における信
号の伝送速度を増加するための装置および方法に関す
る。
の分野に関し、特に、集積回路内の信号経路における信
号の伝送速度を増加するための装置および方法に関す
る。
【０００２】
【従来の技術】信号の伝送遅延時間は、ネットワーク内
の信号経路の長さが長くなるのに従って増加する。伝送
遅延時間は、「負荷の大きな」ネットワーク（すなわ
ち、容量性負荷の大きなネットワークやネット）上を伝
送される信号の場合に比較的長くなる。これは、容量性
負荷が大きいと、伝送信号のＲＣ遅延時間が長くなるか
らである。ここで、負荷の大きなネットとは、例えば、
ＳＲＡＭのワード線である。
の信号経路の長さが長くなるのに従って増加する。伝送
遅延時間は、「負荷の大きな」ネットワーク（すなわ
ち、容量性負荷の大きなネットワークやネット）上を伝
送される信号の場合に比較的長くなる。これは、容量性
負荷が大きいと、伝送信号のＲＣ遅延時間が長くなるか
らである。ここで、負荷の大きなネットとは、例えば、
ＳＲＡＭのワード線である。
【０００３】構成の規模が減少するにつれて、集積回路
内の金属層における抵抗値は増加する。抵抗値が高くな
ると、金属層内に形成されたネット上を伝送される信号
のＲＣ遅延が大きくなる。マイクロプロセッサの周期
は、マイクロプロセッサで処理された信号の伝送遅延時
間が増加すれば、長くなる。しかも、クリティカルなネ
ット上の信号の伝送遅延時間が長くなると、「クリティ
カルなネット（クリティカルパス：criticalpath)」に
おけるタイミング要件が満たされなくなるかも知れな
い。
内の金属層における抵抗値は増加する。抵抗値が高くな
ると、金属層内に形成されたネット上を伝送される信号
のＲＣ遅延が大きくなる。マイクロプロセッサの周期
は、マイクロプロセッサで処理された信号の伝送遅延時
間が増加すれば、長くなる。しかも、クリティカルなネ
ット上の信号の伝送遅延時間が長くなると、「クリティ
カルなネット（クリティカルパス：criticalpath)」に
おけるタイミング要件が満たされなくなるかも知れな
い。
【０００４】
【発明が解決しようとする課題】従来の手法によれば、
通常、インバータで形成される中継器を長いネットに挿
入して、信号の伝送速度を上げるようにしている。中継
器は、長いネットを多数の短いネットへ分割し、そこ
で、各中継器で１つの短いネットを駆動する。多くの場
合、所望の信号タイミング（或いは、最適なタイミン
グ）は、インバータを奇数個挿入することで達成され
る。しかしながら、インバータを奇数個挿入することに
よって、伝送信号の極性が反転する（電圧が変動す
る）。伝送信号の元来の極性を取り戻すために、別のイ
ンバータをネットに追加してインバータの個数を偶数に
する。しかしながら、別のインバータを追加すると、遅
延が増大し、その結果、ネットに対する所望の信号タイ
ミングの制約（或いは、最適なタイミング値）が満足さ
れなくなるかも知れない。
通常、インバータで形成される中継器を長いネットに挿
入して、信号の伝送速度を上げるようにしている。中継
器は、長いネットを多数の短いネットへ分割し、そこ
で、各中継器で１つの短いネットを駆動する。多くの場
合、所望の信号タイミング（或いは、最適なタイミン
グ）は、インバータを奇数個挿入することで達成され
る。しかしながら、インバータを奇数個挿入することに
よって、伝送信号の極性が反転する（電圧が変動す
る）。伝送信号の元来の極性を取り戻すために、別のイ
ンバータをネットに追加してインバータの個数を偶数に
する。しかしながら、別のインバータを追加すると、遅
延が増大し、その結果、ネットに対する所望の信号タイ
ミングの制約（或いは、最適なタイミング値）が満足さ
れなくなるかも知れない。
【０００５】従来の手法には「近接効果 (neighbor eff
ect)」の問題もある。近接効果は、近接するネット（近
接ネット）を伝送する信号が反対側に方向を替える時に
生じる。近接効果は、有効切り替え静電容量の増加を引
き起し、信号の伝送遅延時間の増加を招く。従って、集
積回路内のネット上での信号の伝送速度を上げることが
でき、上記の従来の手法における課題を解決することの
できる方法および装置が要望される。
ect)」の問題もある。近接効果は、近接するネット（近
接ネット）を伝送する信号が反対側に方向を替える時に
生じる。近接効果は、有効切り替え静電容量の増加を引
き起し、信号の伝送遅延時間の増加を招く。従って、集
積回路内のネット上での信号の伝送速度を上げることが
でき、上記の従来の手法における課題を解決することの
できる方法および装置が要望される。
【０００６】ＲＣ遅延の問題が深刻なのは、例えば、ネ
ットに接続された多数のドライバの中のどれか１つによ
って駆動されるネットである。中継器は一方向性のもの
なので、ドライバはネットの全部の部分に信号を送るこ
とができず、そのため、ネットに中継器を使用すること
ができない。この種のネットは、例えば、多機能ユニッ
トのリザルトバス (result bus) である。このような具
体例における伝送遅延を改善するための方法および装置
が望まれる。これを解決する従来の手法では、双方向性
の中継器を使用している。しかしながら、双方向性の中
継器は、速度が遅く信号の流れの方向を決定するための
制御回路を必要とする。この制御回路は、対面積経費が
嵩むだけでなく、その制御回路自体による速度の問題を
引き起こすことになる。
ットに接続された多数のドライバの中のどれか１つによ
って駆動されるネットである。中継器は一方向性のもの
なので、ドライバはネットの全部の部分に信号を送るこ
とができず、そのため、ネットに中継器を使用すること
ができない。この種のネットは、例えば、多機能ユニッ
トのリザルトバス (result bus) である。このような具
体例における伝送遅延を改善するための方法および装置
が望まれる。これを解決する従来の手法では、双方向性
の中継器を使用している。しかしながら、双方向性の中
継器は、速度が遅く信号の流れの方向を決定するための
制御回路を必要とする。この制御回路は、対面積経費が
嵩むだけでなく、その制御回路自体による速度の問題を
引き起こすことになる。
【０００７】
【課題を解決するための手段】本発明は、集積回路内に
設けられた多数のドライバ中のどれか１つによって駆動
されるネット上で高速の信号伝送を達成するための装置
を提供する。この装置は、ネットを介して信号を駆動す
るための第１のドライバを備えている。第１の状態変化
アシストドライバ（ＴＡＤ：transition assist drive
r) は、信号が第１のノードに接近するにつれて第１の
ノードの電圧レベルが閾値に到達するのに応えて、ネッ
ト内の第１のノードの電圧レベルを変化させる。第１の
ノードがプリチャージされて論理レベル『１』になって
いる場合、第１のＴＡＤは、第１のノードの電圧レベル
を論理レベル『０』へ変化させる。第１のノードがプリ
チャージされて論理レベル『０』になっている場合、第
１のＴＡＤは、第１のノードの電圧レベルを論理レベル
『１』へ変化させる。第１のＴＡＤが、第１のノードの
電圧レベルを変化させると、ネットにおける信号の伝送
速度が上がる。
設けられた多数のドライバ中のどれか１つによって駆動
されるネット上で高速の信号伝送を達成するための装置
を提供する。この装置は、ネットを介して信号を駆動す
るための第１のドライバを備えている。第１の状態変化
アシストドライバ（ＴＡＤ：transition assist drive
r) は、信号が第１のノードに接近するにつれて第１の
ノードの電圧レベルが閾値に到達するのに応えて、ネッ
ト内の第１のノードの電圧レベルを変化させる。第１の
ノードがプリチャージされて論理レベル『１』になって
いる場合、第１のＴＡＤは、第１のノードの電圧レベル
を論理レベル『０』へ変化させる。第１のノードがプリ
チャージされて論理レベル『０』になっている場合、第
１のＴＡＤは、第１のノードの電圧レベルを論理レベル
『１』へ変化させる。第１のＴＡＤが、第１のノードの
電圧レベルを変化させると、ネットにおける信号の伝送
速度が上がる。
【０００８】本発明の他の形態によれば、第２のＴＡＤ
が第２のノードでネットに接続される。第２のＴＡＤ
は、信号が第２のノードに接近するにつれて、第２のノ
ードの電圧レベルを変化させる。第２のノードの電圧レ
ベルを変化させることによって、信号の伝送速度がさら
に上がる。さらなるＴＡＤを追加してネット上の別のノ
ードに接続することによって、ネットにおける信号の伝
送速度をさらに上げられるかも知れない。
が第２のノードでネットに接続される。第２のＴＡＤ
は、信号が第２のノードに接近するにつれて、第２のノ
ードの電圧レベルを変化させる。第２のノードの電圧レ
ベルを変化させることによって、信号の伝送速度がさら
に上がる。さらなるＴＡＤを追加してネット上の別のノ
ードに接続することによって、ネットにおける信号の伝
送速度をさらに上げられるかも知れない。
【０００９】本発明のさらに他の形態によれば、切り替
え速度或いはＴＡＤのノイズ不活性(noise immunity)
が上がるように本発明に係るＴＡＤをプログラムするこ
とによって、上記の閾値を調整することができる。従来
の手法では、中継器（インバータ）を用いてネットにお
ける信号の伝送速度を増加させている。しかしながら、
中継器を奇数個設けることによって、伝送信号の極性が
反転する（電圧が変動する）。本発明によれば、ネット
における信号の伝送速度を上げるために中継器を使用す
ることを回避できるので好都合である。加えて、本発明
に係るＴＡＤは、伝送信号の極性を反転しない。
え速度或いはＴＡＤのノイズ不活性(noise immunity)
が上がるように本発明に係るＴＡＤをプログラムするこ
とによって、上記の閾値を調整することができる。従来
の手法では、中継器（インバータ）を用いてネットにお
ける信号の伝送速度を増加させている。しかしながら、
中継器を奇数個設けることによって、伝送信号の極性が
反転する（電圧が変動する）。本発明によれば、ネット
における信号の伝送速度を上げるために中継器を使用す
ることを回避できるので好都合である。加えて、本発明
に係るＴＡＤは、伝送信号の極性を反転しない。
【００１０】本発明の別の形態によれば、近接するネッ
ト（近接ネット）をプリチャージし、その電圧を特定の
電圧レベルにしておくというプリチャージ法が採用され
る。このプリチャージ法によれば、従来の手法の「近接
効果」の問題を回避することができる。ここで、近接効
果は、近接ネットを伝わる信号が反対方向に切り替わる
ときに生じる。近接効果の問題は、有効切り替え静電容
量の増加を引き起し、信号の伝送遅延時間の増加を招
く。本発明のプリチャージ法によれば、近接ネット上の
信号が反対方向に切り替わることはない。１つのネット
上の信号がある方向に切り替わるとき、近接ネット上の
他の信号は、同一方向に切り替わるか、或いは、現在の
極性を維持する。
ト（近接ネット）をプリチャージし、その電圧を特定の
電圧レベルにしておくというプリチャージ法が採用され
る。このプリチャージ法によれば、従来の手法の「近接
効果」の問題を回避することができる。ここで、近接効
果は、近接ネットを伝わる信号が反対方向に切り替わる
ときに生じる。近接効果の問題は、有効切り替え静電容
量の増加を引き起し、信号の伝送遅延時間の増加を招
く。本発明のプリチャージ法によれば、近接ネット上の
信号が反対方向に切り替わることはない。１つのネット
上の信号がある方向に切り替わるとき、近接ネット上の
他の信号は、同一方向に切り替わるか、或いは、現在の
極性を維持する。
【００１１】第２のドライバをネットに接続して、第１
のドライバによって駆動される信号の方向と反対の方向
に伝送するように信号を駆動するようにしてもよい。こ
の場合、本発明に係る信号伝送システムにおいて双方向
信号伝送が達成される。他のドライバをネット上の別の
地点に追加すれば、ネットにおける双方向信号伝送が可
能になる。
のドライバによって駆動される信号の方向と反対の方向
に伝送するように信号を駆動するようにしてもよい。こ
の場合、本発明に係る信号伝送システムにおいて双方向
信号伝送が達成される。他のドライバをネット上の別の
地点に追加すれば、ネットにおける双方向信号伝送が可
能になる。
【００１２】本発明に係るＴＡＤは、ネットにおける信
号の伝送方向に関わらずネット上の対応するノードの電
圧レベルを変化させる。ＴＡＤは、ネット上を伝送する
信号によって生じる対応するノードの電圧レベルの変化
を自動的に検出し、その対応するノードの電圧レベルを
変化させて信号の伝送速度を上げる。
号の伝送方向に関わらずネット上の対応するノードの電
圧レベルを変化させる。ＴＡＤは、ネット上を伝送する
信号によって生じる対応するノードの電圧レベルの変化
を自動的に検出し、その対応するノードの電圧レベルを
変化させて信号の伝送速度を上げる。
【００１３】
【発明の実施の形態】図１は本発明の第１実施例に係る
信号伝送システム１００を示す。図１に示されるよう
に、信号伝送システム１００は、信号１０２の伝送速度
を上げることができ、集積回路（図示しない）に適用可
能である。例えば、信号伝送システム１００は、マイク
ロプロセッサ（図示しない）内で信号を送信するのに使
用される。ドライバ１０５は、ネット（信号経路）１１
０を介して信号１０２を駆動する。レシーバ１１２は信
号１０２を受信する。信号伝送システム１００に一方向
の信号伝送機能を発揮させる場合、ドライバ１１５、１
２０および１２５は不活性化されるか省略される。
信号伝送システム１００を示す。図１に示されるよう
に、信号伝送システム１００は、信号１０２の伝送速度
を上げることができ、集積回路（図示しない）に適用可
能である。例えば、信号伝送システム１００は、マイク
ロプロセッサ（図示しない）内で信号を送信するのに使
用される。ドライバ１０５は、ネット（信号経路）１１
０を介して信号１０２を駆動する。レシーバ１１２は信
号１０２を受信する。信号伝送システム１００に一方向
の信号伝送機能を発揮させる場合、ドライバ１１５、１
２０および１２５は不活性化されるか省略される。
【００１４】ネット１１０上に配置された抵抗およびコ
ンデンサをＲおよびＣで表す。コンデンサＣは、ネット
１１０の容量性特性および／または容量性負荷を表す。
抵抗Ｒは、ネット１１０の抵抗性特性を表すもので、ネ
ット１１０の長さが増加するについれて、および／また
は、ネット１１０の幅が減少するにつれて、抵抗値が増
大する。
ンデンサをＲおよびＣで表す。コンデンサＣは、ネット
１１０の容量性特性および／または容量性負荷を表す。
抵抗Ｒは、ネット１１０の抵抗性特性を表すもので、ネ
ット１１０の長さが増加するについれて、および／また
は、ネット１１０の幅が減少するにつれて、抵抗値が増
大する。
【００１５】信号伝送システム１００は、さらに、ノー
ド１４２（または、Ｂ２）と１４４（または、Ｂ３）で
ネット１１０に接続された状態変化アシストドライバ
（ＴＡＤ）１３５および１４０を備えている。或る実施
例においては、ＴＡＤ１３５はインバータ１４５を備え
ている。インバータ１４５は、プリチャージクロック信
号ＣＬＫを受信するための入力端子と、Ｐチャネル型ト
ランジスタ１５０のゲートに接続された出力端子とを備
えている。Ｐチャネル型トランジスタ１５０は、ソース
がＶＤＤなどの正電圧電源に接続され、ドレインがＰチ
ャネル型トランジスタ１５５のソースに接続される。Ｐ
チャネル型トランジスタ１５５は、ドレインがノード１
５７に接続され、ゲートがノード１４２を介してネット
１１０に接続される。Ｎチャネル型トランジスタ１６０
は、ドレインがノード１５７に接続され、ソースが接地
（ＶＳＳ）されゲートがインバータ１４５の出力端子に
接続される。
ド１４２（または、Ｂ２）と１４４（または、Ｂ３）で
ネット１１０に接続された状態変化アシストドライバ
（ＴＡＤ）１３５および１４０を備えている。或る実施
例においては、ＴＡＤ１３５はインバータ１４５を備え
ている。インバータ１４５は、プリチャージクロック信
号ＣＬＫを受信するための入力端子と、Ｐチャネル型ト
ランジスタ１５０のゲートに接続された出力端子とを備
えている。Ｐチャネル型トランジスタ１５０は、ソース
がＶＤＤなどの正電圧電源に接続され、ドレインがＰチ
ャネル型トランジスタ１５５のソースに接続される。Ｐ
チャネル型トランジスタ１５５は、ドレインがノード１
５７に接続され、ゲートがノード１４２を介してネット
１１０に接続される。Ｎチャネル型トランジスタ１６０
は、ドレインがノード１５７に接続され、ソースが接地
（ＶＳＳ）されゲートがインバータ１４５の出力端子に
接続される。
【００１６】ＴＡＤ１３５は、さらにＰチャネル型トラ
ンジスタ１６５を備えている。Ｐチャネル型トランジス
タ１６５は、プリチャージクロック信号ＣＬＫを受信す
るためのゲートと、ＶＤＤに接続されたソースと、ノー
ド１４２を介してネット１１０に接続されたドレインと
を備えている。Ｎチャネル型トランジスタ１７０は、ド
レインがノード１４２を介してネット１１０に接続さ
れ、ソースがＶＳＳに接続され、そして、ゲートがノー
ド１５７に接続される。
ンジスタ１６５を備えている。Ｐチャネル型トランジス
タ１６５は、プリチャージクロック信号ＣＬＫを受信す
るためのゲートと、ＶＤＤに接続されたソースと、ノー
ド１４２を介してネット１１０に接続されたドレインと
を備えている。Ｎチャネル型トランジスタ１７０は、ド
レインがノード１４２を介してネット１１０に接続さ
れ、ソースがＶＳＳに接続され、そして、ゲートがノー
ド１５７に接続される。
【００１７】本発明によれば、ネット１１０に接続され
るＴＡＤの個数は様々に異なる。図示していない代わり
の実施例によれば、ＴＡＤは１つだけネット１１０に接
続される。或いは、別のＴＡＤとドライバおよび／また
はレシーバとが、後述するように、信号伝送システム１
００内のネット１１０に追加される。ＴＡＤ１３５およ
び／またはＴＡＤ１４０を使用することによって、ネッ
ト１１０上で生じる電圧変動の進捗速度 (rate) が上が
り、信号１０２の伝送速度が上がる。ＴＡＤ１３５およ
び／またはＴＡＤ１４０によって、ＴＡＤ１３５と１４
０とに対応するノードにおける電圧がレベル変化し、信
号１０２に起因する電圧変動の進捗速度が上がる。ＴＡ
Ｄ１３５と１４０は、信号の伝送速度の低下を効果的に
補償する。信号速度の低下は、ライン線抵抗および配置
された静電容量に起因する。別のＴＡＤをネット１１０
に追加することによって、ネット１１０における信号の
伝送速度がさらに上がる。このようにして、長いネット
或いは容量性負荷の大きいネットにおける信号の伝送遅
延を低減できる。
るＴＡＤの個数は様々に異なる。図示していない代わり
の実施例によれば、ＴＡＤは１つだけネット１１０に接
続される。或いは、別のＴＡＤとドライバおよび／また
はレシーバとが、後述するように、信号伝送システム１
００内のネット１１０に追加される。ＴＡＤ１３５およ
び／またはＴＡＤ１４０を使用することによって、ネッ
ト１１０上で生じる電圧変動の進捗速度 (rate) が上が
り、信号１０２の伝送速度が上がる。ＴＡＤ１３５およ
び／またはＴＡＤ１４０によって、ＴＡＤ１３５と１４
０とに対応するノードにおける電圧がレベル変化し、信
号１０２に起因する電圧変動の進捗速度が上がる。ＴＡ
Ｄ１３５と１４０は、信号の伝送速度の低下を効果的に
補償する。信号速度の低下は、ライン線抵抗および配置
された静電容量に起因する。別のＴＡＤをネット１１０
に追加することによって、ネット１１０における信号の
伝送速度がさらに上がる。このようにして、長いネット
或いは容量性負荷の大きいネットにおける信号の伝送遅
延を低減できる。
【００１８】図１および図２を参照して、信号伝送シス
テム１００の作用について考察する。具体的に、図２
は、ネット１１０上のノード１４２における電圧変動を
時間に関連づけて表す第１の波形２００を示す。波形２
０５は、ＴＡＤ１３５によるアシストがない時のノード
１４２における電圧変動を表す。システムの電力投入中
および／またはシステムリセット中、ネット１１０は、
図２の時刻ｔａ０にプリチャージされ論理レベル『１』
の電圧値を帯びる。論理レベル『１』の値は、例えば、
およそ１．８ボルトである。プリチャージクロック信号
ＣＬＫは、ネット１１０がプリチャージされて論理レベ
ル『１』になっているとき、論理レベル『０』を示す。
プリチャージクロック信号ＣＬＫは、ネット１１０のプ
リチャージ中低レベルなので、Ｐチャネル型トランジス
タ１６５はオンである。Ｐチャネル型トランジスタ１６
５は、ノード１４２の電圧をＶＤＤ電圧レベルへと変化
させる。これによって、ネット１１０は、プリチャージ
されてＶＤＤ（論理レベル『１』）になる。
テム１００の作用について考察する。具体的に、図２
は、ネット１１０上のノード１４２における電圧変動を
時間に関連づけて表す第１の波形２００を示す。波形２
０５は、ＴＡＤ１３５によるアシストがない時のノード
１４２における電圧変動を表す。システムの電力投入中
および／またはシステムリセット中、ネット１１０は、
図２の時刻ｔａ０にプリチャージされ論理レベル『１』
の電圧値を帯びる。論理レベル『１』の値は、例えば、
およそ１．８ボルトである。プリチャージクロック信号
ＣＬＫは、ネット１１０がプリチャージされて論理レベ
ル『１』になっているとき、論理レベル『０』を示す。
プリチャージクロック信号ＣＬＫは、ネット１１０のプ
リチャージ中低レベルなので、Ｐチャネル型トランジス
タ１６５はオンである。Ｐチャネル型トランジスタ１６
５は、ノード１４２の電圧をＶＤＤ電圧レベルへと変化
させる。これによって、ネット１１０は、プリチャージ
されてＶＤＤ（論理レベル『１』）になる。
【００１９】ネット１１０がプリチャージされて高レベ
ルになっているので、ノード１４２は評価 (evaluatio
n) の前には高レベルである。従って、Ｐチャネル型ト
ランジスタ１５５は、ゲートを介してノード１４２から
論理レベル『１』値を受信しているので、評価前にはオ
フである。ネット１１０のプリチャージ中、インバータ
１４５は、クロック信号ＣＬＫの論理レベル『０』値を
論理レベル『１』へと反転させる。インバータ１４５の
高レベル出力信号は、Ｐチャネル型トランジスタ１５０
とＮチャネル型トランジスタ１６０とのゲートへ印加さ
れる。このように、ネット１１０のプリチャージ中であ
って評価期間 (evaluation period)の前には、Ｐチャネ
ル型トランジスタ１５０はオフでＮチャネル型トランジ
スタ１６０はオンである。従って、ネット１１０のプリ
チャージ中、ノード１５７は、電圧がＮチャネル型トラ
ンジスタ１６０によってＶＳＳへと変化させられる。
ルになっているので、ノード１４２は評価 (evaluatio
n) の前には高レベルである。従って、Ｐチャネル型ト
ランジスタ１５５は、ゲートを介してノード１４２から
論理レベル『１』値を受信しているので、評価前にはオ
フである。ネット１１０のプリチャージ中、インバータ
１４５は、クロック信号ＣＬＫの論理レベル『０』値を
論理レベル『１』へと反転させる。インバータ１４５の
高レベル出力信号は、Ｐチャネル型トランジスタ１５０
とＮチャネル型トランジスタ１６０とのゲートへ印加さ
れる。このように、ネット１１０のプリチャージ中であ
って評価期間 (evaluation period)の前には、Ｐチャネ
ル型トランジスタ１５０はオフでＮチャネル型トランジ
スタ１６０はオンである。従って、ネット１１０のプリ
チャージ中、ノード１５７は、電圧がＮチャネル型トラ
ンジスタ１６０によってＶＳＳへと変化させられる。
【００２０】次に、ユーザは、従来の外部の制御回路
（図示しない）を使用して評価期間を開始する。制御回
路は、プリチャージクロック信号ＣＬＫを論理レベル
『０』から論理レベル『１』へと切り替える。プリチャ
ージクロック信号ＣＬＫが論理レベル『１』へ切り替わ
ると、Ｐチャネル型トランジスタ１６５がオフになる。
プリチャージクロック信号ＣＬＫの論理レベル『１』の
値は、インバータ１４５によって論理レベル『０』の値
へと反転させられる。このように、インバータ１４５の
低レベル出力信号で、Ｐチャネル型トランジスタ１５０
はオンになり、Ｎチャネル型トランジスタ１６０はオフ
になる。この時、ノード１５７はＶＳＳ電圧レベルを維
持する。
（図示しない）を使用して評価期間を開始する。制御回
路は、プリチャージクロック信号ＣＬＫを論理レベル
『０』から論理レベル『１』へと切り替える。プリチャ
ージクロック信号ＣＬＫが論理レベル『１』へ切り替わ
ると、Ｐチャネル型トランジスタ１６５がオフになる。
プリチャージクロック信号ＣＬＫの論理レベル『１』の
値は、インバータ１４５によって論理レベル『０』の値
へと反転させられる。このように、インバータ１４５の
低レベル出力信号で、Ｐチャネル型トランジスタ１５０
はオンになり、Ｎチャネル型トランジスタ１６０はオフ
になる。この時、ノード１５７はＶＳＳ電圧レベルを維
持する。
【００２１】本発明の代わりの実施例によれば、プリチ
ャージクロック信号ＣＬＫは、チップ内（内部）クロッ
ク源（図示しない）によって生成されるかも知れない。
チップ内クロック源は、プリチャージクロック信号ＣＬ
Ｋを生成する。プリチャージクロック信号は、インバー
タ１４５の入力端子およびＰチャネル型トランジスタ１
６５（図１）のゲートに印加される。そして、プリチャ
ージクロック信号ＣＬＫの状態変化で評価期間の発生が
決定する。
ャージクロック信号ＣＬＫは、チップ内（内部）クロッ
ク源（図示しない）によって生成されるかも知れない。
チップ内クロック源は、プリチャージクロック信号ＣＬ
Ｋを生成する。プリチャージクロック信号は、インバー
タ１４５の入力端子およびＰチャネル型トランジスタ１
６５（図１）のゲートに印加される。そして、プリチャ
ージクロック信号ＣＬＫの状態変化で評価期間の発生が
決定する。
【００２２】時刻ｔａ０（図２参照）の後、ドライバ１
０５は、論理レベル『０』の電圧変動を生じさせる信号
１０２を発生する。ネット１１０のＲＣ特性によって、
ネット１１０における（論理レベル『１』から論理レベ
ル『０』への）電圧変動の量は、時間と距離との関数に
なる。電圧変動の量は、ドライバ１０５に近接した位置
（ネット１１０上）の方が大きい。
０５は、論理レベル『０』の電圧変動を生じさせる信号
１０２を発生する。ネット１１０のＲＣ特性によって、
ネット１１０における（論理レベル『１』から論理レベ
ル『０』への）電圧変動の量は、時間と距離との関数に
なる。電圧変動の量は、ドライバ１０５に近接した位置
（ネット１１０上）の方が大きい。
【００２３】ネット１１０を伝送する信号１０２によっ
て、時刻ｔａ１に、ノード１４２の電圧はプリチャージ
ＶＤＤ値から閾値ＶＤＤ−Ｖ
threshold(transistor 155) へと低下する。ＶＤＤ値
は、例えば、およそ１．８ボルトに等しい。Ｖ
threshold( transistor 155) の電圧は、トランジスタ１
５５の閾値電圧として定義される。Ｖ
threshold(transistor 155) の値は、典型的には、およ
そ０．２５ボルトに等しい。Ｐチャネル型トランジスタ
１５５のゲートには、ノード１４２の電圧が印加され
る。Ｐチャネル型トランジスタ１５５のゲート電圧がお
よそＶＤＤ−Ｖth reshold(transistor 155) へ低下する
と、トランジスタ１５５はオンになる。Ｐチャネル型ト
ランジスタ１５０および１５５は、両方ともオンにな
り、ノード１５７の電圧レベルをＶＳＳからＶＤＤ（論
理レベル『１』）へ変化させる。なお、Ｎチャネル型ト
ランジスタはオフのままである。
て、時刻ｔａ１に、ノード１４２の電圧はプリチャージ
ＶＤＤ値から閾値ＶＤＤ−Ｖ
threshold(transistor 155) へと低下する。ＶＤＤ値
は、例えば、およそ１．８ボルトに等しい。Ｖ
threshold( transistor 155) の電圧は、トランジスタ１
５５の閾値電圧として定義される。Ｖ
threshold(transistor 155) の値は、典型的には、およ
そ０．２５ボルトに等しい。Ｐチャネル型トランジスタ
１５５のゲートには、ノード１４２の電圧が印加され
る。Ｐチャネル型トランジスタ１５５のゲート電圧がお
よそＶＤＤ−Ｖth reshold(transistor 155) へ低下する
と、トランジスタ１５５はオンになる。Ｐチャネル型ト
ランジスタ１５０および１５５は、両方ともオンにな
り、ノード１５７の電圧レベルをＶＳＳからＶＤＤ（論
理レベル『１』）へ変化させる。なお、Ｎチャネル型ト
ランジスタはオフのままである。
【００２４】ノード１５７の電圧がＶＤＤに変化するの
で、Ｎチャネル型トランジスタ１７０は時刻ｔａ２（図
２）にオンになる。Ｎチャネル型トランジスタ１７０
は、時刻ｔａ３にノード１４２の電圧をＶＳＳ（論理レ
ベル『０』）へ変化させる。これで、ノード１４２にお
ける論理レベル『１』から論理レベル『０』への電圧変
動は完了する。
で、Ｎチャネル型トランジスタ１７０は時刻ｔａ２（図
２）にオンになる。Ｎチャネル型トランジスタ１７０
は、時刻ｔａ３にノード１４２の電圧をＶＳＳ（論理レ
ベル『０』）へ変化させる。これで、ノード１４２にお
ける論理レベル『１』から論理レベル『０』への電圧変
動は完了する。
【００２５】図２に示すように、ＴＡＤ１３５により、
ノード１４２の電圧レベルは、時刻ｔａ３にΔＶ１の電
圧値だけさらに低下する。ＴＡＤ１３５のアシストがな
い時、ノード１４２の電圧変動は、波形２０５で示すよ
うにゆっくりと進む。長く負荷の大きいネットの場合、
ＴＡＤ１３５のアシストがないと、ノード１４２の電圧
変動の進捗速度はさらに低下する。
ノード１４２の電圧レベルは、時刻ｔａ３にΔＶ１の電
圧値だけさらに低下する。ＴＡＤ１３５のアシストがな
い時、ノード１４２の電圧変動は、波形２０５で示すよ
うにゆっくりと進む。長く負荷の大きいネットの場合、
ＴＡＤ１３５のアシストがないと、ノード１４２の電圧
変動の進捗速度はさらに低下する。
【００２６】信号１０２がネット１１０を伝わるとき、
他のＴＡＤ（例えばＴＡＤ１４０）は、ネット１１０上
の他のノードの電圧が論理レベル『０』へ変化し易くす
る。これによって、信号１０２のネット１１０における
伝送速度はさらに上がる。従来の手法では、中継器（イ
ンバータ）を使用してネットにおける信号の伝送速度を
上げていた。しかし、中継器を奇数個設けることによっ
て、伝送信号の極性（電圧変動）が反転する。本発明に
よれば、優位にも、ネットにおける信号の伝送速度を上
げるために中継器を使用することを回避できる。加え
て、本発明に係るＴＡＤは、伝送信号の極性を反転させ
ない。
他のＴＡＤ（例えばＴＡＤ１４０）は、ネット１１０上
の他のノードの電圧が論理レベル『０』へ変化し易くす
る。これによって、信号１０２のネット１１０における
伝送速度はさらに上がる。従来の手法では、中継器（イ
ンバータ）を使用してネットにおける信号の伝送速度を
上げていた。しかし、中継器を奇数個設けることによっ
て、伝送信号の極性（電圧変動）が反転する。本発明に
よれば、優位にも、ネットにおける信号の伝送速度を上
げるために中継器を使用することを回避できる。加え
て、本発明に係るＴＡＤは、伝送信号の極性を反転させ
ない。
【００２７】本発明のプリチャージ法によれば、近接ネ
ットは、評価期間の前に、特定の電圧レベル（例えば論
理レベル『１』）までプリチャージされる。このプリチ
ャージ法によって、従来の方法の「近接効果」問題を回
避できる。ちなみに、近接効果は、近接ネットを伝わる
信号が逆方向へ切り替えられたときに生じる。近接効果
の問題は、有効切り替え静電容量の増加を引き起し、信
号の伝送遅延時間の増加を招く。本発明のプリチャージ
法では、近接ネットを伝わる信号は、逆方向へ切り替わ
らない。１つのネット上の信号が１つの方向に切り替わ
ると、近接ネット上の他の信号は、同一方向に切り替わ
るか、或いは、現在の極性を維持する。
ットは、評価期間の前に、特定の電圧レベル（例えば論
理レベル『１』）までプリチャージされる。このプリチ
ャージ法によって、従来の方法の「近接効果」問題を回
避できる。ちなみに、近接効果は、近接ネットを伝わる
信号が逆方向へ切り替えられたときに生じる。近接効果
の問題は、有効切り替え静電容量の増加を引き起し、信
号の伝送遅延時間の増加を招く。本発明のプリチャージ
法では、近接ネットを伝わる信号は、逆方向へ切り替わ
らない。１つのネット上の信号が１つの方向に切り替わ
ると、近接ネット上の他の信号は、同一方向に切り替わ
るか、或いは、現在の極性を維持する。
【００２８】図３、図４および図５は、本発明の機能性
について示すものである。図３は、本発明の第２実施例
に係る信号伝送システム３００の概略ブロック図であ
る。システム３００は、信号３０５を受信するためのレ
シーバ１１２、３２５および３３０を備えている。ＴＡ
Ｄ１３５、１４０、３４５および３５０は、ノードＢ
２、Ｂ３、Ｂ４およびＢ５でネット１１０に接続され
る。ＴＡＤ１３５、１４０、３４５および３５０は、そ
れぞれ対応するノードの電圧レベルが閾値（例えば、Ｖ
ＤＤ−Ｖthreshold 、ここで、Ｖthreshold は、例え
ば、およそ０．２５ボルトに等しい）に達すると、その
ノードの電圧レベルを変化させる。図４は、ネット４１
０で信号４０５を送信する従来の信号伝送システム４０
０を示す。ドライバ４１５は、レシーバ４２０、４２５
および４３０によって受信される信号４０５を駆動す
る。信号４０５は、ネット４１０上のノードＢ１Ｔ〜Ｂ
５Ｔを介して伝わり、その後レシーバ４２０によって受
信される。
について示すものである。図３は、本発明の第２実施例
に係る信号伝送システム３００の概略ブロック図であ
る。システム３００は、信号３０５を受信するためのレ
シーバ１１２、３２５および３３０を備えている。ＴＡ
Ｄ１３５、１４０、３４５および３５０は、ノードＢ
２、Ｂ３、Ｂ４およびＢ５でネット１１０に接続され
る。ＴＡＤ１３５、１４０、３４５および３５０は、そ
れぞれ対応するノードの電圧レベルが閾値（例えば、Ｖ
ＤＤ−Ｖthreshold 、ここで、Ｖthreshold は、例え
ば、およそ０．２５ボルトに等しい）に達すると、その
ノードの電圧レベルを変化させる。図４は、ネット４１
０で信号４０５を送信する従来の信号伝送システム４０
０を示す。ドライバ４１５は、レシーバ４２０、４２５
および４３０によって受信される信号４０５を駆動す
る。信号４０５は、ネット４１０上のノードＢ１Ｔ〜Ｂ
５Ｔを介して伝わり、その後レシーバ４２０によって受
信される。
【００２９】図５は、ネット１１０上のノードＢ１〜Ｂ
５における電圧レベルとネット４１０上のノードＢ１Ｔ
〜Ｂ５Ｔにおける電圧レベルとを特定の時間に関連づけ
て比較するためのグラフを示す。ＴＡＤ１３５、１４
０、３４５および３５０は、ノードＢ２、Ｂ３、Ｂ４お
よびＢ５の電圧が論理レベル『１』から論理レベル
『０』へと変化し易くする。これによって、論理レベル
『１』から論理レベル『０』への電圧変動は、ノードＢ
２Ｔ〜Ｂ５ＴでのものよりもノードＢ２〜Ｂ５での方が
速くなる。例えば、ノードＢ５の電圧レベルは、評価期
間（図５参照）の開始からおよそ１．２ナノ秒後に論理
レベル『０』（０．０ボルト）まで低下する。一方、ノ
ードＢ５Ｔの電圧レベルは、評価期間の開始からおよそ
２．２ナノ秒後に最低電圧レベルの２００ミリボルトま
で低下する。評価期間 (evaluation period)は、図５に
示すように、プリチャージクロック信号が論理レベル
『１』へと立ち上がると同時に開始する。ノードＢ２〜
Ｂ５における電圧変動の方が進捗速度が高いのは、ＴＡ
Ｄ１３５、１４０、３４５および３５０によってアシス
トされるからである。ノードＢ２〜Ｂ５における電圧変
動の方が進捗速度が高いことによって、ネット１１０に
おける信号３０５の伝送速度が上がる。
５における電圧レベルとネット４１０上のノードＢ１Ｔ
〜Ｂ５Ｔにおける電圧レベルとを特定の時間に関連づけ
て比較するためのグラフを示す。ＴＡＤ１３５、１４
０、３４５および３５０は、ノードＢ２、Ｂ３、Ｂ４お
よびＢ５の電圧が論理レベル『１』から論理レベル
『０』へと変化し易くする。これによって、論理レベル
『１』から論理レベル『０』への電圧変動は、ノードＢ
２Ｔ〜Ｂ５ＴでのものよりもノードＢ２〜Ｂ５での方が
速くなる。例えば、ノードＢ５の電圧レベルは、評価期
間（図５参照）の開始からおよそ１．２ナノ秒後に論理
レベル『０』（０．０ボルト）まで低下する。一方、ノ
ードＢ５Ｔの電圧レベルは、評価期間の開始からおよそ
２．２ナノ秒後に最低電圧レベルの２００ミリボルトま
で低下する。評価期間 (evaluation period)は、図５に
示すように、プリチャージクロック信号が論理レベル
『１』へと立ち上がると同時に開始する。ノードＢ２〜
Ｂ５における電圧変動の方が進捗速度が高いのは、ＴＡ
Ｄ１３５、１４０、３４５および３５０によってアシス
トされるからである。ノードＢ２〜Ｂ５における電圧変
動の方が進捗速度が高いことによって、ネット１１０に
おける信号３０５の伝送速度が上がる。
【００３０】図６は、本発明の第３実施例に係る信号伝
送システム５００の概略ブロック図である。信号伝送シ
ステム５００は、高い切り替え速度と優れたノイズ不活
性との一方を犠牲にして他方を実現することできるプロ
グラマブルＴＡＤ (programmable TAD) ５０５を備えて
いる。プログラマブルＴＡＤ５０５は、ノード１４２で
ネット１１０に接続される。ＴＡＤ５０５のプログラマ
ブル機能 (programmable features)は、ＴＡＤの回路構
成にＮチャネル型トランジスタ５１０を加えるか否かに
よって異なる。具体的には、Ｎチャネル型トランジスタ
５１０は、ドレインがノード１５７に接続され、ソース
がＶＳＳに接続される。Ｎチャネル型トランジスタ５１
０のゲートは、二頭の矢印５１５で示すように、ノード
１４２に接続されるか、或いは、ＶＳＳに接続される。
ＴＡＤ５０５を備えた集積回路チップ（図示しない）の
最終金属層（final metal layer:図示しない）を改造す
ることによって、Ｎチャネル型トランジスタ５１０のゲ
ートをノード１５２かＶＳＳかに接続させる。 ［例１：Ｎチャネル型トランジスタ５１０のゲートをＶ
ＳＳに接続した場合］Ｎチャネル型トランジスタ５１０
のゲートがＶＳＳに接続されると、Ｎチャネル型トラン
ジスタ５１０は、ＴＡＤ５０５の回路構成から切り離さ
れる。従って、ＴＡＤ５０５は、図１のＴＡＤ１３５と
同様に機能し、ノード１４２の電圧を論理レベル『１』
から論理レベル『０』へと変化させるための高速切り替
えを行うことができるようになる。ここで、ＶＤＤがお
よそ１．８ボルトに等しく、Ｐチャネル型トランジスタ
１５５の閾値電圧（Ｖthreshold(transistor 155) ）が
およそ０．２５ボルトであるとすると、Ｐチャネル型ト
ランジスタ１５５のゲート（或いは、ノード１４２）の
電圧レベルは、ＶＤＤ−Ｖthreshold(transistor 155)
＝１．８ボルト−０．２５ボルト＝１．５５ボルトまで
低下する。そして、Ｐチャネル型トランジスタ１５５は
オンになる。Ｐチャネル型トランジスタ１５０および１
５５がオンになり、Ｎチャネル型トランジスタ１６０は
オフのままなので、ノード１５７の電圧は、ＶＳＳレベ
ルからＶＤＤレベルへと変化する。Ｎチャネル型トラン
ジスタ１７０は、ノード１５７からＶＤＤ電圧レベルを
受け取るのでオンになる。Ｎチャネル型トランジスタ１
７０がオンになるので、ノード１４２はＶＳＳ（論理レ
ベル『０』）へ変化する。このように、Ｎチャネル型ト
ランジスタ５１０のゲートがＶＳＳに接続されると、Ｔ
ＡＤ５０５は、切り替えを開始し、ノード１４２の電圧
レベルが閾値、例えば、１．５５ボルトまで低下するの
に応え、そのノード１４２を論理レベル『０』へ変化さ
せる。 ［例２：Ｎチャネル型トランジスタ５１０のゲートをノ
ード１４２に接続した場合］Ｎチャネル型トランジスタ
５１０のゲートがノード１４２に接続されると、トラン
ジスタ１５５および５１０は、インバータ５２５を構成
する。インバータ５２５は、入力端子がノード１４２に
接続され、出力端子がノード１５７に接続される。イン
バータ５２５の切り替え電圧ＶＳＷは、典型的に、およ
そ（２／３）ＶＤＤ＝１．２ボルトに維持される。従っ
て、ノード１４２の電圧がおよそ（２／３）ＶＤＤ＝
１．２ボルトにまで低下すると、インバータ５２５は、
ノード１５７を論理レベル『１』の電圧レベルへと切り
替える。ノード１５７が高レベルに切り替えられるの
で、トランジスタ１７０はオンになる。従って、ノード
１４２はＶＳＳへ変化し、ノード１４２での論理レベル
『１』から論理レベル『０』への電圧変動は完了する。
送システム５００の概略ブロック図である。信号伝送シ
ステム５００は、高い切り替え速度と優れたノイズ不活
性との一方を犠牲にして他方を実現することできるプロ
グラマブルＴＡＤ (programmable TAD) ５０５を備えて
いる。プログラマブルＴＡＤ５０５は、ノード１４２で
ネット１１０に接続される。ＴＡＤ５０５のプログラマ
ブル機能 (programmable features)は、ＴＡＤの回路構
成にＮチャネル型トランジスタ５１０を加えるか否かに
よって異なる。具体的には、Ｎチャネル型トランジスタ
５１０は、ドレインがノード１５７に接続され、ソース
がＶＳＳに接続される。Ｎチャネル型トランジスタ５１
０のゲートは、二頭の矢印５１５で示すように、ノード
１４２に接続されるか、或いは、ＶＳＳに接続される。
ＴＡＤ５０５を備えた集積回路チップ（図示しない）の
最終金属層（final metal layer:図示しない）を改造す
ることによって、Ｎチャネル型トランジスタ５１０のゲ
ートをノード１５２かＶＳＳかに接続させる。 ［例１：Ｎチャネル型トランジスタ５１０のゲートをＶ
ＳＳに接続した場合］Ｎチャネル型トランジスタ５１０
のゲートがＶＳＳに接続されると、Ｎチャネル型トラン
ジスタ５１０は、ＴＡＤ５０５の回路構成から切り離さ
れる。従って、ＴＡＤ５０５は、図１のＴＡＤ１３５と
同様に機能し、ノード１４２の電圧を論理レベル『１』
から論理レベル『０』へと変化させるための高速切り替
えを行うことができるようになる。ここで、ＶＤＤがお
よそ１．８ボルトに等しく、Ｐチャネル型トランジスタ
１５５の閾値電圧（Ｖthreshold(transistor 155) ）が
およそ０．２５ボルトであるとすると、Ｐチャネル型ト
ランジスタ１５５のゲート（或いは、ノード１４２）の
電圧レベルは、ＶＤＤ−Ｖthreshold(transistor 155)
＝１．８ボルト−０．２５ボルト＝１．５５ボルトまで
低下する。そして、Ｐチャネル型トランジスタ１５５は
オンになる。Ｐチャネル型トランジスタ１５０および１
５５がオンになり、Ｎチャネル型トランジスタ１６０は
オフのままなので、ノード１５７の電圧は、ＶＳＳレベ
ルからＶＤＤレベルへと変化する。Ｎチャネル型トラン
ジスタ１７０は、ノード１５７からＶＤＤ電圧レベルを
受け取るのでオンになる。Ｎチャネル型トランジスタ１
７０がオンになるので、ノード１４２はＶＳＳ（論理レ
ベル『０』）へ変化する。このように、Ｎチャネル型ト
ランジスタ５１０のゲートがＶＳＳに接続されると、Ｔ
ＡＤ５０５は、切り替えを開始し、ノード１４２の電圧
レベルが閾値、例えば、１．５５ボルトまで低下するの
に応え、そのノード１４２を論理レベル『０』へ変化さ
せる。 ［例２：Ｎチャネル型トランジスタ５１０のゲートをノ
ード１４２に接続した場合］Ｎチャネル型トランジスタ
５１０のゲートがノード１４２に接続されると、トラン
ジスタ１５５および５１０は、インバータ５２５を構成
する。インバータ５２５は、入力端子がノード１４２に
接続され、出力端子がノード１５７に接続される。イン
バータ５２５の切り替え電圧ＶＳＷは、典型的に、およ
そ（２／３）ＶＤＤ＝１．２ボルトに維持される。従っ
て、ノード１４２の電圧がおよそ（２／３）ＶＤＤ＝
１．２ボルトにまで低下すると、インバータ５２５は、
ノード１５７を論理レベル『１』の電圧レベルへと切り
替える。ノード１５７が高レベルに切り替えられるの
で、トランジスタ１７０はオンになる。従って、ノード
１４２はＶＳＳへ変化し、ノード１４２での論理レベル
『１』から論理レベル『０』への電圧変動は完了する。
【００３１】トランジスタ５１０のゲートをノード１４
２に接続することによって、ＴＡＤ５０５によりノード
１４２を論理レベル『０』へと変化させ易くなる前は、
ノード１４２では比較的低い電圧レベルのおよそ０．９
ボルトが必要とされる。従って、ＴＡＤ５０５は、ノイ
ズに対して優れた不活性を示す。ＴＡＤ５０５は、高ノ
イズ度或いは高干渉度を示す環境において特に有用であ
る。ノイズに対する優れた不活性を得るために犠牲にさ
れた結果として、ＴＡＤ５０５の切り替え速度は比較的
遅い。ＴＡＤ５０５によってノード１４２の電圧を低下
させ易くなる前は、ノード１４２の電圧を比較的低い電
圧レベルへ低下させる必要があるからである。
２に接続することによって、ＴＡＤ５０５によりノード
１４２を論理レベル『０』へと変化させ易くなる前は、
ノード１４２では比較的低い電圧レベルのおよそ０．９
ボルトが必要とされる。従って、ＴＡＤ５０５は、ノイ
ズに対して優れた不活性を示す。ＴＡＤ５０５は、高ノ
イズ度或いは高干渉度を示す環境において特に有用であ
る。ノイズに対する優れた不活性を得るために犠牲にさ
れた結果として、ＴＡＤ５０５の切り替え速度は比較的
遅い。ＴＡＤ５０５によってノード１４２の電圧を低下
させ易くなる前は、ノード１４２の電圧を比較的低い電
圧レベルへ低下させる必要があるからである。
【００３２】図７は、本発明の第４実施例に係る信号伝
送システム６００の一部を示す図である。信号伝送シス
テム６００は、ノード１４２でネット１１０に接続され
たプログラマブルＴＡＤ６０５を備えている。ＴＡＤ６
０５のプログラマブル性は、ＴＡＤ回路構成にＮチャネ
ル型トランジスタ（Ｎチャネル型トランジスタ６１０な
ど）を追加して、ＴＡＤ６０５のノイズに対する不活性
をさらに向上させることによって達成される。Ｎチャネ
ル型トランジスタ６１０は、ゲートがノード１４２に接
続され、ドレインがノード１５７に接続され、そして、
ソースがＶＳＳに接続される。Ｐチャネル型トランジス
タ１５５と並列Ｎチャネル型トランジスタ対５１０およ
び６１０とでインバータ６２０が構成される。インバー
タ６２０は、入力端子がノード１４２に接続され出力端
子がノード１５７に接続される。並列Ｎチャネル型トラ
ンジスタ対５１０および６１０は、インバータ６２０内
の大規模トランジスタ (large size transistor)を効果
的に構成する。これによって、インバータ６２０の切り
替え電圧ＶＳＷは、（２／３）ＶＤＤ未満まで低下す
る。このように、インバータ６２０がノード１５７を論
理レベル『１』へ切り替えてトランジスタ１７０をオン
にする前は、ノード１４２の電圧を（２／３）ＶＤＤ未
満まで低下させなければならない。Ｎチャネル型トラン
ジスタ１７０がオンになると、ノード１４２はＶＳＳ
（論理レベル『０』）へ変化する。
送システム６００の一部を示す図である。信号伝送シス
テム６００は、ノード１４２でネット１１０に接続され
たプログラマブルＴＡＤ６０５を備えている。ＴＡＤ６
０５のプログラマブル性は、ＴＡＤ回路構成にＮチャネ
ル型トランジスタ（Ｎチャネル型トランジスタ６１０な
ど）を追加して、ＴＡＤ６０５のノイズに対する不活性
をさらに向上させることによって達成される。Ｎチャネ
ル型トランジスタ６１０は、ゲートがノード１４２に接
続され、ドレインがノード１５７に接続され、そして、
ソースがＶＳＳに接続される。Ｐチャネル型トランジス
タ１５５と並列Ｎチャネル型トランジスタ対５１０およ
び６１０とでインバータ６２０が構成される。インバー
タ６２０は、入力端子がノード１４２に接続され出力端
子がノード１５７に接続される。並列Ｎチャネル型トラ
ンジスタ対５１０および６１０は、インバータ６２０内
の大規模トランジスタ (large size transistor)を効果
的に構成する。これによって、インバータ６２０の切り
替え電圧ＶＳＷは、（２／３）ＶＤＤ未満まで低下す
る。このように、インバータ６２０がノード１５７を論
理レベル『１』へ切り替えてトランジスタ１７０をオン
にする前は、ノード１４２の電圧を（２／３）ＶＤＤ未
満まで低下させなければならない。Ｎチャネル型トラン
ジスタ１７０がオンになると、ノード１４２はＶＳＳ
（論理レベル『０』）へ変化する。
【００３３】Ｎチャネル型トランジスタ６１０と同様
に、さらなるＮチャネル型トランジスタをＴＡＤ６０５
の回路構成に追加してもよい。このように、Ｎチャネル
型トランジスタをさらに追加することで、インバータ６
２０の切り替え電圧ＶＳＷの値が、典型的には、およそ
（２／３）ＶＤＤからおよそ（１／２）ＶＤＤまでの範
囲でさらに低下するので、ＴＡＤ６０５のノイズ不活性
がさらに向上する。
に、さらなるＮチャネル型トランジスタをＴＡＤ６０５
の回路構成に追加してもよい。このように、Ｎチャネル
型トランジスタをさらに追加することで、インバータ６
２０の切り替え電圧ＶＳＷの値が、典型的には、およそ
（２／３）ＶＤＤからおよそ（１／２）ＶＤＤまでの範
囲でさらに低下するので、ＴＡＤ６０５のノイズ不活性
がさらに向上する。
【００３４】図８は、本発明の第５実施例に係る信号伝
送システム７００であって、システムの電力投入中およ
び／またはシステムリセット中にネット７０５を論理レ
ベル『０』までプリチャージするという信号伝送システ
ムの概略ブロック図である。ＴＡＤ７１０は、ノード７
１２を介してネット７０５に接続され、インバータ７１
５で構成される。インバータ７１５は、出力端子がＰチ
ャネル型トランジスタ７２０およびＮチャネル型トラン
ジスタ７２５のゲートに接続される。インバータ７１５
の入力端子は、インバータ７１６の出力端子に接続され
る。インバータ７１６は、入力端子を介してプリチャー
ジクロック信号ＣＬＫを受け取る。
送システム７００であって、システムの電力投入中およ
び／またはシステムリセット中にネット７０５を論理レ
ベル『０』までプリチャージするという信号伝送システ
ムの概略ブロック図である。ＴＡＤ７１０は、ノード７
１２を介してネット７０５に接続され、インバータ７１
５で構成される。インバータ７１５は、出力端子がＰチ
ャネル型トランジスタ７２０およびＮチャネル型トラン
ジスタ７２５のゲートに接続される。インバータ７１５
の入力端子は、インバータ７１６の出力端子に接続され
る。インバータ７１６は、入力端子を介してプリチャー
ジクロック信号ＣＬＫを受け取る。
【００３５】Ｐチャネル型トランジスタ７２０は、ソー
スがＶＤＤに接続され、ドレインがノード７３０に接続
される。Ｎチャネル型トランジスタ７３２は、ドレイン
がノード７３０に接続され、ソースがＮチャネル型トラ
ンジスタ７２５のドレインに接続され、そして、ゲート
がノード７１２に接続される。Ｎチャネル型トランジス
タ７２５は、ソースがＶＳＳに接続される。
スがＶＤＤに接続され、ドレインがノード７３０に接続
される。Ｎチャネル型トランジスタ７３２は、ドレイン
がノード７３０に接続され、ソースがＮチャネル型トラ
ンジスタ７２５のドレインに接続され、そして、ゲート
がノード７１２に接続される。Ｎチャネル型トランジス
タ７２５は、ソースがＶＳＳに接続される。
【００３６】Ｐチャネル型トランジスタ７３５は、ソー
スがＶＤＤに接続され、ドレインがノード７１２に接続
され、そして、ゲートがノード７３０に接続される。Ｎ
チャネル型トランジスタ７３７は、ドレインがネット７
０５に接続され、ソースがＶＳＳに接続され、そして、
ゲートがインバータ７１６の出力端子に接続される。図
８および図９を参照して、ＴＡＤ７１０の作用について
考察する。図９では、波形７５０は、ＴＡＤ７１０のア
シストがある場合のノード７１２における電圧変動を時
間に関連づけて示す。波形７５５は、ＴＡＤ７１０のア
シストがない場合のノード７１２における電圧変動を時
間に関連づけて示す。時刻ｔｂ０において、ネット７０
５およびノード７１２は、論理レベル『０』までプリチ
ャージされる。ネット７０５が、論理レベル『０』まで
プリチャージされているとき、プリチャージクロック信
号ＣＬＫは論理レベル『０』の値を示す。低レベルクロ
ック信号ＣＬＫは、インバータ７１６によって論理レベ
ル『１』の信号へと反転させられる。インバータ７１６
からの論理レベル『１』の出力信号で、Ｎチャネル型ト
ランジスタ７３７はオンになる。Ｎチャネル型トランジ
スタ７３７は、プリチャージ中で評価期間の前にネット
７０５の電圧レベルをＶＳＳ（論理レベル『０』）へ変
化させる。
スがＶＤＤに接続され、ドレインがノード７１２に接続
され、そして、ゲートがノード７３０に接続される。Ｎ
チャネル型トランジスタ７３７は、ドレインがネット７
０５に接続され、ソースがＶＳＳに接続され、そして、
ゲートがインバータ７１６の出力端子に接続される。図
８および図９を参照して、ＴＡＤ７１０の作用について
考察する。図９では、波形７５０は、ＴＡＤ７１０のア
シストがある場合のノード７１２における電圧変動を時
間に関連づけて示す。波形７５５は、ＴＡＤ７１０のア
シストがない場合のノード７１２における電圧変動を時
間に関連づけて示す。時刻ｔｂ０において、ネット７０
５およびノード７１２は、論理レベル『０』までプリチ
ャージされる。ネット７０５が、論理レベル『０』まで
プリチャージされているとき、プリチャージクロック信
号ＣＬＫは論理レベル『０』の値を示す。低レベルクロ
ック信号ＣＬＫは、インバータ７１６によって論理レベ
ル『１』の信号へと反転させられる。インバータ７１６
からの論理レベル『１』の出力信号で、Ｎチャネル型ト
ランジスタ７３７はオンになる。Ｎチャネル型トランジ
スタ７３７は、プリチャージ中で評価期間の前にネット
７０５の電圧レベルをＶＳＳ（論理レベル『０』）へ変
化させる。
【００３７】ネット７０５のプリチャージ中、インバー
タ７１５は、インバータ７１６の高レベル出力信号を論
理レベル『０』の信号へと反転させる。インバータ７１
５の低レベル出力信号は、Ｐチャネル型トランジスタ７
２０およびＮチャネル型トランジスタ７２５のゲートへ
印加される。Ｐチャネル型トランジスタ７２０およびＮ
チャネル型トランジスタ７２５はオフになる。Ｎチャネ
ル型トランジスタ７３２は、ゲートが、プリチャージさ
れて低レベルになっているノード７１２に接続されてい
るので、Ｎチャネル型トランジスタ７３２もオフであ
る。Ｐチャネル型トランジスタ７２０はオンなので、ネ
ット７０５のプリチャージ中であって評価の前にノード
７３０をＶＤＤレベルへ変化させる。
タ７１５は、インバータ７１６の高レベル出力信号を論
理レベル『０』の信号へと反転させる。インバータ７１
５の低レベル出力信号は、Ｐチャネル型トランジスタ７
２０およびＮチャネル型トランジスタ７２５のゲートへ
印加される。Ｐチャネル型トランジスタ７２０およびＮ
チャネル型トランジスタ７２５はオフになる。Ｎチャネ
ル型トランジスタ７３２は、ゲートが、プリチャージさ
れて低レベルになっているノード７１２に接続されてい
るので、Ｎチャネル型トランジスタ７３２もオフであ
る。Ｐチャネル型トランジスタ７２０はオンなので、ネ
ット７０５のプリチャージ中であって評価の前にノード
７３０をＶＤＤレベルへ変化させる。
【００３８】ユーザは、次に、従来の外部の制御回路
（図示しない）を使用して評価期間を開始させる。制御
回路は、プリチャージクロック信号ＣＬＫを論理レベル
『０』から論理レベル『１』へと切り替える。評価期間
の開始中にプリチャージクロック信号ＣＬＫが論理レベ
ル『１』に切り替わると、インバータ７１６の出力は論
理レベル『０』の信号になる。インバータ７１６の低レ
ベル出力信号でＮチャネル型トランジスタ７３７はオフ
になる。また、インバータ７１６の低レベル出力信号
は、インバータ７１５によって論理レベル『１』の信号
へと反転させられる。インバータ７１５の高レベル出力
信号でＰチャネル型トランジスタ７２０はオフになり、
Ｎチャネル型トランジスタ７２５はオンになる。このと
き、ノード７３０はＶＤＤレベルを維持する。
（図示しない）を使用して評価期間を開始させる。制御
回路は、プリチャージクロック信号ＣＬＫを論理レベル
『０』から論理レベル『１』へと切り替える。評価期間
の開始中にプリチャージクロック信号ＣＬＫが論理レベ
ル『１』に切り替わると、インバータ７１６の出力は論
理レベル『０』の信号になる。インバータ７１６の低レ
ベル出力信号でＮチャネル型トランジスタ７３７はオフ
になる。また、インバータ７１６の低レベル出力信号
は、インバータ７１５によって論理レベル『１』の信号
へと反転させられる。インバータ７１５の高レベル出力
信号でＰチャネル型トランジスタ７２０はオフになり、
Ｎチャネル型トランジスタ７２５はオンになる。このと
き、ノード７３０はＶＤＤレベルを維持する。
【００３９】時刻ｔｂ０後、三状態ドライバ (tri-stat
e driver) ７４５は、論理レベル『１』への電圧変動を
伴う信号７４０を発生させる。時刻ｔｂ１で、ノード７
１２の電圧レベルは、Ｎチャネル型トランジスタ７３２
の閾値電圧（すなわち、
Ｖth reshold(transistor 732) ）まで上昇する。これに
よって、Ｎチャネル型トランジスタ７３２がオンにな
る。Ｖthreshold(transistor 732) の値は、典型的に、
およそ０．２５ボルトである。トランジスタ７２５と７
３２とはオンでトランジスタ７２０はオフなので、トラ
ンジスタ７２５および７３２は、ノード７３０をＶＤＤ
電圧レベルからＶＳＳ接地電圧レベルへと変化させる。
ノード７３０が低レベルになったので、Ｐチャネル型ト
ランジスタ７３５は、ゲートを介してノード７３０のＶ
ＳＳ接地電圧値を受け取り、時刻ｔｂ２でオンになる。
時刻ｔｂ３において、Ｐチャネル型トランジスタ７３５
は、ノード７１２をＶＤＤ（論理レベル『１』）へと変
化させる。これで、ノード７１２における論理レベル
『０』から論理レベル『１』への電圧変動が完了する。
e driver) ７４５は、論理レベル『１』への電圧変動を
伴う信号７４０を発生させる。時刻ｔｂ１で、ノード７
１２の電圧レベルは、Ｎチャネル型トランジスタ７３２
の閾値電圧（すなわち、
Ｖth reshold(transistor 732) ）まで上昇する。これに
よって、Ｎチャネル型トランジスタ７３２がオンにな
る。Ｖthreshold(transistor 732) の値は、典型的に、
およそ０．２５ボルトである。トランジスタ７２５と７
３２とはオンでトランジスタ７２０はオフなので、トラ
ンジスタ７２５および７３２は、ノード７３０をＶＤＤ
電圧レベルからＶＳＳ接地電圧レベルへと変化させる。
ノード７３０が低レベルになったので、Ｐチャネル型ト
ランジスタ７３５は、ゲートを介してノード７３０のＶ
ＳＳ接地電圧値を受け取り、時刻ｔｂ２でオンになる。
時刻ｔｂ３において、Ｐチャネル型トランジスタ７３５
は、ノード７１２をＶＤＤ（論理レベル『１』）へと変
化させる。これで、ノード７１２における論理レベル
『０』から論理レベル『１』への電圧変動が完了する。
【００４０】図９に示すように、ＴＡＤ７１０は、ノー
ド７１２における電圧変動の進捗速度を上げる。例え
ば、時刻ｔｂ３で、波形７５０は、波形７５５より電圧
値がΔＶ２だけ高い。図１０は、本発明の第６実施例に
係る信号伝送システム８００であって、システムの電力
投入中および／またはシステムリセット中にネット７０
５を論理レベル『０』までプリチャージするという信号
伝送システムの概略ブロック図である。信号伝送システ
ム８００は、プログラマブルＴＡＤ８０５を備えてい
る。プログラマブルＴＡＤ８０５は、ノード７１２を介
してネット７０５に接続される。ＴＡＤ８０５は、Ｐチ
ャネル型トランジスタ７７０を備えている。Ｐチャネル
型トランジスタ７７０は、ソースがＶＤＤに接続され、
ドレインがノード７３０に接続される。また、Ｐチャネ
ル型トランジスタ７７０のゲートは、二頭の矢印７７５
で示すように、ノード７１２かＶＳＳかのどちらかに接
続可能である。
ド７１２における電圧変動の進捗速度を上げる。例え
ば、時刻ｔｂ３で、波形７５０は、波形７５５より電圧
値がΔＶ２だけ高い。図１０は、本発明の第６実施例に
係る信号伝送システム８００であって、システムの電力
投入中および／またはシステムリセット中にネット７０
５を論理レベル『０』までプリチャージするという信号
伝送システムの概略ブロック図である。信号伝送システ
ム８００は、プログラマブルＴＡＤ８０５を備えてい
る。プログラマブルＴＡＤ８０５は、ノード７１２を介
してネット７０５に接続される。ＴＡＤ８０５は、Ｐチ
ャネル型トランジスタ７７０を備えている。Ｐチャネル
型トランジスタ７７０は、ソースがＶＤＤに接続され、
ドレインがノード７３０に接続される。また、Ｐチャネ
ル型トランジスタ７７０のゲートは、二頭の矢印７７５
で示すように、ノード７１２かＶＳＳかのどちらかに接
続可能である。
【００４１】Ｐチャネル型トランジスタ７７０のゲート
がＶＳＳに接続された場合、トランジスタ７７０は、Ｔ
ＡＤ８０５の回路構成から省かれる。ＴＡＤ８０５は、
図８のＴＡＤ７１０と同様に作用する。特に、前述した
ように、ＴＡＤ８０５により、ノード７１２の電圧レベ
ルがトランジスタ７３２の閾値電圧Ｖthreshold(tran
sistor 732) まで上昇するのに応えてノード７１２をＶ
ＤＤへと変化させ易くなる。なお、Ｖ
threshold(transistor 732) は、典型的に、およそ０．
２５ボルトである。
がＶＳＳに接続された場合、トランジスタ７７０は、Ｔ
ＡＤ８０５の回路構成から省かれる。ＴＡＤ８０５は、
図８のＴＡＤ７１０と同様に作用する。特に、前述した
ように、ＴＡＤ８０５により、ノード７１２の電圧レベ
ルがトランジスタ７３２の閾値電圧Ｖthreshold(tran
sistor 732) まで上昇するのに応えてノード７１２をＶ
ＤＤへと変化させ易くなる。なお、Ｖ
threshold(transistor 732) は、典型的に、およそ０．
２５ボルトである。
【００４２】Ｐチャネル型トランジスタ７７０のゲート
がノード７１２に接続されると、トランジスタ７７０お
よび７３２によりインバータ７８０が構成される。イン
バータ７８０は、入力端子がノード７１２に接続され、
出力端子がノード７３０に接続され、そして、Ｐチャネ
ル型トランジスタ７３５のゲートを駆動する。ＶＤＤが
およそ１．８ボルトに等しいとすると、ノード７１２の
電圧がＶＳＷ＝ＶＤＤ／３＝１．８／３＝０．６ボルト
まで上昇したとき、インバータ７８０は、ノード７３０
の電圧レベルを論理レベル『１』から論理レベル『０』
へと切り替える。しかしながら、Ｐチャネル型トランジ
スタ（図示しない）を追加してＰチャネル型トランジス
タ７７０に並列に接続することによって、インバータ７
８０の切り替え電圧ＶＳＷを別の値（典型的には、（１
／３）ＶＤＤから（１／２）ＶＤＤの範囲）へと調節し
てもよい。
がノード７１２に接続されると、トランジスタ７７０お
よび７３２によりインバータ７８０が構成される。イン
バータ７８０は、入力端子がノード７１２に接続され、
出力端子がノード７３０に接続され、そして、Ｐチャネ
ル型トランジスタ７３５のゲートを駆動する。ＶＤＤが
およそ１．８ボルトに等しいとすると、ノード７１２の
電圧がＶＳＷ＝ＶＤＤ／３＝１．８／３＝０．６ボルト
まで上昇したとき、インバータ７８０は、ノード７３０
の電圧レベルを論理レベル『１』から論理レベル『０』
へと切り替える。しかしながら、Ｐチャネル型トランジ
スタ（図示しない）を追加してＰチャネル型トランジス
タ７７０に並列に接続することによって、インバータ７
８０の切り替え電圧ＶＳＷを別の値（典型的には、（１
／３）ＶＤＤから（１／２）ＶＤＤの範囲）へと調節し
てもよい。
【００４３】ノード７３０における論理レベル『０』の
電圧でＰチャネル型トランジスタ７３５はオンになる。
Ｐチャネル型トランジスタ７３５は、ノード７１２をＶ
ＤＤ（論理レベル『１』）へ変化させる。ノード７１２
における論理レベル『０』から論理レベル『１』への電
圧変動は、これで完了する。ＴＡＤ８０５は、ノード７
１２の電圧を例えばＶＤＤ／３へと上昇するまでノード
７１２を論理レベル『１』まで変化させ易くなるように
アシストしないので、ノイズに対して優れた不活性を示
す。優れたノイズ不活性のために犠牲にされた結果、Ｔ
ＡＤ８０５の切り替え速度は低い。
電圧でＰチャネル型トランジスタ７３５はオンになる。
Ｐチャネル型トランジスタ７３５は、ノード７１２をＶ
ＤＤ（論理レベル『１』）へ変化させる。ノード７１２
における論理レベル『０』から論理レベル『１』への電
圧変動は、これで完了する。ＴＡＤ８０５は、ノード７
１２の電圧を例えばＶＤＤ／３へと上昇するまでノード
７１２を論理レベル『１』まで変化させ易くなるように
アシストしないので、ノイズに対して優れた不活性を示
す。優れたノイズ不活性のために犠牲にされた結果、Ｔ
ＡＤ８０５の切り替え速度は低い。
【００４４】図示しない別の実施例では、Ｐチャネル型
トランジスタ７７０と同様に、別のＰチャネル型トラン
ジスタ（図示しない）をＴＡＤ８０５の回路構成に加え
る。このように、Ｐチャネル型トランジスタを加えるこ
とによって、インバータ７８０の切り替え電圧ＶＳＷが
上昇し、ＴＡＤのノイズ不活性が一層優れたものとな
る。
トランジスタ７７０と同様に、別のＰチャネル型トラン
ジスタ（図示しない）をＴＡＤ８０５の回路構成に加え
る。このように、Ｐチャネル型トランジスタを加えるこ
とによって、インバータ７８０の切り替え電圧ＶＳＷが
上昇し、ＴＡＤのノイズ不活性が一層優れたものとな
る。
【００４５】図１１は、本発明の第７実施例に係る信号
伝送システム９００であって、双方向性の信号伝送機能
を備えたシステム９００の概略ブロック図である。例え
ば、ドライバ９０５は、信号を９１５方向へネット９１
０を介して駆動し、ドライバ９２０は、信号を９２５方
向へネット９１０を介して駆動する。別のドライバ（ド
ライバ９３０と９３５など）を追加してネット９１０に
接続し、ネット９１０を介して信号を駆動させるように
してもよい。
伝送システム９００であって、双方向性の信号伝送機能
を備えたシステム９００の概略ブロック図である。例え
ば、ドライバ９０５は、信号を９１５方向へネット９１
０を介して駆動し、ドライバ９２０は、信号を９２５方
向へネット９１０を介して駆動する。別のドライバ（ド
ライバ９３０と９３５など）を追加してネット９１０に
接続し、ネット９１０を介して信号を駆動させるように
してもよい。
【００４６】ＴＡＤ９４０および／または９４５は、ネ
ット９１０に接続されネット９１０おける信号の伝送速
度を上昇させ易くする。具体的に、ＴＡＤ９４０および
９４５は、ノード９４７と９４９でネット９１０に接続
される。ネット９１０に接続されるＴＡＤの個数は様々
に異なる。ノードの電圧レベルが、ネット９１０を伝わ
る信号によって上昇して閾値に達すると、ＴＡＤ９４０
および９４５は、それぞれ対応するノードにおける電圧
レベルを変化させる。システムの電力投入中および／ま
たはシステムリセット中にネット９１０がロウ論理レベ
ルまでプリチャージされた場合、ＴＡＤ９４０および９
４５は、対応するノードにおける電圧レベルを論理レベ
ル『１』へと変化させる。ＴＡＤ９４０と９４５は、そ
れぞれ前述した様々なＴＡＤの実施例に適用される。
ット９１０に接続されネット９１０おける信号の伝送速
度を上昇させ易くする。具体的に、ＴＡＤ９４０および
９４５は、ノード９４７と９４９でネット９１０に接続
される。ネット９１０に接続されるＴＡＤの個数は様々
に異なる。ノードの電圧レベルが、ネット９１０を伝わ
る信号によって上昇して閾値に達すると、ＴＡＤ９４０
および９４５は、それぞれ対応するノードにおける電圧
レベルを変化させる。システムの電力投入中および／ま
たはシステムリセット中にネット９１０がロウ論理レベ
ルまでプリチャージされた場合、ＴＡＤ９４０および９
４５は、対応するノードにおける電圧レベルを論理レベ
ル『１』へと変化させる。ＴＡＤ９４０と９４５は、そ
れぞれ前述した様々なＴＡＤの実施例に適用される。
【００４７】ＴＡＤ９４０および９４５は、それぞれ９
１５方向に伝送する信号の伝送速度を上昇させるか、或
いは、反対方向９２５に伝送する別の信号の伝送速度を
上昇させる。このため、ＴＡＤのアシストを受けて高速
で信号を送信するために、ネット９１０上の様々な位置
にドライバを設置することができる。図１２は、双方向
性の信号伝送機能を備えた従来のシステム９５０を示
す。従来のシステム９５０は、ドライバ９５５、９６０
および９６５を備えている。ドライバ９５５、９６０お
よび９６５は、様々に異なるノードでネット９７０に接
続される。ドライバ９５５は、９７５方向へネット９７
０を介して信号を送信できるものとする。従来のシステ
ム９５０では、ドライバ９５５が信号を送信する場合、
中継器９８０および９８５をオフにすることが必要であ
る。中継器９８０および９８５をオフにすることによっ
て、９７５方向の信号は中継器９９０と９９５を渡って
伝送する。また、ドライバ９６５が、９９７方向にネッ
ト９７０を介して信号を送信する場合、中継器９９０お
よび９９５をオフにしなければならない。こうすれば、
９９７方向の信号は、中継器９８０および９８５を渡っ
て伝送できる。このように、従来の方法によれば、ネッ
トを伝送する信号の方向に基づいてネット上の中継器を
調節することが必要である。一方、本発明によれば、信
号方向の相違に従って信号伝送システムを調節する必要
もなく、信号の９１５方向或いは９２５方向（図１１）
への伝送速度を自動的に上昇させることができる。
１５方向に伝送する信号の伝送速度を上昇させるか、或
いは、反対方向９２５に伝送する別の信号の伝送速度を
上昇させる。このため、ＴＡＤのアシストを受けて高速
で信号を送信するために、ネット９１０上の様々な位置
にドライバを設置することができる。図１２は、双方向
性の信号伝送機能を備えた従来のシステム９５０を示
す。従来のシステム９５０は、ドライバ９５５、９６０
および９６５を備えている。ドライバ９５５、９６０お
よび９６５は、様々に異なるノードでネット９７０に接
続される。ドライバ９５５は、９７５方向へネット９７
０を介して信号を送信できるものとする。従来のシステ
ム９５０では、ドライバ９５５が信号を送信する場合、
中継器９８０および９８５をオフにすることが必要であ
る。中継器９８０および９８５をオフにすることによっ
て、９７５方向の信号は中継器９９０と９９５を渡って
伝送する。また、ドライバ９６５が、９９７方向にネッ
ト９７０を介して信号を送信する場合、中継器９９０お
よび９９５をオフにしなければならない。こうすれば、
９９７方向の信号は、中継器９８０および９８５を渡っ
て伝送できる。このように、従来の方法によれば、ネッ
トを伝送する信号の方向に基づいてネット上の中継器を
調節することが必要である。一方、本発明によれば、信
号方向の相違に従って信号伝送システムを調節する必要
もなく、信号の９１５方向或いは９２５方向（図１１）
への伝送速度を自動的に上昇させることができる。
【００４８】本発明の様々な実施例によれば、集積回路
内に形成されるネットにおける信号の伝送速度を上昇さ
せられる。例えば、先に考察したＴＡＤの様々な実施例
は、レジスタファイル内のワード線或いは追加命令バッ
ファ (re-order buffer)内のワード線に接続される。ワ
ード線とは、比較的短い導体であって、単一のドライバ
によって駆動され、信号の伝送遅延時間を増加させる大
きな容量性負荷を伴う。
内に形成されるネットにおける信号の伝送速度を上昇さ
せられる。例えば、先に考察したＴＡＤの様々な実施例
は、レジスタファイル内のワード線或いは追加命令バッ
ファ (re-order buffer)内のワード線に接続される。ワ
ード線とは、比較的短い導体であって、単一のドライバ
によって駆動され、信号の伝送遅延時間を増加させる大
きな容量性負荷を伴う。
【００４９】先に考察したＴＡＤの様々な実施例は、マ
イクロプロセッサのリザルトバス (result bus) に接続
される。リザルトバスは、多数のドライバによって駆動
され、その結果、双方向の信号伝送機能を発揮する。先
に考察したＴＡＤの様々な実施例は、追加命令バッファ
内のビット線に接続することもできる。ビット線は、多
数のドライバによって駆動され、その結果、双方向の信
号伝送機能を発揮する。ビット線は、比較的短い導体で
あって、信号の伝送遅延時間を増加させる大きな容量性
負荷を伴う。
イクロプロセッサのリザルトバス (result bus) に接続
される。リザルトバスは、多数のドライバによって駆動
され、その結果、双方向の信号伝送機能を発揮する。先
に考察したＴＡＤの様々な実施例は、追加命令バッファ
内のビット線に接続することもできる。ビット線は、多
数のドライバによって駆動され、その結果、双方向の信
号伝送機能を発揮する。ビット線は、比較的短い導体で
あって、信号の伝送遅延時間を増加させる大きな容量性
負荷を伴う。
【００５０】付記 本発明は以下の特徴を有する。 （付記１） 集積回路内に存在する第１のノードを含む
ネットを介して信号を送信するための装置であって、前
記ネットに接続され、該ネットを介して前記信号を駆動
するドライバと、前記ネットにおける前記第１のノード
に接続され、該第１のノードの電圧レベルが閾値に到達
するのに応えて当該第１のノードの電圧レベルを変化さ
せる第１の状態変化アシストドライバ（ＴＡＤ）と、を
備えることを特徴とする装置。（請求項１）
ネットを介して信号を送信するための装置であって、前
記ネットに接続され、該ネットを介して前記信号を駆動
するドライバと、前記ネットにおける前記第１のノード
に接続され、該第１のノードの電圧レベルが閾値に到達
するのに応えて当該第１のノードの電圧レベルを変化さ
せる第１の状態変化アシストドライバ（ＴＡＤ）と、を
備えることを特徴とする装置。（請求項１）
【００５１】（付記２） 付記１に記載の装置におい
て、前記ネットが論理レベル『１』にプリチャージされ
ているとき、前記第１のＴＡＤは、前記第１のノードを
論理レベル『０』へ変化させることを特徴とする装置。 （付記３） 付記１に記載の装置において、前記ネット
が論理レベル『０』にプリチャージされているとき、前
記第１のＴＡＤは、前記第１のノードを論理レベル
『１』へ変化させることを特徴とする装置。
て、前記ネットが論理レベル『１』にプリチャージされ
ているとき、前記第１のＴＡＤは、前記第１のノードを
論理レベル『０』へ変化させることを特徴とする装置。 （付記３） 付記１に記載の装置において、前記ネット
が論理レベル『０』にプリチャージされているとき、前
記第１のＴＡＤは、前記第１のノードを論理レベル
『１』へ変化させることを特徴とする装置。
【００５２】（付記４） 付記１に記載の装置におい
て、前記第１のＴＡＤは、前記第１のノードを論理レベ
ル『０』へ変化させ、そして、該第１のＴＡＤは、前記
第１のノードに接続された第１の端子、接地された第２
の端子、および、ゲート端子を有する第１のトランジス
タと、第１の電源電圧源に接続された第１の端子、第２
の端子、および、プリチャージクロック信号の反転信号
を受け取るゲート端子を有する第２のトランジスタと、
該第２のトランジスタの第２の端子に接続された第１の
端子、前記第１のトランジスタのゲート端子に接続され
た第２の端子、および、前記第１のノードに接続された
ゲート端子を有する第３のトランジスタと、該第３のト
ランジスタの第２の端子に接続された第１の端子、接地
された第２の端子、および、前記プリチャージクロック
信号の反転信号を受け取るゲート端子を有する第４のト
ランジスタと、を備えることを特徴とする装置。（請求
項２）
て、前記第１のＴＡＤは、前記第１のノードを論理レベ
ル『０』へ変化させ、そして、該第１のＴＡＤは、前記
第１のノードに接続された第１の端子、接地された第２
の端子、および、ゲート端子を有する第１のトランジス
タと、第１の電源電圧源に接続された第１の端子、第２
の端子、および、プリチャージクロック信号の反転信号
を受け取るゲート端子を有する第２のトランジスタと、
該第２のトランジスタの第２の端子に接続された第１の
端子、前記第１のトランジスタのゲート端子に接続され
た第２の端子、および、前記第１のノードに接続された
ゲート端子を有する第３のトランジスタと、該第３のト
ランジスタの第２の端子に接続された第１の端子、接地
された第２の端子、および、前記プリチャージクロック
信号の反転信号を受け取るゲート端子を有する第４のト
ランジスタと、を備えることを特徴とする装置。（請求
項２）
【００５３】（付記５） 付記４に記載の装置におい
て、前記第１のＴＡＤは、さらに、前記第１のトランジ
スタのゲート端子に接続された第１の端子、接地された
第２の端子、および、前記第１のノードに接続されるか
或いは接地されたゲート端子を有する第５のトランジス
タを備えることを特徴とする装置。 （付記６） 付記４に記載の装置において、前記第１の
ＴＡＤは、さらに、前記第１のトランジスタのゲート端
子に接続された第１の端子、接地された第２の端子、お
よび、前記第１のノードに接続されたゲート端子を有す
る第６のトランジスタを備えることを特徴とする装置。
て、前記第１のＴＡＤは、さらに、前記第１のトランジ
スタのゲート端子に接続された第１の端子、接地された
第２の端子、および、前記第１のノードに接続されるか
或いは接地されたゲート端子を有する第５のトランジス
タを備えることを特徴とする装置。 （付記６） 付記４に記載の装置において、前記第１の
ＴＡＤは、さらに、前記第１のトランジスタのゲート端
子に接続された第１の端子、接地された第２の端子、お
よび、前記第１のノードに接続されたゲート端子を有す
る第６のトランジスタを備えることを特徴とする装置。
【００５４】（付記７） 付記４に記載の装置におい
て、前記第１のＴＡＤは、さらに、前記ネットを論理レ
ベル『１』にプリチャージするプリチャージトランジス
タを備え、該プリチャージトランジスタは、前記第１の
電源電圧源に接続された第１の端子、前記ネットに接続
された第２の端子、前記プリチャージクロック信号を受
け取るゲート端子を有することを特徴とする装置。
て、前記第１のＴＡＤは、さらに、前記ネットを論理レ
ベル『１』にプリチャージするプリチャージトランジス
タを備え、該プリチャージトランジスタは、前記第１の
電源電圧源に接続された第１の端子、前記ネットに接続
された第２の端子、前記プリチャージクロック信号を受
け取るゲート端子を有することを特徴とする装置。
【００５５】（付記８） 付記１に記載の装置におい
て、前記第１のＴＡＤは、前記第１のノードを論理レベ
ル『１』へ変化させ、そして、該第１のＴＡＤは、第１
の電源電圧源に接続された第１の端子、第２の端子、お
よび、プリチャージクロック信号を受け取るゲート端子
を有する第１のプルアップトランジスタと、該第１のプ
ルアップトランジスタの第２の端子に接続された第１の
端子、第２の端子、および、前記第１のノードに接続さ
れたゲート端子を有する第１のプルダウントランジスタ
と、該第１のプルダウントランジスタの第２の端子に接
続された第１の端子、接地された第２の端子、および、
前記プリチャージクロック信号を受け取るゲート端子を
有する第２のプルダウントランジスタと、前記第１の電
源電圧源に接続された第１の端子、前記第１のノードに
接続された第２の端子、および、前記第１のプルアップ
トランジスタの第２の端子に接続されたゲート端子を有
する第２のプルアップトランジスタと、を備えることを
特徴とする装置。（請求項３）
て、前記第１のＴＡＤは、前記第１のノードを論理レベ
ル『１』へ変化させ、そして、該第１のＴＡＤは、第１
の電源電圧源に接続された第１の端子、第２の端子、お
よび、プリチャージクロック信号を受け取るゲート端子
を有する第１のプルアップトランジスタと、該第１のプ
ルアップトランジスタの第２の端子に接続された第１の
端子、第２の端子、および、前記第１のノードに接続さ
れたゲート端子を有する第１のプルダウントランジスタ
と、該第１のプルダウントランジスタの第２の端子に接
続された第１の端子、接地された第２の端子、および、
前記プリチャージクロック信号を受け取るゲート端子を
有する第２のプルダウントランジスタと、前記第１の電
源電圧源に接続された第１の端子、前記第１のノードに
接続された第２の端子、および、前記第１のプルアップ
トランジスタの第２の端子に接続されたゲート端子を有
する第２のプルアップトランジスタと、を備えることを
特徴とする装置。（請求項３）
【００５６】（付記９） 付記８に記載の装置におい
て、前記第１のＴＡＤは、さらに、前記第１の電源電圧
源に接続された第１の端子、前記第１のプルアップトラ
ンジスタの第２の端子に接続された第２の端子、およ
び、前記第１のノードに接続されるか或いは接地された
ゲート端子を有する第３のプルアップトランジスタを備
えることを特徴とする装置。 （付記１０） 付記８に記載の装置において、前記第１
のＴＡＤは、さらに、前記電源電圧源に接続された第１
の端子、前記第１のプルアップトランジスタの第２の端
子に接続された第２の端子、および、前記第１のノード
に接続されたゲート端子を有する第４のプルアップトラ
ンジスタを備えることを特徴とする装置。
て、前記第１のＴＡＤは、さらに、前記第１の電源電圧
源に接続された第１の端子、前記第１のプルアップトラ
ンジスタの第２の端子に接続された第２の端子、およ
び、前記第１のノードに接続されるか或いは接地された
ゲート端子を有する第３のプルアップトランジスタを備
えることを特徴とする装置。 （付記１０） 付記８に記載の装置において、前記第１
のＴＡＤは、さらに、前記電源電圧源に接続された第１
の端子、前記第１のプルアップトランジスタの第２の端
子に接続された第２の端子、および、前記第１のノード
に接続されたゲート端子を有する第４のプルアップトラ
ンジスタを備えることを特徴とする装置。
【００５７】（付記１１） 付記８に記載の装置におい
て、前記第１のＴＡＤは、さらに、前記ネットを論理レ
ベル『０』にプリチャージするプリチャージトランジス
タを備え、該プリチャージトランジスタは、前記ネット
に接続された第１の端子、接地された第２の端子、およ
び、前記プリチャージクロック信号の反転信号を受け取
るゲート端子を有することを特徴とする装置。 （付記１２） 付記１に記載の装置において、該装置
は、さらに、さらなる信号を送信して前記ネットにおけ
る双方向信号伝達を可能にする第２のドライバを備える
ことを特徴とする装置。 （付記１３） 付記１に記載の装置において、該装置
は、さらに、第２のノードで前記ネットに接続され、該
第２のノードの電圧レベルが閾値に到達するのに応えて
当該第２のノードの電圧レベルを変化させる第２のＴＡ
Ｄを備えることを特徴とする装置。
て、前記第１のＴＡＤは、さらに、前記ネットを論理レ
ベル『０』にプリチャージするプリチャージトランジス
タを備え、該プリチャージトランジスタは、前記ネット
に接続された第１の端子、接地された第２の端子、およ
び、前記プリチャージクロック信号の反転信号を受け取
るゲート端子を有することを特徴とする装置。 （付記１２） 付記１に記載の装置において、該装置
は、さらに、さらなる信号を送信して前記ネットにおけ
る双方向信号伝達を可能にする第２のドライバを備える
ことを特徴とする装置。 （付記１３） 付記１に記載の装置において、該装置
は、さらに、第２のノードで前記ネットに接続され、該
第２のノードの電圧レベルが閾値に到達するのに応えて
当該第２のノードの電圧レベルを変化させる第２のＴＡ
Ｄを備えることを特徴とする装置。
【００５８】（付記１４） 集積回路内において高速の
信号伝送を行う装置であって、第１のノードを有し、前
記集積回路内で信号を送信するネットと、前記第１のノ
ードに接続され、該第１のノードの電圧レベルが閾値に
到達するのに応えて当該第１のノードの電圧レベルを変
化させる第１の状態変化アシストドライバ（ＴＡＤ）
と、を備えることを特徴とする装置。（請求項４） （付記１５） 付記１４に記載の装置において、前記ネ
ットが論理レベル『１』にプリチャージされていると
き、前記第１のＴＡＤは、前記第１のノードを論理レベ
ル『０』へ変化させることを特徴とする装置。 （付記１６） 付記１４に記載の装置において、前記ネ
ットが論理レベル『０』にプリチャージされていると
き、前記第１のＴＡＤは、前記第１のノードを論理レベ
ル『１』へ変化させることを特徴とする装置。
信号伝送を行う装置であって、第１のノードを有し、前
記集積回路内で信号を送信するネットと、前記第１のノ
ードに接続され、該第１のノードの電圧レベルが閾値に
到達するのに応えて当該第１のノードの電圧レベルを変
化させる第１の状態変化アシストドライバ（ＴＡＤ）
と、を備えることを特徴とする装置。（請求項４） （付記１５） 付記１４に記載の装置において、前記ネ
ットが論理レベル『１』にプリチャージされていると
き、前記第１のＴＡＤは、前記第１のノードを論理レベ
ル『０』へ変化させることを特徴とする装置。 （付記１６） 付記１４に記載の装置において、前記ネ
ットが論理レベル『０』にプリチャージされていると
き、前記第１のＴＡＤは、前記第１のノードを論理レベ
ル『１』へ変化させることを特徴とする装置。
【００５９】（付記１７） 第１のノードを含むネット
を有する信号伝送システムを使用して集積回路内におい
て高速の信号伝送を行う方法であって、（ａ）前記第１
のノードの電圧レベルを検知するステップと、（ｂ）前
記第１のノードの電圧が閾値に到達するのに応えて、該
第１のノードの電圧レベルを変化させるステップと、を
備えることを特徴とする方法。（請求項５） （付記１８） 集積回路内における第１のノードを含む
ネットを介して高速伝送を達成するための方法であっ
て、（ａ）前記ネットにおける第１のノードを介して信
号を駆動するステップと、（ｂ）前記信号が前記第１の
ノードに接近するのにつれて該第１のノードの電圧レベ
ルが閾値に到達するとき、当該第１のノードの電圧レベ
ルを変化させるステップと、を備えることを特徴とする
方法。（請求項６）
を有する信号伝送システムを使用して集積回路内におい
て高速の信号伝送を行う方法であって、（ａ）前記第１
のノードの電圧レベルを検知するステップと、（ｂ）前
記第１のノードの電圧が閾値に到達するのに応えて、該
第１のノードの電圧レベルを変化させるステップと、を
備えることを特徴とする方法。（請求項５） （付記１８） 集積回路内における第１のノードを含む
ネットを介して高速伝送を達成するための方法であっ
て、（ａ）前記ネットにおける第１のノードを介して信
号を駆動するステップと、（ｂ）前記信号が前記第１の
ノードに接近するのにつれて該第１のノードの電圧レベ
ルが閾値に到達するとき、当該第１のノードの電圧レベ
ルを変化させるステップと、を備えることを特徴とする
方法。（請求項６）
【００６０】（付記１９） 第１のノードを含むネット
の電圧レベルを変化させるドライバであって、前記第１
のノードに接続された入力端子、第１の電圧源に接続さ
れた第１の端子、第２の電圧源に接続された第２の端
子、および、出力端子を有し、前記第１のノードの電圧
レベルが閾値になるのに応えてオンになるように構成さ
れた第１の変化回路と、該第１の変化回路の出力端子に
接続された入力端子、前記第１のノードに接続された第
１の端子、および、前記第２の電圧源に接続された第２
の端子を有し、前記第１の変化回路がオンになるのに応
えて前記第１のノードを前記第２の電圧源の電位へ変化
させる第２の変化回路と、を備えることを特徴とするド
ライバ。
の電圧レベルを変化させるドライバであって、前記第１
のノードに接続された入力端子、第１の電圧源に接続さ
れた第１の端子、第２の電圧源に接続された第２の端
子、および、出力端子を有し、前記第１のノードの電圧
レベルが閾値になるのに応えてオンになるように構成さ
れた第１の変化回路と、該第１の変化回路の出力端子に
接続された入力端子、前記第１のノードに接続された第
１の端子、および、前記第２の電圧源に接続された第２
の端子を有し、前記第１の変化回路がオンになるのに応
えて前記第１のノードを前記第２の電圧源の電位へ変化
させる第２の変化回路と、を備えることを特徴とするド
ライバ。
【００６１】（付記２０） 第１のノードを含むネット
の電圧レベルを変化させるドライバであって、前記第１
のノードに接続された入力端子、第１の電圧源に接続さ
れた第１の端子、第２の電圧源に接続された第２の端
子、および、出力端子を有し、前記第１のノードの電圧
レベルが閾値になるのに応えてオンになるように構成さ
れた第１の変化回路と、該第１の変化回路の出力端子に
接続された入力端子、前記第１の電圧源に接続された第
１の端子、および、前記第１のノードに接続された第２
の端子を有し、前記第１の変化回路がオンになるのに応
えて前記第１のノードを前記第１の電圧源の電位へ変化
させる第２の変化回路と、を備えることを特徴とするド
ライバ。
の電圧レベルを変化させるドライバであって、前記第１
のノードに接続された入力端子、第１の電圧源に接続さ
れた第１の端子、第２の電圧源に接続された第２の端
子、および、出力端子を有し、前記第１のノードの電圧
レベルが閾値になるのに応えてオンになるように構成さ
れた第１の変化回路と、該第１の変化回路の出力端子に
接続された入力端子、前記第１の電圧源に接続された第
１の端子、および、前記第１のノードに接続された第２
の端子を有し、前記第１の変化回路がオンになるのに応
えて前記第１のノードを前記第１の電圧源の電位へ変化
させる第２の変化回路と、を備えることを特徴とするド
ライバ。
【００６２】（付記２１） 付記１４に記載の装置にお
いて、前記第１のＴＡＤは、前記ネットを介して第１の
方向に伝送される信号の伝送速度を増加することを特徴
とする装置。 （付記２２） 付記１４に記載の装置において、前記第
１のＴＡＤは、前記ネットを介して第２の方向に伝送さ
れる信号の伝送速度を増加することを特徴とする装置。
いて、前記第１のＴＡＤは、前記ネットを介して第１の
方向に伝送される信号の伝送速度を増加することを特徴
とする装置。 （付記２２） 付記１４に記載の装置において、前記第
１のＴＡＤは、前記ネットを介して第２の方向に伝送さ
れる信号の伝送速度を増加することを特徴とする装置。
【００６３】（付記２３） 付記１４に記載の装置にお
いて、前記第１のＴＡＤは、前記第１のノードを論理レ
ベル『０』へ変化させ、そして、該第１のＴＡＤは、前
記第１のノードに接続された第１の端子、接地された第
２の端子、および、ゲート端子を有する第１のトランジ
スタと、第１の電源電圧源に接続された第１の端子、第
２の端子、および、プリチャージクロック信号の反転信
号を受け取るゲート端子を有する第２のトランジスタ
と、前記第２のトランジスタの第２の端子に接続された
第１の端子、前記第１のトランジスタのゲート端子に接
続された第２の端子、および、前記第１のノードに接続
されたゲート端子を有する第３のトランジスタと、前記
第３のトランジスタの第２の端子に接続された第１の端
子、接地された第２の端子、および、前記プリチャージ
クロック信号の反転信号を受け取るゲート端子を有する
第４のトランジスタと、を備えることを特徴とする装
置。
いて、前記第１のＴＡＤは、前記第１のノードを論理レ
ベル『０』へ変化させ、そして、該第１のＴＡＤは、前
記第１のノードに接続された第１の端子、接地された第
２の端子、および、ゲート端子を有する第１のトランジ
スタと、第１の電源電圧源に接続された第１の端子、第
２の端子、および、プリチャージクロック信号の反転信
号を受け取るゲート端子を有する第２のトランジスタ
と、前記第２のトランジスタの第２の端子に接続された
第１の端子、前記第１のトランジスタのゲート端子に接
続された第２の端子、および、前記第１のノードに接続
されたゲート端子を有する第３のトランジスタと、前記
第３のトランジスタの第２の端子に接続された第１の端
子、接地された第２の端子、および、前記プリチャージ
クロック信号の反転信号を受け取るゲート端子を有する
第４のトランジスタと、を備えることを特徴とする装
置。
【００６４】（付記２４） 付記２３に記載の装置にお
いて、前記第１のＴＡＤは、さらに、前記第１のトラン
ジスタのゲート端子に接続された第１の端子、接地され
た第２の端子、および、前記第１のノードに接続される
か或いは接地されたゲート端子を備えた第５のトランジ
スタを備えることを特徴とする装置。 （付記２５） 付記２３に記載の装置において、前記第
１のＴＡＤは、さらに、前記第１のトランジスタのゲー
ト端子に接続された第１の端子、接地された第２の端
子、および、前記第１のノードに接続されたゲート端子
を有する第６のトランジスタを備えることを特徴とする
装置。 （付記２６） 付記２３に記載の装置において、前記第
１のＴＡＤは、さらに、前記ネットを論理レベル『１』
にプリチャージするプリチャージトランジスタを備え、
該プリチャージトランジスタは、前記第１の電源電圧源
に接続された第１の端子、前記ネットに接続された第２
の端子、前記プリチャージクロック信号を受け取るゲー
ト端子を有することを特徴とする装置。
いて、前記第１のＴＡＤは、さらに、前記第１のトラン
ジスタのゲート端子に接続された第１の端子、接地され
た第２の端子、および、前記第１のノードに接続される
か或いは接地されたゲート端子を備えた第５のトランジ
スタを備えることを特徴とする装置。 （付記２５） 付記２３に記載の装置において、前記第
１のＴＡＤは、さらに、前記第１のトランジスタのゲー
ト端子に接続された第１の端子、接地された第２の端
子、および、前記第１のノードに接続されたゲート端子
を有する第６のトランジスタを備えることを特徴とする
装置。 （付記２６） 付記２３に記載の装置において、前記第
１のＴＡＤは、さらに、前記ネットを論理レベル『１』
にプリチャージするプリチャージトランジスタを備え、
該プリチャージトランジスタは、前記第１の電源電圧源
に接続された第１の端子、前記ネットに接続された第２
の端子、前記プリチャージクロック信号を受け取るゲー
ト端子を有することを特徴とする装置。
【００６５】（付記２７） 付記１４に記載の装置にお
いて、前記第１のＴＡＤは、前記第１のノードを論理レ
ベル『１』へ変化させ、そして、該第１のＴＡＤは、第
１の電源電圧源に接続された第１の端子、第２の端子、
および、プリチャージクロック信号を受け取るゲート端
子を有する第１のプルアップトランジスタと、該第１の
プルアップトランジスタの第２の端子に接続された第１
の端子、第２の端子、および、前記第１のノードに接続
されたゲート端子を有する第１のプルダウントランジス
タと、該第１のプルダウントランジスタの第２の端子に
接続された第１の端子、接地された第２の端子、およ
び、前記プリチャージクロック信号を受け取るゲート端
子を有する第２のプルダウントランジスタと、前記第１
の電源電圧源に接続された第１の端子、前記第１のノー
ドに接続された第２の端子、および、前記第１のプルア
ップトランジスタの第２の端子に接続されたゲート端子
を有する第２のプルアップトランジスタと、を備えるこ
とを特徴とする装置。
いて、前記第１のＴＡＤは、前記第１のノードを論理レ
ベル『１』へ変化させ、そして、該第１のＴＡＤは、第
１の電源電圧源に接続された第１の端子、第２の端子、
および、プリチャージクロック信号を受け取るゲート端
子を有する第１のプルアップトランジスタと、該第１の
プルアップトランジスタの第２の端子に接続された第１
の端子、第２の端子、および、前記第１のノードに接続
されたゲート端子を有する第１のプルダウントランジス
タと、該第１のプルダウントランジスタの第２の端子に
接続された第１の端子、接地された第２の端子、およ
び、前記プリチャージクロック信号を受け取るゲート端
子を有する第２のプルダウントランジスタと、前記第１
の電源電圧源に接続された第１の端子、前記第１のノー
ドに接続された第２の端子、および、前記第１のプルア
ップトランジスタの第２の端子に接続されたゲート端子
を有する第２のプルアップトランジスタと、を備えるこ
とを特徴とする装置。
【００６６】（付記２８） 付記２７に記載の装置にお
いて、前記第１のＴＡＤは、さらに、前記第１の電源電
圧源に接続された第１の端子、前記第１のプルアップト
ランジスタの第２の端子に接続された第２の端子、およ
び、前記第１のノードに接続されるか或いは接地された
ゲート端子を有する第３のプルアップトランジスタを備
えることを特徴とする装置。 （付記２９） 付記２７に記載の装置において、前記第
１のＴＡＤは、さらに、前記電源電圧源に接続された第
１の端子、前記第１のプルアップトランジスタの第２の
端子に接続された第２の端子、および、前記第１のノー
ドに接続されたゲート端子を有する第４のプルアップト
ランジスタを備えることを特徴とする装置。
いて、前記第１のＴＡＤは、さらに、前記第１の電源電
圧源に接続された第１の端子、前記第１のプルアップト
ランジスタの第２の端子に接続された第２の端子、およ
び、前記第１のノードに接続されるか或いは接地された
ゲート端子を有する第３のプルアップトランジスタを備
えることを特徴とする装置。 （付記２９） 付記２７に記載の装置において、前記第
１のＴＡＤは、さらに、前記電源電圧源に接続された第
１の端子、前記第１のプルアップトランジスタの第２の
端子に接続された第２の端子、および、前記第１のノー
ドに接続されたゲート端子を有する第４のプルアップト
ランジスタを備えることを特徴とする装置。
【００６７】（付記３０） 付記２７に記載の装置にお
いて、前記第１のＴＡＤは、さらに、前記ネットを論理
レベル『０』にプリチャージするプリチャージトランジ
スタを備え、該プリチャージトランジスタは、前記ネッ
トに接続された第１の端子、接地された第２の端子、お
よび、前記プリチャージクロック信号の反転信号を受け
取るゲート端子を有することを特徴とする装置。 （付記３１） 付記１４に記載の装置において、該装置
は、さらに、第２のノードで前記ネットに接続され、該
第２のノードの電圧レベルが閾値に到達するのに応えて
当該第２のノードの電圧レベルを変化させる第２のＴＡ
Ｄを備えることを特徴とする装置。
いて、前記第１のＴＡＤは、さらに、前記ネットを論理
レベル『０』にプリチャージするプリチャージトランジ
スタを備え、該プリチャージトランジスタは、前記ネッ
トに接続された第１の端子、接地された第２の端子、お
よび、前記プリチャージクロック信号の反転信号を受け
取るゲート端子を有することを特徴とする装置。 （付記３１） 付記１４に記載の装置において、該装置
は、さらに、第２のノードで前記ネットに接続され、該
第２のノードの電圧レベルが閾値に到達するのに応えて
当該第２のノードの電圧レベルを変化させる第２のＴＡ
Ｄを備えることを特徴とする装置。
【００６８】（付記３２） 付記１７に記載の方法にお
いて、前記ネットが論理レベル『１』にプリチャージさ
れているとき、前記変化させるステップ（ｂ）におい
て、前記第１のノードの電圧レベルを論理レベル『０』
へ変化させることを特徴とする方法。 （付記３３） 付記１７に記載の方法において、前記ネ
ットが論理レベル『０』にプリチャージされていると
き、前記変化させるステップ（ｂ）において、前記第１
のノードの電圧レベルを論理レベル『１』へ変化させる
ことを特徴とする方法。 （付記３４） 付記１７に記載の方法において、前記変
化させるステップ（ｂ）は、該ステップ（ｂ）の閾値
を、より高速のスイッチング速度と前記信号伝送システ
ムのノイズ不活性との折り合いを付ける特定のレベルに
設定することを備えることを特徴とする方法。
いて、前記ネットが論理レベル『１』にプリチャージさ
れているとき、前記変化させるステップ（ｂ）におい
て、前記第１のノードの電圧レベルを論理レベル『０』
へ変化させることを特徴とする方法。 （付記３３） 付記１７に記載の方法において、前記ネ
ットが論理レベル『０』にプリチャージされていると
き、前記変化させるステップ（ｂ）において、前記第１
のノードの電圧レベルを論理レベル『１』へ変化させる
ことを特徴とする方法。 （付記３４） 付記１７に記載の方法において、前記変
化させるステップ（ｂ）は、該ステップ（ｂ）の閾値
を、より高速のスイッチング速度と前記信号伝送システ
ムのノイズ不活性との折り合いを付ける特定のレベルに
設定することを備えることを特徴とする方法。
【００６９】（付記３５） 付記１７に記載の方法にお
いて、前記変化させるステップ（ｂ）は、第１の信号が
前記ネットを介して第１の方向に伝わるとき、前記第１
のノードの電圧レベルを変化させることを備えることを
特徴とする方法。 （付記３６） 付記１７に記載の方法において、前記変
化させるステップ（ｂ）は、第２の信号が前記ネットを
介して第２の方向に伝わるとき、該第１のノードの電圧
レベルを変化させることを備えることを特徴とする方
法。 （付記３７） 付記１７に記載の方法において、該方法
は、さらに、第２のノードの電圧レベルが閾値に到達す
るのに応えて、該ネットにおける第２のノードの電圧レ
ベルを変化させるステップを備えることを特徴とする方
法。
いて、前記変化させるステップ（ｂ）は、第１の信号が
前記ネットを介して第１の方向に伝わるとき、前記第１
のノードの電圧レベルを変化させることを備えることを
特徴とする方法。 （付記３６） 付記１７に記載の方法において、前記変
化させるステップ（ｂ）は、第２の信号が前記ネットを
介して第２の方向に伝わるとき、該第１のノードの電圧
レベルを変化させることを備えることを特徴とする方
法。 （付記３７） 付記１７に記載の方法において、該方法
は、さらに、第２のノードの電圧レベルが閾値に到達す
るのに応えて、該ネットにおける第２のノードの電圧レ
ベルを変化させるステップを備えることを特徴とする方
法。
【００７０】（付記３８） 付記１７に記載の方法にお
いて、該方法は、さらに、隣接するネット間の信号を逆
にスイッチングするのを回避するために、前記集積回路
における少なくとも２つの隣接するネットの電圧レベル
をプリチャージするステップを備えることを特徴とする
方法。 （付記３９） 付記１８に記載の方法において、該方法
は、さらに、前記集積回路のノイズ不活性を調整するた
めに、前記ステップ（ｂ）の閾値を設定するステップを
備えることを特徴とする方法。
いて、該方法は、さらに、隣接するネット間の信号を逆
にスイッチングするのを回避するために、前記集積回路
における少なくとも２つの隣接するネットの電圧レベル
をプリチャージするステップを備えることを特徴とする
方法。 （付記３９） 付記１８に記載の方法において、該方法
は、さらに、前記集積回路のノイズ不活性を調整するた
めに、前記ステップ（ｂ）の閾値を設定するステップを
備えることを特徴とする方法。
【００７１】（付記４０） 付記１８に記載の方法にお
いて、該方法は、さらに、第２のノードを介して前記電
圧レベルが閾値に到達して前記信号が該第２のノードに
接近するとき、前記ネットにおける第２のノードの電圧
レベルをプリチャージするステップを備えることを特徴
とする方法。 （付記４１） 付記１８に記載の方法において、該方法
は、さらに、隣接するネット間の信号を逆にスイッチン
グするのを回避するために、前記集積回路における少な
くとも２つの隣接するネットの電圧レベルをプリチャー
ジするステップを備えることを特徴とする方法。
いて、該方法は、さらに、第２のノードを介して前記電
圧レベルが閾値に到達して前記信号が該第２のノードに
接近するとき、前記ネットにおける第２のノードの電圧
レベルをプリチャージするステップを備えることを特徴
とする方法。 （付記４１） 付記１８に記載の方法において、該方法
は、さらに、隣接するネット間の信号を逆にスイッチン
グするのを回避するために、前記集積回路における少な
くとも２つの隣接するネットの電圧レベルをプリチャー
ジするステップを備えることを特徴とする方法。
【００７２】（付記４２） 集積回路内において第１の
ノードを含むネットを介して信号の高速伝送を行う装置
であって、前記ネットに接続され、該ネットを介して前
記信号を駆動する手段と、前記ネットに接続され、前記
第１のノードの電圧レベルが閾値に到達するのに応えて
当該第１のノードの電圧レベルを変化させる第１の手段
と、を備えることを特徴とする装置。 （付記４３） 付記４２に記載の装置において、該装置
は、さらに、前記ネットに接続され、前記第２のノード
の電圧レベルが閾値に到達するのに応えて当該第２のノ
ードの電圧レベルを変化させる第２の手段を備えること
を特徴とする装置。 （付記４４） 付記１９に記載のドライバにおいて、前
記第２の変化回路は、前記第１のノードに接続された第
１の端子、前記第２の電圧源に接続された第２の端子、
および、前記第１の変化回路の出力端子に接続されたゲ
ート端子を有する第１のトランジスタを備えることを特
徴とするドライバ。
ノードを含むネットを介して信号の高速伝送を行う装置
であって、前記ネットに接続され、該ネットを介して前
記信号を駆動する手段と、前記ネットに接続され、前記
第１のノードの電圧レベルが閾値に到達するのに応えて
当該第１のノードの電圧レベルを変化させる第１の手段
と、を備えることを特徴とする装置。 （付記４３） 付記４２に記載の装置において、該装置
は、さらに、前記ネットに接続され、前記第２のノード
の電圧レベルが閾値に到達するのに応えて当該第２のノ
ードの電圧レベルを変化させる第２の手段を備えること
を特徴とする装置。 （付記４４） 付記１９に記載のドライバにおいて、前
記第２の変化回路は、前記第１のノードに接続された第
１の端子、前記第２の電圧源に接続された第２の端子、
および、前記第１の変化回路の出力端子に接続されたゲ
ート端子を有する第１のトランジスタを備えることを特
徴とするドライバ。
【００７３】（付記４５） 付記１９に記載のドライバ
において、前記第１の変化回路は、前記第１の電圧源に
接続された第１の端子、第２の端子、および、反転され
たクロック信号を受け取るゲート端子を有する第２のト
ランジスタと、該第２のトランジスタの第２の端子に接
続された第１の端子、前記第２の変化回路の入力端子に
接続された第２の端子、および、前記第１のノードに接
続されたゲート端子を有する第３のトランジスタと、該
第３のトランジスタの第２の端子に接続された第１の端
子、前記第２の電圧源に接続された第２の端子、およ
び、前記反転されたクロック信号を受け取るゲート端子
を有する第４のトランジスタと、を備えることを特徴と
するドライバ。
において、前記第１の変化回路は、前記第１の電圧源に
接続された第１の端子、第２の端子、および、反転され
たクロック信号を受け取るゲート端子を有する第２のト
ランジスタと、該第２のトランジスタの第２の端子に接
続された第１の端子、前記第２の変化回路の入力端子に
接続された第２の端子、および、前記第１のノードに接
続されたゲート端子を有する第３のトランジスタと、該
第３のトランジスタの第２の端子に接続された第１の端
子、前記第２の電圧源に接続された第２の端子、およ
び、前記反転されたクロック信号を受け取るゲート端子
を有する第４のトランジスタと、を備えることを特徴と
するドライバ。
【００７４】（付記４６） 付記１９に記載のドライバ
において、該ドライバは、さらに、前記第１の電圧源に
接続された第１の端子、前記ネットに接続された第２の
端子、および、クロック信号を受け取るゲート端子を有
するプリチャージトランジスタを備えることを特徴とす
るドライバ。 （付記４７） 付記１９に記載のドライバにおいて、該
ドライバは、さらに、前記第２の変化回路の入力端子に
接続された第１の端子、前記第２の電圧源に接続された
第２の端子、および、前記第１のノード或いは前記第２
の電圧源に接続されたゲート端子を有する第５のトラン
ジスタを備えることを特徴とするドライバ。 （付記４８） 付記２０に記載のドライバにおいて、前
記第２の変化回路は、前記第１の電圧源に接続された第
１の端子、前記第１のノードに接続された第２の端子、
および、前記第１の変化回路の出力端子に接続されたゲ
ート端子を有する第１のトランジスタを備えることを特
徴とするドライバ。
において、該ドライバは、さらに、前記第１の電圧源に
接続された第１の端子、前記ネットに接続された第２の
端子、および、クロック信号を受け取るゲート端子を有
するプリチャージトランジスタを備えることを特徴とす
るドライバ。 （付記４７） 付記１９に記載のドライバにおいて、該
ドライバは、さらに、前記第２の変化回路の入力端子に
接続された第１の端子、前記第２の電圧源に接続された
第２の端子、および、前記第１のノード或いは前記第２
の電圧源に接続されたゲート端子を有する第５のトラン
ジスタを備えることを特徴とするドライバ。 （付記４８） 付記２０に記載のドライバにおいて、前
記第２の変化回路は、前記第１の電圧源に接続された第
１の端子、前記第１のノードに接続された第２の端子、
および、前記第１の変化回路の出力端子に接続されたゲ
ート端子を有する第１のトランジスタを備えることを特
徴とするドライバ。
【００７５】（付記４９） 付記２０に記載のドライバ
において、前記第１の変化回路は、前記第１の電圧源に
接続された第１の端子、第２の端子、および、クロック
信号を受け取るゲート端子を有する第２のトランジスタ
と、該第２のトランジスタの第２の端子に接続された第
１の端子、前記第２の変化回路の入力端子に接続された
第２の端子、および、前記第１のノードに接続されたゲ
ート端子を有する第３のトランジスタと、該第３のトラ
ンジスタの第２の端子に接続された第１の端子、前記第
２の電圧源に接続された第２の端子、および、前記クロ
ック信号を受け取るゲート端子を有する第４のトランジ
スタと、を備えることを特徴とするドライバ。
において、前記第１の変化回路は、前記第１の電圧源に
接続された第１の端子、第２の端子、および、クロック
信号を受け取るゲート端子を有する第２のトランジスタ
と、該第２のトランジスタの第２の端子に接続された第
１の端子、前記第２の変化回路の入力端子に接続された
第２の端子、および、前記第１のノードに接続されたゲ
ート端子を有する第３のトランジスタと、該第３のトラ
ンジスタの第２の端子に接続された第１の端子、前記第
２の電圧源に接続された第２の端子、および、前記クロ
ック信号を受け取るゲート端子を有する第４のトランジ
スタと、を備えることを特徴とするドライバ。
【００７６】（付記５０） 付記２０に記載のドライバ
において、該ドライバは、さらに、前記ネットに接続さ
れた第１の端子、前記第２の電圧源に接続された第２の
端子、および、クロック信号を受け取るゲート端子を有
するプリチャージトランジスタを備えることを特徴とす
るドライバ。 （付記５１） 付記２０に記載のドライバにおいて、該
ドライバは、さらに、前記第１の電圧源に接続された第
１の端子、前記第２の変化回路の入力端子に接続された
第２の端子、および、前記第１のノード或いは前記第２
の電圧源に接続されたゲート端子を有する第５のトラン
ジスタを備えることを特徴とするドライバ。
において、該ドライバは、さらに、前記ネットに接続さ
れた第１の端子、前記第２の電圧源に接続された第２の
端子、および、クロック信号を受け取るゲート端子を有
するプリチャージトランジスタを備えることを特徴とす
るドライバ。 （付記５１） 付記２０に記載のドライバにおいて、該
ドライバは、さらに、前記第１の電圧源に接続された第
１の端子、前記第２の変化回路の入力端子に接続された
第２の端子、および、前記第１のノード或いは前記第２
の電圧源に接続されたゲート端子を有する第５のトラン
ジスタを備えることを特徴とするドライバ。
【００７７】
【発明の効果】以上、詳述したように、本発明によれ
ば、近接効果による伝送遅延時間の増加を招くことな
く、集積回路内のネット上での信号の伝送速度を上げる
ことができる。
ば、近接効果による伝送遅延時間の増加を招くことな
く、集積回路内のネット上での信号の伝送速度を上げる
ことができる。
【図１】本発明の第１実施例に係る信号伝送システムで
あって、状態変化アシストドライバ（ＴＡＤ）で信号の
伝送速度を上げるようにした信号伝送システムを概略的
に示すブロック図である。
あって、状態変化アシストドライバ（ＴＡＤ）で信号の
伝送速度を上げるようにした信号伝送システムを概略的
に示すブロック図である。
【図２】図１に示す信号伝送システム内の特定のノード
における電圧変動を表す第１の波形、および、ＴＡＤに
よってアシストされない場合の同一のノードにおける電
圧変動を表す第２の波形のグラフを示す図である。
における電圧変動を表す第１の波形、および、ＴＡＤに
よってアシストされない場合の同一のノードにおける電
圧変動を表す第２の波形のグラフを示す図である。
【図３】本発明の第２実施例に係る信号伝送システムで
あって別のＴＡＤが追加された信号伝送システムの概略
ブロック図である。
あって別のＴＡＤが追加された信号伝送システムの概略
ブロック図である。
【図４】従来の信号伝送システムを概略的に示すブロッ
ク図である。
ク図である。
【図５】図３および図４の信号伝送システム内の異なる
ノードにおける電圧レベルを表す様々な波形のグラフを
示す図である。
ノードにおける電圧レベルを表す様々な波形のグラフを
示す図である。
【図６】本発明の第３実施例に係る信号伝送システムで
あって、高い切り替え速度と優れたノイズ不活性との一
方を犠牲にして他方を実現できるプログラマブルＴＡＤ
を備えた信号伝送システムを概略的に示すブロック図で
ある。
あって、高い切り替え速度と優れたノイズ不活性との一
方を犠牲にして他方を実現できるプログラマブルＴＡＤ
を備えた信号伝送システムを概略的に示すブロック図で
ある。
【図７】本発明の第４実施例に係る信号伝送システムで
あって、ノイズ不活性を向上させたプログラマブルＴＡ
Ｄを備えた信号伝送システムの一部を示す図である。
あって、ノイズ不活性を向上させたプログラマブルＴＡ
Ｄを備えた信号伝送システムの一部を示す図である。
【図８】本発明の第５実施例に係る信号伝送システムで
あって、システムへの電力投入中および／またはシステ
ムリセット中にプリチャージされて論理レベル『０』に
なったネットにＴＡＤが接続される信号伝送システムを
概略的に示すブロック図である。
あって、システムへの電力投入中および／またはシステ
ムリセット中にプリチャージされて論理レベル『０』に
なったネットにＴＡＤが接続される信号伝送システムを
概略的に示すブロック図である。
【図９】図８の信号伝送システム内のノードにおける電
圧変動を表す第１の波形、および、ＴＡＤによってアシ
ストされない場合の同一ノードにおける電圧変動を表す
第２の波形のグラフを示す図である。
圧変動を表す第１の波形、および、ＴＡＤによってアシ
ストされない場合の同一ノードにおける電圧変動を表す
第２の波形のグラフを示す図である。
【図１０】本発明の第６実施例に係る信号伝送システム
であって、高い切り替え速度と優れたノイズ不活性との
一方を犠牲にして他方を実現できるプログラマブルＴＡ
Ｄを備えた信号伝送システムを概略的に示すブロック図
である。
であって、高い切り替え速度と優れたノイズ不活性との
一方を犠牲にして他方を実現できるプログラマブルＴＡ
Ｄを備えた信号伝送システムを概略的に示すブロック図
である。
【図１１】本発明の第７実施例に係る信号伝送システム
であって、多数のドライバをネットに接続してネットに
おける双方向信号伝送を可能にした信号伝送システムを
概略的に示すブロック図である。
であって、多数のドライバをネットに接続してネットに
おける双方向信号伝送を可能にした信号伝送システムを
概略的に示すブロック図である。
【図１２】ネットにおける双方向信号伝送を可能にした
従来の信号伝送システムを概略的に示すブロック図であ
る。
従来の信号伝送システムを概略的に示すブロック図であ
る。
１００，３００，４００，５００，６００，７００，８
００，９００，９５０…信号伝送システム １０５，１１５．１２０，１２５，４１５，９０５，９
２０，９３０，９３５，９５５，９６０，９６５…ドラ
イバ １１０，４１０，７０５…ネット（信号経路） １１２，３２５，３３０，４２０，４２５，４３０…レ
シーバ １３５，１４０，３４５，３５０，７１０，９４０，９
４５…状態変化アシストドライバ（ＴＡＤ） ５０５，６０５，８０５…プログラマブルＴＡＤ ５１０，６１０…Ｎチャネル型トランジスタ ５２５，６２０，７８０…インバータ ７４５…三状態ドライバ ７７０…Ｐチャネル型トランジスタ７７０ ＣＬＫ…プリチャージクロック信号
００，９００，９５０…信号伝送システム １０５，１１５．１２０，１２５，４１５，９０５，９
２０，９３０，９３５，９５５，９６０，９６５…ドラ
イバ １１０，４１０，７０５…ネット（信号経路） １１２，３２５，３３０，４２０，４２５，４３０…レ
シーバ １３５，１４０，３４５，３５０，７１０，９４０，９
４５…状態変化アシストドライバ（ＴＡＤ） ５０５，６０５，８０５…プログラマブルＴＡＤ ５１０，６１０…Ｎチャネル型トランジスタ ５２５，６２０，７８０…インバータ ７４５…三状態ドライバ ７７０…Ｐチャネル型トランジスタ７７０ ＣＬＫ…プリチャージクロック信号
Claims (6)
- 【請求項１】 集積回路内に存在する第１のノードを含
むネットを介して信号を送信するための装置であって、 前記ネットに接続され、該ネットを介して前記信号を駆
動するドライバと、 前記ネットにおける前記第１のノードに接続され、該第
１のノードの電圧レベルが閾値に到達するのに応えて当
該第１のノードの電圧レベルを変化させる第１の状態変
化アシストドライバ（ＴＡＤ）と、を備えることを特徴
とする装置。 - 【請求項２】 請求項１に記載の装置において、前記第
１のＴＡＤは、前記第１のノードを論理レベル『０』へ
変化させ、そして、該第１のＴＡＤは、 前記第１のノードに接続された第１の端子、接地された
第２の端子、および、ゲート端子を有する第１のトラン
ジスタと、 第１の電源電圧源に接続された第１の端子、第２の端
子、および、プリチャージクロック信号の反転信号を受
け取るゲート端子を有する第２のトランジスタと、 該第２のトランジスタの第２の端子に接続された第１の
端子、前記第１のトランジスタのゲート端子に接続され
た第２の端子、および、前記第１のノードに接続された
ゲート端子を有する第３のトランジスタと、 該第３のトランジスタの第２の端子に接続された第１の
端子、接地された第２の端子、および、前記プリチャー
ジクロック信号の反転信号を受け取るゲート端子を有す
る第４のトランジスタと、を備えることを特徴とする装
置。 - 【請求項３】 請求項１に記載の装置において、前記第
１のＴＡＤは、前記第１のノードを論理レベル『１』へ
変化させ、そして、該第１のＴＡＤは、 第１の電源電圧源に接続された第１の端子、第２の端
子、および、プリチャージクロック信号を受け取るゲー
ト端子を有する第１のプルアップトランジスタと、 該第１のプルアップトランジスタの第２の端子に接続さ
れた第１の端子、第２の端子、および、前記第１のノー
ドに接続されたゲート端子を有する第１のプルダウント
ランジスタと、 該第１のプルダウントランジスタの第２の端子に接続さ
れた第１の端子、接地された第２の端子、および、前記
プリチャージクロック信号を受け取るゲート端子を有す
る第２のプルダウントランジスタと、 前記第１の電源電圧源に接続された第１の端子、前記第
１のノードに接続された第２の端子、および、前記第１
のプルアップトランジスタの第２の端子に接続されたゲ
ート端子を有する第２のプルアップトランジスタと、を
備えることを特徴とする装置。 - 【請求項４】 集積回路内において高速の信号伝送を行
う装置であって、 第１のノードを有し、前記集積回路内で信号を送信する
ネットと、 前記第１のノードに接続され、該第１のノードの電圧レ
ベルが閾値に到達するのに応えて当該第１のノードの電
圧レベルを変化させる第１の状態変化アシストドライバ
（ＴＡＤ）と、を備えることを特徴とする装置。 - 【請求項５】 第１のノードを含むネットを有する信号
伝送システムを使用して集積回路内において高速の信号
伝送を行う方法であって、 （ａ）前記第１のノードの電圧レベルを検知するステッ
プと、 （ｂ）前記第１のノードの電圧が閾値に到達するのに応
えて、該第１のノードの電圧レベルを変化させるステッ
プと、を備えることを特徴とする方法。 - 【請求項６】 集積回路内における第１のノードを含む
ネットを介して高速伝送を達成するための方法であっ
て、 （ａ）前記ネットにおける第１のノードを介して信号を
駆動するステップと、 （ｂ）前記信号が前記第１のノードに接近するのにつれ
て該第１のノードの電圧レベルが閾値に到達するとき、
当該第１のノードの電圧レベルを変化させるステップ
と、を備えることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/265289 | 1999-03-09 | ||
| US09/265,289 US6249147B1 (en) | 1999-03-09 | 1999-03-09 | Method and apparatus for high speed on-chip signal propagation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307662A true JP2000307662A (ja) | 2000-11-02 |
| JP4242995B2 JP4242995B2 (ja) | 2009-03-25 |
Family
ID=23009840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000064756A Expired - Fee Related JP4242995B2 (ja) | 1999-03-09 | 2000-03-09 | 補助ドライバ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6249147B1 (ja) |
| EP (1) | EP1035653B1 (ja) |
| JP (1) | JP4242995B2 (ja) |
| DE (1) | DE60040504D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177581A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 信号伝送回路および半導体集積回路装置 |
| US9124266B1 (en) * | 2012-08-31 | 2015-09-01 | Marvell Israel (M.I.S.L) Ltd. | Increasing switching speed of logic circuits |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3819877A (en) | 1971-12-10 | 1974-06-25 | Bell Telephone Labor Inc | Centralized network for a telephone station system |
| FR2296221A1 (fr) | 1974-12-27 | 1976-07-23 | Ibm France | Systeme de traitement du signal |
| JPS5630981B2 (ja) | 1974-12-29 | 1981-07-18 | ||
| US4003057A (en) | 1975-09-05 | 1977-01-11 | The United States Of America As Represented By The Field Operations Bureau Of The Federal Communications Commision | Rear window direction finding antenna |
| US4154978A (en) | 1977-12-08 | 1979-05-15 | Operating Systems, Inc. | Self-contained bidirectional amplifying repeater |
| FR2479515A1 (fr) | 1980-03-28 | 1981-10-02 | Telecommunications Sa | Systeme de transmission numerique a l'alternat |
| US5546083A (en) | 1981-07-14 | 1996-08-13 | The United States Of America As Represented By The Secretary Of The Air Force | Bidirectional repeater amplifier |
| FR2523719B1 (fr) | 1982-03-17 | 1985-09-13 | Merlin Gerin | Detecteur de position d'un element mobile, notamment d'une barre de controle d'un reacteur nucleaire |
| US4512016A (en) | 1983-02-04 | 1985-04-16 | At&T Information Systems Inc. | Digital communication station signaling control |
| IT1161837B (it) | 1983-05-18 | 1987-03-18 | Telettra Lab Telefon | Sistema e apparecchiatura per la telesorveglianza di trasmissioni di dati |
| US4628157A (en) | 1984-09-07 | 1986-12-09 | At&T Bell Laboratories | Bidirectional adaptive voice frequency repeater |
| US4584441A (en) | 1984-09-07 | 1986-04-22 | At&T Bell Laboratories | Bidirectional adaptive voice frequency repeater |
| US4598410A (en) | 1984-09-17 | 1986-07-01 | Ncr Corporation | Bidirectional repeater apparatus |
| US4591669A (en) | 1984-09-26 | 1986-05-27 | At&T Bell Laboratories | Adaptive filter update gain normalization |
| US4658396A (en) | 1985-03-11 | 1987-04-14 | Barden Robert A | Redundancy arrangement for a local area network |
| JPH0720060B2 (ja) * | 1985-08-14 | 1995-03-06 | 株式会社東芝 | 出力回路装置 |
| US4847831A (en) | 1987-03-30 | 1989-07-11 | Honeywell Inc. | Bidirectional repeater for manchester encoded data signals |
| JPH04345062A (ja) | 1991-05-22 | 1992-12-01 | Fujitsu Ltd | 信号伝播高速化回路 |
| US5734334A (en) | 1991-10-30 | 1998-03-31 | I-Cube, Inc. | Programmable port for crossbar switch |
| US5414312A (en) | 1993-07-15 | 1995-05-09 | Altera Corporation | Advanced signal driving buffer with directional input transition detection |
| US5510739A (en) | 1994-03-28 | 1996-04-23 | Motorola, Inc. | Circuit and method for enhancing logic transitions appearing on a line |
| US5572441A (en) | 1994-04-04 | 1996-11-05 | Lucent Technologies Inc. | Data connector for portable devices |
| US5469473A (en) * | 1994-04-15 | 1995-11-21 | Texas Instruments Incorporated | Transceiver circuit with transition detection |
| US5629860A (en) | 1994-05-16 | 1997-05-13 | Motorola, Inc. | Method for determining timing delays associated with placement and routing of an integrated circuit |
| US5475605A (en) | 1994-05-26 | 1995-12-12 | Cadence Design Systems, Inc. | Timing analysis for logic optimization using target library delay values |
| US5655107A (en) | 1994-11-30 | 1997-08-05 | International Business Machines Corporation | Digital logic wire delay simulation |
| US5497108A (en) | 1994-12-08 | 1996-03-05 | Dynalogic Corporation | BICMOS repeater circuit for a programmable logic device |
| US5578939A (en) | 1995-01-23 | 1996-11-26 | Beers; Gregory E. | Bidirectional transmission line driver/receiver |
| US5568064A (en) | 1995-01-23 | 1996-10-22 | International Business Machines Corporation | Bidirectional transmission line driver/receiver |
| US5748487A (en) | 1995-01-31 | 1998-05-05 | Imec | System and method for generating a hazard-free asynchronous circuit |
| GB9502646D0 (en) * | 1995-02-10 | 1995-03-29 | Texas Instruments Ltd | Bus maintenance circuit |
| KR100352009B1 (ko) | 1995-04-28 | 2002-12-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 논리집적회로의 신호전파 지연시간 평가방법 |
| US5659575A (en) | 1995-04-28 | 1997-08-19 | Grinnell Corporation | Method and apparatus for improving data regeneration in asynchronous network communication |
| US5649170A (en) | 1995-06-30 | 1997-07-15 | International Business Machines Corporation | Interconnect and driver optimization for high performance processors |
| US5604450A (en) | 1995-07-27 | 1997-02-18 | Intel Corporation | High speed bidirectional signaling scheme |
| US5886540A (en) * | 1996-05-31 | 1999-03-23 | Hewlett-Packard Company | Evaluation phase expansion for dynamic logic circuits |
| US5742181A (en) | 1996-06-04 | 1998-04-21 | Hewlett-Packard Co. | FPGA with hierarchical interconnect structure and hyperlinks |
| US5723906A (en) | 1996-06-07 | 1998-03-03 | Hewlett-Packard Company | High-density wirebond chip interconnect for multi-chip modules |
| US5933021A (en) * | 1996-06-18 | 1999-08-03 | Sun Microsystems, Inc | Noise suppression method and circuits for sensitive circuits |
| WO1998042021A1 (fr) | 1997-03-19 | 1998-09-24 | Hitachi, Ltd. | Dispositif pour circuit integre semi-conducteur |
-
1999
- 1999-03-09 US US09/265,289 patent/US6249147B1/en not_active Expired - Fee Related
-
2000
- 2000-03-09 EP EP00104487A patent/EP1035653B1/en not_active Expired - Lifetime
- 2000-03-09 JP JP2000064756A patent/JP4242995B2/ja not_active Expired - Fee Related
- 2000-03-09 DE DE60040504T patent/DE60040504D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1035653B1 (en) | 2008-10-15 |
| EP1035653A2 (en) | 2000-09-13 |
| DE60040504D1 (de) | 2008-11-27 |
| EP1035653A3 (en) | 2001-02-07 |
| JP4242995B2 (ja) | 2009-03-25 |
| US6249147B1 (en) | 2001-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5698994A (en) | Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit | |
| US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
| US6114840A (en) | Signal transfer devices having self-timed booster circuits therein | |
| US5973533A (en) | Semiconductor gate circuit having reduced dependency of input/output characteristics on power supply voltage | |
| JPH05211430A (ja) | データ出力バッファ | |
| KR100202645B1 (ko) | 프리차지회로를 내장한 씨모스 출력회로 | |
| KR100714486B1 (ko) | 출력 드라이버 | |
| JP4627928B2 (ja) | 半導体集積回路 | |
| US5124585A (en) | Pulsed bootstrapping output buffer and associated method | |
| US5306958A (en) | High-speed address transition detection circuit | |
| KR100567497B1 (ko) | 버스 인터페이스 회로 및 리시버 회로 | |
| US4963774A (en) | Intermediate potential setting circuit | |
| JPH0456400B2 (ja) | ||
| JP4242995B2 (ja) | 補助ドライバ | |
| EP0619652A2 (en) | Data output circuit | |
| US6300799B1 (en) | Signal line driver having reduced transmission delay time and reduced power consumption | |
| US6473468B1 (en) | Data transmission device | |
| US20040017238A1 (en) | Data output circuit for reducing skew of data signal | |
| JP2018082226A (ja) | データ通信システム及び半導体装置 | |
| JP3878419B2 (ja) | 半導体集積回路 | |
| JPH07134896A (ja) | 半導体メモリ装置のバッファ回路 | |
| US5831908A (en) | Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit | |
| JP2001111631A (ja) | 省エネルギバス駆動装置及び駆動方法 | |
| KR100205094B1 (ko) | 반도체 소자의 출력버퍼 회로 | |
| US6559678B1 (en) | Node predisposition circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |