JP2000307779A5 - - Google Patents

Description

【特許請求の範囲】
【請求項１】 システムにおける消費電力をより少なくする省エネモードを備えたシステム装置において、
システム装置の動作を制御するＣＰＵと、
上記ＣＰＵと同一半導体装置に内蔵され、所定の機能処理を実行する機能処理ユニットと、
上記ＣＰＵと同一半導体装置に内蔵された第１記憶手段と、
上記ＣＰＵと同一半導体装置に内蔵され、システム装置に生じた省エネ移行要因または省エネ解除要因を判定するための省エネ要因検出部と、
上記半導体装置の内部要素間のデータ伝送を行うためのバスと、
上記半導体装置の外部に設けられ、上記ＣＰＵが実行するプログラムデータを記憶した第２記憶手段を備え、
上記省エネ要因検出部が省エネ移行要因を検出すると、上記ＣＰＵは、上記第２記憶手段から上記第１記憶手段へ、上記バスを介して所定の省エネモード処理プログラムデータを転送させ、実行環境を上記第２記憶手段から上記第１記憶手段へ切り換え、上記省エネモード処理プログラムの実行状態に移行して、システム装置を省エネモードへ移行することを特徴とするシステム装置。
【請求項２】 前記半導体装置には、前記ＣＰＵに供給するクロック信号の周波数を通常周波数と省エネ用低周波数に切り換えるクロック切換手段をさらに備え、上記ＣＰＵは、省エネモード時、上記クロック切換手段により上記クロック信号の周波数を省エネ用低周波数に切り換えることを特徴とする請求項１記載のシステム装置。
【請求項３】 前記クロック信号は、前記半導体装置に内蔵される時計回路用のクロック信号であることを特徴とする請求項２記載のシステム装置。
【請求項４】 前記第１記憶手段は、通常時は前記ＣＰＵがアクセスしないアドレス領域が割り当てられていることを特徴とする請求項１または請求項２または請求項３記載のシステム装置。
【請求項５】 前記省エネモード処理プログラムデータは、前記第２記憶手段に記憶されているプログラムデータの一部であることを特徴とする請求項１または請求項２または請求項３または請求項４記載のシステム装置。
【請求項６】 前記半導体装置にアラーム機能を備えた時計回路をさらに備え、
前記ＣＰＵは、前記省エネモードに移行する際、上記時計回路に省エネモード解除時刻をセットした後に、スリープモードへ移行し、上記時計回路からアラーム信号が出力されると、上記ＣＰＵはスリープモードから復帰して、省エネモードを解除することを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５記載のシステム装置。
【請求項７】 前記時計回路のアラーム信号は、前記ＣＰＵの割込信号入力端子に加えられることを特徴とする請求項６記載のシステム装置。

【０００６】
【課題を解決するための手段】
本発明は、システムにおける消費電力をより少なくする省エネモードを備えたシステム装置において、システム装置の動作を制御するＣＰＵと、上記ＣＰＵと同一半導体装置に内蔵された第１記憶手段と、上記ＣＰＵと同一半導体装置に内蔵され、システム装置に生じた省エネ移行要因を判定するための省エネ要因検出部と、上記半導体装置の内部要素間のデータ伝送を行うためのバスと、上記半導体装置の外部に設けられ、上記ＣＰＵが実行するプログラムデータを記憶した第２記憶手段を備え、上記省エネ要因検出部が省エネ移行要因を検出すると、上記ＣＰＵは、上記第２記憶手段から上記第１記憶手段へ、上記バスを介して所定の省エネモード処理プログラムデータを転送させ、実行環境を上記第２記憶手段から上記第１記憶手段へ切り換え、上記省エネモード処理プログラムの実行状態に移行して、システム装置を省エネモードへ移行するようにしたものである。

また、前記第１記憶手段は、通常時は前記ＣＰＵがアクセスしないアドレス領域が割り当てられているものである。また、前記省エネモード処理プログラムデータは、前記第２記憶手段に記憶されているプログラムデータの一部である。