JP2000307953A

JP2000307953A - 信号発生器

Info

Publication number: JP2000307953A
Application number: JP2000039939A
Authority: JP
Inventors: Jonathan Mark Greenwood; マークグリーンウッド，ジョナサン
Original assignee: Sony United Kingdom Ltd
Current assignee: Sony Europe BV United Kingdom Branch
Priority date: 1999-04-09
Filing date: 2000-02-17
Publication date: 2000-11-02
Also published as: GB2349023A; GB9908233D0; GB2349023B

Abstract

(57)【要約】【課題】エッジだけの変調と対照的に変調信号で全ソ
リッドを変調する信号発生器を提供すること。【解決手段】本信号発生器は、ソリッドを表す信号を
作る手段と、第１及び第２変調波形を作る手段と、該変
調波形を結合して変調信号を作る手段と、変調信号でソ
リッドを表す信号を結合する手段と、を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号発生器に関す
る。この種の信号発生器は、ビジョン・ミキサのビデオ
・ワイプ信号発生器に使われる「ソリッド（立体）」を
発生するのに好適である。

【０００２】

【従来の技術】ソリッドは或望ましい形の３次元表面を
表す電気的信号である。それは、少なくとも１つのラン
プ信号と、一般にはそれら自体が変調されることのでき
る少なくとも２つのランプ信号の結合を含む。それはま
た、曲面を表す極座標システムによって定義された信号
も含む。

【０００３】ここで、添付の図１〜３を参照して、本発
明の背景について説明する。図１は、２つのビデオ・ソ
ースＸ及びＹの間の公知の簡単なワイプを示す。ワイプ
が矢印Ｗで示されたように進行すると、ビデオＸはビデ
オＹによって当該表示を横切って置換される（又はその
逆が行なわれる）。このワイプの効果は、下記の式に従
ってビデオ・ソースＸ，Ｙを混合することにより達成さ
れる。ＫＸ＋（１−Ｋ）Ｙここで、Ｋはキーイング信号である。このキーイング信
号Ｋは「ソリッド」から導出される。これについて図２
及び図３、即ち、図面内のｈ及びｖ座標に依存する値を
有する関数を参照して説明する。但し、ｖはライン番号
でありｈは１つのラインに沿ったピクセル位置を示す。

【０００４】図２は、サンプル・ランプである「ソリッ
ド」の公知の例を示す。図２に示すとおりクリップ・レ
ベルＣＰが規定されている。或フィールド又はフレーム
に亘って、クリップ・レベルはクリップ面と呼ぶ面を定
義するのがよい。これについては、図４を参照して下記
に更に詳細に説明する。キーイング信号Ｋは、公知の方
法で、図２Ｂに示すとおり、ソリッドに高利得を与える
ことによりそのソリッドから導出され、その結果を制限
する。このキーイング信号は２レベル０と１を持つ。ソ
リッドがクリップ面ＣＰと交わる場所でレベル間の遷移
が起こる。交叉位置はワイプを作るためそのソリッドに
オフセットを加えることにより変えられる。

【０００５】図３は、ソリッド発生器、クリップ要素、
ゲイン要素、リミタ、及びキーイング信号Ｋに依存して
ビデオ源ＸとＹを混合するミキサを含むビジョン・ミキ
サのワイプ発生器のブロック図である。このソリッド発
生器はソリッド、例えば図２Ａに示すようなランプを作
る。このクリップ要素はランプにオフセットを与えて該
ランプの図２Ａから２Ｃに示すようなクリップ面ＣＰと
の交叉を変える。ゲイン（利得）は、ゲイン要素中のオ
フセット・ランプに適用され、結果は、信号Ｋを作るた
めにリミタでリミット（制限）される。適用されるゲイ
ンの量は図２Ｂに示すように変えることができる。これ
によって、キーイング信号Ｋのリミット値の間の遷移の
傾斜を変える。

【０００６】ミキサは、ビデオ源ＸとＹを下記の式に従
って混合する。ＫＸ＋（１−Ｋ）Ｙここで、Ｋ＝１ならば、出力はＸ，Ｋ＝０ならば、出力
はＹである。ソリッドに適用されたゲインが単位値であ
り、クリップ・オフセットがゼロならば、ソリッド及び
キーイング信号は同一である。公知のワイプ・パターン
は、クロック・ワイプで、これはラインの回転として進
行するのでそのように呼ばれる。

【０００７】

【発明が解決しようとする課題】本発明は、ビジョン・
ミキサのビデオ・ワイプ信号発生器に使われる「ソリッ
ド（立体）」を発生するのに好適な信号発生器を提供す
ることを課題とする。

【０００８】

【課題を解決するための手段】本発明の一観点に従え
ば、下記の手段を備えた信号発生器が提供される。即
ち、複数のランプ信号の結合を含むソリッドを表す信号
を作る手段と、ソリッドを表す上記信号を変調する変調
手段とを備えた信号発生器を提供する。本発明の他の観
点に従えば、ランプ信号を作る手段と、該ランプ信号を
エッジ変調する手段と、少なくともエッジ変調されたラ
ンプ信号を含むソリッドを表す信号を作る手段と、ソリ
ッドを表す上記信号を変調するための変調手段とを備え
た信号発生器を提供する。

【０００９】本発明の更に他の観点に従えば、ソリッド
を表す信号を作る手段と、第１及び第２変調波形を作る
手段と、上記波形を結合して変調信号を作る手段と、ソ
リッドを表す上記信号と変調信号を結合する手段とを備
えた信号発生器を提供し、該信号発生器は、変調波形を
作る各手段が、１セットのビデオ・ラインｖ（ｖ＝０〜
ｍ）の各ライン上の１セットのピクセルｈ（ｈ＝０〜
ｎ）の各ピクセルに対するランプ信号を作る手段を含
み、該信号は、ライン方向で複数のラインの各ライン上
で、１セットの繰り返しランプＲ＝Ｌｈ’（但し、ｈ’
はピクセルｈのサブピクセル）を含み、複数のセットの
繰り返しランプの位相がライン毎にＮ＋Ｍｖ（但し、
Ｌ，Ｍ及びＮは符号付き係数）だけオフセットされ、ラ
ンプ信号を他の形（但し１ランプ信号の係数Ｌ，Ｍ及び
Ｎは他の係数とは相違する）に変形する手段を備えるよ
うにする。

【００１０】本発明の更に他の観点に従えば、変調波形
を作る各手段が、１セットのビデオ・ラインｖ（ｖ＝０
〜ｍ）の各ライン上の１セットのピクセルｈ（ｈ＝０〜
ｎ）の各ピクセルに対するランプ信号を作る手段を含む
信号発生手段において、該信号が、ライン方向に直角の
方向の、１セットの繰り返しランプＲ＝Ｍｖ’（但し
ｖ’はラインｖのサブセット）、及び複数のランプのセ
ットの位相が初期ライン上でピクセル毎にＮ＋Ｌｈ（但
し、Ｌ，Ｍ及びＮが符号付き係数）だけオフセットされ
るオフセットを含み、ランプ信号を他の形（但し１ラン
プ信号の係数Ｌ，Ｍ及びＮは他の係数とは相違する）に
変形する手段を備えた信号発生器を提供する。

【００１１】また、変調波形を作る各手段が１セットの
ビデオ・ラインｖ（ｖ＝０〜ｍ）の各ライン上の１セッ
トのピクセルｈ（ｈ＝０〜ｎ）の各ピクセルに対するラ
ンプ信号を作る手段を含む信号発生手段であって、符号
付き係数Ｌ，Ｍ，及びＮ、及びフィードバック値を保存
する手段と、第１及び第２入力及び出力を有する累算器
と、加算器の出力に結合された１入力、該加算器の第２
入力及び帰還値を供給するための保存手段に結合された
出力を有するレジスタと、レジスタにＮ中の選択された
１つと帰還値をロードしＬ及びＭの選択された１つを加
算器の第１入力に結合するための選択手段と、レジスタ
をＮ＋Ｌｈ又はＮ＋Ｍｖのどちらかで初期ロードし帰還
値として保存し、レジスタにロードされた値を連続して
増分するための加算器の第１入力にＭ又はＬのどちらか
一方を結合するためのコントロール手段と、ランプ信号
を他の形に変形し１ランプ信号の係数Ｌ，Ｍ及びＮを他
のＬ，Ｍ，Ｎと相違するように変える手段とを含む信号
発生器も提供する。

【００１２】

【発明の実施の形態】図５を参照してランプ発生器の説
明をする。このランプ発生器は、式Ｒ＝Ａｈ＋Ｂｖ＋Ｃ
に従うソリッドを作る。ここでＡ，Ｂ，及びＣは選択可
能な係数、ｖはライン番号、ｈはラインに沿ったピクセ
ル位置を示す。この式は、図４に例をあげて示した３次
元空間における３次元ランプＲを規定する。ランプ値Ｒ
は、各ラインｖ上の各ピクセルｈに個別に対応するＡ、
Ｂ，Ｃから計算される。これらの値は符号付けされた数
値で表され、２の補数にするのが好ましい。後でもっと
詳しく説明するが、０〜ｎのｈ領域の値及び０〜ｍのｖ
領域の値である。

【００１３】そこにランプが作られる１フィールド又は
１フレームのラインｖは、ラインｖが隣接する１セット
のラインであり、ピクセルｈが隣接する１セットのピク
セルであると言う条件下で、選択が可能であり、それら
のライン内のピクセルｈも選択可能である。ランプは１
フィールド又は１フレームで発生される。説明を簡単に
するために、下記の説明はプログレッシブ走査フレーム
が使われているものと仮定する。

【００１４】ランプ値Ｒは負の最大値ーＭからゼロを通
って正の最大値＋Ｍに亘ることができる。ランプのダイ
ナミック・レンジＤＲはランプがビデオのアクティブ・
フレームの領域よりも実質的にずっと大きくなってい
る。図４を参照して、全プログレッシブ走査ＴＶフレー
ムのラインｖが数値０、１、２・・・ｍで示されてい
る。全ラインのピクセル位置ｈは０〜ｎとして示されて
いる。図解したランプＲは−Ｍの所でＣだけ参照面ＲＰ
からオフセットされている。

【００１５】初期の簡単化された説明によれば、面ＣＰ
で表されたクリップ面は、図４にラインＬに沿ってラン
プＲと交叉するように示されている。ランプがクリップ
面ＣＰと交叉する位置は、オフセットＣで規定される。
ラインｖ＝０ではランプは勾配Ａを有する。ラインｖ上
のピクセルｈ＝０に対しては、ランプは勾配Ｂを持つ。
キーイング信号Ｋの遷移領域はラインＬに沿って起こ
る。図１及び図３を参照して上に説明したように、Ｋが
クリップ面ＣＰを越えるところでは、或源Ｙからのビデ
オが表示された映像の部分を形成し、Ｋがクリップ面に
等しいかそれよりも小さい所では、もう一つの源Ｘから
のビデオが表示された映像の他の部分を形成する。

【００１６】図５のソリッド発生器は、係数Ａ，Ｂ，Ｃ
の予め選択された値を保存するためにレジスタＲ１（Ｉ
ＮＣＡ）、Ｒ２（ＩＮＣＢ）及びＲ３（Ｓｔａｒｔ
Ｃ）を備えている。領域Ｒ１，Ｒ２，Ｒ３は増分セレ
クタＳＥＬ１に結合されている。このセレクタは、レジ
スタＲＥＧ１を介してレジスタＲ１〜３を加算器１に選
択的に結合する。レジスタＲＥＧ１はピクセル・レイト
のクロック信号ＨＦＣＫ＿ＳＹＳによって刻時される。

【００１７】フィードバック・レジスタＦＢ１及びＦＢ
２は、他のフィードバック・セレクタＳＥＬ２に結合さ
れている。このセレクタは、フィードバック・レジスタ
ＦＢ１及びＦＢ２及びＺＥＲＯの入力を加算器１に選択
的に接続する。加算器１の出力は、同様にピクセル・ク
ロックＨＦＣＫ＿ＳＹＳによって刻時される出力レジス
タＲＥＧ２に接続されている。レジスタＲ１〜３、ＦＢ
１及びＦＢ２，セレクタＳＥＬ１及びＳＥＬ２は、実時
間コントローラによって制御される。この実時間コント
ローラは、ライン・パルスＩＰ＿Ｈ、フレーム・パルス
ＩＰ＿Ｖ、クロックＨＦＣＫ＿ＳＹＳを受信し、セレク
タＳＥＬ１及び２を制御するＩｎｃＳｅｌ及びＡｃｃＳ
ｅｌ信号を作る。このコントローラは、係数Ａ，Ｂ，Ｃ
のレジスタＲ１〜３へのロードも制御する。

【００１８】コンピュータ６は、係数Ａ，Ｂ，Ｃ、及び
各フレームに先だって該フレームに対する制御データを
発生し、それらの係数及び制御データを実時間コントロ
ーラ２に供給する。このコントローラ２は、１フレーム
のアクティブ・ラインの開始を示すフレーム・スタート
・パルスＩＰ＿Ｖを受信した時、セレクタＳＥＬ１にレ
ジスタＲ３の値Ｃを選択し、それを第１ＨＦＣＫ＿ＳＹ
Ｓパルスがきたとき、レジスタＲＥＧ１を介して加算器
１に供給する。同時に、セレクタＳＥＬ２は値ＺＥＲＯ
を選択し、それを加算器１に供給する。

【００１９】和Ｃ＋０はレジスタＦＢ１及びＦＢ２にフ
ィードバックされ、それらのレジスタの両方に保存され
る。この和は、次のＨＦＣＫ＿ＳＹＳパルスが来た時
に、出力するために、出力レジスタＲＥＧ２にも供給さ
れ、係数ＡがセレクタＳＥＬ１によってレジスタＲ１か
ら選択され、ＦＢ１がセレクタＳＥＬ２によって選択さ
れる。レジスタＦＢ１は、ラインｖ＝０に沿ってｈ＝０
からｎまでＣ＋ｈＡの連続的な増分を累積する。そのラ
インの終わりの所でストアＦＢ１はＣ＋ｎＡを含んでい
る。

【００２０】新しいラインの初めを示すパルスＩＰ＿Ｈ
が生起し、セレクタＳＥＬ１によってレジスタＲ２から
増分Ｂが選択され、セレクタＳＥＬ２がレジスタＦＢ２
の内容Ｃを選択する。レジスタＲ２からの係数ＢとＦＢ
２からのＣは加算器１で加算されて新しい和Ｂ＋Ｃを作
り、この和は両レジスタＦＢ１及びＦＢ２にフィードバ
ックされる。従って、両方共、ｈ＝０の位置にあるライ
ンｖ＝１の開始に対するランプ値Ｂ＋Ｃを含む。

【００２１】セレクタＳＥＬ２は、レジスタＦＢ１を選
択する。このレジスタは、今、次のＩＰ＿Ｈパルスが生
起してそのラインの終わりになるまでラインｖ＝１に沿
ってｈ＝０からｎに対するＣ＋Ｂ＋ｈＡを累積する。ｖ
＝１の終わりの所でレジスタＦＢ１はＣ＋Ｂ＋ｎＡを含
んでいる。これらのセレクタは再びレジスタＲ２及びレ
ジスタＦＢ２中の係数Ｂを選択し、ＦＢ１及びＦＢ２の
内容を増分してラインｖ＝２の初めの所でＣ＋２Ｂにす
る。

【００２２】レジスタＦＢ１は、パルスＩＰ＿Ｈが発生
してレジスタＦＢ１及びＦＢ２が再び係数Ｂだけ増分さ
れるまでラインｖ＝２に沿ってＡだけ累積する。この処
理は、当該フレームの終わりで次のフレームの開始を示
す次のパルスＩＰ＿Ｖが生起するまで、ライン毎に繰り
返す。上記全プロセスは各フレームに対して繰り返す。
クロック信号ＨＦＣＫ＿ＳＹＳと同期してピクセル毎に
ランプを形成することができることは評価できるであろ
う。

【００２３】反転したランプ：上記の説明は、ランプの
値Ｒが連続的に増加されている、即ち、係数Ａ又はＢの
各加算に対して増加されるランプを述べている。図５の
信号発生器は、１つのランプ値が反転されたランプを作
るために連続的に減分されるようにすることができる。
これは、否定回路３を使って行われ、ＥＸＯＲ（排他的
論理和）回路及びレジスタＲＥＧ１を含み、これによっ
てセレクタＳＥＬ１による選択の後レジスタＲ１〜Ｒ３
に保持された増分を否定する。この増分は２の補数形式
である。この２の補数は数のビットを反転し１を加える
ことによって行われる。

【００２４】ＥＸＯＲ回路は、否定制御ビットｎｅｇＣ
ｔｒｌに応答して選択された増分のビットを反転し、そ
の否定制御ビットは１を加えるためのキャリア（桁上
げ）ビットとしてレジスタＲＥＧ１に供給される。従っ
て、ランプ６０の１次元に対して図６Ａに示すように、
正のランプ６０は望まれる最高レベルまで上記の仕方で
作成され、その後、図６Ｂに示すように否定された増分
を使って連続的に減分される。ランプ発生器の動作はさ
もなくば変わらない。この否定コントロール・ビットｎ
ｅｇＣｔｒｌはコントローラによって提供される。係数
Ａ及び／又はＢを否定することにより１フレームに亘り
反転ランプを作ることが可能である。

【００２５】ランプ制限：オーバーフロー又はアンダー
フローを防ぐには、加算器１からフィードバックレジス
タＦＢ１及びＦＢ２へのフィードバック路にリミタ４が
設けられる。もう一つのリミタ５は発生器の出力に設け
られる。図７を参照すると、この出力リミタ５は、正の
極限ランプ値を図７ａ、７ｂに示すような正の限界また
は負の限界に制限し、負の極限ランプ値を図７ｃ，７ｄ
に示すような負または正の限界のどちらかに制限する。
このリミタはコントローラによって制御されて所望の制
限特性を選択する。

【００２６】Ａ、Ｂ，及びＣを変える効果：増分Ａは、
ライン方向のランプの傾斜を規定する。増分Ｂは、ライ
ン方向と直角なフレーム方向のランプの傾斜を規定す
る。ＡとＢは、それらが異なってスケール付けされれ
ば、空間におけるランプを回転する効果を持つことがで
きる。Ｃは、ライン及びフレーム方向に直角な方向のラ
ンプをオフセットする。Ｃは、ランプのクリップ面との
交叉をシフトする効果を有する。Ｃを変えることにより
フレームにおけるランプの位置が動かせる。

【００２７】ソリッド発生システムの例：ランプの結合：図８、９を参照すると、ソリッド発生シ
ステムの簡略化されたブロック図が示されている。この
発生システムは、例えば図５〜７を参照して説明したよ
うに複数のランプ発生器８０を含む。図８、９のシステ
ムは、たった２つの発生器（その１つだけを図示）が示
されているがもっと沢山の、例えば８個の、ランプ発生
器がある。ランプは結合器８６で結合される。この結合
器においては、複数のランプはコントロール信号によっ
て規定される仕方で結合される。

【００２８】各ランプ発生器は、図１２〜１４及び図１
８〜２２を参照して説明するように「エッジ変調」８１
されたランプを作る。このランプは、ブロック８２〜８
５で示されたように絶対値化され、否定かされ、オフセ
ットが付加される。図１５、１０、１１を参照すると、
２つの絶対値ランプを結合して「ボックス・ソリッド」
が作られることが示されている。図８を参照して説明さ
れるように結合器８６内で複数のランプが結合される。
クリップ面に相対的なソリッドのレベル及びスケールは
調整器８９によって調整される。ソリッドセレクタ８７
は結合器８６からのソリッド又は外部で発生したソリッ
ドを選択する。

【００２９】図８、９のシステムは図解だけのものであ
る。ランプ発生器、エッジ変調器、ソリッド変調器の技
術は他のソリッド発生器システムにおいても使うことが
でき、それについては下記に説明する。このシステム
は、コントローラ８０２によって制御される。コントロ
ーラ８０２は、コントロール・パネル８０３によって選
択されるワイプ・パターンを規定するアルゴリズムを保
存し実装する。

【００３０】図１５Ａは、−Ｍからゼロを通って＋Ｍに
至るダイナミック・レンジを有する単一ランプを示す。
このランプは２の補数によって表される。知られた方法
で、絶対値関数（８２、図８）がランプを表す全ての数
値を正の数に変換し、図１５Ｂに示すようなランプを作
る。この図１５Ｂのランプは図１５Ｃに示すように否定
形にされ、即ち負の数で表される。絶対値ランプは、そ
のランプに固定値を加算することによりオフセット（８
４、図８）に従わされる。図１５Ｄは図１５Ｃの否定化
された絶対値ランプにオフセットを付けたものを示す。
図１５Ｂのランプは同様な仕方でオフセットされること
ができる。

【００３１】一般に、絶対値化、否定化、オフセットの
どれか１つ以上によってランプを修正できる。図１５Ｅ
は、「ソリッド」の例として、四角ソリッドを示し、図
１５Ｄに示された２つのランプを結合することにより形
成された矩形ピラミッドであり、１つのランプは他に対
して直角である。

【００３２】好ましい結合器の例が図１０に示されてい
る。２つのランプＡとＢは入力０〜３を有するセレクタ
９６に供給される。入力０はランプＡを受信する。入力
１はランプＢを受信する。入力２は第１の結合回路９７
及び割る２回路９８から第１のランプの結合を受信す
る。入力３は、第２結合回路９９からのランプの第２結
合を受信する。セレクタの出力に結合されるべき入力０
〜３の１つは、２ビット選択信号ＳＥＬによって選択さ
れる。セレクタ９６の出力は、他のセレクタ１００を介
して結合器９３の出力に結合される。このセレクタはセ
レクタ９６の出力又はゼロ選択信号に従うゼロを選択す
る。もし、選択信号が０又は１であれば、ランプＡ又は
Ｂが修正されないで出力に通される。結合器９３はそこ
でスイッチ又は信号ルータとして作動する。

【００３３】第１ランプ結合回路は、加算器９７と割る
２回路９８を含む。割る２回路は割る２コントロール信
号を受信する制御入力を持つ。割る２制御信号は割る２
回路９８を選択的に付勢する。従って、セレクタ９６の
入力２は（Ａ＋Ｂ）又は（Ａ＋Ｂ）／２のどちらかを受
信する。

【００３４】第２ランプ結合回路９９は、一例が図１１
に示されたＮＡＭとして知られた非加算的ミキサであ
る。図１１を参照すると、ＮＡＭは第１、第２、及び第
３セレクタ１０１、１０２、１０３及び比較器１０４を
含む。比較器は、ランプＡ及びＢの瞬時値を比較する。
もし、Ａ＞Ｂであれば論理０を出力し、さもなくば論理
１を出力する。第１及び第２セレクタは比較器の出力に
従って入力０又は１を選択する。第３セレクタはＰＯＳ
／ＮＥＧ信号の値に従って第１又は第２セレクタを選択
する。ＮＡＭの全体の真理値表は下記のとおりである。ランプの比較ＰＯＳ／ＮＥＧＮＡＭの出力Ａ＞ＢＰＯＳＡＢ＞ＡＰＯＳＢＡ＞ＢＮＥＧＢＢ＞ＡＮＥＧＡ

【００３５】ＰＯＳ／ＮＥＧのＰＯＳに対して、ＡとＢ
のどちらの出力であってもＮＡＭ出力は時間が何時の瞬
間においても大きい、即ちどのピクセル位置でも大き
い。また、ＰＯＳ／ＮＥＧのＮＥＧに対しては、ＮＡＭ
出力はＡとＢのどちらであっても小さい。全体として、
結合器９３はランプＡとＢ、ランプの加算的結合、ラン
プの非加算的結合の１つを選択する。

【００３６】「ボックス・ソリッド」は良く知られたソ
リッドである。図１５、１０及び１１を参照すると、そ
れは２つのランプを互いに直角にして絶対値化しそれら
を負のＮＡＭ関数を使って結合することによって作るこ
とができる。結果は、図１５Ｅに示すような方形ピラミ
ッドである。正のＮＡＭ関数を使って他のソリッドを作
ることができる。加算関数を使って他のソリッドを作る
ことができる。

【００３７】図１９はエッジ変調信号の一例を示す。こ
の信号は、ライン方向に正弦波を含み、フレームのどの
ライン上でも繰り返す。図２０は正弦波を示し、この正
弦波はフレーム方向を向きライン方向に繰り返す。図２
１はライン方向の正弦波を示すがライン毎に位相がずれ
ており、結果は、ライン方向に角度θで方向付けされた
波面ＷＦを有する１セットの波である。図２２はソリッ
ドを示し、この場合単純なランプであり、図２０に示す
ような１フレームの正弦波と結合されている。図２０は
全ランプを修正してクリップ・レベルＣＰでエッジ変調
を有効にしている。

【００３８】エッジ変調関数は、図１２に示すランプ発
生器によって作られるが、このランプ発生器は図１３の
回路によって変換されるランプを作り所望のエッジ変調
波形を作る。説明を簡単にするために図１２及び図１３
は図１８に示すような正弦変調信号の作成を最初に参照
して説明される。

【００３９】図１２を参照すると、ランプ発生器は、ク
ロック信号ＨＦＣＫ＿ＳＹＳによってピクセル・レイト
で刻時される出力レジスタＲＥＧを備えている。このレ
ジスタＲＥＧの出力は加算器１２１の１入力にフィード
バックされ、該加算器はセレクタＳＥＬ１によって係数
Ｌ及びＭを保存する係数レジスタ１２２及び１２３に結
合された他の入力を有する。この加算器はセレクタＳＥ
Ｌ３を介してレジスタＲＥＧに結合されている。セレク
タを無視すれば、レジスタＲＥＧと加算器１２１は選択
された係数をレジスタＲＥＧの内容に選択的に加算する
累算器を形成する。このレジスタはリセットされず、一
度その最大値、即ち全１を累算すると最小値、即ち全０
に反転される。従って、レジスタＲＥＧは一連の値を繰
り返し出力する。

【００４０】セレクタＳＥＬ３は、レジスタＲＥＧにセ
レクタＳＥＬ２によって選択されたレジスタ１２４の値
Ｎ又はフィードバック・レジスタ１２５の値で予めロー
ドされることを許す。レジスタＲＥＧに保存された値は
セレクタＳＥＬ１によって選択された係数Ｌ又はＭで増
分される。発生器は、下記の式に従ってランプ信号を作
るために下記のように動作する。Ｒ＝Ｌｈ＋Ｍｖ＋Ｎここで、ｈは１ラインに沿ったピクセル位置であり、ｖ
はライン番号である。番号ｈ及びｖは順序；ｈ＝０から
ｎ及びｖ＝０からｍである。

【００４１】ラインｖ＝０上のｈ＝０の点では、セレク
タＳＥＬ２及び３はレジスタ１２４、Ｎを備えたプリロ
ード・レジスタＲＥＧから係数Ｎを選択する。レジスタ
ＲＥＧはＮを出力し加算器１２１及び付勢されたフィー
ドバック・レジスタ１２５にフィードバックして、そこ
に保存する。ピクセルｈ＝１において値ＮはセレクタＳ
ＥＬ１によってレジスタ１２２から選択された値Ｌによ
って増分される。それゆえ、レジスタＲＥＧはＮ＋Ｌを
含み、これが出力され加算器１２１にフィードバックさ
れるが、消勢されたフィードバック・レジスタ１２５に
はフィードバックされない。

【００４２】レジスタＲＥＧ及び加算器は、そこで、Ｎ
＋ｈＬを累算する。一度レジスタＲＥＧが初めて最大値
Ｎ＋ｈＬを含むとそれが運行しゼロからｈＬの累算を繰
り返す。ｈＬの累積は、ラインｖ＝０の終端まで続く。
ｈＬの累算の繰り返し周期はＬの値に依存する。その累
算の開始位相はＮに依存する。

【００４３】ラインｖ＝０の終わりで、セレクタＳＥＬ
２及び３はＮを選択し、再び加算器１２１にフィードバ
ックされたＮを使ってレジスタＲＥＧを選択する。もし
望むならば、セレクタＳＥＬ１は加算器内でＮに加算さ
れレジスタＲＥＧに保存され加算器１２１にフィードバ
ックされ、Ｎ＋Ｍが保存されている今付勢されているフ
ィードバック・レジスタ１２５にも加えられるＭを選択
する。

【００４４】セレクタＳＥＬ１は今Ｌを選択し、ライン
ｖ＝１上でレジスタＲＥＧが初めて最大値に達するまで
Ｎ＋Ｍ＋ｈＬが累算される。レジスタはそこでゼロにな
りｈＬは以前と同様ラインｖ＝１に沿って繰り返し累算
される。ラインｖ＝１の終わりの所でセレクタＳＥＬ２
は今付勢されているフィードバック・レジスタ１２５か
らＮ＋Ｍを選択し、レジスタＲＥＧはセレクタＳＥＬ３
を介してＮ＋Ｍでプリロードされる。Ｎ＋Ｍは出力され
加算器にフィードバックされる。セレクタＳＥＬ１はレ
ジスタ１２３からＭを選択し加算器はレジスタＲＥＧに
保存され、出力され加算器にフィードバックされ、今付
勢されているフィードバックレジスタ１２５にフィード
バックされて保存されるＮ＋２Ｍを作る。その後、先行
ライン上としてＮ＋２Ｍ＋ｈＬが累積される。レジスタ
ＲＥＧのプリロード値を各ラインについてＭだけ増分し
て、後続のラインについてこのプロセスが繰り返され
る。このＭの効果は各ラインにＭに依存する値だけ累積
の位相をシフトすることである。

【００４５】レジスタＲＥＧによって出力されたランプ
値Ｒは、正弦変調を作るために図１３のＲＯＭ１３０内
のルックアップ・テーブルをアドレスするために使われ
る。本実施形態において全正弦サイクルを保存するため
にＲＯＭが配列できるが、保存されるデータを最小にす
るために正弦波の１／４しか保存しない。本例において
は、値Ｒは１１ビットからなる２の補数である。下９ビ
ットはＲＯＭの番地指定に使われる。最上２ビットはど
の象限が作られるべきかを指示するために使われる。

【００４６】図１８を参照すると、正弦関数は４つの象
限がａ〜ｄに示されている。もし、最上位ＭＳＢの００
がａ（最初の象限）を選んだと仮定すると次の象限であ
るｂ（０１）はインバータ１３３で９ビットアドレスを
反転することによって作られる。（象限）ｃ（１０）は
否定回路１３４で正弦関数データを否定することによっ
て作られ、（象限）ｄ（１１）はアドレスを反転し正弦
関数データを否定することによって作られる。

【００４７】再び図１３を参照すると、１１ビット・ラ
ンプ信号Ｒの最上位２ビットが論理回路１３２に供給さ
れてどの象限を作るかを示す。論理回路１３２は反転
（否定）付勢信号Ｓ、１ビットアドレス反転付勢信号
Ｉ、指示された象限に従ってセレクタ１３６を制御する
２ビットスイッチ制御信号を作る。ランプ信号Ｒの下位
９ビットはアドレス・インバータ１３３を介してＲＯＭ
１３０に供給される。このインバータ１３３は論理回路
１３２からの反転付勢信号Ｉに従ってアドレスを反転す
るかしないかのどちらかの動作をする。

【００４８】インバータからのアドレスはＲＯＭ１３０
の番地指定を行い、望みの象限を作る。ＲＯＭ出力デー
タは否定回路１３４に供給され、そこで論理回路１３２
からの符号否定付勢信号に従って符号を否定するか又は
しない。否定回路１３４にはゲイン（利得）調整回路１
３５が続き、変調の振幅を制御する。この変調は例えば
図８の加算器８１中のランプ発生器８０によって作られ
るソリッドに加算される。

【００４９】図１９を参照すると、サイン（正弦）変調
の一例が示されている。この例は、Ｎ＝０、Ｍ＝０の時
作られる。変調周波数はＬに依存する。このサインは、
Ｎによって与えられるように各ラインの初めに対して相
対的な、又はＭによって与えられるような各先行ライン
に相対的な任意の位相シフトをもって各ライン上を繰り
返す。図２０は、Ｎ＝０，Ｌ＝０に対する例である。こ
のサイン変調はフレーム方向である。図２１はＮ＝０で
ＬとＭはゼロでない値である例である。サイン変調は、
ＬとＭに依存する角度で指示される。Ｍはライン毎の累
積位相シフトを作る。

【００５０】図２０の変調がソリッド（本例では単純な
ランプ）に与えられた時、結果は図２２に示すようにな
る。クリップ・レベルは、クリップ・レベル面上への変
調の投影であるラインＣＬに沿って変調されたランプと
交叉する。この変調は、単一エッジに適用する。もし、
１ソリッドの幾つかのエッジが変調されるべきであれ
ば、そのソリッドを形成している各ランプは、複数のラ
ンプが結合される前に別々にエッジ変調されることを要
する。

【００５１】図１３及び１４を参照すると、サイン関数
以外のエッジ変調パターンが作られても良い。図１４ｅ
〜ｈに示すとおり、さもなくば修正されていないランプ
信号Ｒに単に反転及び／又は否定を適用することにより
三角変調を作ることができる。図１４ｉ〜ｌに示すよう
に、ランプ信号の最上位２ビットを選択的に否定及び／
又は反転することによって矩形波を作ることができる。

【００５２】図１３を参照すると、論理回路１３２の制
御の下でこれら他の変調パターンが作られている。論理
回路１３２は、象限選択を復号して図１４に示すように
１０進０〜１５を表す数ａ４ビットを作り、否定、反転
及びパターン型の結合を選ぶ。パターン選択信号は、セ
レクタ１３６に適用されてサインＲＯＭ１３０、入力１
３７でランプ自体、またはランプ信号の最上位２ビット
から論理１３８によって作られた矩形波パターンを選択
する。

【００５３】図１３のエッジ変調器は、疑似乱数を受信
するための入力１３９も持つ。その入力１３９を選択す
るためにセレクタは制御可能である。この効果はランダ
ム「ノイズ」によって変調されたエッジである。論理回
路１３２は、４×４ビット一覧表として動作する１６ビ
ットレジスタを含んでもよい。種々のエッジ変調パター
ンを定義するために、レジスタは１６ビット入力によっ
てプログラムすることができる。

【００５４】ソリッド変調図１６は、簡略形式で、ソリッド変調の一例を示してい
る。この例において、ボックス・ソリッド１６１（上述
の絶対値ランプを結合して作った）は、２つのシンソイ
ド波形１６２、１６３を互いに直角に加算的合計で結合
されている。クリップ面において、結果はほぼ１６４に
示すとおりである。

【００５５】ソリッド変調はエッジ変調とは異なり、複
数のランプが結合された後で起こり、そして／及び２つ
の変調波形の結合を使う。このように、ソリッド変調は
変調波形を使って（１エッジだけとは対照的に）全ソリ
ッドを変調しており、その変調波形はそれ自体２つの異
なった波形の結合であることが最も好ましい。

【００５６】図１７の例において、ソリッド変調は、図
１３及び１４を参照して説明したように発生器１７０と
１７１によって発生された２つの波形を結合することに
よって発生される。これらの波形は図１０及び１１を参
照して説明したとおり結合器１７２によって結合され
る。結合される２つの波形は、図１３の発生器によって
作ることのできるどんな２つのタイプでもよい。例え
ば、正弦波を矩形波と結合してもよい。それらのタイプ
は係数Ｌ，Ｍ及びＮの値に従って付加的に可変である。
それに加えて、結合器１７２は加算的又は非加算的結合
を提供する。従って、非常に大きな数の異なった変調が
作られ得る。

【００５７】図１７は、たった２つの波形を結合する
が、２つより多くが結合できる。ソリッド変調器はエッ
ジ変調器に対して加算的であってもよいしエッジ変調器
の代わりに設けられてもよい。ソリッド変調器は、エッ
ジ変調を持たないソリッドに適用することもできるし、
エッジ変調を持つソリッドに適用することもできる。

【００５８】

【発明の効果】本発明の信号発生器は、複数のランプ信
号を変調し結合することにより、簡単な構成で３次元表
面を表す電気信号を発生することができる。

【図面の簡単な説明】

【図１】ワイプを説明する線図である。

【図２】キーイング信号と共にソリッドを図示する線図
である。

【図３】公知のワイプ発生器のブロック図である。

【図４】クリップ・レベルと共にソリッドを図解する線
図である。

【図５】ランプ発生器を示すブロック図である。

【図６】ランプ係数を負にすることを示す線図である。

【図７】ランプ信号の値を制限することを示す波形図で
ある。

【図８】ソリッド発生システムのブロック図である。

【図９】ソリッド発生システムのブロック図である。

【図１０】ランプ結合器のブロック図である。

【図１１】図１０の結合器の非加算的ミキサのブロック
図である。

【図１２】エッジ変調器に使われる他のランプ発生器の
ブロック図である。

【図１３】エッジ変調器のブロック図である。

【図１４】エッジ変調パターンを示す線図である。

【図１５】Ａ〜Ｅは、絶対値化、負極性化、リフト及び
結合動作を示す線図である。

【図１６】ソリッド変調の例を示す線図である。

【図１７】ソリッド変調波形を作る回路のブロック図で
ある。

【図１８】エッジ変調器の動作波形図である。

【図１９】エッジ変調器の動作波形図である。

【図２０】エッジ変調器の動作波形図である。

【図２１】エッジ変調器の動作波形図である。

【図２２】エッジ変調器の動作波形図である。

【符号の説明】

１７０、１７１・・・波形発生器、１７２・・・結合器

Claims

【特許請求の範囲】

【請求項１】複数のランプ信号の結合を含むソリッド
を表す信号を作る手段と、ソリッドを表す上記信号を変調する変調手段とを備えた
信号発生器。
【請求項２】ランプ信号を作る手段と、該ランプ信号
をエッジ変調する手段と、少なくともエッジ変調された
ランプ信号を含むソリッドを表す信号を作る手段と、ソ
リッドを表す上記信号を変調するための変調手段とを備
えた信号発生器。
【請求項３】ソリッドを表す信号を作る手段と、第１
及び第２変調波形を作る手段と、上記波形を結合して変
調信号を作る手段と、ソリッドを表す上記信号と変調信
号を結合する手段とを備えた信号発生器。
【請求項４】請求項３に記載の信号発生器において、
変調波形を作る各手段が、１セットのビデオ・ラインｖ
（ｖ＝０〜ｍ）の各ライン上の１セットのピクセルｈ
（ｈ＝０〜ｎ）の各ピクセルに対するランプ信号を作る
手段を含み、該信号は、ライン方向で複数のラインの各
ライン上で、１セットの繰り返しランプＲ＝Ｌｈ’（但
し、ｈ’はピクセルｈのサブピクセル）を含み、複数の
セットの繰り返しランプの位相がライン毎にＮ＋Ｍｖ
（但し、Ｌ，Ｍ及びＮは符号付き係数）だけオフセット
され、ランプ信号を他の形（但し１ランプ信号の係数
Ｌ，Ｍ及びＮは他の係数とは相違する）に変形する手段
を備えた信号発生器。
【請求項５】請求項３に記載の信号発生器であって、
変調波形を作る各手段が、１セットのビデオ・ラインｖ
（ｖ＝０〜ｍ）の各ライン上の１セットのピクセルｈ
（ｈ＝０〜ｎ）の各ピクセルに対するランプ信号を作る
手段を含む信号発生手段において、該信号が、ライン方
向に直角の方向の、１セットの繰り返しランプＲ＝Ｍ
ｖ’（但しｖ’はラインｖのサブセット）、及び複数の
ランプのセットの位相が初期ライン上でピクセル毎にＮ
＋Ｌｈ（但し、Ｌ，Ｍ及びＮが符号付き係数）だけオフ
セットされるオフセットを含み、ランプ信号を他の形
（但し１ランプ信号の係数Ｌ，Ｍ及びＮは他の係数とは
相違する）に変形する手段を備えた信号発生器。
【請求項６】請求項３に記載の信号発生器において、
変調波形を作る各手段が１セットのビデオ・ラインｖ
（ｖ＝０〜ｍ）の各々上の１セットのピクセルｈ（ｈ＝
０〜ｎ）の各ピクセルに対するランプ信号を作る手段を
含む信号発生手段であって、符号付き係数Ｌ，Ｍ，及びＮ、及びフィードバック値を
保存する手段と、第１及び第２入力及び出力を有する累算器と、加算器の出力に結合された１入力、該加算器の第２入力
及び帰還値を供給するための保存手段に結合された出力
を有するレジスタと、Ｎ中の選択された１つと帰還値をレジスタにロードしＬ
及びＭの選択された１つを加算器の第１入力に結合する
ための選択手段と、レジスタをＮ＋Ｌｈ又はＮ＋Ｍｖのどちらかで初期ロー
ドし帰還値として保存し、レジスタにロードされた値を
連続して増分するための加算器の第１入力にＭ又はＬの
どちらか一方を結合するためのコントロール手段と、ランプ信号を他の形に変形し１ランプ信号の係数Ｌ，Ｍ
及びＮを他のＬ，Ｍ，Ｎと相違するように変える手段と
を含む信号発生器。
【請求項７】請求項６に記載の信号発生器において、
保存される値が連続的に増分され、もってランプの繰り
返しセットが作られるように、レジスタは、そこに保存
される値の範囲を通して連続的に循環するように配列さ
れた信号発生器。
【請求項８】請求項４、５、６又は７に記載の信号発
生器において、変換手段が前記ランプ信号から矩形波を
導出するための手段を含む信号発生器。
【請求項９】請求項４、５、６又は８に記載の信号発
生器において、変換手段が、上記ランプ信号から三角波
を導出する手段を含む信号発生器。
【請求項１０】請求項４、５、６、７、８又は９に記
載の信号発生器において、変換手段が、上記ランプ信号
から正弦波を導出する手段を含む信号発生器。
【請求項１１】請求項４〜１０の何れか１つに記載の
信号発生器において、変換手段がランプ信号を複数の形
の中の任意の選択可能な１つに変換するように配列さ
れ、変調手段に与えられる変換された信号の１つを選択
する手段を含む信号発生器。
【請求項１２】請求項４〜１１の何れか１つに記載の
信号発生器において、変換手段が、ルックアップ・テー
ブルを含む、ランプ信号によって番地指定できる手段を
含み、該ルックアップ・テーブルが上記他の形の信号を
表すデータを含む信号発生器。
【請求項１３】請求項４〜１２の何れか１つに記載の
信号発生器において、Ｌ，Ｍ，Ｎの値を選択する手段を
含む信号発生器。
【請求項１４】上記何れか１つの請求項に記載の信号
発生器において、ソリッドを表す信号を作る手段が、夫
々のランプを作るための複数のランプ発生器、及び上記
ソリッドを形成するためにランプを結合する手段を含む
ソリッド信号発生器。
【請求項１５】請求項１４に記載のソリッド信号発生
器において、各ランプ信号発生器が予め定められたセッ
トのビデオ・ラインｖｒ（ｖｒ＝０〜ｍ）の各ラインの
ピクセルｈｒ（ｈｒ＝０〜ｎ）の予め定められたセット
の各ピクセルに対するビデオ・ランプ信号Ｒｒを作り、
Ｒｒ＝Ａｈｒ＋Ｂｖｒ＋Ｃ、但しＡ，Ｂ，Ｃは符号付き
係数、の関係が成立するソリッド信号発生器。
【請求項１６】請求項１５に記載のソリッド信号発生
器において、各ランプ信号発生器が、係数Ａ，Ｂ，Ｃ及び第１と第２の累積値を保存する手段
と、第１累積値をＡだけ、第２累積値をＢだけ増分する加算
手段と、上記複数のラインｖｒの各々に対して、第２累積値が加
算手段によってＢだけ増分されてＣ＋Ｂｖｒを形成し、
それが第１及び第２累積値として保存され、上記複数の
ラインの各々上の上記１セットのピクセルの各ピクセル
に対して、第１累積値が加算手段によって増分されて、
Ｃ＋Ｂｖｒ＋Ａｈｒを形成し、第１累積値として保存さ
れＲｒとして出力されるコントロール手段を備えたソリ
ッド信号発生器。
【請求項１７】請求項１６に記載のソリッド信号発生
器において、各ランプ発生器の保存手段がＡ，Ｂ，Ｃの
対応するものを保存する複数の係数レジスタと、第１及
び第２累積値を保存するフィードバック・レジスタと、
複数のレジスタを加算手段に選択的に結合し、フィード
バック・レジスタの少なくとも１つにおいて加算手段の
出力を保存する手段とを備えたソリッド信号発生器。
【請求項１８】請求項１７に記載のソリッド信号発生
器において、各ランプ発生器のコントロール手段が複数
のレジスタを加算手段に選択的に結合する選択手段を含
み、該加算手段の出力がフィードバック・レジスタに結
合され、コントロール手段が複数のレジスタを選択的に
付勢して累積値を保存するようにさせるソリッド信号発
生器。
【請求項１９】請求項１５、１６、１７、又は１８に
記載のソリッド信号発生器において、複数の係数が符号
付きの数であり、加算手段に与える前に係数の符号を選
択的に反転する手段を含むソリッド信号発生器。
【請求項２０】請求項１５〜１９の何れか１つに記載
のソリッド信号発生器において、ランプ信号Ｒｒの値を
選択的に制限する手段を備えたソリッド信号発生器。
【請求項２１】請求項１５〜２０の何れか１つに記載
のソリッド信号発生器において、係数Ａ，Ｂ，Ｃの値を
選択する手段を備えたソリッド信号発生器。