JP2000308340A

JP2000308340A - ヒューズレスｄｃ／ｄｃコンバータ

Info

Publication number: JP2000308340A
Application number: JP2000018122A
Authority: JP
Inventors: Akira Baba; 晃馬場
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1999-02-19
Filing date: 2000-01-27
Publication date: 2000-11-02
Also published as: DE10007871A1; US6400545B1

Abstract

(57)【要約】（修正有）【課題】短絡事故等によって大電流が流れたときの回
路保護が働いても再駆動のためのメンテナンスを必要と
せず、レアショートの検出が容易に行えるようにする。【解決手段】並列に接続されるＦＥＴの内の少なくと
も１つのＦＥＴを，ＤＣ電源と負荷Ｌとの間に直列に第
１の過熱自己遮断型半導体スイッチＱＡを接続する負荷
回路と、第１の過熱自己遮断型半導体スイッチＱＡに並
列に接続される第２の過熱自己遮断型半導体スイッチＱ
Ｂのソース側に、一定の負荷電流が流れたときの第１の
過熱自己遮断型半導体スイッチＱＡのドレン・ソース間
電圧と同じドレン・ソース間電圧を発生させるリファレ
ンス抵抗Ｒｒ１を接続してなるリファレンス回路とを設
け、比較結果に基づいて第１の過熱自己遮断型半導体ス
イッチに所定電流以上の電流が流れたと判定したときに
第１の過熱自己遮断型半導体スイッチＱＡを遮断して負
荷Ｌへの電源供給を停止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＣ／ＤＣコンバ
ータに係り、特に過電流が流れた際に回路を保護するヒ
ューズを用いずに過電流対策が可能なヒューズレスＤＣ
／ＤＣコンバータに関する。

【０００２】

【従来の技術】自動車に搭載されるＤＣ電源電圧は、一
般に１２Ｖのものが用いられている。しかしながら、自
動車で用いられる負荷は、ＤＣ１２Ｖで使用されるもの
に限られるものではなく、例えば、ヨーロッパなどで
は、ＤＣ４２Ｖで使用する負荷が搭載されている。した
がって、このようなＤＣ４２Ｖで使用する負荷に対して
供給する電源は、一般には、電源電圧ＤＣ４２Ｖを使用
するＤＣ１２Ｖに降圧して使用するようになっている。
この電源電圧ＤＣ４２ＶをＤＣ１２Ｖに降圧する場合
は、ＤＣ４２Ｖを直流のまま降圧することはできないの
で、直流を一旦交流に変換して交流の状態で所定の電圧
に降圧し、この降圧した交流電圧を直流電圧に変換して
所定の直流電圧に降圧するＤＣ／ＤＣコンバータが用い
られる。

【０００３】従来のＤＣ／ＤＣコンバータは、図６に示
す如き構成を有している。すなわち、直流電源（バッテ
リー）ＶＢには、ヒューズ１０を介してパワーＭＯＳＦ
ＥＴ１１、ＭＯＳＦＥＴ１３のドレンが接続されてお
り、このパワーＭＯＳＦＥＴ１１のソースには、パワー
ＭＯＳＦＥＴ１２のドレンが接続されている。このパワ
ーＭＯＳＦＥＴ１２のソースには、抵抗Ｒ１０の一端が
接続されており、この抵抗Ｒ１０の他端は接地されてい
る。そして、ＭＯＳＦＥＴ１３のソースには、ＭＯＳＦ
ＥＴ１４のドレンが接続されており、このＭＯＳＦＥＴ
１４のソースには、抵抗Ｒ１１の一端が接続されてい
る。この抵抗Ｒ１１の他端は接地されている。このパワ
ーＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１３がハイサイド側
になる。

【０００４】また、パワーＭＯＳＦＥＴ１１、ＭＯＳＦ
ＥＴ１２、パワーＭＯＳＦＥＴ１３、ＭＯＳＦＥＴ１４
の四端子の中点、すなわち、パワーＭＯＳＦＥＴ１１と
パワーＭＯＳＦＥＴ１２の接続点Ｇと、ＭＯＳＦＥＴ１
３とＭＯＳＦＥＴ１４の接続点Ｈの間には、一次側コイ
ル２１が接続されている。この一次側コイル２１に対向
して二次側コイル２２が設けられている。この一次側コ
イル２１と二次側コイル２２のコイル比が降圧する電圧
に合わせて決定されている。したがって、一次側コイル
２１に電流が流れると二次側コイル２２にはコイル比で
決まる降圧された電圧が誘起されることになる。

【０００５】このパワーＭＯＳＦＥＴ１１のゲートに
は、ドライバー回路１５が接続されており、このドライ
バー回路１５からのゲート信号によってパワーＭＯＳＦ
ＥＴ１１がオン・オフするように駆動制御されている。
このドライバー回路１５には、チャージポンプ回路１６
が接続されている。このチャージポンプ回路１６は、例
えば、コデンサを複数段重ね合わせて構成される倍圧コ
ンデンサによって構成され、バッテリーから供給される
電源電圧１２Ｖを基に電源電圧１２Ｖよりも高い電圧
（例えば、２２Ｖ）に昇圧してドライバー回路１５に供
給するものである。また、ＭＯＳＦＥＴ１３のゲートに
は、ドライバー回路１７が接続されており、このドライ
バー回路１７からのゲート信号によってＭＯＳＦＥＴ１
３がオン・オフするように駆動制御されている。このド
ライバー回路１７には、チャージポンプ回路１８が接続
されている。このチャージポンプ回路１８は、チャージ
ポンプ回路１６と同様に構成されており、同様の機能を
有している。

【０００６】さらに、パワーＭＯＳＦＥＴ１２のゲート
には、ドライバー回路１９が接続されており、このドラ
イバー回路１９からのゲート信号によってパワーＭＯＳ
ＦＥＴ１２がオン・オフするように駆動制御されてい
る。また、ＭＯＳＦＥＴ１４のゲートには、ドライバー
回路２０が接続されており、このドライバー回路２０か
らのゲート信号によってＭＯＳＦＥＴ１４がオン・オフ
するように駆動制御されている。このように構成される
ＤＣ／ＤＣコンバータは、パワーＭＯＳＦＥＴ１１とＭ
ＯＳＦＥＴ１２とＭＯＳＦＥＴ１３とパワーＭＯＳＦＥ
Ｔ１４がオフの状態から、まず、ドライバー回路１５と
ドライバー回路２０からのゲート信号によって、パワー
ＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１４を同時にオンする
と、直流電流がバッテリーＶＢからパワーＭＯＳＦＥＴ
１１のドレン・ソースを通り、一次側コイル２１を矢印
Ｃに示す方向に流れ、ＭＯＳＦＥＴ１４のドレン・ソー
スを通って抵抗Ｒ１１を介してアースに流れる。このパ
ワーＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１４のオンによっ
て交流の半波（例えば、＋側）が形成される。すなわ
ち、このとき二次側コイル２２には、コイル比で決まる
昇圧された電圧の直流電流（一方の半波側、例えば、＋
側）が誘起される。パワーＭＯＳＦＥＴ１１とＭＯＳＦ
ＥＴ１４を所定時間オンした後、ドライバー回路１５と
ドライバー回路２０によってパワーＭＯＳＦＥＴ１１と
ＭＯＳＦＥＴ１４をオフし、これと同時に、ドライバー
回路１９とドライバー回路１７からのゲート信号によっ
て、ＭＯＳＦＥＴ１２とパワーＭＯＳＦＥＴ１３を同時
にオンする。このＭＯＳＦＥＴ１２とパワーＭＯＳＦＥ
Ｔ１３をオンすると、直流電流がバッテリーＶＢからＭ
ＯＳＦＥＴ１３のドレン・ソースを通り、一次側コイル
２１を矢印Ｄに示す方向（パワーＭＯＳＦＥＴ１１とＭ
ＯＳＦＥＴ１４がオンしたときに流れる方向とは逆の方
向）に流れ、パワーＭＯＳＦＥＴ１２のドレン・ソース
を通って抵抗Ｒ１０を介してアースに流れる。このＭＯ
ＳＦＥＴ１２とパワーＭＯＳＦＥＴ１３のオンによっ
て、パワーＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１４のオン
のときに流れる方向とは逆の方向に流れる直流電流によ
って二次側コイル２２には、コイル比で決まる降圧され
た電圧の直流電流（他方の半波側、例えば、−側）が誘
起される。このとき二次側コイル２２には、コイル比で
決まる降圧された電圧の逆向きの直流電流（他方の半波
電流）が誘起される。この２つの誘起電流の連続によっ
て直流が交流に変換される。

【０００７】このＭＯＳＦＥＴ１２とパワーＭＯＳＦＥ
Ｔ１３を所定時間オンした後、再びパワーＭＯＳＦＥＴ
１１とＭＯＳＦＥＴ１４を所定時間オンするというよう
に、パワーＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１４のオン
・オフと、ＭＯＳＦＥＴ１２とパワーＭＯＳＦＥＴ１３
のオン・オフとを交互に行うことにより二次側コイル２
２から降圧した交流電流を取り出すことができる。この
ようにして二次側コイル２２に誘起した交流電流から半
波整流回路２３によって半波整流（＋側半波）して、平
滑回路２４によって平滑して所定の降圧した直流電圧を
取り出す。

【０００８】抵抗Ｒ１０は、電流センシング用の抵抗
で、この抵抗Ｒ１０の両端の電位差を監視して二次側回
路で短絡事故等が生じるなどの異常を検知したときは、
ドライバー回路１９を駆動してパワーＭＯＳＦＥＴ１２
を遮断するように動作する。また、抵抗Ｒ１１も電流セ
ンシング用の抵抗で、この抵抗Ｒ１１の両端の電位差を
監視して二次側回路で短絡事故等が生じるなどの異常を
検知したときは、ドライバー回路２０を駆動してＭＯＳ
ＦＥＴ１４を遮断するように動作する。

【０００９】そして、例えば、一次側回路で短絡事故等
によって大電流が流れた場合には、大電流が流れた際に
ヒューズ１０が加熱され、所定量以上の電流が回路に流
れると、ヒューズ１０が溶断し、回路への電源供給を停
止し、回路を保護するようになっている。

【００１０】

【発明が解決しようとする課題】このように従来のＤＣ
／ＤＣコンバータにあっては、回路に短絡事故等によっ
て大電流が流れた際には、ヒューズが溶断して回路に電
源が供給されるのを停止するようになっている。このた
め、何等かの原因で回路に大電流が流れ、一旦、ヒュー
ズが溶断されると、ヒューズを交換しなければ回路に電
源が供給されることがなく、そのためのメンテナンスが
必要であるという問題がある。

【００１１】また、従来のＤＣ／ＤＣコンバータにあっ
ては、回路保護用にヒューズが使用されており、このヒ
ューズは、回路に流れる電流によって決まり、ヒューズ
の容量に応じたハーネスの線径にしなければならずワイ
ヤーハーネスの軽量化が図れないという問題がある。

【００１２】さらに、従来のＤＣ／ＤＣコンバータにあ
っては、回路保護用にヒューズが使用されており、この
ヒューズは、回路に大電流が流れると溶断されるように
なっており、レアショートのようにデッドショートを起
こした訳ではなく、回路に供給する電源を遮断する必要
がないにも拘らず一時的に大電流が流れただけでヒュー
ズが溶断されてしまい、レアショートの検出ができない
という問題がある。

【００１３】またさらに、従来のＤＣ／ＤＣコンバータ
にあっては、回路保護のためにヒューズが溶断するのを
利用しているため、ＤＣ／ＤＣコンバータを構成する回
路の配線にデッドショートしたときに流れる電流量に絶
えられる線径のワイヤーハーネスを使用する必要があ
り、ワイヤーハーネスの軽量化が図れないという問題が
ある。

【００１４】本発明の目的は、短絡事故等によって大電
流が流れたときの回路保護が働いても再駆動のためのメ
ンテナンスを必要とせず、ワイヤーハーネスの線径を小
さくしてワイヤーハーネスの軽量化を図ることができ、
レアショートの検出が容易に行えるようにしようという
ものである。

【００１５】

【課題を解決するための手段】請求項１に記載のヒュー
ズレスＤＣ／ＤＣコンバータは、複数のＦＥＴを並列に
接続し、ハイサイド側のＦＥＴを交互にオン・オフ、ロ
ーサイド側のＦＥＴを交互にオフ・オンさせることによ
りオン・オフを繰り返してＤＣから中点でＡＣを作り出
し所定の電圧に昇圧又は降圧した後、再度ＤＣに変換し
て電源電圧より昇圧又は降圧したＤＣ電源を得るＤＣ／
ＤＣコンバータにおいて，前記並列に接続されるＦＥＴ
の内の少なくとも１つのＦＥＴを，ＤＣ電源と負荷との
間に直列に第１の過熱自己遮断型半導体スイッチを接続
する負荷回路と、前記第１の過熱自己遮断型半導体スイ
ッチに並列に接続される第２の過熱自己遮断型半導体ス
イッチのソース側に、前記第１の過熱自己遮断型半導体
スイッチに一定の負荷電流が流れたときの第１の過熱自
己遮断型半導体スイッチのドレン・ソース間電圧と同じ
ドレン・ソース間電圧を発生させる値の一端が接地され
たリファレンス抵抗を接続してなるリファレンス回路と
を設けると共に、前記第１の過熱自己遮断型半導体スイ
ッチのソース電圧と前記第２の過熱自己遮断型半導体ス
イッチのソースのリファレンス電圧とを比較する比較回
路を設け，前記比較回路の比較結果に基づいて前記第１
の過熱自己遮断型半導体スイッチに所定電流以上の電流
が流れたと判定したときに前記第１の過熱自己遮断型半
導体スイッチをオフし、一定条件の基に前記第１の過熱
自己遮断型半導体スイッチを所定オンデューティでオン
・オフ制御し、前記第１の過熱自己遮断型半導体スイッ
チのオン・オフが所定時間続いたときに負荷回路に短絡
等の異常が生じていると判定し、前記第１の過熱自己遮
断型半導体スイッチを遮断して負荷への電源供給を停止
する電源供給制御装置によって構成したものである。こ
のように構成することにより、請求項１に記載の発明に
よると、短絡事故等によって大電流が流れたときの回路
保護にヒューズを用いないで大電流が流れたときの回路
保護を図ることができ、短絡事故等によって大電流が流
れたときの回路保護が働いても再駆動のためのメンテナ
ンスを必要とせず、ワイヤーハーネスの線径を小さくし
てワイヤーハーネスの軽量化を図ることができる。

【００１６】請求項２に記載のヒューズレスＤＣ／ＤＣ
コンバータは、第１の過熱自己遮断型半導体スイッチを
所定オンデューティでオン・オフ制御する一定条件は、
第１の過熱自己遮断型半導体スイッチのドレン・ソース
間電圧が電源電圧の６０〜８０％に設定される閾値電圧
より小さくなり、かつ第１の過熱自己遮断型半導体スイ
ッチのソース電圧が第２の過熱自己遮断型半導体スイッ
チのソース電圧より大きくなったときにオンしている第
１の過熱自己遮断型半導体スイッチをオフし、第１の過
熱自己遮断型半導体スイッチのドレン・ソース間電圧が
電源電圧の６０〜８０％に設定される閾値電圧より大き
くなったときにオフしている第１の過熱自己遮断型半導
体スイッチをオンするようにしたものである。このよう
に構成することにより、請求項２に記載の発明による
と、短絡事故等によって大電流が流れたときの回路保護
にヒューズを用いないで大電流が流れたときの回路保護
を図ることができ、短絡事故等によって大電流が流れた
ときの回路保護が働いても再駆動のためのメンテナンス
を必要とせず、ワイヤーハーネスの線径を小さくしてワ
イヤーハーネスの軽量化を図ることができ、さらに、完
全な短絡（デッドショート）でなく、不完全な短絡（レ
アショート）の検出を容易に行うことができる。

【００１７】請求項３に記載のヒューズレスＤＣ／ＤＣ
コンバータは、電源供給制御装置に、負荷回路の短絡等
の異常に基づく過電流検出による比較回路の出力に基づ
いて第１の過熱自己遮断型半導体スイッチをオフした後
は、第１の過熱自己遮断型半導体スイッチの内部抵抗に
よってドレン・ソース間の電圧差が大きくなり第１の過
熱自己遮断型半導体スイッチのドレン・ソース間の電圧
差が所定電圧差になったときに電源電圧を分圧した電圧
を比較回路に印加して第１の過熱自己遮断型半導体スイ
ッチを強制的にオンさせる強制駆動回路を付加して構成
したものである。このように構成することにより、請求
項３に記載の発明によると、短絡事故等によって大電流
が流れたときの回路保護にヒューズを用いないで大電流
が流れたときの回路保護を図ることができ、短絡事故等
によって大電流が流れたときの回路保護が働いても再駆
動のためのメンテナンスを必要とせず、ワイヤーハーネ
スの線径を小さくしてワイヤーハーネスの軽量化を図る
ことができ、大電流が流れたのが完全な短絡（デッドシ
ョート）によるものなのか、単なるそのときだけ何等か
の原因で起きたものなのかを確認することができる。

【００１８】

【発明の実施の形態】以下、本発明に係る実施の形態に
ついて説明する。図１には、本発明に係るヒューズレス
ＤＣ／ＤＣコンバータの一実施の形態が示されている。

【００１９】図において、直流電源（バッテリー）ＶＢ
には、電源供給制御装置１の入力端子Ｍが接続されてお
り、この電源供給制御装置１の出力端子Ｎには、パワー
ＭＯＳＦＥＴ１２のドレンが接続されており、ソースは
接地されている。そして、直流電源ＶＢにドレンが接続
される。ＭＯＳＦＥＴ１３のソースには、ＭＯＳＦＥＴ
１４のドレンが接続されており、ソースは接地されてい
る。この電源供給制御装置１とＭＯＳＦＥＴ１３がハイ
サイド側になる。

【００２０】また、電源供給制御装置１、ＭＯＳＦＥＴ
１２、パワーＭＯＳＦＥＴ１３、ＭＯＳＦＥＴ１４の四
端子の中点、すなわち、電源供給制御装置１とパワーＭ
ＯＳＦＥＴ１２の接続点Ｇと、ＭＯＳＦＥＴ１３とＭＯ
ＳＦＥＴ１４の接続点Ｈの間には、一次側コイル２１が
接続されている。この一次側コイル２１に対向して二次
側コイル２２が設けられている。この一次側コイル２１
と二次側コイル２２のコイル比が降圧する電圧に合わせ
て決定されている。したがって、一次側コイル２１に電
流が流れると二次側コイル２２にはコイル比で決まる降
圧された電圧が誘起される。

【００２１】このＭＯＳＦＥＴ１３のゲートには、ドラ
イバー回路１７が接続されており、このドライバー回路
１７からのゲート信号によってＭＯＳＦＥＴ１３がオン
・オフするように駆動制御されている。このドライバー
回路１７には、チャージポンプ回路１８が接続されてい
る。このチャージポンプ回路１８は、例えば、コデンサ
を複数段重ね合わせて構成される倍圧コンデンサによっ
て構成され、バッテリーから供給される電源電圧１２Ｖ
を基に電源電圧１２Ｖよりも高い電圧（例えば、２２
Ｖ）に昇圧してドライバー回路１７に供給するものであ
る。また、ドライバー回路１７には、エミッチ接地のＮ
ＰＮトランジスタＴｒ２が接続されている。このＮＰＮ
トランジスタＴｒ２のベースには、ラッチ回路（例え
ば、Ｄ型フリップフロップで構成）２５が接続されてお
り、このラッチ回路２５は、電源供給制御装置１が過電
流を検出したときに出力される過電流検出信号が入力す
るようになっており、過電流検出信号が入力されると、
リセットされるまで過電流検出状態を維持するものであ
る。このラッチ回路２５は、電源供給制御装置１の過電
流の検出によってＮＰＮトランジスタＴｒ２をオンし、
ドライバー回路１７の動作をオフするものである。した
がって、電源供給制御装置１が過電流を検出すると、Ｍ
ＯＳＦＥＴ１３を遮断し、半波側を完全に回路遮断す
る。

【００２２】さらに、パワーＭＯＳＦＥＴ１２のゲート
には、ドライバー回路１９が接続されており、このドラ
イバー回路１９からのゲート信号によってパワーＭＯＳ
ＦＥＴ１２がオン・オフするように駆動制御されてい
る。また、ＭＯＳＦＥＴ１４のゲートには、ドライバー
回路２０が接続されており、このドライバー回路２０か
らのゲート信号によってＭＯＳＦＥＴ１４がオン・オフ
するように駆動制御されている。

【００２３】また、電源供給制御装置１は、図２に示す
如き構成を有している。

【００２４】図において、電源供給制御装置１は、負荷
に供給する電流を制御するもので、１個の半導体チップ
として構成されている。この電源供給制御装置１におい
て○で示されているのは外部の素子を接続するための接
続端子である。すなわち、電源供給制御装置１の入力側
端子ＡにはバッテリＶＢが接続され、出力側端子Ｂには
負荷Ｌで示される図１に示される一次側コイル２１が接
続されている。一方、スイッチング端子Ｃには、一端が
接地され他端が抵抗Ｒ４を介してバッテリＶＢに接続さ
れるスイッチＳＷ１が接続されている。また、入力側端
子Ａには、第１の過熱自己遮断型半導体スイッチＱＡの
ドレン側端子ＤＡが接続されており、この第１の過熱自
己遮断型半導体スイッチＱＡのソース側端子ＳＡには出
力側端子Ｂが接続されている。また、第１の過熱自己遮
断型半導体スイッチＱＡには、ゲート側端子ＧＡが設け
られている。そして、この第１の過熱自己遮断型半導体
スイッチＱＡは、バッテリＶＢと負荷Ｌ（一次側コイル
２１）との間に直列に接続されている。

【００２５】この第１の過熱自己遮断型半導体スイッチ
ＱＡは、図３に示す如き構成を有している。すなわち、
ドレン側端子ＤＡには、メインＦＥＴＱ１のドレンが接
続されており、メインＦＥＴＱ１のソースには、ソース
側端子ＳＡが接続されている。このメインＦＥＴＱ１の
ゲートは、内部抵抗ＲＡ（例えば、１０ｋΩ）を介して
ゲート側端子ＧＡに接続されている。このゲート側端子
ＧＡとソース側端子ＳＡとの間には、温度検知回路３０
が接続されている。この温度検知回路３０は、メインＦ
ＥＴＱ１の温度を検出するためのもので、この温度検知
回路３０には、ラッチ回路３１が接続されている。そし
て、この温度検知回路３０は、メインＦＥＴＱ１の温度
が所定温度（異常温度）に達したときにラッチ回路３１
にオン信号を出力する。ラッチ回路３１は、温度検知回
路３０からの信号を受けてオン信号を出力し続ける作用
を有している。このラッチ回路３１の出力端子には、過
熱遮断用ＦＥＴＱ２のゲートが接続されており、温度検
知回路３０がメインＦＥＴＱ１が過熱したことを検出し
たときにラッチ回路３１を介して出力されるオン信号に
よって過熱遮断用ＦＥＴＱ２がオンし、メインＦＥＴＱ
１のゲート電圧を落としてメインＦＥＴＱ１を遮断す
る。

【００２６】一方、第１の過熱自己遮断型半導体スイッ
チＱＡのソース側端子ＳＡには、出力側端子Ｂを介して
負荷Ｌ（一次側コイル２１）が接続されている。この負
荷Ｌ（一次側コイル２１）への電力供給は、第１の過熱
自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１によ
って行われている。このようにして第１の過熱自己遮断
型半導体スイッチＱＡは、負荷短絡等によって過電流が
流れたときに、メインＦＥＴＱ１が過熱して破壊される
のを防止するため、メインＦＥＴＱ１の温度が規定値以
上に上昇すると自らの作用で強制的にオフ（遮断）する
過熱自己遮断機能を備えている。この第１の過熱自己遮
断型半導体スイッチＱＡを構成しているメインＦＥＴＱ
１は、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されてい
る。

【００２７】第１の過熱自己遮断型半導体スイッチＱＡ
のドレン側端子ＤＡには、第２の過熱自己遮断型半導体
スイッチＱＢのドレン側端子ＤＢと、第３の過熱自己遮
断型半導体スイッチＱＣのドレン側端子ＤＣが接続され
ている。そして、この第２の過熱自己遮断型半導体スイ
ッチＱＢのソース側端子ＳＢには出力側端子Ｅが、ま
た、第３の過熱自己遮断型半導体スイッチＱＣのソース
側端子ＳＣには出力側端子Ｆが接続されている。また、
第２の過熱自己遮断型半導体スイッチＱＢには、ゲート
側端子ＧＢが、第３の過熱自己遮断型半導体スイッチＱ
Ｃには、ゲート側端子ＧＣが設けられている。

【００２８】この第２の過熱自己遮断型半導体スイッチ
ＱＢは、図４に示す如き構成を有しており、この第２の
過熱自己遮断型半導体スイッチＱＢは、図３に図示の第
１の過熱自己遮断型半導体スイッチＱＡと同一の構成と
なっている。すなわち、ドレン側端子ＤＢには、メイン
ＦＥＴＱ３のドレンが接続されており、メインＦＥＴＱ
３のソースには、ソース側端子ＳＢが接続されている。
このメインＦＥＴＱ３のゲートは、内部抵抗ＲＢ（例え
ば、１０ｋΩ）を介してゲート側端子ＧＢに接続されて
いる。このゲート側端子ＧＢとソース側端子ＳＢとの間
には、温度検知回路４０が接続されている。この温度検
知回路４０は、メインＦＥＴＱ３の温度を検出するため
のもので、この温度検知回路４０には、ラッチ回路４１
が接続されている。そして、この温度検知回路４０は、
メインＦＥＴＱ３に所定電流より過大の電流が流れる等
によってメインＦＥＴＱ３の温度が所定温度（異常温
度）以上になったときにラッチ回路４１にオン信号を出
力する機能を有している。そして、このラッチ回路４１
は、温度検知回路４０からの信号を受けてオン信号を出
力し続ける作用を有している。さらに、このラッチ回路
４１の出力端子には、過熱遮断用ＦＥＴＱ４のゲートが
接続されており、温度検知回路４０によってメインＦＥ
ＴＱ３が過熱したことを検出したときは、ラッチ回路４
１を介して出力されるオン信号によって過熱遮断用ＦＥ
ＴＱ４をオンし、メインＦＥＴＱ３のゲート電圧を落と
してメインＦＥＴＱ３を遮断する。

【００２９】一方、第２の過熱自己遮断型半導体スイッ
チＱＢのソース側端子ＳＢには、出力側端子Ｅを介して
第１のリファレンス抵抗Ｒｒ１が接続されており、この
第１のリファレンス抵抗Ｒｒ１の他端は接地されてい
る。そして、このメインＦＥＴＱ３と第１のリファレン
ス抵抗Ｒｒ１とによって第１のリファレンス回路が構成
されている。この第１のリファレンス回路は、第１の過
熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と
負荷Ｌとの直列回路に並列に接続されている。この第１
のリファレンス回路は、第１の過熱自己遮断型半導体ス
イッチＱＡのメインＦＥＴＱ１をオンして負荷Ｌ（一次
側コイル２１）に電流を流し、この負荷Ｌ（一次側コイ
ル２１）に正常に電流が流れている状態のときに第１の
過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１
のソース（ソース側端子ＳＡ）に発生する電圧と同じ電
圧（基準電圧）を、第２の過熱自己遮断型半導体スイッ
チＱＢのメインＦＥＴＱ３のソース（ソース側端子Ｓ
Ｂ）に常時発生させる作用を有している。すなわち、こ
の第２の過熱自己遮断型半導体スイッチＱＢのメインＦ
ＥＴＱ３のソース（ソース側端子ＳＢ）には、第１の過
熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡに
接続される負荷Ｌ（一次側コイル２１）の状態の変化に
拘わらず、常に一定したソース電圧が発生するようにな
っている。この第２の過熱自己遮断型半導体スイッチＱ
ＢのメインＦＥＴＱ３のソース電圧は、第１の過熱自己
遮断型半導体スイッチＱＡのメインＦＥＴＱ１に過大に
流れたときに、このメインＦＥＴＱ１のソース（ソース
側端子ＳＡ）に発生するソース電圧と比較して負荷Ｌ
（一次側コイル２１）に過電流が流れたことを検出する
ための第１の基準電圧である。

【００３０】このように第２の過熱自己遮断型半導体ス
イッチＱＢは、メインＦＥＴＱ３のソースに接続される
第１のリファレンス抵抗Ｒｒ１の短絡等によって第２の
過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３
に過電流が流れたときに、このメインＦＥＴＱ３が過熱
して破壊されるのを防止するため、このメインＦＥＴＱ
３の温度が規定値以上に上昇すると自らの作用で強制的
にオフ（遮断）する過熱自己遮断機能を備えている。こ
の第２の過熱自己遮断型半導体スイッチＱＢを構成して
いるメインＦＥＴＱ３は、ＤＭＯＳ構造のＮＭＯＳＦＥ
Ｔで構成されている。

【００３１】また、第３の過熱自己遮断型半導体スイッ
チＱＣは、図５に示す如き構成を有しており、この第３
の過熱自己遮断型半導体スイッチＱＣは、図３に図示の
第１の過熱自己遮断型半導体スイッチＱＡと同一の構成
となっている。すなわち、ドレン側端子ＤＣには、メイ
ンＦＥＴＱ５のドレンが接続されており、メインＦＥＴ
Ｑ５のソースには、ソース側端子ＳＣが接続されてい
る。このメインＦＥＴＱ５のゲートは、内部抵抗ＲＣ
（例えば、１０ｋΩ）を介してゲート側端子ＧＣに接続
されている。このゲート側端子ＧＣとソース側端子ＳＣ
との間には、温度検知回路５０が接続されている。この
温度検知回路５０は、メインＦＥＴＱ５の温度を検出す
るためのもので、この温度検知回路５０には、ラッチ回
路５１が接続されている。そして、この温度検知回路５
０は、メインＦＥＴＱ５に所定電流より過大の電流が流
れる等によってメインＦＥＴＱ５の温度が所定温度（異
常温度）以上になったときにラッチ回路５１にオン信号
を出力する機能を有している。そして、このラッチ回路
５１は、温度検知回路５０からの信号を受けてオン信号
を出力し続ける作用を有している。さらに、このラッチ
回路５１の出力端子には、過熱遮断用ＦＥＴＱ６のゲー
トが接続されており、温度検知回路５０によってメイン
ＦＥＴＱ５が過熱したことを検出したときは、ラッチ回
路５１を介して出力されるオン信号によって過熱遮断用
ＦＥＴＱ６をオンし、メインＦＥＴＱ５のゲート電圧を
落としてメインＦＥＴＱ５を遮断する。

【００３２】一方、第３の過熱自己遮断型半導体スイッ
チＱＣのソース側端子ＳＣには、出力側端子Ｆを介して
第２のリファレンス抵抗Ｒｒ２が接続されており、この
第２のリファレンス抵抗Ｒｒ２の他端は接地されてい
る。そして、このメインＦＥＴＱ５と第２のリファレン
ス抵抗Ｒｒ２とによって第２のリファレンス回路が構成
されている。この第２のリファレンス回路は、第１の過
熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と
負荷Ｌ（一次側コイル２１）との直列回路に並列に接続
されている。この第２のリファレンス回路は、第１の過
熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を
オンして負荷Ｌ（一次側コイル２１）に電流を流し、こ
の負荷Ｌ（一次側コイル２１）に正常に電流が流れてい
る状態のときに第１の過熱自己遮断型半導体スイッチＱ
ＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に
発生する電圧と同じ電圧（基準電圧）を、第３の過熱自
己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソー
ス（ソース側端子ＳＣ）に常時発生させる作用を有して
いる。すなわち、この第３の過熱自己遮断型半導体スイ
ッチＱＣのメインＦＥＴＱ５のソース（ソース側端子Ｓ
Ｃ）には、第１の過熱自己遮断型半導体スイッチＱＡの
ソース側端子ＳＡに接続される負荷Ｌ（一次側コイル２
１）の状態の変化に拘わらず、常に一定したソース電圧
が発生するようになっている。

【００３３】この第３の過熱自己遮断型半導体スイッチ
ＱＣのメインＦＥＴＱ５のソース電圧は、第１の過熱自
己遮断型半導体スイッチＱＡのメインＦＥＴＱ１がオン
しているにも拘わらず、負荷Ｌ（一次側コイル２１）に
電流が流れないか過少な電流が流れたとき（負荷断線等
の場合）に、第１の過熱自己遮断型半導体スイッチＱＡ
のメインＦＥＴＱ１に流れる電流量が、第２の所定値よ
り過小に流れたときに、このメインＦＥＴＱ１のソース
電圧と比較して負荷Ｌ（一次側コイル２１）に電流が過
少に流れたことを検出するための第２の基準電圧であ
る。

【００３４】このように第３の過熱自己遮断型半導体ス
イッチＱＣは、メインＦＥＴＱ５のソースに接続される
第２のリファレンス抵抗Ｒｒ２の短絡等によって第３の
過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５
に過電流が流れたときに、このメインＦＥＴＱ５が過熱
して破壊されるのを防止するため、このメインＦＥＴＱ
５の温度が規定値以上に上昇すると自らの作用で強制的
にオフ（遮断）する過熱自己遮断機能を備えている。こ
の第３の過熱自己遮断型半導体スイッチＱＣを構成して
いるメインＦＥＴＱ５は、ＤＭＯＳ構造のＮＭＯＳＦＥ
Ｔで構成されている。

【００３５】また、第１の過熱自己遮断型半導体スイッ
チＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半
導体スイッチＱＢのメインＦＥＴＱ３と、第３の過熱自
己遮断型半導体スイッチＱＣのメインＦＥＴＱ５は、複
数のトランジスタで構成されており、このメインＦＥＴ
Ｑ１、メインＦＥＴＱ２、メインＦＥＴＱ３を構成する
トランジスタ数の比は、メインＦＥＴＱ１＞メインＦＥＴＱ３メインＦＥＴＱ１＞メインＦＥＴＱ５となっている。具体的には、例えば、第１の過熱自己遮
断型半導体スイッチＱＡのメインＦＥＴＱ１と第２の過
熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３、
および第１の過熱自己遮断型半導体スイッチＱＡのメイ
ンＦＥＴＱ１と第３の過熱自己遮断型半導体スイッチＱ
ＣのメインＦＥＴＱ５の各トランジスタ数の比は１００
０：１に設定してある。

【００３６】そして、第１のリファレンス抵抗Ｒｒ１
は、例えば第１の過熱自己遮断型半導体スイッチＱＡの
メインＦＥＴＱ１に５Ａの負荷電流（ドレン電流）が流
れたとき、第２の過熱自己遮断型半導体スイッチＱＢの
メインＦＥＴＱ３に５ｍＡのドレン電流が流れ、第１の
過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１
のドレン・ソース間電圧Ｖｄｓと同じドレン・ソース間
電圧を第２の過熱自己遮断型半導体スイッチＱＢのメイ
ンＦＥＴＱ３のドレン・ソース間に発生させるようによ
うな値に設定してある。また、第１のリファレンス抵抗
Ｒｒ１と第２のリファレンス抵抗Ｒｒ２は、例えば第１
の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ
１に５Ａの負荷電流が流れたとき、第３の過熱自己遮断
型半導体スイッチＱＣのメインＦＥＴＱ５に５ｍＡのド
レン電流が流れ、第１の過熱自己遮断型半導体スイッチ
ＱＡのメインＦＥＴＱ１のドレン・ソース間電圧Ｖｄｓ
と同じドレン・ソース間電圧を第３の過熱自己遮断型半
導体スイッチＱＣのメインＦＥＴＱ５のドレン・ソース
間に発生させるようにような値に設定してある。

【００３７】したがって、第１の過熱自己遮断型半導体
スイッチＱＡのメインＦＥＴＱ１のゲート・ソース間電
圧と第２の過熱自己遮断型半導体スイッチＱＢのメイン
ＦＥＴＱ３のゲート・ソース間電圧とは、第１の過熱自
己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に接続
される負荷Ｌ（一次側コイル２１）が正常である限り、
一致した値となる。同様に、第１の過熱自己遮断型半導
体スイッチＱＡのメインＦＥＴＱ１のゲート・ソース間
電圧と第３の過熱自己遮断型半導体スイッチＱＣのメイ
ンＦＥＴＱ５のゲート・ソース間電圧とは、第１の過熱
自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に接
続される負荷Ｌ（一次側コイル２１）が正常である限
り、一致した値となる。

【００３８】第１の過熱自己遮断型半導体スイッチＱＡ
のメインＦＥＴＱ１のゲートと、第２の過熱自己遮断型
半導体スイッチＱＢのメインＦＥＴＱ３のゲートと、第
３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴ
Ｑ５のゲートとは、抵抗Ｒ７と抵抗Ｒ８の直列回路を介
して駆動回路２に接続されており、この駆動回路２から
出力されるゲート信号によって第１の過熱自己遮断型半
導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自
己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第
３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴ
Ｑ５とは、同時にオン・オフするようになっている。

【００３９】また、第１の過熱自己遮断型半導体スイッ
チＱＡのメインＦＥＴＱ１のソースには、ツェナーダイ
オードＺＤ１のアノードが接続されており、このツェナ
ーダイオードＺＤ１のカソードには抵抗Ｒ７と抵抗Ｒ８
の接続点が接続されている。また、第１の過熱自己遮断
型半導体スイッチＱＡのメインＦＥＴＱ１のソースに
は、抵抗Ｒ５を介してコンパレータＣＭＰ１の（＋）側
入力端子と、コンパレータＣＭＰ２の（−）側入力端子
がそれぞれ接続されている。このコンパレータＣＭＰ１
は、第１の過熱自己遮断型半導体スイッチＱＡのメイン
ＦＥＴＱ１のソースに誘起される電圧と第２の過熱自己
遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース
に誘起される電圧とを比較して第１の過熱自己遮断型半
導体スイッチＱＡのメインＦＥＴＱ１に接続される負荷
Ｌ（一次側コイル２１）に過大電流が流れるのを検出す
るためのものである。すなわち、コンパレータＣＭＰ１
の出力は、第１の過熱自己遮断型半導体スイッチＱＡの
メインＦＥＴＱ１のソース電圧（ソースＳＡ側の電位）
と第２の過熱自己遮断型半導体スイッチＱＢのメインＦ
ＥＴＱ３のソース電圧（ソースＳＢ側の電位）とを比較
し、その差が過電流判定値以下である間（第１の過熱自
己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソー
スの電位が第２の過熱自己遮断型半導体スイッチＱＢの
メインＦＥＴＱ３のソースの電位以上である間）はＨｉ
が出力され、その差が過電流判定値より大きくなると
（第１の過熱自己遮断型半導体スイッチＱＡのメインＦ
ＥＴＱ１のソースの電位が第２の過熱自己遮断型半導体
スイッチＱＢのメインＦＥＴＱ３のソースの電位より小
さくなると）反転してＬｏｗが出力され、過大電流が流
れたと判定する。

【００４０】また、コンパレータＣＭＰ２は、第１の過
熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１の
ソースに誘起される電圧と第３の過熱自己遮断型半導体
スイッチＱＣのメインＦＥＴＱ５のソースに誘起される
電圧とを比較して第１の過熱自己遮断型半導体スイッチ
ＱＡのメインＦＥＴＱ１に電流が所定量流れているか
（過小電流となっていないか）を検出するためのもので
ある。すなわち、コンパレータＣＭＰ２の出力は、第１
の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ
１のソース電圧（ソースＳＡ側の電位）と第３の過熱自
己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソー
ス電圧（ソースＳＣ側の電位）とを比較し、その差が過
小電流判定値以下である間（第１の過熱自己遮断型半導
体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第３
の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ
５のソース電圧よりも低い値である間）はＨｉが出力さ
れ、その差が過小電流判定値より大きくなると（第１の
過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１
のソース電圧が第３の過熱自己遮断型半導体スイッチＱ
ＣのメインＦＥＴＱ５のソース電圧より高くなると）反
転してＬｏｗが出力され過小電流になったと判定する。
また、第２の過熱自己遮断型半導体スイッチＱＢのメイ
ンＦＥＴＱ３のソースには、抵抗Ｒ６を介してコンパレ
ータＣＭＰ１の（−）側入力端子が接続されている。さ
らに、第３の過熱自己遮断型半導体スイッチＱＣのメイ
ンＦＥＴＱ５のソースには、コンパレータＣＭＰ２の
（＋）側入力端子が接続されている。

【００４１】一方、電源供給制御装置１の入力側端子Ａ
には、ＰＮＰトランジスタＴｒ１のエミッタが接続され
ており、このＰＮＰトランジスタＴｒ１のコレクタに
は、抵抗Ｒ１と抵抗Ｒ３と抵抗Ｒ２の直列回路が接続さ
れており、抵抗Ｒ２の他端は接地されている。そして、
コンパレータＣＭＰ１の（＋）側入力端子は、抵抗Ｒ１
と抵抗Ｒ３の接続点にダイオードＤ１を介して接続され
ており、コンパレータＣＭＰ１の（−）側入力端子は、
抵抗Ｒ３と抵抗Ｒ２の接続点にダイオードＤ２を介して
接続されている。したがって、コンパレータＣＭＰ１の
（＋）側入力端子には、バッテリＶＢから供給される電
源電圧を、抵抗Ｒ１と、抵抗Ｒ３と抵抗Ｒ２の合成抵抗
とによって分圧した電圧が、コンパレータＣＭＰ１の
（−）側入力端子には、抵抗Ｒ１と抵抗Ｒ３の合成抵抗
と、抵抗Ｒ２とによって分圧した電圧がそれぞれ印加さ
れるように構成されている。このＰＮＰトランジスタＴ
ｒ１と、抵抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２と、ダイオード
Ｄ１，ダイオードＤ２によって、短絡等の異常により第
１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴ
Ｑ１がオンからオフになった後に、この第１の過熱自己
遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンに
復帰させるための復帰回路を構成している。この復帰回
路は、エミッタがバッテリＶＢ側の出力端子に、ベース
が抵抗Ｒ１０を介してスイッチＳＷ１側の入力端子にそ
れぞれ接続されたＰＮＰトランジスタＴｒ１と、そのコ
レクタとグランドの間に直列接続された抵抗Ｒ１，抵抗
Ｒ３，抵抗Ｒ２と、抵抗Ｒ１に流れる電流をコンパレー
タＣＭＰ１の（＋）端子側へ通すダイオードＤ１と、抵
抗Ｒ１，抵抗Ｒ３に流れる電流をコンパレータＣＭＰ１
の−端子側へ通すダイオードＤ２とからなる。抵抗Ｒ１
の抵抗値は、スイッチＳＷ１をオンにしてＰＮＰトラン
ジスタＴｒ１がオンになると、抵抗Ｒ１，抵抗Ｒ３の接
続点の電位Ｖ１がバッテリの６０〜８０％程度で、ソー
スＳＡの電位が抵抗Ｒ５での前記電圧降下分だけ下がっ
た電圧Ｖ３（ダイオードＤ１のカソード側電位）より大
きい値になるように設定されている。

【００４２】さらに、コンパレータＣＭＰ１の（＋）側
入力端子には、抵抗Ｒ９を介してダイオードＤ３のアノ
ードが接続されており、このダイオードＤ３のカソード
には駆動回路２のゲート信号出力端子が接続されてい
る。コンパレータＣＭＰ１の出力端子は、駆動回路２に
接続されており、コンパレータＣＭＰ１の判定結果が駆
動回路２に入力されるようになっている。この駆動回路
２には、チャージポンプ回路３で昇圧された電圧ＶＰ
（例えば、ＶＰ＝ＶＢ＋５Ｖ）が印加されており、駆動
回路２は、コンパレータＣＭＰ１から出力されているＨ
ｉの信号と、スイッチＳＷ１をオンすることによってス
イッチ側から入力されるオン信号の入力とによって、駆
動回路２のソース側トランジスタ２ａがオンしてシンク
側トランジスタ２ｂがオフし、電圧ＶＰの駆動信号を抵
抗Ｒ８，抵抗Ｒ７を介して第１の過熱自己遮断型半導体
スイッチＱＡのメインＦＥＴＱ１のゲートに出力し、こ
れによって第１の過熱自己遮断型半導体スイッチＱＡの
メインＦＥＴＱ１をオンするようになっている。この駆
動回路２は、コンパレータＣＭＰ１からＨｉの信号が入
力されている間（Ｌｏｗの信号が出力されない限り）、
第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥ
ＴＱ１のゲートにオン信号を出力し続ける。この駆動回
路２は、コンパレータＣＭＰ１が反転してコンパレータ
ＣＭＰ１からＬｏｗ信号が入力されると、駆動回路２の
ソース側トランジスタ２ａがオフしシンク側トランジス
タ２ｂがオンし、駆動回路２からの出力がＬｏｗとなっ
て第１の過熱自己遮断型半導体スイッチＱＡのメインＦ
ＥＴＱ１のゲートにオフ信号を出力し、第１の過熱自己
遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオフす
る。また、コンパレータＣＭＰ２の出力端子は、外部へ
の出力端子Ｇに接続されており、コンパレータＣＭＰ２
によって判定された結果は、出力端子Ｇに接続される回
路によって利用される。

【００４３】起動時、スイッチＳＷ１を投入すると、Ｐ
ＮＰトランジスタＴｒ１がオンし、電源電圧ＶＢ（１２
Ｖ）を抵抗Ｒ１と〔抵抗Ｒ３＋抵抗Ｒ２〕とによって分
圧された電圧値（例えば、電源電圧の８０％〜６０％）
がコンパレータＣＭＰ１の（＋）側端子に印加されるよ
うになっている。コンパレータＣＭＰ１の（−）側端子
には、〔抵抗Ｒ１＋抵抗Ｒ３〕と抵抗Ｒ２とによって分
圧された電圧値（例えば、電源電圧の２０％〜４０％）
が印加されるようになっている。この抵抗Ｒ３は小さい
抵抗値のものが使用されており、抵抗Ｒ１の抵抗値と
〔抵抗Ｒ３＋抵抗Ｒ２〕の抵抗値の差は微差である。

【００４４】スイッチＳＷ１をオンし、ＰＮＰトランジ
スタＴｒ１のオンによって、電源電圧ＶＢ（１２Ｖ）を
抵抗Ｒ１と〔抵抗Ｒ３＋抵抗Ｒ２〕とで分圧した電圧が
コンパレータＣＭＰ１の（＋）側入力端子とコンパレー
タＣＭＰ１の（−）側入力端子に印加され、コンパレー
タＣＭＰ１の（＋）側入力端子に印加される電圧がコン
パレータＣＭＰ１の（−）側入力端子に印加される電圧
よりも大きいため、コンパレータＣＭＰ１の出力はＨｉ
となり、駆動回路２を駆動し、駆動回路２からはゲート
駆動信号Ｈｉが出力される。このゲート駆動信号Ｈｉ
は、第１の過熱自己遮断型半導体スイッチＱＡのメイン
ＦＥＴＱ１のゲートに印加され、このメインＦＥＴＱ１
をオンする。このゲート駆動信号は同時に第２の過熱自
己遮断型半導体スイッチＱＢのメインＦＥＴＱ３、第３
の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ
５をオンする。

【００４５】いま、負荷Ｌ（一次側コイル２１）側に短
絡等のデットショートが生じると、第１の過熱自己遮断
型半導体スイッチＱＡのメインＦＥＴＱ１のドレン・ソ
ース間の電圧Ｖｄｓは大きくなり（第１の過熱自己遮断
型半導体スイッチＱＡのメインＦＥＴＱ１がオンしてい
る限りドレン・ソース間の電圧が大きくなり）、第１の
過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１
のオン抵抗と、短絡電流で決まるところで安定する。第
２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴ
Ｑ３のソースの方は、連続でオンしている状態では正常
であれば第２の過熱自己遮断型半導体スイッチＱＢのメ
インＦＥＴＱ３のソースに比べて第１の過熱自己遮断型
半導体スイッチＱＡのメインＦＥＴＱ１のソースの方が
高いように第１のリファレンス抵抗Ｒｒ１が設定してあ
るので、第１の過熱自己遮断型半導体スイッチＱＡのメ
インＦＥＴＱ１のソースの方は下がってくる。通常オン
しているときには、第１の過熱自己遮断型半導体スイッ
チＱＡのメインＦＥＴＱ１のドレン・ソース間の電圧Ｖ
ｄｓ（０．５Ｖ位）であるから、抵抗Ｒ１，抵抗Ｒ３，
抵抗Ｒ２による分圧電圧よりも第１の過熱自己遮断型半
導体スイッチＱＡのメインＦＥＴＱ１のソース，第２の
過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３
のソースとも高い（電源電圧に近くなってくる）。この
抵抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２による分圧電圧は、ダイ
オードＤ１，Ｄ２でカットされてしまい、コンパレータ
ＣＭＰ１の（＋）側入力端子、（−）側入力端子には無
関係になってくる。すなわち、第１の過熱自己遮断型半
導体スイッチＱＡのメインＦＥＴＱ１のソース，第２の
過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３
のソースの値がダイレクトにコンパレータＣＭＰ１の
（＋）側入力端子、（−）側入力端子に入っている。

【００４６】一方、コンパレータＣＭＰ１の（＋）側入
力端子に、抵抗Ｒ９，ダイオードＤ３という回路が接続
されており、この回路のダイオードＤ３のカソードがゲ
ート信号出力端子に繋がっている。配線が正常の状態で
は、第１の過熱自己遮断型半導体スイッチＱＡのメイン
ＦＥＴＱ１のゲートはオンするから、このダイオードＤ
３のカソードはかなり高い電圧になっている。したがっ
て、ダイオードＤ３はカットオフされて、抵抗Ｒ９とダ
イオードＤ３の直列回路には電流が流れない。したがっ
て、抵抗Ｒ５，抵抗Ｒ６には電流が全然流れなくて、第
１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴ
Ｑ１のソースと第２の過熱自己遮断型半導体スイッチＱ
ＢのメインＦＥＴＱ３のソースの電圧がダイレクトにコ
ンパレータＣＭＰ１の（＋）側入力端子、（−）側入力
端子に入力されている。このとき、配線が正常（デッド
ショートでない）の場合は、第１の過熱自己遮断型半導
体スイッチＱＡのメインＦＥＴＱ１のソースに比べて第
２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴ
Ｑ３のソースが小さくなるように第１のリファレンス抵
抗Ｒｒ１を設定してあるのでコンパレータＣＭＰ１の出
力はＨｉになっている。

【００４７】この状態で第１の過熱自己遮断型半導体ス
イッチＱＡのメインＦＥＴＱ１のソースと負荷Ｌ（一次
側コイル２１）間で短絡が発生すると、第１の過熱自己
遮断型半導体スイッチＱＡのメインＦＥＴＱ１側には、
大電流が流れて、この第１の過熱自己遮断型半導体スイ
ッチＱＡのメインＦＥＴＱ１のオン抵抗に大電流がかか
り、ドレン・ソース間の電位差が大きくなる。ところが
第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥ
ＴＱ３の方は、第１のリファレンス抵抗Ｒｒ１によって
固定されているので、相変わらずコンスタントである。
したがって、第２の過熱自己遮断型半導体スイッチＱＢ
のメインＦＥＴＱ３のソース対して第１の過熱自己遮断
型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方
が下がってくる。すると、コンパレータＣＭＰ１は反転
し、コンパレータＣＭＰ１の出力はＬｏｗになって第１
の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ
１を遮断しようとする。

【００４８】この第１の過熱自己遮断型半導体スイッチ
ＱＡのメインＦＥＴＱ１を遮断しようとすると、駆動回
路２のソース側のトランジスタ２ａがオフして、シンク
側のトランジスタ２ｂがオンする。そのために、抵抗Ｒ
９とダイオードＤ３の直列回路のダイオードＤ３のカソ
ード側が接地されるから、抵抗Ｒ９とダイオードＤ３の
直列回路に電流が流れる。この電流は、第１の過熱自己
遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース
から抵抗Ｒ５を通って、抵抗Ｒ９を通って，ダイオード
Ｄ３を通ってアースに落ちるというように流れる。する
と、抵抗Ｒ５に電流が流れてることによって、この抵抗
Ｒ５による電圧ドロップが生じる。この電圧ドロップの
ため、コンパレータＣＭＰ１の（＋）側入力端子は第１
の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ
１のソースよりも抵抗Ｒ５の電圧ドロップ分だけ下が
る。これがヒステリシスである。

【００４９】第２の過熱自己遮断型半導体スイッチＱＢ
のメインＦＥＴＱ３のソースに比べて第１の過熱自己遮
断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの
方が一旦低くなると、コンパレータＣＭＰ１が反転して
駆動回路２のＬｏｗの信号が入力され駆動回路２をオフ
しようとする。この駆動回路２を一旦停止すると、駆動
回路２のソース側のトランジスタ２ａがオフして、シン
ク側のトランジスタ２ｂがオンするため、抵抗Ｒ９とダ
イオードＤ３の直列回路に電流が流れて、コンパレータ
ＣＭＰ１の（＋）側入力端子は実際の第１の過熱自己遮
断型半導体スイッチＱＡのメインＦＥＴＱ１のソースよ
りも低い電圧になる。したがって、第１の過熱自己遮断
型半導体スイッチＱＡのメインＦＥＴＱ１のソースが若
干起き上がってフラフラしてもコンパレータＣＭＰ１は
安定してオフしている。すなわち、抵抗Ｒ９とダイオー
ドＤ３がヒステリシス回路を構成している。

【００５０】この状態で、今度は、駆動回路２がオフす
るから第１の過熱自己遮断型半導体スイッチＱＡのメイ
ンＦＥＴＱ１，第２の過熱自己遮断型半導体スイッチＱ
ＢのメインＦＥＴＱ３はオフの方向に移行する。まず、
ドレン・ソース間の電圧がどっちも段々と広がってい
く。このドレン・ソース間電圧が広がっていくと、それ
に引っ張られてゲートの中のＣＧＤの容量が充電されて
いき、充電されながら引っ張られて第１の過熱自己遮断
型半導体スイッチＱＡのメインＦＥＴＱ１，第２の過熱
自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３の真
のゲート・ソース間の電圧が大きくなって電流は一時増
える。しかし、メインＦＥＴＱ１，メインＦＥＴＱ３の
ドレン・ソース間の電圧は無限に大きくなれないから、
電源電圧（１２Ｖ）より少しオーバーしたところで飽和
し、それ以上は引っ張り効果がなくなって、ゲートの放
電回路で第１の過熱自己遮断型半導体スイッチＱＡのメ
インＦＥＴＱ１，第２の過熱自己遮断型半導体スイッチ
ＱＢのメインＦＥＴＱ３のゲートチャージがどんどん抜
けてきて、ソースに対してゲート電圧が下がってくる。
そのために、第１の過熱自己遮断型半導体スイッチＱＡ
のメインＦＥＴＱ１，第２の過熱自己遮断型半導体スイ
ッチＱＢのメインＦＥＴＱ３の電流が減っていくと同時
に、第１の過熱自己遮断型半導体スイッチＱＡのメイン
ＦＥＴＱ１，第２の過熱自己遮断型半導体スイッチＱＢ
のメインＦＥＴＱ３共にドレン・ソース間の電圧がどん
どん大きくなっていく。

【００５１】このように第１の過熱自己遮断型半導体ス
イッチＱＡのメインＦＥＴＱ１に流れる電流が減ってい
くから、第１の過熱自己遮断型半導体スイッチＱＡのメ
インＦＥＴＱ１のソース側は接地に近くなっていく。す
ると，第１の過熱自己遮断型半導体スイッチＱＡのメイ
ンＦＥＴＱ１のソース，第２の過熱自己遮断型半導体ス
イッチＱＢのメインＦＥＴＱ３のソースは電源電圧を抵
抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２で分圧した電圧よりも低く
なる。この結果、第２の過熱自己遮断型半導体スイッチ
ＱＢのメインＦＥＴＱ３のソース，第２の過熱自己遮断
型半導体スイッチＱＢのメインＦＥＴＱ３のソースはコ
ンパレータＣＭＰ１の（−）側入力端子、（＋）側入力
端子に信号が送れなくなってしまう。

【００５２】このような状態になると、今度は、電源電
圧を抵抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２で分圧した電圧がコ
ンパレータＣＭＰ１の（＋）側入力端子、（−）側入力
端子に印加されることになる。すると、コンパレータＣ
ＭＰ１の（＋）側入力端子に印加される抵抗Ｒ１，抵抗
Ｒ３，抵抗Ｒ２による分圧電圧は、（−）側入力端子に
印加される抵抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２による分圧電
圧に比べて、抵抗Ｒ３の電圧ドロップ分だけ高くなって
おり、コンパレータＣＭＰ１の出力は反転し、確実にＨ
ｉになる。このコンパレータＣＭＰ１の出力Ｈｉになる
と、再び駆動回路２がオンし、ゲート信号を第１の過熱
自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲ
ートに送り、第１の過熱自己遮断型半導体スイッチＱＡ
のメインＦＥＴＱ１をオンする。これによって負荷Ｌに
電流が流れる。このような繰り返しを行う。

【００５３】ＯＮ／ＯＦＦ計数回路４は、第１の過熱自
己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲー
トがオフで、駆動回路２がオフの状態、すなわち、駆動
回路２のシンクのトランジスタ２ｂがオンになっている
ときに、第１の過熱自己遮断型半導体スイッチＱＡのメ
インＦＥＴＱ１のソースがグランドよりも高い電圧（５
Ｖ）になっているときが有り、そのような状態に作動す
るものである。具体的には、ＣＲ積分回路を用いてお
り、コンデンサＣ１はこのＣＲ積分回路のコンデンサで
ある。

【００５４】このように構成されるＤＣ／ＤＣコンバー
タは、電源供給制御装置１とＭＯＳＦＥＴ１２とＭＯＳ
ＦＥＴ１３とパワーＭＯＳＦＥＴ１４がオフの状態か
ら、まず、電源供給制御装置１とＭＯＳＦＥＴ１４を同
時にオンすると、直流電流がバッテリーＶＢから電源供
給制御装置１を通り、一次側コイル２１を矢印Ｃに示す
方向に流れ、ＭＯＳＦＥＴ１４のドレン・ソースを通っ
てアースに流れる。この電源供給制御装置１とＭＯＳＦ
ＥＴ１４のオンによって交流の半波（例えば、＋側）が
形成される。すなわち、このとき二次側コイル２２に
は、コイル比で決まる昇圧された電圧の直流電流（一方
の半波側、例えば、＋側）が誘起される。電源供給制御
装置１とＭＯＳＦＥＴ１４を所定時間オンした後、電源
供給制御装置１とＭＯＳＦＥＴ１４をオフし、これと同
時に、ドライバー回路１９とドライバー回路１７からの
ゲート信号によって、ＭＯＳＦＥＴ１２とパワーＭＯＳ
ＦＥＴ１３を同時にオンする。このＭＯＳＦＥＴ１２と
パワーＭＯＳＦＥＴ１３をオンすると、直流電流がバッ
テリーＶＢからＭＯＳＦＥＴ１３のドレン・ソースを通
り、一次側コイル２１を矢印Ｄに示す方向（電源供給制
御装置１とＭＯＳＦＥＴ１４がオンしたときに流れる方
向とは逆の方向）に流れ、パワーＭＯＳＦＥＴ１２のド
レン・ソースを通ってアースに流れる。このＭＯＳＦＥ
Ｔ１２とパワーＭＯＳＦＥＴ１３のオンによって、電源
供給制御装置１とＭＯＳＦＥＴ１４のオンのときに流れ
る方向とは逆の方向に流れる直流電流によって二次側コ
イル２２には、コイル比で決まる降圧された電圧の直流
電流（他方の半波側、例えば、−側）が誘起される。こ
のとき二次側コイル２２には、コイル比で決まる降圧さ
れた電圧の逆向きの直流電流（他方の半波電流）が誘起
される。この２つの誘起電流の連続によって直流が交流
に変換される。

【００５５】このＭＯＳＦＥＴ１２とパワーＭＯＳＦＥ
Ｔ１３を所定時間オンした後、再び電源供給制御装置１
とＭＯＳＦＥＴ１４を所定時間オンするというように、
電源供給制御装置１とＭＯＳＦＥＴ１４のオン・オフ
と、ＭＯＳＦＥＴ１２とパワーＭＯＳＦＥＴ１３のオン
・オフとを交互に行うことにより二次側コイル２２から
降圧した交流電流を取り出すことができる。このように
して二次側コイル２２に誘起した交流電流から半波整流
回路２３によって半波整流（＋側半波）して、平滑回路
２４によって平滑して所定の降圧した直流電圧を取り出
す。

【００５６】二次側回路で短絡事故等が生じるなどの異
常を検知したときは、電源供給制御装置１の回路に大電
流が流れ、この電源供給制御装置１の回路に流れる大電
流によって検知することになる。

【００５７】

【発明の効果】請求項１に記載の発明によれば、短絡事
故等によって大電流が流れたときの回路保護にヒューズ
を用いないで大電流が流れたときの回路保護を図ること
ができ、短絡事故等によって大電流が流れたときの回路
保護が働いても再駆動のためのメンテナンスを必要とせ
ず、ワイヤーハーネスの線径を小さくしてワイヤーハー
ネスの軽量化を図ることができる。

【００５８】請求項２に記載の発明によれば、短絡事故
等によって大電流が流れたときの回路保護にヒューズを
用いないで大電流が流れたときの回路保護を図ることが
でき、短絡事故等によって大電流が流れたときの回路保
護が働いても再駆動のためのメンテナンスを必要とせ
ず、ワイヤーハーネスの線径を小さくしてワイヤーハー
ネスの軽量化を図ることができ、さらに、完全な短絡
（デッドショート）でなく、不完全な短絡（レアショー
ト）の検出を容易に行うことができる。

【００５９】請求項３に記載の発明によれば、短絡事故
等によって大電流が流れたときの回路保護にヒューズを
用いないで大電流が流れたときの回路保護を図ることが
でき、短絡事故等によって大電流が流れたときの回路保
護が働いても再駆動のためのメンテナンスを必要とせ
ず、ワイヤーハーネスの線径を小さくしてワイヤーハー
ネスの軽量化を図ることができ、大電流が流れたのが完
全な短絡（デッドショート）によるものなのか、単なる
そのときだけ何等かの原因で起きたものなのかを確認す
ることができる。

【図面の簡単な説明】

【図１】本発明に係るヒューズレスＤＣ／ＤＣコンバー
タの全体回路図である。

【図２】図１に図示の電源供給制御装置の詳細回路図で
ある。

【図３】図２に図示の第１の過熱自己遮断型半導体スイ
ッチＱＡの詳細回路図である。

【図４】図２に図示の第２の過熱自己遮断型半導体スイ
ッチＱＢの詳細回路図である。

【図５】図２に図示の第３の過熱自己遮断型半導体スイ
ッチＱＣの詳細回路図である。

【図６】従来のＤＣ／ＤＣコンバータの全体回路図であ
る。

【符号の説明】

１………………………………………電源供給制御装置１２，１３，１４……………………ＦＥＴ１７，１９，２０……………………ドライバー回路１８……………………………………チャージポンプ回路２１……………………………………一次側コイル２２……………………………………二次側コイル２３……………………………………半波整流回路２４……………………………………平滑回路２５……………………………………ラッチ回路ＱＡ……………………………………第１の過熱自己遮断
型半導体スイッチＱＢ……………………………………第２の過熱自己遮断
型半導体スイッチＱＣ……………………………………第３の過熱自己遮断
型半導体スイッチＲｒ１…………………………………第１のリファレンス
抵抗Ｒｒ２…………………………………第２のリファレンス
抵抗ＶＢ……………………………………ＤＣ電源

Claims

【特許請求の範囲】

【請求項１】複数のＦＥＴを並列に接続し、ハイサイ
ド側のＦＥＴを交互にオン・オフ、ローサイド側のＦＥ
Ｔを交互にオフ・オンさせることによりオン・オフを繰
り返してＤＣから中点でＡＣを作り出し所定の電圧に昇
圧又は降圧した後、再度ＤＣに変換して電源電圧より昇
圧又は降圧したＤＣ電源を得るＤＣ／ＤＣコンバータに
おいて，前記並列に接続されるＦＥＴの内の少なくとも
１つのＦＥＴを，ＤＣ電源と負荷との間に直列に第１の
過熱自己遮断型半導体スイッチを接続する負荷回路と、
前記第１の過熱自己遮断型半導体スイッチに並列に接続
される第２の過熱自己遮断型半導体スイッチのソース側
に、前記第１の過熱自己遮断型半導体スイッチに一定の
負荷電流が流れたときの第１の過熱自己遮断型半導体ス
イッチのドレン・ソース間電圧と同じドレン・ソース間
電圧を発生させる値の一端が接地されたリファレンス抵
抗を接続してなるリファレンス回路とを設けると共に、
前記第１の過熱自己遮断型半導体スイッチのソース電圧
と前記第２の過熱自己遮断型半導体スイッチのソースの
リファレンス電圧とを比較する比較回路を設け，前記比
較回路の比較結果に基づいて前記第１の過熱自己遮断型
半導体スイッチに所定電流以上の電流が流れたと判定し
たときに前記第１の過熱自己遮断型半導体スイッチをオ
フし、一定条件の基に前記第１の過熱自己遮断型半導体
スイッチを所定オンデューティでオン・オフ制御し、前
記第１の過熱自己遮断型半導体スイッチのオン・オフが
所定時間続いたときに負荷回路に短絡等の異常が生じて
いると判定し、前記第１の過熱自己遮断型半導体スイッ
チを遮断して負荷への電源供給を停止する電源供給制御
装置によって構成してなるヒューズレスＤＣ／ＤＣコン
バータ。
【請求項２】上記第１の過熱自己遮断型半導体スイッ
チを所定オンデューティでオン・オフ制御する一定条件
は、前記第１の過熱自己遮断型半導体スイッチのドレン
・ソース間電圧が電源電圧の６０〜８０％に設定される
閾値電圧より小さくなり、かつ前記第１の過熱自己遮断
型半導体スイッチのソース電圧が前記第２の過熱自己遮
断型半導体スイッチのソース電圧より大きくなったとき
にオンしている第１の過熱自己遮断型半導体スイッチを
オフし、前記第１の過熱自己遮断型半導体スイッチのド
レン・ソース間電圧が電源電圧の６０〜８０％に設定さ
れる閾値電圧より大きくなったときにオフしている第１
の過熱自己遮断型半導体スイッチをオンするようにした
ものである請求項１に記載のヒューズレスＤＣ／ＤＣコ
ンバータ。
【請求項３】上記電源供給制御装置に、上記負荷回路
の短絡等の異常に基づく過電流検出による比較回路の出
力に基づいて前記第１の過熱自己遮断型半導体スイッチ
をオフした後は、前記第１の過熱自己遮断型半導体スイ
ッチの内部抵抗によってドレン・ソース間の電圧差が大
きくなり前記第１の過熱自己遮断型半導体スイッチのド
レン・ソース間の電圧差が所定電圧差になったときに電
源電圧を分圧した電圧を前記比較回路に印加して前記第
１の過熱自己遮断型半導体スイッチを強制的にオンさせ
る強制駆動回路を付加したものである請求項１又は２に
記載のヒューズレスＤＣ／ＤＣコンバータ。