JPH01227520A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPH01227520A JPH01227520A JP63052928A JP5292888A JPH01227520A JP H01227520 A JPH01227520 A JP H01227520A JP 63052928 A JP63052928 A JP 63052928A JP 5292888 A JP5292888 A JP 5292888A JP H01227520 A JPH01227520 A JP H01227520A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor element
- electrically connected
- load
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電力用半導体装置に係わり、特に負荷に流れる
負荷電流の検出精度の向上を狙った回路構成に関するも
のである。
負荷電流の検出精度の向上を狙った回路構成に関するも
のである。
近年、電力用半導体装置はパワー（電力）部を二重拡散
型ＭＯ３）ランジスタ（以下、ｒＤＭ。
型ＭＯ３）ランジスタ（以下、ｒＤＭ。
Ｓ」という）にて構成し、同一半導体基板内にパワー素
子の保護回路、その他の処理回路等を作り込んだ複合機
能素子の開発が主流となっている。
子の保護回路、その他の処理回路等を作り込んだ複合機
能素子の開発が主流となっている。
この保護回路の内、負荷に流れる負荷電流を検出し、パ
ワー素子、負荷等を過電流による破壊から守る回路では
ＤＭＯ３のセルの一部を電流検出用として用いており、
例えば第６図に示す回路構成となっている。
ワー素子、負荷等を過電流による破壊から守る回路では
ＤＭＯ３のセルの一部を電流検出用として用いており、
例えば第６図に示す回路構成となっている。
即ち、ＤＭＯ３ＩＯ０，１０１を同一半導体基板内に形
成し、その内、ＤＭＯ３１００を負荷１０２の負荷電流
を主に制御するパワー素子として構成し、又、一部のＤ
ＭＯ３ｌ ０１を電流検出用セして用い、それらＤＭＯ
３１００とＤＭＯ３Ｉ０１のソース（Ｓ）電極間に負荷
電流検出用の抵抗１０３を挿入し、この抵抗１０３の両
端電圧を検出することにより、負荷電流の状態を判断し
、その電圧値に基づいてＤＭＯ３ＩＯ０，１０１のゲー
ト電圧を制御し、延いては負荷電流を制御するようにし
ている。
成し、その内、ＤＭＯ３１００を負荷１０２の負荷電流
を主に制御するパワー素子として構成し、又、一部のＤ
ＭＯ３ｌ ０１を電流検出用セして用い、それらＤＭＯ
３１００とＤＭＯ３Ｉ０１のソース（Ｓ）電極間に負荷
電流検出用の抵抗１０３を挿入し、この抵抗１０３の両
端電圧を検出することにより、負荷電流の状態を判断し
、その電圧値に基づいてＤＭＯ３ＩＯ０，１０１のゲー
ト電圧を制御し、延いては負荷電流を制御するようにし
ている。
しかしながら、上記のような回路構成において、負荷電
流制御用のパワー素子としてＤＭＯ３を用いる場合、Ｄ
ＭＯ３１００及びＤＭＯ３１０１の基板電位であるドレ
イン（Ｄ）が共通となる為に、抵抗１０３に発生する電
位差■８分だけ、ＤＭＯ３１００のゲート（Ｇ）−ソー
ス（Ｓ）閾電圧■６，１とＤＭＯ３１０１のゲート−ソ
ース間電圧ｖ ａｓｚとの間に電位差を生じることにな
り、これが検出精度を悪化させる原因となる。又、検出
精度向上の為には、抵抗１０３の両端電圧による検出電
圧、即ち電位差Ｖ、を極力小さくしなければならないが
、こめ電゛圧が微小な値であるとこれを受ける演算増幅
器、コンパレータ等の回路に高格゛度を要求され、その
分、回路が複雑になるという問題がある。
流制御用のパワー素子としてＤＭＯ３を用いる場合、Ｄ
ＭＯ３１００及びＤＭＯ３１０１の基板電位であるドレ
イン（Ｄ）が共通となる為に、抵抗１０３に発生する電
位差■８分だけ、ＤＭＯ３１００のゲート（Ｇ）−ソー
ス（Ｓ）閾電圧■６，１とＤＭＯ３１０１のゲート−ソ
ース間電圧ｖ ａｓｚとの間に電位差を生じることにな
り、これが検出精度を悪化させる原因となる。又、検出
精度向上の為には、抵抗１０３の両端電圧による検出電
圧、即ち電位差Ｖ、を極力小さくしなければならないが
、こめ電゛圧が微小な値であるとこれを受ける演算増幅
器、コンパレータ等の回路に高格゛度を要求され、その
分、回路が複雑になるという問題がある。
そこで本発明は、上記の問題点に鑑みなされたものであ
って、上述のように負□荷電流制御用パワー素子の一部
のセルを電流検出用として用いる回路構成において、電
流検出の精度を悪化させることなく、且つ、検出電圧を
充分大きくとることが可能な電力用半導体装置を提供す
ることを課題としている。
って、上述のように負□荷電流制御用パワー素子の一部
のセルを電流検出用として用いる回路構成において、電
流検出の精度を悪化させることなく、且つ、検出電圧を
充分大きくとることが可能な電力用半導体装置を提供す
ることを課題としている。
上記の課題を達成する為に、本発明の電力用半導体装置
は、第１電圧供給端子、及びこの端子より低い電位に設
定された第２電圧供給端子と、これら第１電圧供給端子
及び第２電圧供給端子間に負荷と共に電気接続され、該
負荷に流れる負荷電流を主に制御する第１半一体素子と
、この第１半導体素子と同一半導体基板内に形成され、
該第１半導体素子と基板電位を共用する第２半導体素子
と、 この第２半導体素子に電気接続する抵抗と、その正側入
力端子を前記第１半導体素子に電気接続すると共に、そ
の負側入力端子を前記第２半導体素子及び前記抵抗間に
電気接続し、さらにその出力端子を前記抵抗を介して前
記負側入力端子に電気接続する演算増幅器と、 前記抵抗の両ｉ命圧を検出し、その電圧値に基づいて前
記第１半導体素子及び第２半導体素子の動作状層を制御
することにより前記負荷電流を制御する制御手ｉ を備えることを特徴としている。
は、第１電圧供給端子、及びこの端子より低い電位に設
定された第２電圧供給端子と、これら第１電圧供給端子
及び第２電圧供給端子間に負荷と共に電気接続され、該
負荷に流れる負荷電流を主に制御する第１半一体素子と
、この第１半導体素子と同一半導体基板内に形成され、
該第１半導体素子と基板電位を共用する第２半導体素子
と、 この第２半導体素子に電気接続する抵抗と、その正側入
力端子を前記第１半導体素子に電気接続すると共に、そ
の負側入力端子を前記第２半導体素子及び前記抵抗間に
電気接続し、さらにその出力端子を前記抵抗を介して前
記負側入力端子に電気接続する演算増幅器と、 前記抵抗の両ｉ命圧を検出し、その電圧値に基づいて前
記第１半導体素子及び第２半導体素子の動作状層を制御
することにより前記負荷電流を制御する制御手ｉ を備えることを特徴としている。
又、そ漬ような電力用半導体装置において、前記第１半
導体素子及び前記第２半導体素子は、それらのドレイン
電位を共用する二重拡散型ＭＯＳトランジスタとして構
成してもよく、又、前記第１半導体素子を、前記負荷よ
りも前記第１電圧供給端子側に電気接続するハイサイド
スイッチとして構成してもよく、 さらに、前記基板電位を前記第１電圧供給端子の電位と
同電位にするようにしてもよい。
導体素子及び前記第２半導体素子は、それらのドレイン
電位を共用する二重拡散型ＭＯＳトランジスタとして構
成してもよく、又、前記第１半導体素子を、前記負荷よ
りも前記第１電圧供給端子側に電気接続するハイサイド
スイッチとして構成してもよく、 さらに、前記基板電位を前記第１電圧供給端子の電位と
同電位にするようにしてもよい。
あるいは、前記第１半導体素子を、前記負荷よりも前記
第２電圧供給端子側に電気接続するロードサイドスイッ
チとして構成してもよい。
第２電圧供給端子側に電気接続するロードサイドスイッ
チとして構成してもよい。
そこで本発明によると、演算増幅器の正側入力端子と負
側入力端子にそれぞれ第１半導体素子と第２半導体素子
が電気接続され、しかも、演算増幅器の出力端子は負荷
電流検出用の抵抗を介して、その負側入力端子に電気接
続される構成であるので、演算増幅器のネガチプフィー
ドバンク動作により該演算増幅器と第１半導体素子、第
２半導体素子の接続点は何ら抵抗による電位差の影響を
受けることなく同電位となる。
側入力端子にそれぞれ第１半導体素子と第２半導体素子
が電気接続され、しかも、演算増幅器の出力端子は負荷
電流検出用の抵抗を介して、その負側入力端子に電気接
続される構成であるので、演算増幅器のネガチプフィー
ドバンク動作により該演算増幅器と第１半導体素子、第
２半導体素子の接続点は何ら抵抗による電位差の影響を
受けることなく同電位となる。
従って、前記抵抗の両端電圧にて設定される検出電圧は
、その電圧値の大小によって何ら負荷電流検出精度を悪
化させることがないので、充分に大きな値に設定するこ
とができる。
、その電圧値の大小によって何ら負荷電流検出精度を悪
化させることがないので、充分に大きな値に設定するこ
とができる。
以下、本発明を図面に示す実施例を用いて詳細に説明す
る。
る。
第１図は本発明の第１実施例の構成を表す電気回路図で
あり、負荷電流制御用のパワー素子としてＮ型チャネル
のＤＭＯ３を用い、そのＤＭＯ３をハイサイドスイッチ
として使用した例である。
あり、負荷電流制御用のパワー素子としてＮ型チャネル
のＤＭＯ３を用い、そのＤＭＯ３をハイサイドスイッチ
として使用した例である。
図において、Ｎ型チャネ７１／のＤＭＯ３Ｉ及び０ＭＯ
３２は同一半導体基板内に同一製造工程にて形成され、
それらのドレイン電極（即ち基板電位）を共用しており
、そのドレイン電位には第１電圧供給端子ａより電源電
圧Ｖ、が供給されている。
３２は同一半導体基板内に同一製造工程にて形成され、
それらのドレイン電極（即ち基板電位）を共用しており
、そのドレイン電位には第１電圧供給端子ａより電源電
圧Ｖ、が供給されている。
又、ＤＭＯ３Ｉ及びＤＭＯＳ２はそれらのセル数の比が
例えば３０００〜４０００ ： １に設定されており、
そのセル数の比に応じて第１電圧供給端子ａより流れる
電流を分流するようにしたカレントミラー回路を構成し
ている。そして、ＤＭＯ３１及び０ＭＯ３２のゲートは
共通にゲート駆動回路３に電気接続され、このゲート駆
動回路３よりハイレベルの信号が供給されるとＯＮ状態
となる。
例えば３０００〜４０００ ： １に設定されており、
そのセル数の比に応じて第１電圧供給端子ａより流れる
電流を分流するようにしたカレントミラー回路を構成し
ている。そして、ＤＭＯ３１及び０ＭＯ３２のゲートは
共通にゲート駆動回路３に電気接続され、このゲート駆
動回路３よりハイレベルの信号が供給されるとＯＮ状態
となる。
ＤＭＯ３Ｉのソース電極は負荷４に電気接続され、この
ＤＭＯ３１の動作状態により主に負荷４に流れる負荷電
流を制御している。又、負荷４の他方の端子は、本発明
の言う第２電圧供給端子に相当する接地線（Ｇ Ｎ Ｄ
）に電気接続される。０Ｍ０３１のソース電極と負荷４
との接続点すは演算増幅器（オペアンプ）５の正側入力
端子に電気接続される。
ＤＭＯ３１の動作状態により主に負荷４に流れる負荷電
流を制御している。又、負荷４の他方の端子は、本発明
の言う第２電圧供給端子に相当する接地線（Ｇ Ｎ Ｄ
）に電気接続される。０Ｍ０３１のソース電極と負荷４
との接続点すは演算増幅器（オペアンプ）５の正側入力
端子に電気接続される。
又、演算増幅器５の負側入力端子は、０ＭＯ３２のソー
ス電極と負荷電流検出用の抵抗６との接続点Ｃに電気接
続され、さらに、その出力端子は抵抗６を介して負側入
力端子に電気接続されており、演算増幅器５の出力電圧
を入力側に送り返している。
ス電極と負荷電流検出用の抵抗６との接続点Ｃに電気接
続され、さらに、その出力端子は抵抗６を介して負側入
力端子に電気接続されており、演算増幅器５の出力電圧
を入力側に送り返している。
抵抗６の両端電圧、即ち接続点ｃ、ｄ間電圧電圧御回路
７に取り込まれ、制御回路７はその検出電圧値に応じた
制御信号をゲート駆動回路３へ出力している。
７に取り込まれ、制御回路７はその検出電圧値に応じた
制御信号をゲート駆動回路３へ出力している。
上述のような回路構成において、いま、何らかの要因に
より負荷４に流れる負荷電流が過大電流になったとする
と、０ＭＯ３２に分流する電流も必然的に太き（なり、
従って抵抗６の両端電圧が大きくなる。そして、その電
圧値を制御回路７が検出し、異常電圧値と判断すると、
その電圧値に応じた制御信号をゲート駆動回路３へ出力
する。
より負荷４に流れる負荷電流が過大電流になったとする
と、０ＭＯ３２に分流する電流も必然的に太き（なり、
従って抵抗６の両端電圧が大きくなる。そして、その電
圧値を制御回路７が検出し、異常電圧値と判断すると、
その電圧値に応じた制御信号をゲート駆動回路３へ出力
する。
ゲート駆動回路３１よその制御信号を受けてその制御信
号に基づきＤＭＯ３Ｉ及び０ＭＯ３２（７）ＯＮ−ＯＦ
Ｆ制御を行い、負荷電流が小さくなるように作用する。
号に基づきＤＭＯ３Ｉ及び０ＭＯ３２（７）ＯＮ−ＯＦ
Ｆ制御を行い、負荷電流が小さくなるように作用する。
しかるに、本実施例によると、演算増幅器５のネガチブ
フィードバック動作により接続点Ｃと接続点ｄの電位は
同電位となり、ＤＭＯ３Ｉのゲート−ソース間電圧ＶＧ
３１ と０ＭＯ３２のゲート−ソース間電圧ｖｅｓ□は
等しく設定されるようになる。従って、抵抗６の両端電
圧■ｓの大きさが負荷電流検出精度に影響を与えるとい
った従来技術の不具合が解決され、しかも、本実施例で
はその両端電圧Ｖ、の大きさはほぼ電源電圧■。の範囲
内において自由に設定できるので、その値Ｖｓを充分大
きくすることができ、その値ｖ３を検出する制御回路７
の構成を比較的簡単な構成にすることができる。
フィードバック動作により接続点Ｃと接続点ｄの電位は
同電位となり、ＤＭＯ３Ｉのゲート−ソース間電圧ＶＧ
３１ と０ＭＯ３２のゲート−ソース間電圧ｖｅｓ□は
等しく設定されるようになる。従って、抵抗６の両端電
圧■ｓの大きさが負荷電流検出精度に影響を与えるとい
った従来技術の不具合が解決され、しかも、本実施例で
はその両端電圧Ｖ、の大きさはほぼ電源電圧■。の範囲
内において自由に設定できるので、その値Ｖｓを充分大
きくすることができ、その値ｖ３を検出する制御回路７
の構成を比較的簡単な構成にすることができる。
第２図に本実施例による電力用半導体装置の負荷電流−
検出電圧特性を示し、第３図に第６図の従来例による電
力用半導体装置の負荷電流−検出電圧特性を示す。尚、
この測定結果はＤＭＯ３のゲート−ソース間電圧Ｖｒ、
５＝１０Ｖ、接合温度Ｔ。
検出電圧特性を示し、第３図に第６図の従来例による電
力用半導体装置の負荷電流−検出電圧特性を示す。尚、
この測定結果はＤＭＯ３のゲート−ソース間電圧Ｖｒ、
５＝１０Ｖ、接合温度Ｔ。
＝２５°Ｃにて行われた。このように、本実施例による
と、抵抗６の大きさをＲ（６）＝ＩＫΩ程度としても、
その特性に充分な直線性が得られ、検出電圧Ｖ、の値を
充分大きな値に設定できるのに対し、従来例においては
、負荷電流検出精度、検出値の温度特性等を考慮すると
抵抗１０３の大きさの限界値はほぼＲ（１０３） ＝
１００Ωとなり、その場合、検出電圧■、の限界はｖｓ
＝２００〜３００ＩＩｌｖに設定される。具体的な数値
を用いて比較すると、負荷電流検出用の抵抗（１０３，
６）の両端電圧（検出電圧ＶＳ）を例えばコンパレータ
を用いて受けるとして、そのオフセット電圧を１０ｍＶ
とすると、従来例では検出電圧Ｖｓ＝２００ｍＶの時、
オフセット電圧の影響は５％にも達する。それに対して
本実施例においては、電源電圧がＩＯＶの場合、検出電
圧Ｖ、はほぼＩＯＶに設定することができるので、オフ
セット電圧の影響はわずかに０．１％程度にすることが
でき、従来例と比較して検出精度を格段に高めることが
できる。
と、抵抗６の大きさをＲ（６）＝ＩＫΩ程度としても、
その特性に充分な直線性が得られ、検出電圧Ｖ、の値を
充分大きな値に設定できるのに対し、従来例においては
、負荷電流検出精度、検出値の温度特性等を考慮すると
抵抗１０３の大きさの限界値はほぼＲ（１０３） ＝
１００Ωとなり、その場合、検出電圧■、の限界はｖｓ
＝２００〜３００ＩＩｌｖに設定される。具体的な数値
を用いて比較すると、負荷電流検出用の抵抗（１０３，
６）の両端電圧（検出電圧ＶＳ）を例えばコンパレータ
を用いて受けるとして、そのオフセット電圧を１０ｍＶ
とすると、従来例では検出電圧Ｖｓ＝２００ｍＶの時、
オフセット電圧の影響は５％にも達する。それに対して
本実施例においては、電源電圧がＩＯＶの場合、検出電
圧Ｖ、はほぼＩＯＶに設定することができるので、オフ
セット電圧の影響はわずかに０．１％程度にすることが
でき、従来例と比較して検出精度を格段に高めることが
できる。
又、本実施例においては、演算増幅器５の正側入力端子
がＤＭＯ３Ｉと負荷４との接続点すに電気接続されてい
るので、第１電圧供給端子ａに印加する電圧と、演算増
幅器５の電源端子ｅに印加する電圧は同じ電圧値（■。
がＤＭＯ３Ｉと負荷４との接続点すに電気接続されてい
るので、第１電圧供給端子ａに印加する電圧と、演算増
幅器５の電源端子ｅに印加する電圧は同じ電圧値（■。
Ｄ）にしても検出電圧ｖ３を設定することができる。尚
、ＤＭＯ３Ｉ。
、ＤＭＯ３Ｉ。
２がＯＮ状態となると、接続点す、ｃの電位はほぼ電源
電圧ｖ０に設定されるが、その場合にもＤＭｏｓｔ、２
のＯＮ状態を維持する為に、ゲート駆動回路３に昇圧回
路が必要となるであろう。
電圧ｖ０に設定されるが、その場合にもＤＭｏｓｔ、２
のＯＮ状態を維持する為に、ゲート駆動回路３に昇圧回
路が必要となるであろう。
演算増幅器５の電源端子ｅに印加する電圧は、ｂ、ｃ点
電位がその入力動作電圧にはいる電圧ならば、特に第１
電圧供給端子ａに印加する電圧Ｖ。
電位がその入力動作電圧にはいる電圧ならば、特に第１
電圧供給端子ａに印加する電圧Ｖ。
に等しい必要はない。
次に、本発明の第２実施例の構成を第４図に示す電気回
路図を用いて説明する。この第２実施例は負荷電流制御
用のパワー素子としてＰ型チャネルのＤＭＯ３を用い、
そのＤＭＯ３をハイサイドスイッチとして使用した例で
ある。尚、上記第１実施例と同じ構成には同一符号を付
しである。
路図を用いて説明する。この第２実施例は負荷電流制御
用のパワー素子としてＰ型チャネルのＤＭＯ３を用い、
そのＤＭＯ３をハイサイドスイッチとして使用した例で
ある。尚、上記第１実施例と同じ構成には同一符号を付
しである。
図において、上記第１実施例と異なる構成を説明する。
まず、Ｐ型チャネルのＤＭＯ３１０及びＤＭＯ３ＩＩは
ドレイン電極を共用しており、そのドレイン電極に負荷
４が電気接続される。又、第１電圧供給端子ａとＤＭＯ
３１０のソース電極との接続点ｆに演算増幅器５の正側
入力端子が電気接続される。
ドレイン電極を共用しており、そのドレイン電極に負荷
４が電気接続される。又、第１電圧供給端子ａとＤＭＯ
３１０のソース電極との接続点ｆに演算増幅器５の正側
入力端子が電気接続される。
このように回路構成される第２実施例においても、、Ｄ
ＭＯ３Ｉ０．１１のソース電極にそれぞれ電気接続する
接続点ｆ、ｃの両電位を同電位にすることができ、又、
検出電圧Ｖ、の大きさは、はぼ演算増幅器５の電源の最
高電位端子ｅに印加する電圧ＶＣＣと第１電圧供給端子
ａに印加する電圧ＶＤＩＩとの差、即ちｖｃｃ Ｖｆ
ｌｔｌの範囲内において自由に設定することができ、そ
の値を充分大きな値にすることができる。
ＭＯ３Ｉ０．１１のソース電極にそれぞれ電気接続する
接続点ｆ、ｃの両電位を同電位にすることができ、又、
検出電圧Ｖ、の大きさは、はぼ演算増幅器５の電源の最
高電位端子ｅに印加する電圧ＶＣＣと第１電圧供給端子
ａに印加する電圧ＶＤＩＩとの差、即ちｖｃｃ Ｖｆ
ｌｔｌの範囲内において自由に設定することができ、そ
の値を充分大きな値にすることができる。
尚、本実施例においては、ＤＭＯ３としてＰ型チャネル
のものをハイサイドに使用しているので、ＤＭＯ３１０
及び１１をゲート制御するゲート駆動回路の構成に昇圧
回路は必要とならない。しかしながら、演算増幅器５の
正側入力端子が第１電圧供給端子ａとＤＭＯ３１０との
間に電気接続されているので、検出電圧Ｖ３を設定する
為に、Ｖα〉ｖＩＩＤが条件となり、従って、電源電圧
■ＣＣ＋ｖ０を各々に設定する回路が必要となる。
のものをハイサイドに使用しているので、ＤＭＯ３１０
及び１１をゲート制御するゲート駆動回路の構成に昇圧
回路は必要とならない。しかしながら、演算増幅器５の
正側入力端子が第１電圧供給端子ａとＤＭＯ３１０との
間に電気接続されているので、検出電圧Ｖ３を設定する
為に、Ｖα〉ｖＩＩＤが条件となり、従って、電源電圧
■ＣＣ＋ｖ０を各々に設定する回路が必要となる。
次に本発明の第３実施例の構成を第５図に示す電気回路
図を用いて説明する。この第３実施例は負荷電流制御用
のパワー素子としてＮ型チャネルのＤＭＯ３を用い、そ
のＤＭＯ３をローサイドスインチとして使用した例であ
る。尚、上記第１実施例と同じ構成には同一符号を付し
である。
図を用いて説明する。この第３実施例は負荷電流制御用
のパワー素子としてＮ型チャネルのＤＭＯ３を用い、そ
のＤＭＯ３をローサイドスインチとして使用した例であ
る。尚、上記第１実施例と同じ構成には同一符号を付し
である。
図において、上記第１実施例と異なる構成を説明する。
まず、第１電圧供給端子ａと接地線との間に接続される
ＤＭＯ３Ｉ及びＤＭＯ３２は負荷４よりも接地側、即ち
ローサイドに電気接続される。又、ＤＭＯ３Ｉと接地線
との接続点ｇに演算増幅器５の正側入力端子が電気接続
される。
ＤＭＯ３Ｉ及びＤＭＯ３２は負荷４よりも接地側、即ち
ローサイドに電気接続される。又、ＤＭＯ３Ｉと接地線
との接続点ｇに演算増幅器５の正側入力端子が電気接続
される。
このように回路構成される第３実施例においても、ＤＭ
Ｏ３Ｉ、２のソース電極にそれぞれ接続する接続点ｇ、
ｃの同電位を同電位にすることができ、又、検出電圧Ｖ
、の大きさは、はぼ演算増幅器５の電源の最低電位端子
りに印加する負電圧ＶＳＳと接地電位との差、即ち１Ｖ
ｓｓｌの範囲内において自由に設定することができ、そ
の値を充分大きな値にすることができる。
Ｏ３Ｉ、２のソース電極にそれぞれ接続する接続点ｇ、
ｃの同電位を同電位にすることができ、又、検出電圧Ｖ
、の大きさは、はぼ演算増幅器５の電源の最低電位端子
りに印加する負電圧ＶＳＳと接地電位との差、即ち１Ｖ
ｓｓｌの範囲内において自由に設定することができ、そ
の値を充分大きな値にすることができる。
尚、本実施例においては、ＤＭＯ３としてＮ型チャネル
のものをローサイドに使用しているので、ＤＭＯ３Ｉ及
び１２をゲート制御するゲート駆動回路の構成に昇圧回
路は必要とならない。しかしながら、演算増幅器５の正
側入力端子がＤＭＯ３ｌと接地線との間に電気接続され
ているので、検出電圧■３を設定する為に、接地電位Ｇ
Ｎ Ｄ ＞ Ｖ ｓ ｓが条件となり、従って、負電
圧ＶＳＳを設定する回路が必要となる。
のものをローサイドに使用しているので、ＤＭＯ３Ｉ及
び１２をゲート制御するゲート駆動回路の構成に昇圧回
路は必要とならない。しかしながら、演算増幅器５の正
側入力端子がＤＭＯ３ｌと接地線との間に電気接続され
ているので、検出電圧■３を設定する為に、接地電位Ｇ
Ｎ Ｄ ＞ Ｖ ｓ ｓが条件となり、従って、負電
圧ＶＳＳを設定する回路が必要となる。
以上、本発明を第１〜第３実施例を用いて説明したが、
本発明はそれに限定されることなく、その主旨を逸脱し
ない限り、例えば以下に示す如く種々変形可能である。
本発明はそれに限定されることなく、その主旨を逸脱し
ない限り、例えば以下に示す如く種々変形可能である。
■負荷電流制御用のパワー素子としてＰ型チャネルのＤ
ＭＯ３をローサイドスイッチとして使用した回路構成と
してもよい。
ＭＯ３をローサイドスイッチとして使用した回路構成と
してもよい。
■本発明で言う第１半導体素子及び第２半導体素子とし
ては、上記したＤＭＯ３の他に縦方向（半導体基板の厚
さ方向）に電流経路をもつ半導体素子で、それらの基板
電位を共用するものであれば何でも良（、例えばＶＭＯ
３，あるいはアノード電位を共用する絶縁ゲート型バイ
ポーラトランジスタ等を採用できる。
ては、上記したＤＭＯ３の他に縦方向（半導体基板の厚
さ方向）に電流経路をもつ半導体素子で、それらの基板
電位を共用するものであれば何でも良（、例えばＶＭＯ
３，あるいはアノード電位を共用する絶縁ゲート型バイ
ポーラトランジスタ等を採用できる。
■本発明で言う第２電圧供給端子の電位は、必ずしも接
地電位でなくてもよい。
地電位でなくてもよい。
■ゲート駆動回路としては、ＤＭＯ３のゲート電位をＤ
ｕｔｙ制御するもの、あるいは定価制御するもの等が考
えられる。又、ＤＭＯ３の動作状態を制御する方法とし
ては、ＤＭＯ３に供給する電源電圧を可変とするように
してもよい。
ｕｔｙ制御するもの、あるいは定価制御するもの等が考
えられる。又、ＤＭＯ３の動作状態を制御する方法とし
ては、ＤＭＯ３に供給する電源電圧を可変とするように
してもよい。
以上述べたように、本発明の電力用半導体装置によると
、演算増幅器の正側入力端子と負側入力端子にそれぞれ
第１半導体素子と第２半導体素子が電気接続され、しか
も、演算増幅器の出力端子は負荷電流検出用の抵抗を介
してその負側入力端子に電気接続される構成であるので
、電流検出精度を悪化させることな（、検出電圧を充分
大きく設定することができ、その分、後段の回路構成を
簡単にできるという優れた効果がある。
、演算増幅器の正側入力端子と負側入力端子にそれぞれ
第１半導体素子と第２半導体素子が電気接続され、しか
も、演算増幅器の出力端子は負荷電流検出用の抵抗を介
してその負側入力端子に電気接続される構成であるので
、電流検出精度を悪化させることな（、検出電圧を充分
大きく設定することができ、その分、後段の回路構成を
簡単にできるという優れた効果がある。
第１図は本発明の第１実施例を表す電気回路図、第２図
は第１図における実施例の負荷電流−検出電圧特性図、
第３図は第６図における従来例の負荷電流−検出電圧特
性図、第４図は本発明の第２実施例を表す電気回路図、
第５図は本発明の第３実施例を表す電気回路図、第６図
は従来例を表す電気回路図である。 １．２・・・ＤＭＯ３，３・・・ゲート駆動回路、４・
・・負荷、５・・・演算増幅器、６・・・抵抗、７・・
・制御回路。 代理人弁理士 岡 部 隆 １．２．、ＤＭＯＳ ４・―蒼 ５ ；１！増？！６ ６−Ｊｉ坑 （譬１賞芝例〕 第１図 負七電流（Ａ） 第２図 ａａｔＩ流（Ａ） （従来例） 第３図
は第１図における実施例の負荷電流−検出電圧特性図、
第３図は第６図における従来例の負荷電流−検出電圧特
性図、第４図は本発明の第２実施例を表す電気回路図、
第５図は本発明の第３実施例を表す電気回路図、第６図
は従来例を表す電気回路図である。 １．２・・・ＤＭＯ３，３・・・ゲート駆動回路、４・
・・負荷、５・・・演算増幅器、６・・・抵抗、７・・
・制御回路。 代理人弁理士 岡 部 隆 １．２．、ＤＭＯＳ ４・―蒼 ５ ；１！増？！６ ６−Ｊｉ坑 （譬１賞芝例〕 第１図 負七電流（Ａ） 第２図 ａａｔＩ流（Ａ） （従来例） 第３図
Claims (6)
- （１）第１電圧供給端子、及びこの端子より低い電位に
設定された第２電圧供給端子と、 これら第１電圧供給端子及び第２電圧供給端子間に負荷
と共に電気接続され、該負荷に流れる負荷電流を主に制
御する第１半導体素子と、 この第１半導体素子と同一半導体基板内に形成され、該
第１半導体素子と基板電位を共用する第２半導体素子と
、 この第２半導体素子に電気接続する抵抗と、その正側入
力端子を前記第１半導体素子に電気接続すると共に、そ
の負側入力端子を前記第２半導体素子及び前記抵抗間に
電気接続し、さらにその出力端子を前記抵抗を介して前
記負側入力端子に電気接続する演算増幅器と、 前記抵抗の両端電圧を検出し、その電圧値に基づいて前
記第１半導体素子及び第２半導体素子の動作状態を制御
することにより前記負荷電流を制御する制御手段 を備えることを特徴とする電力用半導体装置。 - （２）前記第１半導体素子及び前記第２半導体素子は、
それらのドレイン電位を共用する二重拡散型ＭＯＳトラ
ンジスタである請求項１記載の電力用半導体装置。 - （３）前記第１半導体素子及び前記第２半導体素子は、
それらのアノード電位を共用する絶縁ゲート型バイポー
ラトランジスタである請求項１記載の電力用半導体装置
。 - （４）前記第１半導体素子を、前記負荷よりも前記第１
電圧供給端子側に電気接続する請求項１乃至３のいずれ
かに記載の電力用半導体装置。 - （５）前記基板電位を前記第１電圧供給端子の電位と同
電位にする請求項４記載の電力用半導体装置。 - （６）前記第１半導体素子を、前記負荷よりも前記第２
電圧供給端子側に電気接続する請求項１乃至３のいずれ
かに記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052928A JPH01227520A (ja) | 1988-03-07 | 1988-03-07 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052928A JPH01227520A (ja) | 1988-03-07 | 1988-03-07 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01227520A true JPH01227520A (ja) | 1989-09-11 |
Family
ID=12928502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63052928A Pending JPH01227520A (ja) | 1988-03-07 | 1988-03-07 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01227520A (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260712A (ja) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | スイッチ回路 |
| JPH04126409A (ja) * | 1990-09-18 | 1992-04-27 | Nippon Motoroola Kk | バイアス電流制御回路 |
| JPH04326108A (ja) * | 1991-04-25 | 1992-11-16 | Nippondenso Co Ltd | 負荷駆動制御装置 |
| JPH04355968A (ja) * | 1990-07-30 | 1992-12-09 | Nippondenso Co Ltd | 電力用半導体装置 |
| WO2000079682A1 (en) * | 1999-06-18 | 2000-12-28 | Matsushita Electric Industrial Co., Ltd. | Output controller |
| US6222709B1 (en) | 1999-02-14 | 2001-04-24 | Yazaki Corporation | Device and method for supplying electric power to a load |
| US6269011B1 (en) | 1999-02-14 | 2001-07-31 | Yazaki Corporation | Power supply system having semiconductor active fuse |
| US6313690B1 (en) | 1999-02-14 | 2001-11-06 | Yazaki Corporation | Semiconductor switching device with leakage current detecting junction |
| US6356138B1 (en) | 1999-02-14 | 2002-03-12 | Yazaki Corporation | Switching device with break detecting function |
| US6392859B1 (en) | 1999-02-14 | 2002-05-21 | Yazaki Corporation | Semiconductor active fuse for AC power line and bidirectional switching device for the fuse |
| US6400545B1 (en) | 1999-02-19 | 2002-06-04 | Yazaki Corporation | Fuseless dc-dc converter |
| US6441557B1 (en) | 1999-02-26 | 2002-08-27 | Yazaki Corporation | Auto light-control system |
| US6441679B1 (en) | 2000-02-14 | 2002-08-27 | Yazaki Corporation | Semiconductor active fuse operating at higher supply voltage employing current oscillation |
| JP2002300017A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置 |
| JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
| WO2005112217A1 (ja) * | 2004-05-18 | 2005-11-24 | Rohm Co., Ltd | 過電流検出回路及びこれを有する電源装置 |
| US7109558B2 (en) | 2001-06-06 | 2006-09-19 | Denso Corporation | Power MOS transistor having capability for setting substrate potential independently of source potential |
| JP2007189775A (ja) * | 2006-01-11 | 2007-07-26 | Renesas Technology Corp | スイッチング電源装置 |
| US7626792B2 (en) | 2003-07-16 | 2009-12-01 | Nec Electronics Corporation | Power supply control apparatus including highly-reliable overcurrent detecting circuit |
| WO2011048845A1 (ja) * | 2009-10-20 | 2011-04-28 | 三菱電機株式会社 | 半導体装置 |
| JP2016133414A (ja) * | 2015-01-20 | 2016-07-25 | 株式会社デンソー | スイッチング素子の駆動装置 |
| JP2016181881A (ja) * | 2015-03-25 | 2016-10-13 | 株式会社デンソー | スイッチング素子の駆動装置 |
| JP2019050695A (ja) * | 2017-09-12 | 2019-03-28 | トヨタ自動車株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247268A (ja) * | 1985-12-10 | 1987-10-28 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 電流検出回路 |
-
1988
- 1988-03-07 JP JP63052928A patent/JPH01227520A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247268A (ja) * | 1985-12-10 | 1987-10-28 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 電流検出回路 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260712A (ja) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | スイッチ回路 |
| JPH04355968A (ja) * | 1990-07-30 | 1992-12-09 | Nippondenso Co Ltd | 電力用半導体装置 |
| JPH04126409A (ja) * | 1990-09-18 | 1992-04-27 | Nippon Motoroola Kk | バイアス電流制御回路 |
| JPH04326108A (ja) * | 1991-04-25 | 1992-11-16 | Nippondenso Co Ltd | 負荷駆動制御装置 |
| US6222709B1 (en) | 1999-02-14 | 2001-04-24 | Yazaki Corporation | Device and method for supplying electric power to a load |
| US6269011B1 (en) | 1999-02-14 | 2001-07-31 | Yazaki Corporation | Power supply system having semiconductor active fuse |
| US6313690B1 (en) | 1999-02-14 | 2001-11-06 | Yazaki Corporation | Semiconductor switching device with leakage current detecting junction |
| US6356138B1 (en) | 1999-02-14 | 2002-03-12 | Yazaki Corporation | Switching device with break detecting function |
| US6392859B1 (en) | 1999-02-14 | 2002-05-21 | Yazaki Corporation | Semiconductor active fuse for AC power line and bidirectional switching device for the fuse |
| US6400545B1 (en) | 1999-02-19 | 2002-06-04 | Yazaki Corporation | Fuseless dc-dc converter |
| US6441557B1 (en) | 1999-02-26 | 2002-08-27 | Yazaki Corporation | Auto light-control system |
| US6424131B1 (en) | 1999-06-18 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | Output controller |
| WO2000079682A1 (en) * | 1999-06-18 | 2000-12-28 | Matsushita Electric Industrial Co., Ltd. | Output controller |
| US6441679B1 (en) | 2000-02-14 | 2002-08-27 | Yazaki Corporation | Semiconductor active fuse operating at higher supply voltage employing current oscillation |
| JP2002300017A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置 |
| US7109558B2 (en) | 2001-06-06 | 2006-09-19 | Denso Corporation | Power MOS transistor having capability for setting substrate potential independently of source potential |
| US7626792B2 (en) | 2003-07-16 | 2009-12-01 | Nec Electronics Corporation | Power supply control apparatus including highly-reliable overcurrent detecting circuit |
| JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
| WO2005112217A1 (ja) * | 2004-05-18 | 2005-11-24 | Rohm Co., Ltd | 過電流検出回路及びこれを有する電源装置 |
| JP2007189775A (ja) * | 2006-01-11 | 2007-07-26 | Renesas Technology Corp | スイッチング電源装置 |
| WO2011048845A1 (ja) * | 2009-10-20 | 2011-04-28 | 三菱電機株式会社 | 半導体装置 |
| JP5289580B2 (ja) * | 2009-10-20 | 2013-09-11 | 三菱電機株式会社 | 半導体装置 |
| US8803508B2 (en) | 2009-10-20 | 2014-08-12 | Mitsubishi Electric Corporation | Semiconductor device and error detector |
| JP2016133414A (ja) * | 2015-01-20 | 2016-07-25 | 株式会社デンソー | スイッチング素子の駆動装置 |
| JP2016181881A (ja) * | 2015-03-25 | 2016-10-13 | 株式会社デンソー | スイッチング素子の駆動装置 |
| JP2019050695A (ja) * | 2017-09-12 | 2019-03-28 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3628576B2 (ja) | 微少電流検出装置 | |
| US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
| JPH1014099A (ja) | 過電流検出回路 | |
| JPH09191103A (ja) | 電流検出手段を有する半導体装置 | |
| JP2914231B2 (ja) | 電流検出回路 | |
| GB2048598A (en) | Cmos class a amplifier | |
| US7759982B2 (en) | Current detection circuit | |
| US7173476B2 (en) | Semiconductor integrated circuit device | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| US4079332A (en) | High gain differential amplifier | |
| CN118199010A (zh) | 限流保护电路 | |
| JP3126540B2 (ja) | Ｍｏｓ型半導体装置 | |
| CN116805870A (zh) | 具有过电流保护的高侧半导体开关 | |
| JPH02181663A (ja) | 電流センス回路 | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| JP2893738B2 (ja) | 電圧検出回路 | |
| JPS62109114A (ja) | ボルテ−ジ．レギユレ−タ | |
| JPH01257270A (ja) | 半導体素子の電流検出回路 | |
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 | |
| JPH04326768A (ja) | 半導体装置 | |
| JPH053424A (ja) | 微小電圧検出回路およびこれを用いた電流制限回路 | |
| JPH02268516A (ja) | 半導体装置 | |
| JP2003008020A (ja) | 半導体装置 | |
| JP2812074B2 (ja) | 半導体装置 | |
| JP2669177B2 (ja) | 負荷駆動制御装置 |