JP2000311944A - 半導体装置の配線設計方法 - Google Patents

半導体装置の配線設計方法

Info

Publication number
JP2000311944A
JP2000311944A JP11118397A JP11839799A JP2000311944A JP 2000311944 A JP2000311944 A JP 2000311944A JP 11118397 A JP11118397 A JP 11118397A JP 11839799 A JP11839799 A JP 11839799A JP 2000311944 A JP2000311944 A JP 2000311944A
Authority
JP
Japan
Prior art keywords
wiring
track
wiring layer
terminal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11118397A
Other languages
English (en)
Inventor
Takefumi Hiraga
健文 平賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11118397A priority Critical patent/JP2000311944A/ja
Publication of JP2000311944A publication Critical patent/JP2000311944A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 最適な仮想端子位置を設定することによって
冗長な配線を無くし、配線の集積度を向上させることが
できる半導体装置の配線設計方法を提供する。 【解決手段】 配線設計方法では、第1配線層11の実
端子21から第4配線層14に達するビアを配置するに
あたって、第1及び第4配線層11、14間で、第4配
線層14における配線トラックと直交する方向の配線ト
ラックを有する配線層の層数Nを求める。層数Nが奇数
であれば、実端子21に対応する第4配線層14の配線
トラックからN本以内で且つ奇数番目の配線トラックを
実端子21と接続する仮想端子31を配置すべき最適候
補トラックする。層数Nが偶数であれば、実端子21に
対応する第4配線層14の配線トラック又は該配線トラ
ックからN本以内で且つ偶数番目の配線トラックを最適
候補トラックとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の配線
設計方法に関し、特に、半導体集積回路やプリント基板
における配線経路を決定する半導体装置の配線設計方法
に関する。
【0002】
【従来の技術】大規模集積回路(以下、LSIとも呼
ぶ)や論理回路を設計開発する際には、計算機援用設計
(Computer Aided Design:CAD)によってレイアウト
データを作成しつつ各処理を実行する。LSIのレイア
ウト設計では、マクロセルの配置や基本セルの概略配置
を決定するフロアプラン処理と、基本セルを実際に配置
する配置処理と、結線すべきセル間の配線経路を決定す
る配線処理とが実行される。一般に、配線処理で用いら
れる自動配線設計方法には、概略配線処理と仮想端子位
置決定処理と詳細配線処理とが含まれる。
【0003】ここで、従来のLSIの自動配線設計方法
について説明する。図13は、特開平3−278446
号公報に記載された従来の自動配線設計方法を本発明と
の比較が容易となるように書き改めたフローチャートで
あり、図14〜図16は、図13の各ステップに対応す
る処理工程を模式的に示す平面図である。
【0004】例えば、3層以上の配線層の内、起点とな
る一の配線層の端子から他の配線層に計算機援用設計を
用いて配線する際には、以下の処理を行う。まず、ステ
ップS1では、配線層のシミュレーション対象領域を、
マトリックス状に配置されるグリッドで分割する。各配
線層では、複数の配線トラックが、各グリッドを一の方
向、又は該一の方向と直交する方向に通過する。次い
で、起点となる実端子を配設する配線層と、実端子に接
続すべき別の端子(以下、仮想端子とも呼ぶ)を配設す
る配線層とを、ネット情報に基づいて夫々決定し、各ネ
ットの配線経路をグリッド単位でおおよそ決定する概略
配線処理を行う(図14)。ネットとは、あるゲートの
出力端子から別のゲートの入力端子に信号を伝播する接
続関係を示し、ネット情報とは端子間の接続関係を示
す。
【0005】概略配線処理では、実端子を配設する配線
層と仮想端子を配設する配線層とを夫々決定する。更
に、所要のグリッドに実端子(図中の黒四角)を配置し
た後に、各グリッドの境界上を何本の配線が通過できる
かを示す配線可能本数をグリッド内部の配線禁止条件な
どから見積もり、各グリッドの境界を通過する配線数が
配線可能本数を超えないように配線経路を決定する。配
線禁止条件とは、ある部分に配線することができない種
々の条件を意味する。
【0006】ステップS2では、各グリッドの境界に関
し、各ネットが境界におけるどの配線層のどの位置を通
過するかを示す仮想端子の位置を決定する仮想端子位置
決定処理を行う(図15)。仮想端子は、グリッドの境
界と、配線が可能な通路である配線トラックとが交差す
る位置に配設(図中の白丸)される。
【0007】仮想端子位置決定処理では、グリッドの境
界付近の配線禁止条件と実端子の位置とに基づいて仮想
端子の位置を決定する。ここで、実端子が位置する配線
トラックとグリッドの境界との交点に配線禁止条件が無
い場合には、実端子と仮想端子とを直線で結線できるよ
うに上記交点に仮想端子を配置する。一方、上記交点に
配線禁止条件が存在する場合には、実端子が位置する配
線トラックから最も近く且つ配線禁止条件が存在しない
配線トラックと境界との交点に仮想端子を配設する。
【0008】ステップS3では、各グリッドに対して、
配線相互間の短絡や未配線のネットを無くするように詳
細な経路を決定する詳細配線処理を行う(図16)。更
に、詳細配線処理後には、ステップS4で詳細配線処理
の結果を判定する。これにより、配線相互間の短絡や未
配線ネットは無いと判定した場合には処理を終了し、有
ると判定した場合にはステップS1からの工程を繰り返
す。
【0009】図17は、上記従来の自動配線設計方法
で、第1配線層に配置した実端子に対して第3配線層の
仮想端子を最適位置に配置した結果を1ネットのみで表
した平面図である。実際には、グリッドの境界を通過す
るネットは多数あり、他のネットの仮想端子の位置及び
配線禁止の位置によっては、第1配線層の実端子に対応
して第3配線層に同図のような仮想端子を設けることが
必要になる。図中、グリッドの境界を実線、配線トラッ
クを破線、第1配線層における実端子を黒四角、第3配
線層における仮想端子を白丸で夫々示した。
【0010】従来の自動配線設計方法では、実端子が位
置する配線トラックとグリッドの境界との交点に仮想端
子を設け、この交点を最適な仮想端子とする。この場
合、配線層を2層以上貫通するビアが許されていないテ
クノロジーでは、2層以上離れた配線層を相互に結線す
る際に、中間の配線層に配線を設ける必要が生じる。各
配線層では配線方向が夫々決まっており、配線方向を無
視して配線すると、その配線箇所が他のネットの配線障
害となり、配線の集積度を悪化させる原因となる。
【0011】通常は、配線方向が水平方向の配線層と垂
直方向の配線層とが交互に積層されるので、各配線方向
を守って2層以上離れた配線層を結線すると、図18に
示すように、実端子から第2配線層、第3配線層、第2
配線層及び第3配線層の順で交互にのりかえることによ
って第3配線層の仮想端子に結線するので、配線に折れ
曲がりが生じる。同図は、配置した仮想端子に対して詳
細配線した一例を示す平面図であり、第2配線層におけ
る配線を右下がりのハッチング、第3配線層における配
線を右上がりのハッチング、第1及び第2配線層の間の
ビアを薄い点を付した矩形、第2及び第3配線層の間の
ビアを濃い点を付した矩形で夫々示す。
【0012】
【発明が解決しようとする課題】上記従来の自動配線設
計方法における仮想端子位置決定処理では、配線禁止条
件の有無及び実端子の位置のみに基づいて仮想端子の配
置を決定していた。そのため、配線層を3層以上有し且
つ2層以上貫通するビアが許されないテクノロジーを用
いてLSIを設計する際には、上述のように、必要以上
に折れ曲がりを有する冗長な配線が生じるので、良好な
配線の集積度が損なわれ、配線相互間の短絡や未配線の
ネットが発生する可能性が高くなっていた。
【0013】本発明は、上記に鑑み、2層以上貫通する
ビアが許されないテクノロジーを用いた場合でも、最適
な仮想端子位置を設定することによって冗長な配線を無
くし、配線の集積度を向上させることができる半導体装
置の配線設計方法を提供することを目的とする。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の配線設計方法は、各層が、マ
トリックス状に配置されたグリッドと、各グリッドを一
の方向又は該一の方向と直交する方向に通過する複数の
配線トラックとを有する3層以上の配線層を含む配線構
造を、計算機援用設計を用いて設計する半導体装置の配
線設計方法において、起点となる一の配線層の端子から
他の配線層に達するビアを配置するにあたって、前記一
の配線層と他の配線層との間で、該他の配線層における
配線トラックと直交する方向の配線トラックを有する配
線層の層数Nを求め、前記層数Nが奇数のときには、前
記端子が位置する前記一の配線層の配線トラックと平面
的に重なる前記他の配線層の配線トラックからN本以内
で且つ奇数番目の配線トラックを前記端子と接続する別
の端子を配置すべき最適候補トラックとし、前記層数N
が偶数のときには、前記端子が位置する前記一の配線層
の配線トラックと平面的に重なる前記他の配線層の配線
トラック又は該配線トラックからN本以内で且つ偶数番
目の配線トラックを前記最適候補トラックとすることを
特徴とする。
【0015】本発明の半導体装置の配線設計方法では、
配線禁止条件の有無及び一の配線層の端子の位置だけで
なく、端子に接続される他の配線層での配線トラックの
方向と直交する配線トラックを有する配線層の数を別の
端子決定のパラメータとするので、端子から別の端子に
至るルートにおける各配線層での最短の配線を求めるこ
とができる。これにより、冗長な配線を無くし、配線の
集積度を向上させ、配線相互間の短絡や未配線のネット
の発生を抑えることができる。この場合、各配線層間に
配設されるビアの数は最少となる。
【0016】ここで、本発明の好ましい半導体装置の配
線設計方法では、前記最適候補トラックと前記他の配線
層におけるグリッドの境界との交点を、前記別の端子を
配置すべき最適候補位置とすることが好ましい。これに
より、別の端子を他の配線層に適正に配設することがで
きる。
【0017】また、前記交点における配線禁止条件の有
無を判定し、配線禁止条件が無ければ前記交点に前記別
の端子を配設し、配線禁止条件が有れば、前記最適候補
トラックから最も近く且つ配線禁止条件を有しない配線
トラックと、前記他の配線層におけるグリッドの境界と
の交点を前記最適候補位置とすることも本発明の好まし
い態様である。これにより、別の端子の配置を適切に行
うことができる。
【0018】具体的には、前記計算機援用設計は、配線
層を2層以上貫通するビアの形成が許されない条件下で
実行される。
【0019】
【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図1は、本発明の一実施形態例における自
動配線設計方法を模式的に示す斜視図である。同図で
は、配線層を4層有し且つ2層以上貫通するビアが許さ
れていないテクノロジーで、第1配線層と第4配線層と
を結線する。
【0020】順に積層された第1〜第4配線層11〜1
4における配線トラックの方向(以下、配線方向とも呼
ぶ)は交互に90゜づつ異なっており、第1及び第3配
線層11、13では夫々水平方向、第2及び第4配線層
12、14では垂直方向となっている。第1及び第2配
線層11、12相互間のビア15が配設された位置か
ら、第2及び第3配線層12、13相互間のビア16を
続けて形成することはできない。そのため、第2配線層
12における1配線トラック格子の長さの垂直方向の配
線19を設けて、ビア15に対するビア16の位置をず
らしている。
【0021】起点となる第1配線層11に配置される実
端子21と、第4配線層14に配置される仮想端子31
との接続には、配線トラックの1格子間の長さを1とし
て、少なくとも垂直方向にN1の長さの配線19と、水
平方向にN1の長さの配線20とが必要である。
【0022】以下、本実施形態例の自動配線設計方法に
おける処理について説明する。図2は、本実施形態例に
おける自動配線設計方法の全体の処理を示すフローチャ
ートである。同図では、ステップS1、S3及びS4は
図13に示した従来の自動配線設計方法と同様であり、
ステップS2Aのみが異なる。ここでは、図1を併せて
参照する。
【0023】ステップS2Aでは、実端子の位置、配線
禁止条件、及び、配線長が最短でビア数が最少の最適仮
想端子候補位置に基づいて仮想端子位置決定処理を実行
する。
【0024】図3は、図2におけるステップS2Aの処
理を詳細に示すフローチャートである。まず、実端子2
1が存在する第1配線層11と、仮想端子31が存在す
る第4配線層14と、配線層11、14間の配線層1
2、13との総数をnとし、第1配線層11と第4配線
層14との間で、第4配線層14における配線トラック
と直交する方向の配線トラックを有する配線層の層数N
を求める。この際に、第4配線層14の配線トラックの
方向と直交する方向に必要な配線長を計算する。
【0025】ステップS22では、配線層数Nが奇数及
び偶数の何れであるかを判定し、奇数の場合にはステッ
プS23に進んで、実端子21と平面的に重なる第4配
線層14の配線トラックからN本以内で奇数番目の配線
トラックと、実端子21と平面的に重なる配線層14の
グリッドの境界との交点を、最適仮想端子候補位置とし
て決定する。一方、ステップS22で配線層数Nが偶数
であれば、ステップS24に進んで、実端子21と平面
的に重なる配線層14の配線トラックからN本以内で偶
数番目又は0番目の配線トラックと、実端子21と平面
的に重なる配線層14のグリッドの境界との交点を、最
適仮想端子候補位置として決定する。
【0026】ステップS23及びS24では、実端子2
1と仮想端子31とを配線する場合に、仮想端子31が
位置する第4配線層14における配線方向と直交する方
向での配線20の長さが最短となる仮想端子の候補位置
を算出する。このとき、配線トラック格子の長さを1と
して、最初の配線層11と最終の配線層14との間で同
じ配線方向をもつNの長さの配線20が必要となる。つ
まり、実端子21が存在する第1配線層11の配線トラ
ックから、第4配線層14の配線方向と直交する方向
に、長さNの配線20によって丁度到達できる配線トラ
ックと配線層14におけるグリッドの境界との交点を求
めれば、この交点が、配線層14の配線方向と直交する
方向の配線長が最短の仮想端子31の位置となる。
【0027】仮想端子31が位置する第4配線層14の
配線方向での配線長は、実端子21とグリッドの境界と
の間の長さが最短であり、このときの長さは仮想端子3
1の位置と無関係なので、ステップS23及びS24で
夫々計算された仮想端子31の位置は、実端子21と仮
想端子31とを結線した場合の長さが最短となる位置で
ある。
【0028】また、ビア数に着目すると、実端子21が
存在する第1配線層11と仮想端子31が存在する第4
配線層14との間にビアを設ければ、ビアが設けられた
位置から配線トラック格子の長さで1の配線を設け、そ
の終端位置に次の配線層へのビアを設ける処理を繰り返
すことによって、ビア数を最少とすることができる。こ
の場合、仮想端子31を設ける配線層の配線方向と同じ
方向の配線層に配線を設ける際には、実端子21から仮
想端子31の方向に配線を設けることにより、最短の配
線が可能になる。
【0029】次いで、ステップS25では、最適仮想端
子候補位置の配線トラックとグリッドの境界との交点に
配線禁止条件が存在しなければ、最適仮想端子候補位置
の配線トラックとグリッドの境界との交点に仮想端子2
1を配設する。そうでなければ、グリッドの境界との交
点に配線禁止条件が存在しない配線トラックで、最適仮
想端子候補位置の配線トラックから最も近い配線トラッ
クと、グリッドの境界との交点に仮想端子を設ける。
【0030】
【実施例】実施例1 本実施例を図4及び図5〜図7を参照して説明する。図
4は、本実施例における自動配線設計方法を模式的に示
す斜視図、図5〜図7は、本自動配線設計方法の各工程
を段階的に示す図である。
【0031】本実施例では、下から順に第1、第2及び
第3配線層11〜13で総数nが3であり、第1及び第
3配線層11、13における各配線方向が水平方向、第
2配線層12における配線方向が垂直方向であり、第1
配線層11の実端子21に対する第3配線層13の最適
仮想端子候補位置を求める。
【0032】まず、配線層の総数n=3において、第3
配線層13の配線方向と直交する配線方向の配線層は第
2配線層12のみであるので、配線総数N=1である。
この場合、実端子20が位置する配線トラックは図5の
第4配線トラック44で、配線総数Nが奇数なので、第
4配線トラック44からN=1本以内にある配線トラッ
クは43、44、45である。これらの内で、実端子2
1が位置する第4配線トラック44から奇数番目の配線
トラックは43及び45のみである。従って、配線トラ
ック43、45とグリッドの境界との交点である同図の
仮想端子候補位置31、32が、最適仮想端子候補位置
となる。
【0033】図6は、第3配線トラック43に仮想端子
21が位置するとして詳細配線をした結果を示す。配線
トラックの1格子間の長さを1とするので、垂直方向で
の配線長は1である。これは、第1配線層11と第3配
線層13とをつなぐ際に、ビアを重複させずに結線する
ために必要な長さである。水平方向での配線長は、実端
子21とグリッドの境界とを最短で結ぶ長さである。同
図は、最短の配線長となっている。ビア数は、第1配線
層11と第2配線層12との間のビア15と、第2配線
層12と第3配線層13との間のビア16との2個のみ
で最少となっている。
【0034】図7は、従来の自動配線設計方法により、
実端子21が位置する第4配線トラック44に仮想端子
も位置させて詳細配線した結果を示す。同図の配線で
は、図6の配線に比して、配線長が配線トラックの1格
子間の長さ1だけ長く、ビアは15、16、36、37
と4個必要になる。
【0035】実施例2 本実施例を図8及び図9〜図12を参照して説明する。
図8は、本実施例における自動配線設計方法を模式的に
示す斜視図、図9〜図12は、本自動配線設計方法の各
工程を段階的に示す図である。
【0036】本実施例では、下から順に第1、第2、第
3、第4及び第5配線層11〜14、38で総数nが5
であり、第1、第2及び第5配線層11、12、38に
おける各配線方向が水平方向、第3及び第4配線層1
3、14における配線方向が垂直方向であり、配線方向
が水平方向の配線層と垂直方向の配線層とが交互に配設
されていない。第1配線層11に位置する実端子21に
対し、第5配線層38の最適仮想端子候補位置を求め
る。
【0037】まず、配線層の総数n=5において、第5
配線層38の配線方向と直交する配線方向の配線層が第
3及び第4配線層13、14であるので、配線層数N=
2である。この場合、実端子21と平面的に重なる配線
トラックは図9の第4配線トラック44であり、配線層
数Nが偶数なので、第4配線トラック44からN=2本
以内にある配線トラックは42〜46である。これらの
内で、実端子21が位置する第4配線トラック44から
偶数本(0を含む)離れている配線トラックは42、4
4及び46である。従って、配線トラック42、46と
グリッドの境界との交点である同図の仮想端子候補位置
33〜35が最適仮想端子候補位置となる。
【0038】図10は、第2配線トラック42に仮想端
子33が位置するとして詳細配線をした結果を示す平面
図である。本実施例では、垂直方向での配線長が2とな
る。これは、第1配線層11と第5配線層38とをつな
ぐ際に、ビアを重複させずに結線するために必要な長さ
である。水平方向での配線長は、実端子21とグリッド
の境界とを最短で結ぶ長さである。ビア数は、第1配線
層11と第2配線層12間のビア15と、第2配線層1
2と第3配線層13間のビア16と、第3配線層13と
第4配線層14間のビア17と、第4配線層14と第5
配線層38間のビア10との4個のみである。
【0039】図11は、第4配線トラック44に仮想端
子34を位置させる設定で詳細配線を施した結果を示す
平面図、図12は、第6配線トラック46に仮想端子を
35位置させる設定で詳細配線を施した結果を示す平面
図である。いずれの配線においても、垂直方向での配線
の長さは、配線トラックの一格子間の長さを1として
“2”であり、これは第1配線層11〜第5配線層38
を結線するのに最小限必要な長さである。水平方向は、
実端子21とグリッドの境界とを最短で結ぶ長さであ
り、最短の配線となっている。ビア数は、各配線層間に
1個づつの計5個が設けられ、最少になっている。
【0040】従来法では、第4配線トラック44(図9
参照)だけを最適仮想端子候補位置としたが、本実施例
では、第4配線トラック44以外に、第2配線トラック
42及び第6配線トラック46の各位置も最適仮想端子
候補位置とする。第4配線トラック44とグリッドの境
界との交点に配線禁止条件が存在する場合、従来法で
は、第4配線トラック44と単に隣接する第3配線トラ
ック43又は第5配線トラック45とグリッドの境界と
の交点に仮想端子を移した。このため、冗長な配線を用
いて詳細配線を施すことになった。これに対し、本実施
例では、第2配線トラック42又は第6配線トラック4
6とグリッドの境界との交点に仮想端子33、35を設
けるので、上述の通り、冗長な配線が生じない詳細配線
を行うことができる。
【0041】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体装置の配線設計方法
は、上記実施形態例の構成にのみ限定されるものではな
く、上記実施形態例の構成から種々の修正及び変更を施
した半導体装置の配線設計方法も、本発明の範囲に含ま
れる。
【0042】
【発明の効果】以上説明したように、本発明の半導体装
置の配線設計方法によると、2層以上貫通するビアが許
されないテクノロジーを用いた場合でも、最適な仮想端
子位置を設定することによって冗長な配線を無くし、配
線の集積度を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態例における自動配線設計方
法を模式的に示す斜視図。
【図2】本実施形態例における自動配線設計方法の全体
の処理工程を示すフローチャート。
【図3】図2におけるステップS2Aの処理を詳細に示
すフローチャート。
【図4】本発明の実施例1における自動配線設計方法を
模式的に示す斜視図。
【図5】実施例1の自動配線設計方法における各工程を
模式的に示す平面図。
【図6】実施例1の自動配線設計方法における各工程を
模式的に示す平面図。
【図7】本実施例の自動配線設計方法における各工程を
模式的に示す平面図。
【図8】本発明の実施例2における自動配線設計方法を
模式的に示す斜視図。
【図9】実施例2の自動配線設計方法における各工程を
模式的に示す斜視図。
【図10】実施例2の自動配線設計方法における各工程
を模式的に示す斜視図。
【図11】実施例2の自動配線設計方法における各工程
を模式的に示す斜視図。
【図12】実施例2の自動配線設計方法における各工程
を模式的に示す斜視図。
【図13】従来の自動配線設計方法の全体の処理工程を
示すフローチャート。
【図14】図13の各ステップに対応する処理工程を模
式的に示す平面図。
【図15】図13の各ステップに対応する処理工程を模
式的に示す平面図。
【図16】図13の各ステップに対応する処理工程を模
式的に示す平面図。
【図17】従来法により実端子に対して仮想端子を最適
位置に配置した結果を示す平面図。
【図18】図17の仮想端子に対して詳細配線した結果
を模式的に示す平面図。
【符号の説明】
10、15〜17、36、37:ビア 11〜14:第1〜第4配線層 19、20、24:配線 21:実端子 22:仮想端子 31、32、33〜35:仮想端子候補位置 38:第5配線層 41〜47:第1〜第7配線トラック

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 各層が、マトリックス状に配置されたグ
    リッドと、各グリッドを一の方向又は該一の方向と直交
    する方向に通過する複数の配線トラックとを有する3層
    以上の配線層を含む配線構造を、計算機援用設計を用い
    て設計する半導体装置の配線設計方法において、 起点となる一の配線層の端子から他の配線層に達するビ
    アを配置するにあたって、 前記一の配線層と他の配線層との間で、該他の配線層に
    おける配線トラックと直交する方向の配線トラックを有
    する配線層の層数Nを求め、 前記層数Nが奇数のときには、前記端子が位置する前記
    一の配線層の配線トラックと平面的に重なる前記他の配
    線層の配線トラックからN本以内で且つ奇数番目の配線
    トラックを前記端子と接続する別の端子を配置すべき最
    適候補トラックとし、 前記層数Nが偶数のときには、前記端子が位置する前記
    一の配線層の配線トラックと平面的に重なる前記他の配
    線層の配線トラック又は該配線トラックからN本以内で
    且つ偶数番目の配線トラックを前記最適候補トラックと
    することを特徴とする半導体装置の配線設計方法。
  2. 【請求項2】 前記最適候補トラックと前記他の配線層
    におけるグリッドの境界との交点を、前記別の端子を配
    置すべき最適候補位置とする、請求項1に記載の半導体
    装置の配線設計方法。
  3. 【請求項3】 前記交点における配線禁止条件の有無を
    判定し、配線禁止条件が無ければ前記交点に前記別の端
    子を配設し、配線禁止条件が有れば、前記最適候補トラ
    ックから最も近く且つ配線禁止条件を有しない配線トラ
    ックと、前記他の配線層におけるグリッドの境界との交
    点を前記最適候補位置とする、請求項2に記載の半導体
    装置の配線設計方法。
  4. 【請求項4】 前記計算機援用設計は、配線層を2層以
    上貫通するビアの形成が許されない条件下で実行され
    る、請求項1〜3の何れかに記載の半導体装置の配線設
    計方法。
JP11118397A 1999-04-26 1999-04-26 半導体装置の配線設計方法 Pending JP2000311944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11118397A JP2000311944A (ja) 1999-04-26 1999-04-26 半導体装置の配線設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11118397A JP2000311944A (ja) 1999-04-26 1999-04-26 半導体装置の配線設計方法

Publications (1)

Publication Number Publication Date
JP2000311944A true JP2000311944A (ja) 2000-11-07

Family

ID=14735662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11118397A Pending JP2000311944A (ja) 1999-04-26 1999-04-26 半導体装置の配線設計方法

Country Status (1)

Country Link
JP (1) JP2000311944A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274254A (ja) * 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体集積回路の自動配置配線方法
JP2005538554A (ja) * 2002-09-05 2005-12-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 中間材と関連構成部品とを有する集積回路構成

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274254A (ja) * 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体集積回路の自動配置配線方法
JP2005538554A (ja) * 2002-09-05 2005-12-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 中間材と関連構成部品とを有する集積回路構成

Similar Documents

Publication Publication Date Title
US6915500B1 (en) Method and arrangement for layout and manufacture of nonmanhattan semiconductor integrated circuit using simulated Euclidean wiring
US5784289A (en) Method for estimating routability and congestion in a cell placement fo integrated circuit chip
US7065729B1 (en) Approach for routing an integrated circuit
JP3461443B2 (ja) 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置
WO2000067163A2 (en) Placement-based pin optimization method and apparatus for computer-aided circuit design
JPH10270563A (ja) 集積回路の自動概略配線方法
JP2003086681A (ja) 配線接続部設計方法及び半導体装置
US20050240893A1 (en) Method and arrangement for layout and manufacture of nonmanhattan semiconductor integrated circuit using simulated euclidean wiring
JP2006323643A (ja) 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
US7013445B1 (en) Post processor for optimizing manhattan integrated circuits placements into non manhattan placements
CA2345443C (en) Approach for routing an integrated circuit
US6567954B1 (en) Placement and routing method in two dimensions in one plane for semiconductor integrated circuit
JP4803997B2 (ja) 半導体集積装置、その設計方法、設計装置、およびプログラム
JP2000311944A (ja) 半導体装置の配線設計方法
JP2006155119A (ja) Lsi物理設計方法、プログラム及び装置
JP2005235804A (ja) 半導体装置の設計方法及びプログラム
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
US7089519B1 (en) Method and system for performing placement on non Manhattan semiconductor integrated circuits
JPH0677324A (ja) 導体部分のレイアウトデータの変換方法及びその装置
JP2001230322A (ja) 半導体集積回路装置及び半導体集積回路配線装置
JP3208014B2 (ja) 配線経路調査装置および配線経路調査方法
JP5035003B2 (ja) 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム
JPH06216249A (ja) Icチップ自動レイアウト設計システム
JP5187217B2 (ja) 半導体レイアウトシステム、方法、及び、プログラム
JP2001135726A (ja) 半導体集積回路およびレイアウト方法