JP2000312011A

JP2000312011A - 整流用半導体装置

Info

Publication number: JP2000312011A
Application number: JP11118715A
Authority: JP
Inventors: Hideaki Yomo; 秀明四方
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1999-04-26
Filing date: 1999-04-26
Publication date: 2000-11-07
Also published as: US6340836B1

Abstract

(57)【要約】【課題】動作がオフになる過渡状態において、半導体
層内に残留する少数キャリアを即座に消滅させることに
より、高耐圧でありながらスイッチングスピードの速い
ｐｎ接合による整流用半導体装置を提供する。【解決手段】ｎ⁺形である高不純物濃度の半導体基板
１上にｎ^-形である低不純物濃度の半導体層２がエピタ
キシャル成長され、その半導体層２の表面側に複数個の
ｐ⁺形の半導体領域６が設けられ、半導体層２およびｐ
⁺形の半導体領域６の表面に、半導体層２とショットキ
ーバリアを形成する金属層３が設けられている。そし
て、ｐ⁺形の半導体領域６が、ｎ^-形半導体層２の表面
側の平面形状で円形もしくは多角形状で、中心部から一
番遠い位置の部分が隣り合うｐ⁺形の領域６と近接もし
くは重なり合うか、または半導体領域６とそれ以外の部
分の面積比が（２〜６）：１で、かつ、規則的に配列し
て形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はｐｎ接合を主体とし
た高耐圧用の整流半導体装置に関する。さらに詳しく
は、高耐圧を維持してスイッチングスピード（逆回復時
間Ｔ_rr）を早くしながら順方向電圧降下を小さくした整
流用半導体装置に関する。

【０００２】

【従来の技術】従来の整流用半導体装置には、ｐｎ接合
構造のものと、ショットキーバリア構造（以下、ＳＢＤ
という）のものがあり、ｐｎ接合構造のものは、順方向
電圧降下は大きいものの、逆方向の高電圧にも破壊しな
い特性があり、高耐圧用として用いられており、ＳＢＤ
は、高耐圧には向かないものの、とくに順方向電圧降下
が小さいと共に、スイッチング時間Ｔ_rrが早いという特
性を有しており、高周波回路などにも有効に用いられて
いる。

【０００３】従来のｐｎ接合構造の整流ダイオードは、
たとえば図８に示されるような構造になっている。図８
において、２１はｎ⁺形の半導体基板で、その上にｎ^-
形のエピタキシャル成長層２２が、たとえば５０μｍ程
度の厚さに形成され、その表面にｐ⁺形拡散領域２３
が、たとえば２０μｍ程度の深さに設けられ、エピタキ
シャル成長層２２との間にｐｎ接合が形成されている。
その周囲には、ｐ形のＦＬＲ２４が設けられ、横方向で
の耐圧の向上が図られている。このｐｎ接合構造の整流
半導体装置としては、耐圧がたとえば５００Ｖ程度以上
のものとして用いられるためには、ｐ⁺形拡散領域２３
の底部のエピタキシャル成長層２２の厚さｄは、５０μ
ｍ以上になるように厚く形成される。２５は絶縁膜で、
２６、２７はそれぞれＡｇ、Ａｌなどからなるｐ側およ
びｎ側の電極である。

【０００４】このｐｎ接合構造の整流用半導体装置で
は、動作がオフになったとき（印加電圧が逆方向になっ
たとき）、ｎ^-形のエピタキシャル成長層２２に注入さ
れている少数キャリアである正孔が直ちに消滅しないと
電流が０にならず、スイッチング速度が遅くなる。その
ため、従来はたとえばＡｕなどの重金属をエピタキシャ
ル成長層２２に拡散しておいて、少数キャリアを捕獲し
やすくしてスイッチング速度を速くする方策が講じられ
ている。この重金属の拡散は、たとえば図９に示される
ように、ドープ量が多いほどスイッチング速度Ｔ_rrが小
さくなり好ましいが、重金属を拡散するとエピタキシャ
ル成長層２２の抵抗値が増大するため、図９に示される
ように、重金属のドープ量が多いほど、順方向電圧の降
下Ｖ_Fが大きくなると共に、スイッチング速度Ｔ_rrと相
反関係にあり、充分にスイッチング速度を向上させるこ
とができない。また、図示されていないが、重金属のド
ープ量が多いほどリーク電流Ｉ_Rも大きくなる。

【０００５】一方、ＳＢＤ構造で耐圧を上げるため、た
とえば特公昭５９−３５１８３号公報に開示され、図１
０（ａ）に示されるように、ｎ^-形のエピタキシャル成
長層２２内に島状または短冊状にｐ形領域２８を形成
し、そのｐ形領域２８の間に挟まれるエピタキシャル成
長層側に形成される空乏層により逆方向のリーク電流を
減少させて、耐圧を向上させる構造のものがある。しか
し、この構造では、主体はショットキーバリア接合であ
り、面積的にもＳＢＤ部分が半分以上である。なお、図
１０（ａ）で、図８と同じ部分には同じ符号を付し、２
９はエピタキシャル成長層２２とショットキー接合をす
る電極である。

【０００６】また、たとえば特開平７−２２６５２１号
公報に開示されているように、ショットキー接合とｐｎ
接合とを半導体基体に並列に配設し、両者の割合を同程
度にしてショットキーバリアとｐｎ接合との両方の特徴
を取り入れながら、ｐ形領域の表面側をｐ⁺形領域にし
て、ショットキーバリア接合の下側へのキャリアの注入
量を多くし、ｎ^-形層内に残留する少数キャリアを早く
消滅させ得る構造が開示されている。なお、同公報にお
けるショットキー接合とｐｎ接合との割合については、
一例としてｐｎ接合部の幅ＷPが１５μｍで、ショット
キーバリア部の幅ＷN が５μｍとされており（ＷP ：Ｗ
N ＝３：１）、図１０（ｂ）に示されるように、ショッ
トキーバリア部の面積Ｑ：ｐｎ接合部の面積Ｐ＝｛１３
×１３−３×３×９（個）｝：｛３×３×９｝＝８８：
８１＝１.０９：１となり、ほぼ等しい。

【０００７】

【発明が解決しようとする課題】前述のように、ショッ
トキーバリア半導体装置の耐圧を向上させるため、島状
または短冊状にｐｎ接合部をショットキー接合を形成す
る半導体層に設けることにより、ショットキー接合とｐ
ｎ接合とを並列に設ける構造のものは知られている。し
かし、たとえば２００Ｖ以上から１７００Ｖ程度の超高
耐圧の整流用半導体装置にするには、前述の図８または
１０に示されるエピタキシャル成長層２２の厚さｄを大
きくしないと十分な耐圧を得ることができない。この距
離ｄが大きくなると、ＳＢＤ部分の直列抵抗がとくに影
響して、順方向電圧降下の影響が顕著となる。そのた
め、高耐圧の整流用半導体装置で、順方向電圧降下が小
さく、かつ、スイッチングスピードが速いものが得られ
ないという問題がある。

【０００８】本発明はこのような問題を解決するために
なされたもので、ｐｎ接合による整流用半導体装置にお
いて、動作がオフになる（順方向電位から逆方向電位に
転ずる）過渡状態において、半導体層内に残留する少数
キャリアを即座に消滅させることにより、高耐圧であり
ながらスイッチングスピードの速い整流用半導体装置を
提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明による整流用半導
体装置は、高不純物濃度の第１導電形の半導体基板と、
該半導体基板上にエピタキシャル成長される低不純物濃
度の第１導電形の半導体層と、該半導体層の表面側に複
数個設けられる第２導電形の半導体領域と、前記半導体
層および前記第２導電形の半導体領域の表面に設けら
れ、前記半導体層とショットキーバリアを形成する金属
層とからなり、前記第２導電形の半導体領域が前記半導
体層の表面側の平面形状で円形または多角形状で、か
つ、中心部から一番遠い位置の部分が隣り合う前記第２
導電形の半導体領域と近接するか、または重なるように
規則的に配列して形成されている。

【００１０】ここに円形または多角形状とは、完全な円
形や角形のみでなく直線部分と円弧部分を含む形状や楕
円形状などを含み、多角形とは４角形以上を意味する。
また、中心部から一番遠い位置の部分とは、たとえば円
形の場合は外周上の部分を意味し、多角形の場合には角
部を意味する。なお、隣り合う第２導電形の半導体領域
と近接したり、重なるとは、隣接する両方の第２導電形
の半導体領域が共に一番遠い部分で近接したり重なる必
要はなく、一方の第２導電形の半導体領域の一番遠い部
分が他方のそうでない部分と近接したり重なり合う場合
も含む意味である。

【００１１】この構造にすることにより、第２導電形半
導体領域では金属層がオーミック接触をしてｐｎ接合の
高耐圧の整流素子が形成される。そして、第２導電形の
半導体領域の周囲には、中心からほぼ均等の距離に第１
導電形半導体層が存在し、第１導電形半導体層と金属層
との間で、ショットキー接合が存在し、電子の移動のみ
で正孔の注入は行われないため、逆方向に切り替えられ
たときのｐｎ接合部による少数キャリア（正孔）が第１
導電形半導体層中に存在していても、その少数キャリア
を消滅させる作用をする。その結果、スイッチングスピ
ードを速くすることができる。また、ショットキー接合
部は、オフ時に少数キャリア（正孔）を消滅させる電子
の供給をｐｎ接合部の半導体層に供給する電子供給機能
を有するだけで、ショットキーダイオードとしての機能
を求めているものではなく、しかも第２導電形領域の周
囲に存在するため、その面積は充分に小さくて済み、高
耐圧で第１導電形半導体層が厚くても、順方向電圧降下
をもたらすことはない。

【００１２】前記半導体層の表面で、該半導体層の表面
に形成される前記第２導電形の半導体領域の面積が、該
第２導電形の半導体領域が形成されないで残存する前記
半導体層の面積の２倍以上で６倍以下になるように、前
記第２導電形の半導体領域が形成されれば、順方向電圧
低下を大きく招くことなく、少数キャリアを消滅させる
ことができる。このような面積比に配分されれば、前述
の第２導電形の半導体領域の形状が前述の形状でなくて
も、同様の効果をもたらすことができる。

【００１３】前記エピタキシャル成長される第１導電形
の半導体層の厚さが２０μｍ以上であれば、２００Ｖ以
上の耐圧を得ることができながら、順方向電圧降下の影
響をもたらすことがない。

【００１４】

【発明の実施の形態】つぎに、図面を参照しながら本発
明の整流用半導体装置について説明をする。

【００１５】本発明の整流用半導体装置は、その一実施
形態の断面説明図が図１（ａ）に示されるように、たと
えばｎ⁺形である高不純物濃度の第１導電形の半導体基
板１上にｎ^-形である低不純物濃度の第１導電形の半導
体層２がエピタキシャル成長され、その半導体層２の表
面側に複数個のｐ⁺形である第２導電形の半導体領域６
が設けられ、半導体層２およびｐ⁺形の半導体領域６の
表面に、半導体層２とショットキーバリアを形成する金
属層３が設けられている。そして、ｐ⁺形の半導体領域
６が、ｎ^-形半導体層２の表面側の平面形状で円形また
は多角形状で、かつ、図１（ｂ）に平面説明図が示され
るように、中心部から一番遠い位置の部分が隣り合うｐ
⁺形の半導体領域６と近接するか、または重なるように
規則的に配列して形成されている。

【００１６】半導体基板１は、たとえば不純物濃度が１
×１０¹⁹ｃｍ^-3程度のｎ⁺型のシリコンからなり、厚さ
がたとえば２００〜２５０μｍ程度に形成されている。
半導体基板１の上に設けられる半導体層２は、不純物濃
度がたとえば１×１０¹⁵ｃｍ ^-3程度のｎ^-型のシリコン
半導体層で、たとえば２０〜１００μｍ程度の厚さにエ
ピタキシャル成長されている。この半導体層２の厚さ
は、厚いほど耐圧が高くなり、所望の耐圧が得られるよ
うに厚く形成される。たとえば、２００Ｖの耐圧を得る
ためには、２０μｍ以上、たとえば２５μｍ程度、４０
０Ｖの耐圧を得るためには、たとえば５０μｍ程度、６
００Ｖの耐圧を得るためには、たとえば６０μｍ程度、
１５００Ｖ程度の耐圧を得るためには、１００μｍ程度
の厚さに成長する必要がある。

【００１７】半導体層２の表面には、図１（ｂ）に平面
説明図が示されるように、ｐ⁺形の半導体領域６が、た
とえば平面形状が円形でマトリクス状になるように、拡
散により形成されている。このｐ⁺形の半導体領域６の
大きさは、たとえば直径が２０〜１００μｍ程度の大き
さで深さが１０〜５０μｍ程度に形成されている。図１
に示される例では、ｐ⁺形の半導体領域６が隣接する半
導体領域６同士で丁度接するようにマトリクス状に配列
されているが、重なるように設けられてもよい。このｐ
⁺形の半導体領域６が平面形状で円形に形成されるの
は、その周囲ができるだけ半導体層２で囲まれるように
し、後述するスイッチング機構により順方向の電圧印加
がオフにされたときに、ｎ^-形の半導体層２にショット
キー接合部から電子を供給して、半導体層２に残留する
少数キャリアである正孔を消滅させやすくするためであ
る。

【００１８】すなわち、順方向の電圧が印加されている
ときにｐｎ接合を介して、ｐ⁺形の半導体領域６に電子
が注入されると共に、ｐ⁺形の半導体領域６からｎ^-形
の半導体層２に正孔が注入されて電流が流れるが、順方
向電圧がオフになった状態でも不純物濃度の低いｎ^-形
の半導体層２に残留するため電流が流れ、オフ状態でも
直ちに電流が０にならない。この残留する正孔をショッ
トキー接合部に終結した電子により結合させてできるだ
け早く消滅させるものである（ショットキー接合部で
は、電子のみの移動で正孔の移動がない）。そのため、
ｐｎ接合の周囲にこのｎ^-形の半導体層２が存在するよ
うに、中心からほぼ等距離になるような形状にｐ⁺形の
半導体領域６が設けられることが好ましい。

【００１９】この半導体領域６で挟まれる半導体層２の
部分は、その表面に設けられる金属層３とによりショッ
トキー接合が形成され、ＳＢＤが形成されている。この
領域６は、前述のように、スイッチングの際に電子を供
給して半導体層２に残留する少数キャリアを素早く消滅
させるのであるが、スイッチをオフにしない状態（順方
向電圧が印加されている状態）では、ＳＢＤとして整流
作用をしている。しかし、このＳＢＤ部分では、半導体
層２の表面からｎ⁺形の半導体基板１間での距離が動作
領域となるため、不純物濃度が低い半導体層２の厚さが
厚くなり、直列抵抗が大きく作用し、とくに高耐圧用で
半導体層２の厚さが厚くなるにつれて順方向電圧降下が
大きくなる。そのため、この半導体領域６で囲まれる半
導体層２の面積Ｑが余り大きくなるとＳＢＤが主体の整
流用半導体装置となり、この順方向電圧降下が大きくな
る。この順方向電圧を小さくしようとすると、半導体層
２の厚さを薄くしなければならないため、耐圧が低下す
る。従って、ＳＢＤとなる部分の面積を余り大きくする
ことはできない。

【００２０】本発明者は、耐圧が４００Ｖ程度用の半導
体層２の厚さが５０μｍ程度で、距離ｄが３０μｍ程度
の整流用半導体装置で、ｐ⁺形の半導体領域６の面積Ｐ
と、ｐ⁺形の半導体領域６の周囲の半導体層２の領域の
面積Ｑとの比を種々変化させてスイッチング速度Ｔ_rrお
よび順方向電圧降下Ｖ_Fの関係の傾向は、図２に示され
るように、Ｐ／Ｑに対してＴ_rrとＶ_Fとはトレードオフ
の関係になるが、両者を満す範囲として、Ｐ／Ｑ＝３〜
４程度であることが好ましい。耐圧をもっと高くする
と、半導体層２の厚さが厚くなり、さらにＱの面積の割
合を小さくする必要があり、耐圧が小さければ面積Ｑの
割合を大きくすることができるが、２００〜１７００Ｖ
程度の耐圧を得るための整流用半導体装置では、Ｐ／Ｑ
が２〜６倍程度、さらに好ましくは３〜４倍程度にする
ことが、順方向電圧降下を大きくしないで、かつ、スイ
ッチングスピードを速くすることができることを見出し
た。

【００２１】たとえば、図１に示されるように、平面形
状が円形形状の半導体領域６が丁度その外周で接するよ
うに配列されるときのＰ／Ｑを求めると、図３に半導体
層２の面積Ｑを囲んだ部分の一単位Ａを含む部分の拡大
図が示されるように、半導体領域６の部分の面積Ｐは、
丁度１／４の円が４個あることになり、Ｐ＝πｒ²とな
る。また、半導体領域６により囲まれた半導体層２の部
分の面積Ｑは、Ｑ＝（２ｒ）²−πｒ²＝（４−π）ｒ
²＝０.８６ｒ²となる。その結果、Ｐ／Ｑ＝３.１４／
０.８６＝３.６５となる。

【００２２】前述のように、ｐ⁺形の半導体領域６で囲
まれる部分は、余り面積が大きくなく、しかもｐ⁺形の
半導体領域６と半導体層２とで形成されるｐｎ接合の周
囲（底部も含めて）にできるだけ近い部分に形成されれ
ばよい。そのため、半導体領域６の平面形状も円形であ
る必要はないが、中心部分からできるだけ均等な形状が
好ましく、図４（ａ）〜（ｄ）に示されるような種々の
形状で種々な配列に形成されてもよい。

【００２３】図４（ａ）に示される形状は、平面形状で
円形のｐ⁺形の半導体領域６が、その一部が相互に重な
り合うように配列されたものである。このように重なり
合うように配列することにより、Ｐ／Ｑが大きくなり、
高耐圧用で半導体層２の厚さが厚くなって直列抵抗が大
きくなる場合に効果的である。

【００２４】図４（ｂ）に示される形状は、菱形形状
で、その角部が相互に重なり合うように、半導体領域６
が形成されている。このように４角形状でも、その角部
が重なり合うように配置されることにより、中心からほ
ぼ等距離の位置で周囲が半導体層２により囲まれて、ス
イッチング時にショットキー接合部からの電子の供給に
より、残留する少数キャリアを素早く消滅させることが
できる。

【００２５】図４（ｃ）に示される形状は、正８角形の
隣接する角部が重なり合ったもので、円形形状のものと
ほぼ同様の作用をする。

【００２６】図４（ｄ）に示される形状は、正６角形の
形状で、１個おきにその向きが９０゜回転した状態で、
一方の半導体領域６の角部が他方の半導体領域６の辺部
と重なり合うように配列されたものである。このように
中心から一番遠い部分（角部）同士が重なり合わなくて
も、同様の形状が繰り返されるように配列されれば同様
の効果が得られる。

【００２７】半導体領域６の平面形状は、これらの例に
限定されるものではなく、他の多角形状、または円弧と
角形などこれらの形状を組み合せた他の形状などにする
こともできる。

【００２８】金属層３は、ｎ^-形の半導体層２とショッ
トキーバリア（ショットキー接合）を形成する金属、た
とえばＴｉやＭｏなどが真空蒸着やスパッタリングなど
により成膜されてパターニングされることにより、一方
の電極として形成されている。ｐ⁺形の半導体領域６上
では、導電形がｐ形であると共に、その不純物濃度が大
きいため、オーミックコンタクトをし、通常の電極とし
て動作する。半導体層２と直接接触する部分は、ショッ
トキー接合となるため、その部分は金属層３と半導体層
とでＳＢＤを構成しているが、その割合は、前述のよう
に、僅かであり順方向電圧降下Ｖ_Fには余り影響しな
い。また、半導体基板１の裏面にはＮｉやＡｕなどから
なる電極７が形成される。

【００２９】ＦＬＲ４は、いわゆるフィールドリミティ
ングリングと呼ばれるもので、ｐｎ接合に形成される空
乏層をＦＬＲ４の外側まで広げて横方向の耐圧を向上さ
せるために設けられている。このＦＬＲ４は、ｐ⁺形の
半導体領域２を形成する際に同じｐ形不純物を同時に拡
散することにより形成される。また、このＦＬＲ４は、
図１では３本同心状に形成されているが、数を多くする
ほど耐圧を向上させることができ、必要な耐圧に応じて
所望の本数に形成される。

【００３０】つぎに、図１に示されるショットキーバリ
ア半導体装置の製法について説明をする。

【００３１】まず、たとえば不純物濃度が１×１０¹⁹ｃ
ｍ^-3程度のｎ⁺形半導体基板の表面に不純物濃度がたと
えば１×１０¹⁵ｃｍ^-3程度のｎ^-型のシリコン半導体層
を１０〜５０μｍ程度の厚さにエピタキシャル成長す
る。つぎに、半導体層２の表面にＣＶＤ法などによりＳ
ｉＯ₂などからなる絶縁膜を設け、第２導電形の半導体
領域６を形成する部分のみを開口したマスクを形成し、
ボロン（Ｂ）などの不純物を導入して拡散することによ
り、ｐ⁺形の半導体領域６をその深さが１０〜２０μｍ
程度でその大きさが直径で４０μｍφ程度になるように
形成する。この際、ＦＬＲ４を形成する場所に同時にｐ
形不純物を導入しておくことにより、同時にＦＬＲ４を
形成することができる。前述のマスクの形状により、半
導体領域６の平面形状を自由に形成することができる。

【００３２】その後、半導体層２の表面にｐ⁺形の半導
体領域６の部分が露出するように（図１（ａ）に示され
るように）酸化膜５形成し、ｎ^-形半導体層２とショッ
トキーバリアを形成する金属、たとえばＴｉまたはＭｏ
をスパッタリングにより２〜４μｍ程度の厚さに全面に
成膜してパターニングをし、金属層３を形成する。そし
て、半導体基板１の裏面にも全面にＮｉやＡｕなどから
なる電極７をスパッタリングなどにより形成することに
より、図１に示される構造の整流用半導体装置が得られ
る。

【００３３】つぎに、本発明の整流用半導体装置の作用
について説明をする。図５に図１の１個のｐ⁺形の半導
体領域６の部分の拡大断面説明図が示されるように、動
作がオフになったとき（逆方向の電圧が印加されたと
き）、ｐ⁺形の半導体領域６からｎ^-形の半導体層２に
注入された正孔ｈ⁺はｎ^-形の半導体層２内で行き場が
なくなり、少数キャリアとして周囲の金などの不純物に
よる電子ｅ^-に捕獲されたり、ｎ^-形半導体層２内の電
子ｅ^-と結合して段々消滅するが、その捕獲する電子が
少ないとなかなか消滅しなくてスイッチングスピードが
遅くなる。

【００３４】しかし、本発明では、１個１個のｐ⁺形の
半導体領域６の周囲にＳＢＤが形成されている。このＳ
ＢＤは、直接電子のみの移動により電流が流れ、正孔の
注入がない。そのため、動作時には電子がショットキー
接合部に集結しており、動作がオフになると電子がＳＢ
Ｄ部に集結した状態で静止する。この電子がｐｎ接合部
より注入されてオフ時に行き場を失った正孔側に流れて
結合し、少数キャリアである正孔ｈ⁺を容易に捕獲して
消滅させる。その結果、直ちに少数キャリアの正孔をな
くすることができ、電流は直ちにストップし、スイッチ
ングすることができる。すなわちこのＳＢＤ部分は電子
供給機構として働いている。そのため、この電子供給機
能は、ｐｎ接合部近傍に電子を供給できればよく、その
面積は、前述のようにｐ⁺形半導体領域６の面積に比べ
て、非常に小さい面積で足りる。その結果、ＳＢＤとし
ての動作は殆どなく、高耐圧用で不純物濃度が低い半導
体層２が厚くなっても、順方向電圧降下Ｖ_Fは殆ど問題
にならない。

【００３５】図１に示される構造の整流用半導体装置の
金拡散のドープ量に対するＴ_rr（ｎｓｅｃ）の関係を従
来の構造の特性と対比して図６に示す。図６から明らか
なように、同じ金拡散のドープ量に対して、スイッチン
グ速度Ｔ_rrがほぼ１／３になった。なお、順方向電圧降
下Ｖ_Fは従来の構造と何ら変化はなかった。また、１０
０Ａ／ｃｍ²のときの電圧降下Ｖ_F（ｍＶ）に対するス
イッチング速度Ｔ_rr（ｎｓｅｃ）の関係を同様に従来の
構造の同様の特性と対比して図７に示す。この図からも
明らかなように、ほぼ１／２程度にスイッチング速度が
小さくなった。

【００３６】

【発明の効果】以上のように、本発明によれば、順方向
電圧降下Ｖ_Fを大きくすることなく、また、高耐圧を維
持しながら、スイッチングスピードＴ_rrを速くすること
ができる。その結果、従来の金拡散のみによる対策で
は、順方向電圧降下（順方向損失）Ｖ_Fとスイッチング
速度Ｔ_rrとがトレードオフの関係にあり、両者を満足さ
せることができなかったものが、非常に低いＶ_Fで超高
速の整流用半導体装置が得られる。

【図面の簡単な説明】

【図１】本発明の整流用半導体装置の一実施形態の説明
図である。

【図２】図１の構造のｐ⁺形半導体領域とその間に挟ま
れるｎ^-形半導体層との面積比に対するスイッチング速
度および順方向電圧降下の関係を示す図である。

【図３】図１の構造のｐ⁺形半導体領域とその間に挟ま
れるｎ^-形半導体層との面積比Ｐ／Ｑを求める説明図で
ある。

【図４】ｐ⁺形半導体領域の他の形状例の説明図であ
る。

【図５】図１の整流用半導体装置の作用の説明図であ
る。

【図６】図１の構造にしたときの金のドープ量に対する
スイッチング速度Ｔ_rrの関係を従来構造の特性と比較し
て示した図である。

【図７】図１の構造にしたときの順方向電圧降下Ｖ_Fに
対するスイッチング速度Ｔ_rrの関係を従来構造の特性と
比較して示した図である。

【図８】従来の整流用半導体装置の一例の説明図であ
る。

【図９】従来の整流用半導体装置の金ドープ量に対する
スイッチング速度Ｔ_rrおよび順方向電圧降下Ｖ_Fの関係
図である。

【図１０】従来のショットキーバリア半導体装置の一部
にｐｎ接合部を形成した整流用の半導体装置の断面およ
び平面の説明図である。

【符号の説明】

１半導体基板２ｎ^-形半導体層３金属層６ｐ⁺形半導体領域

Claims

【特許請求の範囲】

【請求項１】高不純物濃度の第１導電形の半導体基板
と、該半導体基板上にエピタキシャル成長される低不純
物濃度の第１導電形の半導体層と、該半導体層の表面側
に複数個設けられる第２導電形の半導体領域と、前記半
導体層および前記第２導電形の半導体領域の表面に設け
られ、前記半導体層とショットキーバリアを形成する金
属層とからなり、前記第２導電形の半導体領域が、前記
半導体層の表面側の平面形状で円形または多角形状で、
かつ、中心部から一番遠い位置の部分が隣り合う前記第
２導電形の半導体領域と近接するか、または重なるよう
に規則的に配列して形成されてなる整流用半導体装置。
【請求項２】前記半導体層の表面で、該半導体層の表
面に形成される前記第２導電形の半導体領域の面積が、
該第２導電形の半導体領域が形成されないで残存する前
記半導体層の面積の２倍以上で６倍以下になるように、
前記第２導電形の半導体領域が形成されてなる請求項１
記載の整流用半導体装置。
【請求項３】高不純物濃度の第１導電形の半導体基板
と、該半導体基板上にエピタキシャル成長される低不純
物濃度の第１導電形の半導体層と、該半導体層の表面側
に複数個設けられる第２導電形の半導体領域と、前記半
導体層および前記第２導電形の半導体領域の表面に設け
られ、前記半導体層とショットキーバリアを形成する金
属層とからなり、前記半導体層の表面で、該半導体層の
表面に形成される前記第２導電形の半導体領域の面積
が、該第２導電形の半導体領域が形成されないで残存す
る前記半導体層の面積の２倍以上で６倍以下になるよう
に、前記第２導電形の半導体領域が規則的に配列して形
成されてなる整流用半導体装置。
【請求項４】前記エピタキシャル成長される第１導電
形の半導体層の厚さが２０μｍ以上である請求項１、２
または３記載の整流用半導体装置。