JP2000312237A - バスとアプリケーション装置を連結するためメモリを利用する方法及びバスインタフェース - Google Patents
バスとアプリケーション装置を連結するためメモリを利用する方法及びバスインタフェースInfo
- Publication number
- JP2000312237A JP2000312237A JP2000059294A JP2000059294A JP2000312237A JP 2000312237 A JP2000312237 A JP 2000312237A JP 2000059294 A JP2000059294 A JP 2000059294A JP 2000059294 A JP2000059294 A JP 2000059294A JP 2000312237 A JP2000312237 A JP 2000312237A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- data packet
- packet
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9057—Arrangements for supporting packet reassembly or resequencing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40071—Packet processing; Packet format
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9036—Common buffer combined with individual queues
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9084—Reactions to storage capacity overflow
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9084—Reactions to storage capacity overflow
- H04L49/9089—Reactions to storage capacity overflow replacing packets in a storage arrangement, e.g. pushout
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Communication Control (AREA)
- Detection And Correction Of Errors (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Transfer Systems (AREA)
- Traffic Control Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明は、バスをバスによって制御されるべ
きアプリケーション装置に連結するため使用される集積
回路において、非同期及び同期の両方のデータパケット
に対し最小のオンチップメモリ容量のメモリを利用する
方法の提供を目的とする。 【解決手段】 本発明によれば、メモリ容量は任意の特
定サービスに対する要求を満たすことができるように柔
軟性のある方式で分割される。ヘッダデータ及び他のデ
ータを伝搬中にCRC検査することにより伝送誤りのある
データパケットがオンチップメモリに記憶されることは
防止される。
きアプリケーション装置に連結するため使用される集積
回路において、非同期及び同期の両方のデータパケット
に対し最小のオンチップメモリ容量のメモリを利用する
方法の提供を目的とする。 【解決手段】 本発明によれば、メモリ容量は任意の特
定サービスに対する要求を満たすことができるように柔
軟性のある方式で分割される。ヘッダデータ及び他のデ
ータを伝搬中にCRC検査することにより伝送誤りのある
データパケットがオンチップメモリに記憶されることは
防止される。
Description
【０００１】
【発明の属する技術分野】本発明は、バスをバスによっ
て制御されるべきアプリケーション装置に連結するため
使用される集積回路内でメモリを利用する方法及びバス
インタフェースに関する。
て制御されるべきアプリケーション装置に連結するため
使用される集積回路内でメモリを利用する方法及びバス
インタフェースに関する。
【０００２】
【従来の技術】IEEE1394バスは、低コスト、高性能のシ
リアルバスである。このバスは、読み出し／書き込みメ
モリアーキテクチャと、高度に工夫された通信プロトコ
ルとを有する。１００、２００又は４００Mbit/s（メガ
ビット毎秒）のデータレートが略実時間で伝送され得
る。同時に、データは双方向伝送可能である。伝送され
たアドレス値の中の最初の10ビットは、最大１０２３個
の実現可能なIEEE1394バスクラスタのなかの一つのバス
クラスタを指定する。伝送されたアドレス値の中の次の
6ビットは、特定のクラスタ内において最大６３個のノ
ードの中でアプリケーション又は装置が割り当てられた
一つのノードを指定する。装置は、いつでもネットワー
クに接続され、或いは、ネットワークから切断すること
ができ、プラグ・アンド・プレイ動作を行う。
リアルバスである。このバスは、読み出し／書き込みメ
モリアーキテクチャと、高度に工夫された通信プロトコ
ルとを有する。１００、２００又は４００Mbit/s（メガ
ビット毎秒）のデータレートが略実時間で伝送され得
る。同時に、データは双方向伝送可能である。伝送され
たアドレス値の中の最初の10ビットは、最大１０２３個
の実現可能なIEEE1394バスクラスタのなかの一つのバス
クラスタを指定する。伝送されたアドレス値の中の次の
6ビットは、特定のクラスタ内において最大６３個のノ
ードの中でアプリケーション又は装置が割り当てられた
一つのノードを指定する。装置は、いつでもネットワー
クに接続され、或いは、ネットワークから切断すること
ができ、プラグ・アンド・プレイ動作を行う。
【０００３】ノード用の標準化されたケーブル接続は、
４．５ｍの長さを有し、３組の撚り線対を含み、その中
の2組の撚り線対はデータ及び制御情報の伝送に用いら
れ、残りの1組の撚り線対は８V乃至４０Vの電源電圧を
伝搬する。高（Ｈ）、低（Ｌ）及び高インピーダンス
（Ｚ）の３種類のレベルコーディングが使用される。Ｈ
はＬよりも優先し、ＬはＺよりも優先する。特性インピ
ーダンスは１１０Ωである。 或いは、ケーブルの中の
電源電圧を含まない2組の撚り線対だけを使用するIEEE1
394-1995版のバス仕様が存在する。
４．５ｍの長さを有し、３組の撚り線対を含み、その中
の2組の撚り線対はデータ及び制御情報の伝送に用いら
れ、残りの1組の撚り線対は８V乃至４０Vの電源電圧を
伝搬する。高（Ｈ）、低（Ｌ）及び高インピーダンス
（Ｚ）の３種類のレベルコーディングが使用される。Ｈ
はＬよりも優先し、ＬはＺよりも優先する。特性インピ
ーダンスは１１０Ωである。 或いは、ケーブルの中の
電源電圧を含まない2組の撚り線対だけを使用するIEEE1
394-1995版のバス仕様が存在する。
【０００４】通信プロトコルは、物理レイヤ、リンクレ
イヤ及びトランザクションレイヤの３レイヤを含む。典
型的に、トランザクションレイヤはファームウェアによ
って実現され、その他のレイヤはチップセットを用いて
実現される。
イヤ及びトランザクションレイヤの３レイヤを含む。典
型的に、トランザクションレイヤはファームウェアによ
って実現され、その他のレイヤはチップセットを用いて
実現される。
【０００５】物理レイヤは、アナログ式トランシーバ
と、デジタル式状態機械とを含む。物理レイヤは、バス
自動構成及びホットプラグを処理する。物理レイヤは、
全てのパケットを、再同期、再生成、反復し、全てのパ
ケットをローカルリンクレイヤに転送する。物理レイヤ
は、たとえば、スピード符号、プレフィックス、及び、
パケットエンドアセンブリングのようなパケットフレー
ミングを行う。物理レイヤは、ローカルリンクレイヤか
らのパケットを調停し、送信する。利用可能なＩＣ型番
には、たとえば、Texas Instruments製のTSB11C01、TSB
11LV01及びTSB21LV03と、富士通製のMB85611と、IBM製
の21S750とが含まれる。
と、デジタル式状態機械とを含む。物理レイヤは、バス
自動構成及びホットプラグを処理する。物理レイヤは、
全てのパケットを、再同期、再生成、反復し、全てのパ
ケットをローカルリンクレイヤに転送する。物理レイヤ
は、たとえば、スピード符号、プレフィックス、及び、
パケットエンドアセンブリングのようなパケットフレー
ミングを行う。物理レイヤは、ローカルリンクレイヤか
らのパケットを調停し、送信する。利用可能なＩＣ型番
には、たとえば、Texas Instruments製のTSB11C01、TSB
11LV01及びTSB21LV03と、富士通製のMB85611と、IBM製
の21S750とが含まれる。
【０００６】リンクレイヤは、全てのデジタル論理を実
行する。リンクレイヤは、アドレス認識によってノード
宛てのパケットを認識し、パケットヘッダを復号化す
る。リンクレイヤは、より上位レイヤにパケットを配送
し、上位レイヤからのパケットを発生する。リンクレイ
ヤは、ＡＶデータの使用と同期して動作してもよく、或
いは、制御データの使用と非同期的に動作してもよい。
行する。リンクレイヤは、アドレス認識によってノード
宛てのパケットを認識し、パケットヘッダを復号化す
る。リンクレイヤは、より上位レイヤにパケットを配送
し、上位レイヤからのパケットを発生する。リンクレイ
ヤは、ＡＶデータの使用と同期して動作してもよく、或
いは、制御データの使用と非同期的に動作してもよい。
【０００７】同期モードにおいて、保証帯域幅を有する
チャネルが確立される。待ち時間は確定される。伝送は
１２５μｓのタイムスロット又はサイクルで行なわれ
る。パケットのヘッダ及びデータブロックは、別々のＣ
ＲＣ（巡回冗長検査）を有する。このモードは非同期デ
ータ転送モードよりも高い優先度がある。
チャネルが確立される。待ち時間は確定される。伝送は
１２５μｓのタイムスロット又はサイクルで行なわれ
る。パケットのヘッダ及びデータブロックは、別々のＣ
ＲＣ（巡回冗長検査）を有する。このモードは非同期デ
ータ転送モードよりも高い優先度がある。
【０００８】非同期モードは時間的に確定的ではない
が、安全性が高い。非同期モードは、ビジー・アンド・
リトライ・プロトコルを用いる承認方式サービスとして
動作する。固定アドレスが使用される。伝送は、バスが
アイドル状態のときに行われる。非同期モードは、読み
出し要求／応答、書き込み要求／応答、及び、ロック要
求／応答を取り扱う。非同期モードは、サイクル制御、
ＣＲＣ発生及び照合を行う。利用可能なリンクレイヤＩ
Ｃ型番は、たとえば、Texas Instruments製のTSB12Ｃ01
Ａ、TSB1２LV21、TSB12LV31及びTSB12LV41と、Philips
製のPDI1394L11とである。
が、安全性が高い。非同期モードは、ビジー・アンド・
リトライ・プロトコルを用いる承認方式サービスとして
動作する。固定アドレスが使用される。伝送は、バスが
アイドル状態のときに行われる。非同期モードは、読み
出し要求／応答、書き込み要求／応答、及び、ロック要
求／応答を取り扱う。非同期モードは、サイクル制御、
ＣＲＣ発生及び照合を行う。利用可能なリンクレイヤＩ
Ｃ型番は、たとえば、Texas Instruments製のTSB12Ｃ01
Ａ、TSB1２LV21、TSB12LV31及びTSB12LV41と、Philips
製のPDI1394L11とである。
【０００９】トランザクションレイヤは以下の非同期バ
ストランザクションを実現する。 ―読み出し要求／読み出し応答 ―書き込み要求／書き込み応答 ―ロック要求／ロック応答 既に説明したように、トランザクションレイヤは、Spar
cLite i960のようなマイクロコントローラ上で動くソ
フトウェアとして実現される。また、装置制御、コネク
ション管理、タイムスタンプ及びパケット化を行うＡＶ
（オーディオビデオ）レイヤが設けられる。
ストランザクションを実現する。 ―読み出し要求／読み出し応答 ―書き込み要求／書き込み応答 ―ロック要求／ロック応答 既に説明したように、トランザクションレイヤは、Spar
cLite i960のようなマイクロコントローラ上で動くソ
フトウェアとして実現される。また、装置制御、コネク
ション管理、タイムスタンプ及びパケット化を行うＡＶ
（オーディオビデオ）レイヤが設けられる。
【００１０】IEEE1394方式のシステムの場合に、リンク
レイヤは、外部アプリケーションとIEEE1394バスの間で
（物理レイヤを介して）インタフェースとして動作す
る。
レイヤは、外部アプリケーションとIEEE1394バスの間で
（物理レイヤを介して）インタフェースとして動作す
る。
【００１１】外部アプリケーションとは、たとえば、セ
ットトップボックス、ＶＣＲ又はＤＶＤプレーヤのよう
な待ち時間の制約が厳しい同期データと待ち時間があま
り重要ではない非同期データを送信／受信する消費者機
器である。
ットトップボックス、ＶＣＲ又はＤＶＤプレーヤのよう
な待ち時間の制約が厳しい同期データと待ち時間があま
り重要ではない非同期データを送信／受信する消費者機
器である。
【００１２】非同期データパケットは、動作制御又はレ
ジスタの読み出し／書き込み／ロック動作の制御を行う
ため使用される。非同期データパケットはビデオデータ
／オーディオデータのような情報項目を収容する。
ジスタの読み出し／書き込み／ロック動作の制御を行う
ため使用される。非同期データパケットはビデオデータ
／オーディオデータのような情報項目を収容する。
【００１３】
【発明が解決しようとする課題】IEEE1394バスとアプリ
ケーションの切断を同期させるため、オンチップメモリ
が使用される。リンクレイヤのＩＣのオンチップメモリ
容量は非常に制限されているので、このメモリを用いる
処理を行うときにメモリ空間を節約することが重要であ
る。リンクレイヤＩＣのためＡＳＩＣの手法が用いられ
る場合、ＦＩＦＯ（先入れ先出しメモリ）がIEEE1394バ
スをアプリケーション装置と接続し、非同期データパケ
ット及び同期データパケットの処理を編成するため使用
され得る。
ケーションの切断を同期させるため、オンチップメモリ
が使用される。リンクレイヤのＩＣのオンチップメモリ
容量は非常に制限されているので、このメモリを用いる
処理を行うときにメモリ空間を節約することが重要であ
る。リンクレイヤＩＣのためＡＳＩＣの手法が用いられ
る場合、ＦＩＦＯ（先入れ先出しメモリ）がIEEE1394バ
スをアプリケーション装置と接続し、非同期データパケ
ット及び同期データパケットの処理を編成するため使用
され得る。
【００１４】メモリ容量を非同期データ用と同期データ
用の固定領域に分割してもよい。しかし、メモリ容量
は、任意の特定サービスに対する要求を満たすことがで
きるように柔軟性のある方式で分割する方が有利であ
る。他のサービス用に確保されたメモリ容量は、スピー
ドとアドレスの必要条件を満たすように効率的に管理さ
れるべきである。このとき生ずる一つの問題は、待ち時
間に厳しい制約のある同期データと、待ち時間に厳しい
制約のない非同期データをオンチップメモリ内で効率的
に管理することである。
用の固定領域に分割してもよい。しかし、メモリ容量
は、任意の特定サービスに対する要求を満たすことがで
きるように柔軟性のある方式で分割する方が有利であ
る。他のサービス用に確保されたメモリ容量は、スピー
ドとアドレスの必要条件を満たすように効率的に管理さ
れるべきである。このとき生ずる一つの問題は、待ち時
間に厳しい制約のある同期データと、待ち時間に厳しい
制約のない非同期データをオンチップメモリ内で効率的
に管理することである。
【００１５】本発明の一つの目的は、バスをバスによっ
て制御されるべきアプリケーション装置に連結するため
使用され、要求されるメモリ容量が最小限に抑えられた
集積回路のメモリを利用する方法を開示することであ
る。
て制御されるべきアプリケーション装置に連結するため
使用され、要求されるメモリ容量が最小限に抑えられた
集積回路のメモリを利用する方法を開示することであ
る。
【００１６】本発明の更なる目的は、上記本発明の方法
を実施する装置を開示することである。
を実施する装置を開示することである。
【００１７】
【課題を解決するための手段】本発明によれば、オンチ
ップメモリは、伝送誤りを含むパケットが伝搬中に記憶
されないよう構成される。この特徴は全ての非同期デー
タパケットに対し成立し、特殊なケースでは同期データ
パケットに対しても成立する。特に、リンクレイヤチッ
プのＦＩＦＯメモリは、非同期受信領域と、非同期送信
領域と、同期データパケット領域とに分割される。
ップメモリは、伝送誤りを含むパケットが伝搬中に記憶
されないよう構成される。この特徴は全ての非同期デー
タパケットに対し成立し、特殊なケースでは同期データ
パケットに対しても成立する。特に、リンクレイヤチッ
プのＦＩＦＯメモリは、非同期受信領域と、非同期送信
領域と、同期データパケット領域とに分割される。
【００１８】非同期モードの場合に、IEEE1394バスデー
タパケットの受信及び送信は独立した方法で行なわれ、
一方、同期モードの場合に、データパケットの受信及び
送信は順番に行われるので同じメモリ領域をアクセスす
る。
タパケットの受信及び送信は独立した方法で行なわれ、
一方、同期モードの場合に、データパケットの受信及び
送信は順番に行われるので同じメモリ領域をアクセスす
る。
【００１９】受信モードでは、IEEE1394バスから着信し
たデータパケットは、ワード毎に対応したメモリ領域に
書き込まれる。IEEE1394バス仕様に準拠して、データパ
ケットの第1部分はパケットヘッダとして定義され、パ
ケットヘッダの後に第2部分のパケット（ユーザ）デー
タが続く。
たデータパケットは、ワード毎に対応したメモリ領域に
書き込まれる。IEEE1394バス仕様に準拠して、データパ
ケットの第1部分はパケットヘッダとして定義され、パ
ケットヘッダの後に第2部分のパケット（ユーザ）デー
タが続く。
【００２０】非同期IEEE1394データパケットには2種類
のＣＲＣ検査ワード（巡回冗長検査）がある。第1の検
査ワードはパケットヘッダに追加され、第2の検査ワー
ドはパケット若しくはペイロードデータに追加される。
ＣＲＣ検査ワードは受信されたパケットデータストリー
ム内の特定の位置に収容されるため、データパケットを
メモリに書き込む前にＣＲＣ検査ワードを処理すること
は不可能である。非同期データパケットを処理するため
の方法には少なくとも以下の３種類がある。 ａ）ＣＲＣ検査を行わずに、全てのデータパケットをメ
モリに完全に書き込む。メモリからデータパケットを読
み出すときに、アプリケーション装置は、全てのデータ
パケットに関してヘッダＣＲＣ検査及びパケットデータ
ＣＲＣ検査を行ない、誤りのあるデータパケットを飛ば
す。 ｂ）完全なデータパケットをメモリに書き込む毎に、こ
のデータパケットに関して中間ＣＲＣ検査を行い、ヘッ
ダＣＲＣ検査及び／又はパケットデータＣＲＣ検査につ
いて誤りが見つけられると「誤り」のようにマークされ
る。メモリからデータパケットを読み出すとき、アプリ
ケーション装置は全てのデータパケットのマークを検査
し、誤りのあるデータパケットは飛び越される。 ｃ）着信するデータパケット毎に専用ＣＲＣ検査ユニッ
トを用いてヘッダＣＲＣ検査及びパケットデータＣＲＣ
検査を伝搬中に行ない、ヘッダ及び／又はパケットデー
タに誤りのある場合にはこのデータパケット若しくはパ
ケットデータをメモリに書き込まない。次に、第1のヘ
ッダデータバイトによって初期化され、誤りのあるデー
タパケット若しくはパケットデータを、それぞれ、次に
着信するデータパケット若しくはパケットデータで書き
換える。
のＣＲＣ検査ワード（巡回冗長検査）がある。第1の検
査ワードはパケットヘッダに追加され、第2の検査ワー
ドはパケット若しくはペイロードデータに追加される。
ＣＲＣ検査ワードは受信されたパケットデータストリー
ム内の特定の位置に収容されるため、データパケットを
メモリに書き込む前にＣＲＣ検査ワードを処理すること
は不可能である。非同期データパケットを処理するため
の方法には少なくとも以下の３種類がある。 ａ）ＣＲＣ検査を行わずに、全てのデータパケットをメ
モリに完全に書き込む。メモリからデータパケットを読
み出すときに、アプリケーション装置は、全てのデータ
パケットに関してヘッダＣＲＣ検査及びパケットデータ
ＣＲＣ検査を行ない、誤りのあるデータパケットを飛ば
す。 ｂ）完全なデータパケットをメモリに書き込む毎に、こ
のデータパケットに関して中間ＣＲＣ検査を行い、ヘッ
ダＣＲＣ検査及び／又はパケットデータＣＲＣ検査につ
いて誤りが見つけられると「誤り」のようにマークされ
る。メモリからデータパケットを読み出すとき、アプリ
ケーション装置は全てのデータパケットのマークを検査
し、誤りのあるデータパケットは飛び越される。 ｃ）着信するデータパケット毎に専用ＣＲＣ検査ユニッ
トを用いてヘッダＣＲＣ検査及びパケットデータＣＲＣ
検査を伝搬中に行ない、ヘッダ及び／又はパケットデー
タに誤りのある場合にはこのデータパケット若しくはパ
ケットデータをメモリに書き込まない。次に、第1のヘ
ッダデータバイトによって初期化され、誤りのあるデー
タパケット若しくはパケットデータを、それぞれ、次に
着信するデータパケット若しくはパケットデータで書き
換える。
【００２１】選択肢ｃ）はできる限り大きいメモリ空間
を節約するので、有利的には選択肢ｃ）が実行される。
を節約するので、有利的には選択肢ｃ）が実行される。
【００２２】同期データパケットは類似した構造を有す
る。パケットヘッダの後に、ヘッダＣＲＣ検査ワードが
続き、その後に、ペイロードデータフィールドが続き、
データＣＲＣ検査ワードがペイロードデータフィールド
に付加される。このペイロードフィールド、すなわち、
データフィールドは、先頭に、共通同期パケット（ＣＩ
Ｐ）ヘッダと呼ばれる情報フィールドを有し、後続する
データの構造が記述される。この情報項目は必ずしもメ
モリに書き込まれない。
る。パケットヘッダの後に、ヘッダＣＲＣ検査ワードが
続き、その後に、ペイロードデータフィールドが続き、
データＣＲＣ検査ワードがペイロードデータフィールド
に付加される。このペイロードフィールド、すなわち、
データフィールドは、先頭に、共通同期パケット（ＣＩ
Ｐ）ヘッダと呼ばれる情報フィールドを有し、後続する
データの構造が記述される。この情報項目は必ずしもメ
モリに書き込まれない。
【００２３】ソースデータパケットは予め決められた固
定データ長を有するデータグループを収容する。この固
定データ長は、IEEE1394方式ペイロードデータフィール
ドの長さと一致しない。たとえば、MPEG方式トランスポ
ートパケットは１８８バイトの標準的な長さを有し、こ
の長さはIEEE1394方式ペイロードデータフィールドの１
０４バイトの長さとは異なる。したがって、1個のMPEG
方式トランスポートパケットは、1個、2個、4個若しく
は８個の連続したIEEE1394方式ペイロードデータフィー
ルド内に区分して伝送される。
定データ長を有するデータグループを収容する。この固
定データ長は、IEEE1394方式ペイロードデータフィール
ドの長さと一致しない。たとえば、MPEG方式トランスポ
ートパケットは１８８バイトの標準的な長さを有し、こ
の長さはIEEE1394方式ペイロードデータフィールドの１
０４バイトの長さとは異なる。したがって、1個のMPEG
方式トランスポートパケットは、1個、2個、4個若しく
は８個の連続したIEEE1394方式ペイロードデータフィー
ルド内に区分して伝送される。
【００２４】同期データパケットを処理するための方法
として少なくとも以下の6通りの方法がある。 ｄ）データパケット毎にデータパケットがアプリケーシ
ョン装置に向けてアドレス指定されるべきであると認め
られる場合に、データパケットはヘッダＣＲＣ検査及び
データフィールドＣＲＣ検査を行うこと無くメモリに完
全に書き込まれる。メモリからデータパケットを読み出
す際に、アプリケーション装置は全てのデータパケット
に関して両方のタイプのＣＲＣ検査を行う。 ｅ）データパケット毎に完全なデータパケットをメモリ
に書き込み、このデータパケットに関して中間ヘッダＣ
ＲＣ検査及び／又はデータフィールドＣＲＣ検査を行
い、ヘッダ及び／又はデータフィールドについて誤りが
ある場合にデータパケットは「誤り」としてマークされ
る。メモリからデータパケットを読み出すときに、アプ
リケーション装置は全てのデータパケットのマークを検
査し、誤りのあるヘッダ及び／又はデータフィールドを
読み飛ばす。ある種の場合には、データパケットの一部
分は、その他の部分に誤りが含まれていても使用するこ
とが可能である。 ｆ）データパケット毎に、専用ＣＲＣ検査ユニット及び
レジスタを用いて着信データパケットについて伝搬中に
ヘッダＣＲＣ検査を行なう。ヘッダに誤りのある場合、
着信データパケットはメモリに書き込まれない。ヘッダ
に誤りのない場合、直ちにヘッダを評価し、データフィ
ールドＣＲＣを含むデータフィールドをメモリに書き込
むか、或いは、ヘッダと、データフィールドＣＲＣを含
むデータフィールドとをメモリに書き込む。データフィ
ールドＣＲＣ検査は後で行われる。 ｇ）データパケット毎に、専用ＣＲＣ検査ユニット及び
レジスタを用いて着信データパケットについて伝搬中に
ヘッダＣＲＣ検査を行なう。ヘッダに誤りのある場合、
着信データパケットはメモリに書き込まれない。ヘッダ
に誤りのない場合、直ちにヘッダを評価し、データＣＲ
Ｃを含むデータフィールドをメモリに書き込むか、或い
は、ヘッダ及びデータフィールドをメモリに書き込み、
データフィールドＣＲＣ検査を行ない、データフィール
ドに誤りがある場合、そのデータフィールドを「誤り」
としてマークする。マークはデータフィールドと共にメ
モリに記憶される。ペイロードデータフィールド、又
は、ヘッダ及びペイロードデータフィールドをメモリか
ら読み出すとき、アプリケーション装置はマークを検査
し、誤りのあるペイロードデータフィールド又はヘッダ
をそれぞれ読み飛ばす。 ｈ）データパケット毎に、専用ＣＲＣ検査ユニット及び
レジスタを用いて着信データパケットについて伝搬中に
ヘッダＣＲＣ検査及びデータフィールドＣＲＣ検査を行
なう。ヘッダ及び／又はデータフィールドに誤りのある
場合、着信データパケットをメモリに書き込まない。 ｉ）データパケット毎に、専用ＣＲＣ検査ユニット及び
レジスタを用いて着信データパケットについて伝搬通に
ヘッダＣＲＣ検査を行なう。ヘッダに誤りのある場合、
着信データパケットをメモリに書き込まない。ヘッダに
誤りのない場合、直ちにヘッダを評価し、データフィー
ルドからのソースパケットデータをメモリに書き込み、
データフィールドＣＲＣ検査を行なうか、或いは、ヘッ
ダ及びデータフィールドをメモリに書き込み、データフ
ィールドＣＲＣ検査を行ない、誤りが含まれる場合に、
ソースパケットデータ若しくはデータフィールドを対応
して「誤り」としてマークする。また、既に説明したデ
ータ長さが検査される。予め決められたソースパケット
のデータ長さが得られないとき、このソースパケットは
「誤り」としてマークされる。このパケットは、次のパ
ケットによって書き換えられる。メモリからヘッダ及び
ペイロードフィールドを読み出すとき、アプリケーショ
ン装置はマークを検査し、誤りのあるペイロードデータ
フィールド若しくはヘッダを読み飛ばす。
として少なくとも以下の6通りの方法がある。 ｄ）データパケット毎にデータパケットがアプリケーシ
ョン装置に向けてアドレス指定されるべきであると認め
られる場合に、データパケットはヘッダＣＲＣ検査及び
データフィールドＣＲＣ検査を行うこと無くメモリに完
全に書き込まれる。メモリからデータパケットを読み出
す際に、アプリケーション装置は全てのデータパケット
に関して両方のタイプのＣＲＣ検査を行う。 ｅ）データパケット毎に完全なデータパケットをメモリ
に書き込み、このデータパケットに関して中間ヘッダＣ
ＲＣ検査及び／又はデータフィールドＣＲＣ検査を行
い、ヘッダ及び／又はデータフィールドについて誤りが
ある場合にデータパケットは「誤り」としてマークされ
る。メモリからデータパケットを読み出すときに、アプ
リケーション装置は全てのデータパケットのマークを検
査し、誤りのあるヘッダ及び／又はデータフィールドを
読み飛ばす。ある種の場合には、データパケットの一部
分は、その他の部分に誤りが含まれていても使用するこ
とが可能である。 ｆ）データパケット毎に、専用ＣＲＣ検査ユニット及び
レジスタを用いて着信データパケットについて伝搬中に
ヘッダＣＲＣ検査を行なう。ヘッダに誤りのある場合、
着信データパケットはメモリに書き込まれない。ヘッダ
に誤りのない場合、直ちにヘッダを評価し、データフィ
ールドＣＲＣを含むデータフィールドをメモリに書き込
むか、或いは、ヘッダと、データフィールドＣＲＣを含
むデータフィールドとをメモリに書き込む。データフィ
ールドＣＲＣ検査は後で行われる。 ｇ）データパケット毎に、専用ＣＲＣ検査ユニット及び
レジスタを用いて着信データパケットについて伝搬中に
ヘッダＣＲＣ検査を行なう。ヘッダに誤りのある場合、
着信データパケットはメモリに書き込まれない。ヘッダ
に誤りのない場合、直ちにヘッダを評価し、データＣＲ
Ｃを含むデータフィールドをメモリに書き込むか、或い
は、ヘッダ及びデータフィールドをメモリに書き込み、
データフィールドＣＲＣ検査を行ない、データフィール
ドに誤りがある場合、そのデータフィールドを「誤り」
としてマークする。マークはデータフィールドと共にメ
モリに記憶される。ペイロードデータフィールド、又
は、ヘッダ及びペイロードデータフィールドをメモリか
ら読み出すとき、アプリケーション装置はマークを検査
し、誤りのあるペイロードデータフィールド又はヘッダ
をそれぞれ読み飛ばす。 ｈ）データパケット毎に、専用ＣＲＣ検査ユニット及び
レジスタを用いて着信データパケットについて伝搬中に
ヘッダＣＲＣ検査及びデータフィールドＣＲＣ検査を行
なう。ヘッダ及び／又はデータフィールドに誤りのある
場合、着信データパケットをメモリに書き込まない。 ｉ）データパケット毎に、専用ＣＲＣ検査ユニット及び
レジスタを用いて着信データパケットについて伝搬通に
ヘッダＣＲＣ検査を行なう。ヘッダに誤りのある場合、
着信データパケットをメモリに書き込まない。ヘッダに
誤りのない場合、直ちにヘッダを評価し、データフィー
ルドからのソースパケットデータをメモリに書き込み、
データフィールドＣＲＣ検査を行なうか、或いは、ヘッ
ダ及びデータフィールドをメモリに書き込み、データフ
ィールドＣＲＣ検査を行ない、誤りが含まれる場合に、
ソースパケットデータ若しくはデータフィールドを対応
して「誤り」としてマークする。また、既に説明したデ
ータ長さが検査される。予め決められたソースパケット
のデータ長さが得られないとき、このソースパケットは
「誤り」としてマークされる。このパケットは、次のパ
ケットによって書き換えられる。メモリからヘッダ及び
ペイロードフィールドを読み出すとき、アプリケーショ
ン装置はマークを検査し、誤りのあるペイロードデータ
フィールド若しくはヘッダを読み飛ばす。
【００２５】選択肢ｉ）はできる限りメモリ容量を節約
し、伝送誤りを検出するだけではなく、ソースパケット
生成誤りを検出するので、有利的には選択肢ｉ）が行な
われる。
し、伝送誤りを検出するだけではなく、ソースパケット
生成誤りを検出するので、有利的には選択肢ｉ）が行な
われる。
【００２６】バスをバスによって制御されるべきアプリ
ケーション装置に連結するため使用され、要求されるメ
モリ容量が最小限に抑えられた集積回路のメモリを利用
する方法を提供する本発明の目的は請求項１に記載され
た方法によって達成される。
ケーション装置に連結するため使用され、要求されるメ
モリ容量が最小限に抑えられた集積回路のメモリを利用
する方法を提供する本発明の目的は請求項１に記載され
た方法によって達成される。
【００２７】上記本発明の方法を実施する装置を開示す
る本発明の更なる目的は請求項８に記載された装置によ
って達成される。
る本発明の更なる目的は請求項８に記載された装置によ
って達成される。
【００２８】原理的に、本発明の方法は、バスを上記バ
スによって制御されるべきアプリケーション装置と連結
するため使用される集積回路内のメモリを利用し、第1
の誤り保護符号が割り当てられたヘッダデータと、第2
の誤り保護符号が割り当てられ上記メモリに中間的に記
憶できるように構成されたペイロードデータとを含むデ
ータパケットは上記バスを介して上記アプリケーション
装置に送信され、受信された現在のデータパケット毎に
上記第1の誤り保護符号が評価され、この評価によって
上記現在のデータパケットの上記ヘッダデータが誤って
受信されたことが示される場合に、少なくとも上記現在
のデータパケットのペイロードデータは上記メモリに書
き込まれない。上記現在のデータパケットのヘッダデー
タが上記メモリに書き込まれ、上記第1の誤り保護符号
の評価が上記現在のデータパケットの上記ヘッダデータ
が誤って受信されたことを示すか、又は、上記第2の誤
り保護符号の評価が上記現在のデータパケットの上記ペ
イロードデータが誤って受信されたことを示す場合に、
次に受信されるべきデータパケットのヘッダデータが上
記メモリ内の上記現在のデータパケットの上記ヘッダデ
ータを書き換える。
スによって制御されるべきアプリケーション装置と連結
するため使用される集積回路内のメモリを利用し、第1
の誤り保護符号が割り当てられたヘッダデータと、第2
の誤り保護符号が割り当てられ上記メモリに中間的に記
憶できるように構成されたペイロードデータとを含むデ
ータパケットは上記バスを介して上記アプリケーション
装置に送信され、受信された現在のデータパケット毎に
上記第1の誤り保護符号が評価され、この評価によって
上記現在のデータパケットの上記ヘッダデータが誤って
受信されたことが示される場合に、少なくとも上記現在
のデータパケットのペイロードデータは上記メモリに書
き込まれない。上記現在のデータパケットのヘッダデー
タが上記メモリに書き込まれ、上記第1の誤り保護符号
の評価が上記現在のデータパケットの上記ヘッダデータ
が誤って受信されたことを示すか、又は、上記第2の誤
り保護符号の評価が上記現在のデータパケットの上記ペ
イロードデータが誤って受信されたことを示す場合に、
次に受信されるべきデータパケットのヘッダデータが上
記メモリ内の上記現在のデータパケットの上記ヘッダデ
ータを書き換える。
【００２９】本発明の方法の有利な更なる実施例は請求
項１に従属する各請求項に記載されている。
項１に従属する各請求項に記載されている。
【００３０】原理的に、本発明のバスインタフェース
は、バスを上記バスによって制御されるべきアプリケー
ション装置と連結するため好適であり、第1の誤り保護
符号が割り当てられたヘッダデータと、第2の誤り保護
符号が割り当てられたペイロードデータとを含むデータ
パケットは上記バスを介して上記アプリケーション装置
に送信され、中間的に記憶されるように構成された上記
ペイロードデータが記憶される集積回路内のメモリと、
受信された現在のデータパケット毎に上記第1の誤り保
護符号を評価する評価手段とを有し、この評価によって
上記現在のデータパケットの上記ヘッダデータが誤って
受信されたことが示される場合に、少なくとも上記現在
のデータパケットのペイロードデータは上記メモリに書
き込まれない。
は、バスを上記バスによって制御されるべきアプリケー
ション装置と連結するため好適であり、第1の誤り保護
符号が割り当てられたヘッダデータと、第2の誤り保護
符号が割り当てられたペイロードデータとを含むデータ
パケットは上記バスを介して上記アプリケーション装置
に送信され、中間的に記憶されるように構成された上記
ペイロードデータが記憶される集積回路内のメモリと、
受信された現在のデータパケット毎に上記第1の誤り保
護符号を評価する評価手段とを有し、この評価によって
上記現在のデータパケットの上記ヘッダデータが誤って
受信されたことが示される場合に、少なくとも上記現在
のデータパケットのペイロードデータは上記メモリに書
き込まれない。
【００３１】上記現在のデータパケットのヘッダデータ
が上記メモリに書き込まれ、上記第1の誤り保護符号に
関する上記評価手段の評価結果が上記現在のデータパケ
ットの上記ヘッダデータが誤って受信されたことを示す
か、又は、上記第2の誤り保護符号に関する上記評価手
段の評価結果が上記現在のデータパケットの上記ペイロ
ードデータが誤って受信されたことを示す場合に、メモ
リアドレス発生手段は次に受信されるべきデータパケッ
トのヘッダデータが上記現在のデータパケットの上記ヘ
ッダデータを書き換えるように上記メモリを制御するこ
とができる。
が上記メモリに書き込まれ、上記第1の誤り保護符号に
関する上記評価手段の評価結果が上記現在のデータパケ
ットの上記ヘッダデータが誤って受信されたことを示す
か、又は、上記第2の誤り保護符号に関する上記評価手
段の評価結果が上記現在のデータパケットの上記ペイロ
ードデータが誤って受信されたことを示す場合に、メモ
リアドレス発生手段は次に受信されるべきデータパケッ
トのヘッダデータが上記現在のデータパケットの上記ヘ
ッダデータを書き換えるように上記メモリを制御するこ
とができる。
【００３２】本発明の装置の有利な更なる実施例は請求
項８に従属する各請求項に記載されている。
項８に従属する各請求項に記載されている。
【００３３】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を説明する。
の実施例を説明する。
【００３４】図1を参照するに、物理レイヤ集積回路Ｐ
ＬＩがIEEE1394方式バスケーブルＢに接続されている。
集積回路ＰＬＩは、もう一方側で、データ入力及び／又
はデータ出力用のリンクレイヤ集積回路ＬＬＩに連結さ
れる。集積回路ＬＬＩはアプリケーション装置ＡＰＰに
連結される。集積回路ＬＬＩと、集積回路ＬＬＩを介し
た集積回路ＰＬＩは、マイクロコントローラμＰにより
制御される。アプリケーション装置ＡＰＰもマイクロコ
ントローラμＰによって制御可能である。或いは、集積
回路ＰＬＩ及び／又はアプリケーション装置ＡＰＰは、
別々のマイクロコントローラによって制御してもよい。
マイクロコントローラμＰは上記のＣＲＣ検査を行い得
る。
ＬＩがIEEE1394方式バスケーブルＢに接続されている。
集積回路ＰＬＩは、もう一方側で、データ入力及び／又
はデータ出力用のリンクレイヤ集積回路ＬＬＩに連結さ
れる。集積回路ＬＬＩはアプリケーション装置ＡＰＰに
連結される。集積回路ＬＬＩと、集積回路ＬＬＩを介し
た集積回路ＰＬＩは、マイクロコントローラμＰにより
制御される。アプリケーション装置ＡＰＰもマイクロコ
ントローラμＰによって制御可能である。或いは、集積
回路ＰＬＩ及び／又はアプリケーション装置ＡＰＰは、
別々のマイクロコントローラによって制御してもよい。
マイクロコントローラμＰは上記のＣＲＣ検査を行い得
る。
【００３５】本発明は、たとえば、図2に示されるよう
なアプリケーションに適用できる。図2において、受信
用ユニットＲＵとMPEG方式デコーダＭＤＥＣとIEEE1394
方式インタフェース１３９４Ｓとを具備したセットトッ
プボックスＳＴＢは、衛星若しくはケーブルを経由して
デジタルテレビジョン番組を受信する。受信用ユニット
出力信号は、IEEE1394方式インタフェース１３９４Ｖを
備えたビデオレコーダＶＣＲＲに記録する目的のためIE
EE1394方式バスを介して送信される。同時に、ＤＶＤプ
レーヤＤＶＤＰはＤＶＤディスクを再生し、ＤＶＤデー
タは、ＭＰＥＧ方式デコーダＭＤＥＣによって復号化
し、テレビジョン受像機ＴＶのスクリーンに表示させる
ため、IEEE1394方式バスインタフェース１３９４Ｄを介
してセットトップボックスのIEEE1394方式バスインタフ
ェース１３９４Ｓに転送される。テレビジョン受像機Ｔ
Ｖは、セットトップボックスへの従来通りのアナログ信
号接続を具備すると共に、IEEE1394方式バスを介してセ
ットトップボックスＳＴＢに接続される。そのため、セ
ットトップボックスのIEEE1394方式バスノード１３９４
Ｓには双方向機能性が必要とされる。
なアプリケーションに適用できる。図2において、受信
用ユニットＲＵとMPEG方式デコーダＭＤＥＣとIEEE1394
方式インタフェース１３９４Ｓとを具備したセットトッ
プボックスＳＴＢは、衛星若しくはケーブルを経由して
デジタルテレビジョン番組を受信する。受信用ユニット
出力信号は、IEEE1394方式インタフェース１３９４Ｖを
備えたビデオレコーダＶＣＲＲに記録する目的のためIE
EE1394方式バスを介して送信される。同時に、ＤＶＤプ
レーヤＤＶＤＰはＤＶＤディスクを再生し、ＤＶＤデー
タは、ＭＰＥＧ方式デコーダＭＤＥＣによって復号化
し、テレビジョン受像機ＴＶのスクリーンに表示させる
ため、IEEE1394方式バスインタフェース１３９４Ｄを介
してセットトップボックスのIEEE1394方式バスインタフ
ェース１３９４Ｓに転送される。テレビジョン受像機Ｔ
Ｖは、セットトップボックスへの従来通りのアナログ信
号接続を具備すると共に、IEEE1394方式バスを介してセ
ットトップボックスＳＴＢに接続される。そのため、セ
ットトップボックスのIEEE1394方式バスノード１３９４
Ｓには双方向機能性が必要とされる。
【００３６】図３を参照するに、ＣＲＣ検査ユニットＣ
ＲＣ＿ＣＨＵ及びオンチップメモリＲＡＭに、IEEE1394
方式バスデータ１３９４ＤＡＴが与えられる。このメモ
リＲＡＭは、非同期パケットデータ若しくは同期パケッ
トデータを記憶する。ＣＲＣ検査の後、ＣＲＣ検査ユニ
ットＣＲＣ＿ＣＨＵは、ＣＲＣ検査の結果に応じて、対
応した制御情報ＣＴＲＬをメモリアドレス生成ユニット
ＭＡＤＧＵに送信する。メモリアドレス生成ユニットＭ
ＡＤＧＵは、たとえば、既に記憶された誤りのあるデー
タパケットを書き換えるために利用される対応したアド
レス値をメモリＲＡＭに与える。
ＲＣ＿ＣＨＵ及びオンチップメモリＲＡＭに、IEEE1394
方式バスデータ１３９４ＤＡＴが与えられる。このメモ
リＲＡＭは、非同期パケットデータ若しくは同期パケッ
トデータを記憶する。ＣＲＣ検査の後、ＣＲＣ検査ユニ
ットＣＲＣ＿ＣＨＵは、ＣＲＣ検査の結果に応じて、対
応した制御情報ＣＴＲＬをメモリアドレス生成ユニット
ＭＡＤＧＵに送信する。メモリアドレス生成ユニットＭ
ＡＤＧＵは、たとえば、既に記憶された誤りのあるデー
タパケットを書き換えるために利用される対応したアド
レス値をメモリＲＡＭに与える。
【００３７】図4には、ヘッダＣＲＣ検査及びデータＣ
ＲＣ検査と関連したメモリＲＡＭの内容が示されてい
る。一例として、メモリＲＡＭには、以下の項目が収容
される。 ―パケット０番のヘッダＨＰ０ ―誤りのないヘッダデータが受信されたことを示す「成
功」状態であるヘッダＨＰ０用のＣＲＣ符号ＨＣＲＣＰ
０ ―パケット０番のデータＤＡＴＰ０ ―誤りのないデータが受信されたことを示す「成功」状
態であるパケット０番のデータ用のＣＲＣ符号ＤＡＴＣ
ＲＣＰ０ ―パケット1番のヘッダＨＰ１ ―誤りのあるヘッダデータが受信されたことを示す「失
敗」状態であるヘッダＨＰ１用のＣＲＣ符号ＨＣＲＣＰ
１ その結果として、パケット1番のデータはメモリＲＡＭ
に書き込まれず、ＣＲＣ符号ＨＣＲＣＰ１はパケット2
番のヘッダデータによって書き換えられる。
ＲＣ検査と関連したメモリＲＡＭの内容が示されてい
る。一例として、メモリＲＡＭには、以下の項目が収容
される。 ―パケット０番のヘッダＨＰ０ ―誤りのないヘッダデータが受信されたことを示す「成
功」状態であるヘッダＨＰ０用のＣＲＣ符号ＨＣＲＣＰ
０ ―パケット０番のデータＤＡＴＰ０ ―誤りのないデータが受信されたことを示す「成功」状
態であるパケット０番のデータ用のＣＲＣ符号ＤＡＴＣ
ＲＣＰ０ ―パケット1番のヘッダＨＰ１ ―誤りのあるヘッダデータが受信されたことを示す「失
敗」状態であるヘッダＨＰ１用のＣＲＣ符号ＨＣＲＣＰ
１ その結果として、パケット1番のデータはメモリＲＡＭ
に書き込まれず、ＣＲＣ符号ＨＣＲＣＰ１はパケット2
番のヘッダデータによって書き換えられる。
【００３８】図５には、ヘッダＣＲＣ検査及びデータＣ
ＲＣ検査と関連したメモリＲＡＭの内容が示されてい
る。一例として、メモリＲＡＭには、以下の項目が収容
される。 ―パケット０番のヘッダＨＰ０ ―誤りのないヘッダデータが受信されたことを示す「成
功」状態であるヘッダＨＰ０用のＣＲＣ符号ＨＣＲＣＰ
０ ―パケット０番のデータＤＡＴＰ０ ―誤りのないデータが受信されたことを示す「成功」状
態であるパケット０番のデータ用のＣＲＣ符号ＤＡＴＣ
ＲＣＰ０ ―パケット1番のヘッダＨＰ１ ―誤りのないヘッダデータが受信されたことを示す「成
功」状態であるヘッダＨＰ１用のＣＲＣ符号ＨＣＲＣＰ
１ ―パケット１番のデータＤＡＴＰ１ ―誤りのあるデータが受信されたことを示す「失敗」状
態であるパケット１番のデータ用のＣＲＣ符号ＤＡＴＣ
ＲＣＰ１ その結果として、パケット2番のヘッダデータは、ＣＲ
Ｃ符号ＤＡＴＣＲＣＰ１の後にメモリＲＡＭに書き込ま
れず、メモリアドレス生成ユニットＭＡＤＧＵにより制
御されてパケット１番のヘッダデータＨＰ１を書き換え
る。
ＲＣ検査と関連したメモリＲＡＭの内容が示されてい
る。一例として、メモリＲＡＭには、以下の項目が収容
される。 ―パケット０番のヘッダＨＰ０ ―誤りのないヘッダデータが受信されたことを示す「成
功」状態であるヘッダＨＰ０用のＣＲＣ符号ＨＣＲＣＰ
０ ―パケット０番のデータＤＡＴＰ０ ―誤りのないデータが受信されたことを示す「成功」状
態であるパケット０番のデータ用のＣＲＣ符号ＤＡＴＣ
ＲＣＰ０ ―パケット1番のヘッダＨＰ１ ―誤りのないヘッダデータが受信されたことを示す「成
功」状態であるヘッダＨＰ１用のＣＲＣ符号ＨＣＲＣＰ
１ ―パケット１番のデータＤＡＴＰ１ ―誤りのあるデータが受信されたことを示す「失敗」状
態であるパケット１番のデータ用のＣＲＣ符号ＤＡＴＣ
ＲＣＰ１ その結果として、パケット2番のヘッダデータは、ＣＲ
Ｃ符号ＤＡＴＣＲＣＰ１の後にメモリＲＡＭに書き込ま
れず、メモリアドレス生成ユニットＭＡＤＧＵにより制
御されてパケット１番のヘッダデータＨＰ１を書き換え
る。
【００３９】誤りを含まないヘッダデータがメモリに書
き込まれない場合、それらは、対応したペイロードデー
タがメモリに書き込まれる前及び／又は書き込まれてい
る間に評価される。
き込まれない場合、それらは、対応したペイロードデー
タがメモリに書き込まれる前及び／又は書き込まれてい
る間に評価される。
【００４０】
【発明の効果】本発明によれば、非同期データパケット
受信に対し以下の利点が得られる。−ＣＲＣ検査はチッ
プ上の専用ＣＲＣ検査ユニットによって行なわれ得るの
で、アプリケーション装置の処理パワーは必要とされな
い。−誤りのあるパケットデータは書き換えられるの
で、オンチップメモリの利用は最適化される。
受信に対し以下の利点が得られる。−ＣＲＣ検査はチッ
プ上の専用ＣＲＣ検査ユニットによって行なわれ得るの
で、アプリケーション装置の処理パワーは必要とされな
い。−誤りのあるパケットデータは書き換えられるの
で、オンチップメモリの利用は最適化される。
【００４１】また、本発明によれば、同期データパケッ
トに対し以下の利点が得られる。 −ＣＲＣ検査はチップ上の専用ＣＲＣ検査ユニットによ
って行なわれ得るので、アプリケーション装置の処理パ
ワーは必要とされない。 −アプリケーション装置は、たとえば、相互に固定した
一時的な位置を有するオーディオデータ／ビデオデータ
の同期を維持するため、ＣＲＣ誤りはあるがパケット長
さは正しいデータフィールドを含むデータパケットを利
用するよう決定することができる。 −この決定はソフトウェア上で決めることができる。 −誤りのあるパケットデータは書き換えられるので、オ
ンチップメモリの利用は最適化される。
トに対し以下の利点が得られる。 −ＣＲＣ検査はチップ上の専用ＣＲＣ検査ユニットによ
って行なわれ得るので、アプリケーション装置の処理パ
ワーは必要とされない。 −アプリケーション装置は、たとえば、相互に固定した
一時的な位置を有するオーディオデータ／ビデオデータ
の同期を維持するため、ＣＲＣ誤りはあるがパケット長
さは正しいデータフィールドを含むデータパケットを利
用するよう決定することができる。 −この決定はソフトウェア上で決めることができる。 −誤りのあるパケットデータは書き換えられるので、オ
ンチップメモリの利用は最適化される。
【００４２】IEEE1394方式バスの代わりに、イーサネッ
ト（登録商標）又はインターネットのような他のバスを
使用してもよい。ＣＲＣ誤り保護符号の代わりに、リー
ド・ソロモン又はパリティビットのような他の誤り保護
符号を使用してもよい。
ト（登録商標）又はインターネットのような他のバスを
使用してもよい。ＣＲＣ誤り保護符号の代わりに、リー
ド・ソロモン又はパリティビットのような他の誤り保護
符号を使用してもよい。
【図面の簡単な説明】
【図１】双方向実時間ビデオアプリケーション用のIEEE
1394方式のダブルノードを示す図である。
1394方式のダブルノードを示す図である。
【図2】IEEE1394方式のバス接続されたセットトップボ
ックス、VCR及びＤＶＤプレーヤを示す図である。
ックス、VCR及びＤＶＤプレーヤを示す図である。
【図3】オンチップメモリのアドレスを制御するCRC検査
ユニットを示す図である。
ユニットを示す図である。
【図4】先に記憶されたデータが書き換えられる前に第1
の量のデータが記憶されたオンチップメモリの内容の説
明図である。
の量のデータが記憶されたオンチップメモリの内容の説
明図である。
【図5】先に記憶されたデータが書き換えられる前に第
２の量のデータが記憶されたオンチップメモリの内容の
説明図である。
２の量のデータが記憶されたオンチップメモリの内容の
説明図である。
１３９４Ｄ，１３９４Ｓ，１３９４Ｖ IEEE1394方式
インタフェース １３９４ＤＡＴ IEEE1394方式バスデータ ＡＰＰ アプリケーション装置 Ｂ IEEE1394方式バスケーブル ＣＲＣ＿ＣＨＵ ＣＲＣ検査ユニット ＣＴＲＬ 制御情報 ＤＶＤＰ ＤＶＤプレーヤ ＬＬＩ リンクレイヤ集積回路 ＭＡＤＧＵ メモリアドレス生成ユニット ＭＤＥＣ ＭＰＥＧ方式デコーダ ＰＬＩ 物理レイヤ集積回路 ＲＡＭ オンチップメモリ ＲＵ 受信用ユニット ＳＴＢ セットトップボックス ＴＶ テレビジョン受像機 ＶＣＲＲ ビデオレコーダ μＰ マイクロコントローラ
インタフェース １３９４ＤＡＴ IEEE1394方式バスデータ ＡＰＰ アプリケーション装置 Ｂ IEEE1394方式バスケーブル ＣＲＣ＿ＣＨＵ ＣＲＣ検査ユニット ＣＴＲＬ 制御情報 ＤＶＤＰ ＤＶＤプレーヤ ＬＬＩ リンクレイヤ集積回路 ＭＡＤＧＵ メモリアドレス生成ユニット ＭＤＥＣ ＭＰＥＧ方式デコーダ ＰＬＩ 物理レイヤ集積回路 ＲＡＭ オンチップメモリ ＲＵ 受信用ユニット ＳＴＢ セットトップボックス ＴＶ テレビジョン受像機 ＶＣＲＲ ビデオレコーダ μＰ マイクロコントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス ブルネ ドイツ連邦共和国，30449 ハノーヴァー, コンコルディアシュトラーセ 15
Claims (10)
- 【請求項１】 バスをバスによって制御されるべきアプ
リケーション装置と連結するため使用される集積回路に
おいて、 第1の誤り保護符号が割り当てられたヘッダデータと、
第2の誤り保護符号が割り当てられたペイロードデータ
とを含むデータパケットが上記バスを介して上記アプリ
ケーション装置に送信され、上記ペイロードデータが中
間的に記憶できるようにされているメモリを利用する方
法であって、 受信された現在のデータパケット毎に、上記第1の誤り
保護符号が評価され、この評価によって上記現在のデー
タパケットの上記ヘッダデータが誤って受信されたこと
が示される場合に、少なくとも上記現在のデータパケッ
トのペイロードデータは上記メモリに書き込まれないこ
とを特徴とする方法。 - 【請求項２】 上記現在のデータパケットのヘッダデー
タが上記メモリに書き込まれ、上記第1の誤り保護符号
の評価が上記現在のデータパケットの上記ヘッダデータ
が誤って受信されたことを示すか、又は、上記第2の誤
り保護符号の評価が上記現在のデータパケットの上記ペ
イロードデータが誤って受信されたことを示す場合に、
次に受信されるべきデータパケットのヘッダデータが上
記メモリ内の上記現在のデータパケットの上記ヘッダデ
ータを書き換える、請求項1記載の方法。 - 【請求項３】 上記バスはIEEE1394バスであり、上記デ
ータパケットは非同期データパケット又は同期データパ
ケットである、請求項1又は２記載の方法。 - 【請求項４】 上記データパケットが非同期データパケ
ットである場合に、上記メモリ内の書き換えは最初のヘ
ッダデータバイトによって初期化される、請求項３記載
の方法。 - 【請求項５】 上記データパケットが同期データパケッ
トであり、上記データパケット内のデータグループが予
め決められたデータ長を有する場合に、受信されたデー
タグループの実際のデータ長が上記予め決められたデー
タ長と一致しないならば、次に受信されるべきデータパ
ケットのヘッダデータが上記メモリ内の上記現在のデー
タパケットのヘッダデータを書き換えるか、又は、次に
受信されるべきデータパケットのペイロードデータが上
記メモリ内の上記現在のデータパケットのペイロードデ
ータを書き換える、請求項3記載の方法。 - 【請求項６】 誤りのないヘッダデータは上記メモリに
書き込まれないが、対応したペイロードデータが上記メ
モリに書き込まれる前及び／又は書き込まれる間に評価
される、請求項1乃至５のうちいずれか一項記載の方
法。 - 【請求項７】 現在のデータパケットのペイロードデー
タが上記メモリに書き込まれる前及び／又は書き込まれ
る間に、上記第2の誤り保護符号が評価され、 上記現在のデータパケットの上記ペイロードデータに誤
りがあるならば、上記現在のデータパケットの上記ペイ
ロードデータに誤りのマークが付けられ、 上記マークは上記ペイロードデータと共に上記メモリに
記憶される、請求項1乃至６のうちいずれか一項記載の
方法。 - 【請求項８】 バスを上記バスによって制御されるべき
アプリケーション装置と連結し、第1の誤り保護符号が
割り当てられたヘッダデータと、第2の誤り保護符号が
割り当てられたペイロードデータとを含むデータパケッ
トが上記バスを介して上記アプリケーション装置に送信
されるバスインタフェースであって、 上記ペイロードデータが中間的に記憶されるように構成
された集積回路内のメモリと、 受信された現在のデータパケット毎に上記第1の誤り保
護符号を評価する評価手段とを有し、 この評価によって上記現在のデータパケットの上記ヘッ
ダデータが誤って受信されたことが示される場合に、少
なくとも上記現在のデータパケットのペイロードデータ
は上記メモリに書き込まれないことを特徴とするバスイ
ンタフェース。 - 【請求項９】 上記現在のデータパケットのヘッダデー
タが上記メモリに書き込まれ、上記第1の誤り保護符号
に関する上記評価手段の評価結果が上記現在のデータパ
ケットの上記ヘッダデータが誤って受信されたことを示
すか、又は、上記第2の誤り保護符号に関する上記評価
手段の評価結果が上記現在のデータパケットの上記ペイ
ロードデータが誤って受信されたことを示す場合に、次
に受信されるべきデータパケットのヘッダデータが上記
現在のデータパケットの上記ヘッダデータを書き換える
ように上記メモリを制御することができるメモリアドレ
ス発生手段を有する請求項８記載のバスインタフェー
ス。 - 【請求項１０】 上記バスはIEEE1394バスであり、上記
データパケットは非同期データパケット又は同期データ
パケットである、請求項８又は９記載のバスインタフェ
ース。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99250067:8 | 1999-03-06 | ||
| EP99250067A EP1035682A1 (en) | 1999-03-06 | 1999-03-06 | Method and bus interface employing a memory in an integrated circuit for linking a bus with an application device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000312237A true JP2000312237A (ja) | 2000-11-07 |
| JP4504497B2 JP4504497B2 (ja) | 2010-07-14 |
Family
ID=8241142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000059294A Expired - Lifetime JP4504497B2 (ja) | 1999-03-06 | 2000-03-03 | バスとアプリケーション装置を連結するためメモリを利用する方法及びバスインタフェース |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6618832B1 (ja) |
| EP (1) | EP1035682A1 (ja) |
| JP (1) | JP4504497B2 (ja) |
| CN (1) | CN1127235C (ja) |
| AT (1) | ATE373356T1 (ja) |
| DE (1) | DE60036317T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7076626B2 (en) | 2002-03-20 | 2006-07-11 | Seiko Epson Corporation | Data transfer control device, electronic instrument, and data transfer control method |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100667738B1 (ko) | 2000-03-29 | 2007-01-11 | 삼성전자주식회사 | 무선 패킷 송수신 장치 및 그 방법 |
| US6684363B1 (en) | 2000-10-25 | 2004-01-27 | Sun Microsystems, Inc. | Method for detecting errors on parallel links |
| US6931581B1 (en) * | 2000-10-25 | 2005-08-16 | Sun Microsystems, Inc. | Method for superimposing a sequence number in an error detection code in a data network |
| US6735649B2 (en) * | 2001-05-03 | 2004-05-11 | Advanced Micro Devices, Inc. | Multiple buffers for removing unwanted header information from received data packets |
| CN100378465C (zh) * | 2001-10-05 | 2008-04-02 | 松下电器产业株式会社 | Lsi检查方法及装置、lsi检测器 |
| EP1331775A1 (en) * | 2002-01-25 | 2003-07-30 | Deutsche Thomson-Brandt Gmbh | Physical layer circuit and interface circuit |
| DE10353974A1 (de) * | 2003-11-19 | 2005-06-30 | Siemens Ag | Verfahren zur Übertragung von digitalen Informationspaketen in einem Datennetz |
| US7555206B2 (en) * | 2004-05-07 | 2009-06-30 | Hong-Chi Chen | Apparatus for retrieving data from detachable optical driver |
| EP1869845A1 (en) * | 2005-04-07 | 2007-12-26 | Koninklijke Philips Electronics N.V. | Network-on-chip environment and method for reduction of latency |
| EP1773043A1 (en) * | 2005-10-06 | 2007-04-11 | Dibcom | Method and system for storing data packets |
| EP1835728A1 (en) * | 2006-03-15 | 2007-09-19 | Dibcom | Method for data transfer and data recovery |
| EP2015587B1 (fr) * | 2007-05-14 | 2012-01-25 | Apple Inc. | Procédé de mémorisation d'un objet multimédia, structure de donnée et terminal associé |
| CN101807967B (zh) * | 2009-02-13 | 2015-07-08 | 瑞昱半导体股份有限公司 | 用于物理层的远程控制方法及其相关物理层装置 |
| CN104486036B (zh) * | 2014-12-09 | 2018-10-26 | 中国航空工业集团公司第六三一研究所 | 一种满足1394协议要求消息容错处理电路及方法 |
| TWI698750B (zh) * | 2018-03-20 | 2020-07-11 | 慧榮科技股份有限公司 | 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置 |
| TWI658364B (zh) | 2018-03-20 | 2019-05-01 | 慧榮科技股份有限公司 | 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07146827A (ja) * | 1993-11-26 | 1995-06-06 | Fuji Electric Co Ltd | ネットワークにおけるデータ転送方法 |
| JPH09294238A (ja) * | 1996-04-24 | 1997-11-11 | Sony Corp | 画像取り込み装置、画像取り込み方法、画像取り込みシステム、画像表示処理装置、及び記録媒体 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548598A (en) * | 1994-03-28 | 1996-08-20 | Motorola | In a data communications systems a method of forward error correction |
| EP0804033A3 (en) * | 1996-04-26 | 2003-12-10 | Texas Instruments Incorporated | Improvements in or relating to electronic devices |
| JP3165050B2 (ja) * | 1996-12-24 | 2001-05-14 | 九州日本電気通信システム株式会社 | パケットエラー検出方式 |
| US5991912A (en) * | 1997-05-15 | 1999-11-23 | Next Level Communications | Digital video transport error handling in cell based communications systems |
| US6263466B1 (en) * | 1998-03-05 | 2001-07-17 | Teledesic Llc | System and method of separately coding the header and payload of a data packet for use in satellite data communication |
| JP3457335B2 (ja) * | 1998-05-27 | 2003-10-14 | 株式会社エヌ・ティ・ティ・ドコモ | 誤り保護方法および誤り保護装置 |
-
1999
- 1999-03-06 EP EP99250067A patent/EP1035682A1/en not_active Withdrawn
-
2000
- 2000-02-18 CN CN00100882.XA patent/CN1127235C/zh not_active Expired - Lifetime
- 2000-02-21 DE DE60036317T patent/DE60036317T2/de not_active Expired - Lifetime
- 2000-02-21 AT AT00103618T patent/ATE373356T1/de not_active IP Right Cessation
- 2000-02-29 US US09/515,660 patent/US6618832B1/en not_active Expired - Lifetime
- 2000-03-03 JP JP2000059294A patent/JP4504497B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07146827A (ja) * | 1993-11-26 | 1995-06-06 | Fuji Electric Co Ltd | ネットワークにおけるデータ転送方法 |
| JPH09294238A (ja) * | 1996-04-24 | 1997-11-11 | Sony Corp | 画像取り込み装置、画像取り込み方法、画像取り込みシステム、画像表示処理装置、及び記録媒体 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7076626B2 (en) | 2002-03-20 | 2006-07-11 | Seiko Epson Corporation | Data transfer control device, electronic instrument, and data transfer control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4504497B2 (ja) | 2010-07-14 |
| EP1035682A1 (en) | 2000-09-13 |
| US6618832B1 (en) | 2003-09-09 |
| CN1266316A (zh) | 2000-09-13 |
| CN1127235C (zh) | 2003-11-05 |
| DE60036317T2 (de) | 2008-01-10 |
| ATE373356T1 (de) | 2007-09-15 |
| DE60036317D1 (de) | 2007-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6247083B1 (en) | Method and apparatus for bi-directionally transferring data between an IEEE 1394 bus and a device to be controlled by a control signal transmitted via the bus | |
| US6622187B1 (en) | Method for pre-processing data packets | |
| JP4504497B2 (ja) | バスとアプリケーション装置を連結するためメモリを利用する方法及びバスインタフェース | |
| US20020010824A1 (en) | Electronic equipment and method for processing digital serial data at bus initialization phase in interface unit | |
| US6964006B2 (en) | Network error display apparatus and error detection display method | |
| KR100746900B1 (ko) | 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법 | |
| US6775714B1 (en) | Communication method, communication apparatus, communication system and providing medium | |
| US7130315B1 (en) | Method of and apparatus for utilizing extended AV/C command and response frames including transaction label and common result/error code | |
| US7411950B2 (en) | Communication method and communication apparatus | |
| US20020004711A1 (en) | Control device and control method | |
| US7093056B1 (en) | Method for the compilation of bus packets for isochronous data transmission via a data bus, and apparatus for carrying out the method | |
| US6643723B1 (en) | Method and apparatus for releasing bus control by a device connected to the bus | |
| US6584534B1 (en) | Combined isochronous and asynchronous communication apparatus, method and interface | |
| EP1037424B1 (en) | Method and Bus Interface for linking a bus with an application device | |
| EP0932104B1 (en) | Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and a device | |
| US7167940B2 (en) | Data processing method, data processing apparatus, communications device, communications method, communications protocol and program | |
| EP1058193A1 (en) | Method and apparatus for pre-processing data packets in a bus interface unit | |
| EP1059590B1 (en) | Method for pre-processing packets in a bus interface | |
| CN1309361A (zh) | 具有存储格式信息的配置只读存储器的设备 | |
| JP3189571B2 (ja) | データ処理装置 | |
| KR100636107B1 (ko) | 실시간 데이터 처리 장치 및 방법 | |
| JP2002135270A (ja) | データの非同期転送方式 | |
| JPWO2000070841A1 (ja) | 通信方法、通信装置、通信システム及び提供媒体 | |
| JPWO2000069123A1 (ja) | ネットワーク接続認識方法及びネットワーク接続端末装置 | |
| JP2004118704A (ja) | インターフェイス装置およびインターフェイス装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091021 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4504497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |