JP2000314871A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000314871A JP2000314871A JP11125009A JP12500999A JP2000314871A JP 2000314871 A JP2000314871 A JP 2000314871A JP 11125009 A JP11125009 A JP 11125009A JP 12500999 A JP12500999 A JP 12500999A JP 2000314871 A JP2000314871 A JP 2000314871A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal line
- pixel
- polarity
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
ク境界むらなどの表示不良を改善した液晶表示装置を提
供する。 【解決手段】 基本クロックCLK1に同期した1相ビデオ
信号をビデオ信号線73に入力して第nブロックの画素に
正極性のビデオ信号を書き込む場合、第nブロック目に
相当するタイミングで極性信号POLUで制御された極性選
択回路65で、走査線34を選択する。走査線34のサンプル
スイッチ制御信号がオフ状態からオン状態になる。映像
信号線33を介したビデオ信号線29のビデオ信号が薄膜ト
ランジスタ36を介して印加する。負極性の書き込みの際
には、薄膜トランジスタ51がオン状態となる。画素電極
41,55には、1フレーム時間毎に走査線34,35を交互に
選択して、正極性と負極性との電位が交互に書き込まれ
る。
Description
素子により画素を制御する液晶表示装置に関する。
この画素を画素電極毎に薄膜トランジスタ(Thin Film
Transistor)あるいは薄膜ダイオード(Thin Film Diod
e )などの画素スイッチング素子で制御するアクティブ
マトリクス型液晶表示装置は、画質が鮮明で、陰極線管
(Cathode Ray Tube)並みあるいはそれ以上の高密度の
表示性能を備えている。このため、このアクティブマト
リクス型液晶表示装置は、情報機器端末や薄型テレビジ
ョンなどグラフィックディスプレイとして広く利用され
ている。なかでも、画素スイッチング素子として薄膜ト
ランジスタを使用した薄膜トランジスタ方式の液晶表示
装置(TFT−LCD)の開発が盛んである。
スおよびドレイン領域を形成する半導体活性層には非晶
質シリコンあるいは多結晶シリコンが使用されている。
特に、近年では、同一面積の透明絶縁基板上での有効画
面領域を広げるとともに、製造コストの低減を図るため
に、画素スイッチング素子に走査信号あるいは映像信号
を供給する走査線あるいは映像信号線の走査線駆動回路
あるいは映像信号線駆動回路を、画素スイッチング素子
と同時に透明絶縁基板上に一体形成した駆動回路内蔵の
薄膜トランジスタ方式の液晶表示装置が開発されてい
る。
れるタイミング制御回路によりサンプリングスイッチを
制御し、ビデオ信号線を介して供給される映像信号を映
像信号線容量に保持した後に画素容量に書き込むサンプ
ルホールド型(S/H型)駆動回路内蔵の薄膜トランジ
スタ方式の液晶表示装置が開発されている。
と負極性とを分離する正負分離駆動を用いたサンプルホ
ールド型駆動回路内蔵の薄膜トランジスタ方式の液晶表
示装置について、図4を参照して説明する。
表示部1を有し、この表示部1の周囲には額縁部2が形
成されている。そして、この表示部1には複数本の映像
信号線3と、この映像信号線3に交差する複数本の走査
線4とを有し、これら映像信号線3および走査線4の交
点には画素スイッチング素子となる薄膜トランジスタ5
が配設され、映像信号線3には薄膜トランジスタ5のソ
ース電極6が接続され、走査線4にはゲート電極7が接
続され、この薄膜トランジスタ5のドレイン電極8には
画素電極9が接続され、この画素電極9には対向電極10
が配設され、画素電極9および対向電極10間には液晶11
が挟持されて画素を形成して液晶容量CIcとなり、液晶
11に並列に補助容量部12が形成され、この補助容量部12
は補助容量Cs となる。
よび映像信号線駆動回路16が形成され、走査線駆動回路
15はシフトレジスタ17および走査線駆動バッファ18を有
し、各々の走査線駆動バッファ18が各走査線4に接続さ
れる。また、シフトレジスタ17の入力は基本クロックCL
K2とトリガ信号IN2 を必要とする。さらに、映像信号線
駆動回路16はシフトレジスタ21に極性選択装置22が接続
され、この極性選択装置22は極性選択回路(PSU)23
と切換回路24とを有し、切換回路24はサンプリングスイ
ッチ制御線25を介してアナログスイッチ装置26に接続さ
れ、アナログスイッチ装置26はPチャネルのサンプリン
グスイッチ27およびNチャネルのサンプリングスイッチ
28を有し、これらPチャネルサンプリングスイッチ27お
よびNチャネルサンプリングスイッチ28はいわゆるビデ
オバスであるビデオ信号線29に接続されている。また、
シフトレジスタ21の入力は基本クロックCLK1とトリガ信
号IN1 を必要とし、極性選択回路23は極性信号POLUを必
要とする。
明する。
本クロックCLK1に同期した1相ビデオ信号をビデオ信号
線29に入力して第nブロックの画素に正極性のビデオ信
号を書き込む場合、第nブロック目に相当するタイミン
グで極性信号POLUで制御された極性選択回路23で、サン
プリングスイッチ制御線25が選択され、このサンプリン
グスイッチ制御線25のサンプルスイッチ制御信号がオフ
状態からオン状態になる。このとき、Pチャネルのサン
プリングスイッチ27が非導通状態から導通状態であるオ
ン状態となり、ビデオ信号線29のビデオ信号が映像信号
線3に印加される。なお、負極性の書き込みの際には、
Nチャネルのサンプリングスイッチ28がオン状態とな
る。
3の電位は初期電位Vmから電位Vsに向かって上昇を
始める。そして、薄膜トランジスタ5をオン状態にして
おくと、薄膜トランジスタ5のソース電極6およびドレ
イン電極8の電位も映像信号線3の電位に追従する。ま
た、サンプリング期間Tw後にPチャネルのサンプリン
グスイッチ27がオフ状態になると、映像信号線3と液晶
容量CIcおよび補助容量Cs に映像信号がホールドさ
れ、1フレーム時間の間、画素電位は電位Vsに保持さ
れる。この動作を基本クロックCLK1に同期しながら1画
素毎に水平方向に走査することにより、1フレーム時間
内に全画素電極9にビデオ信号を書き込み画像を表示す
る。すなわち、基本クロックCLK1の1クロック毎に、…
n−1ブロック、nブロック、n+1ブロック…という
ように、ブロック毎にビデオ信号を書き込む。
ールド型の駆動回路は、1画素でブロック順次走査する
ため、線順次走査型と比較して回路規模が小さく低電圧
駆動が可能で、動作に必要な信号が基本クロックCLK1と
トリガ信号IN1 と極性信号POLUと1相の映像信号だけで
よい。
ク順次走査の駆動回路一体型アクティブマトリクス型の
液晶表示装置の駆動方法には、Vライン反転駆動方式と
H/V反転駆動方式が考えられる。
に示すように、映像信号線3の電位が1フレーム時間毎
に極性反転するため画素電極9が列毎に極性反転してい
るのに対し、H/V反転駆動方式の場合、図8に示すよ
うに、映像信号線3の電位が1走査線時間毎に極性反転
するため、画素電極9が列毎および行毎に極性反転して
いる。
装置の画素では、図9および図10に示すように、画素
電極9と隣接する2本の映像信号線3、自己の映像信号
線3と隣接する映像信号線3との間に寄生容量Cf を形
成するため、自己の画素が保持状態となっている際に、
映像信号線3の電位が変動すると、この映像信号線3の
電位に追随して自己の画素の電位が変動してしまう縦ク
ロストークが生ずる。
ン反転駆動方式とH/V反転駆動方式で大きさが異な
る。
に示すように、映像信号線3の電位が1フレーム時間毎
に極性が反転するため、自己のラインの画素が中間調表
示で隣接する映像信号線3の画素を中間調表示中に黒を
表示させると、その自己の映像信号線3の画素の上下の
画素電極9の電位が引っ張られ、縦クロストークを発生
しやすい。一方、H/V反転駆動方式では、図12に示
すように、映像信号線3の電位が1走査線時間毎に極性
が反転するため、隣接する映像信号線3が中間調表示中
に事故の映像信号線3が黒を表示しても、キャンセル効
果が働き、クロストークが発生しにくい。
Vライン反転駆動方式と比較し、画素電極9にある補助
容量Csの面積を半分以下に小さくでき、開口率を大き
くできる。特に、近年では高精細化が進んでおり、1画
素当たりの面積も小さくなるため、補助容量Csの面積
を小さくし、開口率を大きくすることが望まれている。
さらに、高精細になるとパネル当たりの画素数も多くな
るので補助容量Csの数も増大し、補助容量Csのショ
ートを起因とする点欠陥を起こしやすいため、補助容量
Csの面積を小さくできるH/V反転駆動方式が望まれ
ている。
ク順次走査の駆動回路一体型アクティブマトリクス型の
液晶表示装置の駆動方法には、一般的にH/V反転駆動
方式ではなく、Vライン反転駆動方式が用いられてい
る。これは、Vライン反転駆動方式が、1フレーム時間
毎に映像信号線3に正極性および負極性を交互に書き込
むため、1フレーム時間の間は片極性のみの書き込みと
なり書き込み不足等の不良にならないのに対し、H/V
反転駆動方式は、映像信号線3の電位が1走査線時間毎
に正極性および負極性と交互に極性の反転した電位を書
き込むので、サンプリング時間内に書き込みできず、書
き込み不足などの問題が生じるおそれがある。
ために、ブロックの境界の画素において隣接する映像信
号線3が、一時的に同極性、すなわち正極性と正極性、
または、負極性と負極性となる期間が存在するため、中
間調の色表示でブロック境界むらが発生するおそれもあ
る。
よび図14を参照して説明する。
の書き込む場合、ブロック順次駆動であるため、nブロ
ック目を書き終わり、n+1ブロック目の書き込む場合
は、図13に示すように、m+1段目のnブロック、C
ラインの画素は自己の映像信号線の電位が負極性である
のに対し、隣接する映像信号線の電位はm段目の映像信
号線の電位であるため、n+1ブロックの書き込む直前
では、隣接する映像信号線の電位も負極性である。した
がって、図14に示すn+1ブロックを書き込む直前で
は、nブロックのCラインの画素は自己の映像信号線も
隣接する映像信号線もともに負極性である。このため、
n+1ブロックを書き込む際に、m+1段目、nブロッ
クのCラインの画素が隣接する映像信号線の電位に大き
く引っ張られ、ブロック境界むらとして周期的に視認さ
れる。
のnブロックのAラインの画素は正常に保持状態に入る
が、m+1段目のnブロックのCラインの画素は、隣接
する映像信号線の電位に引っ張られ、ΔVの書き込み不
足を生じ、この書き込み不足の電位ΔVがブロック境界
むらとして視認される問題を有しており、ブロック順次
駆動ではH/V反転駆動方式を採用しにくい。
で、縦クロストークを低減するとともに、ブロック境界
むらなどの表示不良を改善した液晶表示装置を提供する
ことを目的とする。
線と、これら走査線と交差し、交互に列設された正極性
映像信号を伝達する正極性信号線および負極性映像信号
を伝達する負極性信号線と、これら走査線および映像信
号線に区画される領域に形成される画素と、前記画素と
前記正極性映像信号線および負極性映像信号線をそれぞ
れ接続をする2つの画素スイッチング素子と、シフトパ
ルスを順次転送して並列出力するシフトレジスタと、映
像信号を伝送するビデオ信号線と、前記シフトレジスタ
のシフトパルスに同期して前記ビデオ信号線の映像信号
をサンプリングし前記映像信号線に出力するサンプリン
グスイッチとを具備したものである。
極性映像信号線および負極性映像信号線との間にそれぞ
れサンプリングスイッチが接続され、このサンプリング
スイッチで2つの画素スイッチング素子をそれぞれ動作
させることにより、簡単な構成でH/V反転駆動方式を
形成し、表示品位を向上させる。
線に交互に正極性書き込み専用と負極性書き込み専用と
が交互に接続されるもので、簡単な構成でH/V反転駆
動する。
本設けられているもので、それぞれの走査線によりより
H/V反転駆動を容易にする。
れた画素スイッチング素子は、それぞれ異なる極性で、
これら画素スイッチング素子は、それぞれ異なる走査線
に接続され、所定期間毎に前記走査線のいずれかを交互
に選択する極性反転回路を備えたもので、簡単な制御で
正負のH/V反転駆動を容易にする。
リングスイッチは、画素スイッチング素子と同時形成さ
れるもので、製造を容易にする。
実施の形態について説明する。
状の表示部31を有し、この表示部31の周囲には額縁部32
が形成されている。そして、この表示部31には、正極性
映像信号を伝達する正極性信号線および負極性映像信号
を伝達する負極性信号線が交互に列設された複数本の映
像信号線33と、この映像信号線33に交差する2本毎に対
をなし1つの画素に対して2本ある複数本の走査線34,
35とを有し、これら映像信号線33および走査線34の交点
には正極性書込用のPチャネルサンプリングスイッチと
なる画素スイッチング素子となる薄膜トランジスタ36が
配設され、映像信号線33には薄膜トランジスタ36のソー
ス電極37が接続され、走査線34にはゲート電極38が接続
され、この薄膜トランジスタ36のドレイン電極39には走
査線34,35および映像信号線33で区画された画素電極41
が接続され、この画素電極41には対向電極42が配設さ
れ、画素電極41および対向電極42間には液晶43が挟持さ
れて画素を形成して液晶容量CIcとなり、液晶43に並列
に補助容量部44が形成され、この補助容量部44は補助容
量Cs となる。同様に、これら映像信号線33および走査
線35の交点には負極性書込用のNチャネルサンプリング
スイッチの画素スイッチング素子となる薄膜トランジス
タ51が配設され、映像信号線33には薄膜トランジスタ51
のソース電極52が接続され、走査線35にはゲート電極53
が接続され、この薄膜トランジスタ51のドレイン電極54
には画素電極55が接続され、この画素電極55には対向電
極56が配設され、画素電極55および対向電極56間には液
晶57が挟持されて画素を形成して液晶容量CIcとなり、
液晶57に並列に補助容量部58が形成され、この補助容量
部58は補助容量Cs となる。
査線駆動回路61およびXドライバとなる映像信号線駆動
回路62が形成され、走査線駆動回路61はシフトレジスタ
63に極性選択装置64が接続され、この極性選択装置64は
極性選択回路(PSU)65と切換回路66とを有し、この
切換回路66は走査線駆動バッファ67に接続され、各々の
走査線駆動バッファ67が各走査線34に接続される。ま
た、シフトレジスタ63の入力は基本クロックCLK2とトリ
ガ信号IN2 を必要とし、極性選択回路65は極性信号POLU
を必要とする。さらに、映像信号線駆動回路62はシフト
レジスタ71にアナログスイッチのサンプリングスイッチ
72が接続され、これらサンプリングスイッチ72はいわゆ
るビデオバスであるビデオ信号線73に接続されている。
また、シフトレジスタ71の入力は基本クロックCLK1とト
リガ信号IN1 を必要とする。
明する。
デオ信号をビデオ信号線73に入力して第nブロックの画
素に正極性のビデオ信号を書き込む場合、第nブロック
目に相当するタイミングで極性信号POLUで制御された極
性選択回路65で、走査線34が選択され、この走査線34の
サンプルスイッチ制御信号がオフ状態からオン状態にな
る。このとき、薄膜トランジスタ36が非導通状態から導
通状態であるオン状態となり、映像信号線33を介したビ
デオ信号線29のビデオ信号を薄膜トランジスタ36を介し
て印加する。
オ信号を書き込む場合、第nブロック目に相当するタイ
ミングで極性信号POLUで制御された極性選択回路65で、
走査線35が選択され、この走査線35のサンプルスイッチ
制御信号がオフ状態からオン状態になる。このとき、薄
膜トランジスタ51が非導通状態から導通状態であるオン
状態となり、映像信号線3を介したビデオ信号線29のビ
デオ信号を薄膜トランジスタ36を介して印加する。
デオ信号線73の電位と同様に、図2に示すように、正極
性の薄膜トランジスタ36を介して接続された映像信号線
33は、正極性のみ(VSig ,p−1<VSig ,S<VSi
g ,p−h)の電位を書き込み、図3に示すように、負
極性の薄膜トランジスタ51を介して接続された映像信号
線33は、負極性のみ(VSig ,n−1<VSig ,S<V
Sig ,P−n)の電位を書き込む。このようにして、画
素電極41,55には、1フレーム時間毎に走査線34,35を
交互に選択して、正極性と負極性との電位が交互に書き
込まれる。
への書き込みはVライン反転駆動と同等であるため書き
込み条件は緩く、ビデオ信号(Video)はH/V反
転駆動と同等であるため、縦クロストークの影響も小さ
い。
片極性のみのアナログスイッチであるサンプリングスイ
ッチ72を接続し、画素電極41,55に接続された2つの薄
膜トランジスタ36,51の2本の走査線34,35で書き込む
極性を極性選択回路65を用いて選択することで、H/V
反転駆動を実現できる。
タ36,51を有しているために開口率が減少するが、特
に、多結晶シリコンなどの高移動度の薄膜トランジスタ
を用いた画素構造では、薄膜トランジスタの占める割合
は小さく、H/V反転駆動にすることで補助容量Cs 面
積を半分以下にできるため、開口率を大きくできる。こ
のようにH/V反転駆動にすることで、Vライン反転駆
動の際に問題となっていたクロストークに起因する補助
容量Csの面積を低減して境界むらを防止でき、補助容
量Cs の面積の低減は補助容量Cs のショート起因の点
欠陥を減少できる。
となる映像信号線駆動回路62は、画素スイッチング素子
である薄膜トランジスタ36,51と同一の製造プロセスで
1つの透明絶縁基板上に形成するできるので、製造工程
を別途設ける必要はない。なお、たとえば1本の映像信
号線33に接続された1個のサンプリングスイッチの順番
を入れ替えてもよい。
隣接する正極性映像信号線および負極性映像信号線との
間にそれぞれサンプリングスイッチが接続され、このサ
ンプリングスイッチで2つの画素スイッチング素子をそ
れぞれ動作させることにより、簡単な構成でH/V反転
駆動方式を形成し、表示品位を向上できる。
路図である。
る。
ある。
る。
明図である。
明図である。
図である。
スタ 71 シフトレジスタ 72 サンプリングスイッチ 73 ビデオ信号線
Claims (5)
- 【請求項1】 複数本の走査線と、これら走査線と交差
し、交互に列設された正極性映像信号を伝達する正極性
信号線および負極性映像信号を伝達する負極性信号線
と、 これら走査線および映像信号線に区画される領域に形成
される画素と、 前記画素と前記正極性映像信号線および負極性映像信号
線をそれぞれ接続をする2つの画素スイッチング素子
と、 シフトパルスを順次転送して並列出力するシフトレジス
タと、 映像信号を伝送するビデオ信号線と、 前記シフトレジスタのシフトパルスに同期して前記ビデ
オ信号線の映像信号をサンプリングし前記映像信号線に
出力するサンプリングスイッチとを具備したことを特徴
とする液晶表示装置。 - 【請求項2】 サンプリングスイッチは、映像信号線に
交互に正極性書き込み専用と負極性書き込み専用とが交
互に接続されることを特徴とする請求項1記載の液晶表
示装置。 - 【請求項3】 走査線は、1つの画素に対して2本設け
られていることを特徴とする請求項1または2記載の液
晶表示装置。 - 【請求項4】 1つの画素に対応して設けられた画素ス
イッチング素子は、それぞれ異なる極性で、 これら画素スイッチング素子は、それぞれ異なる走査線
に接続され、 所定期間毎に前記走査線のいずれかを交互に選択する極
性反転回路を備えたことを特徴とする請求項3記載の液
晶表示装置。 - 【請求項5】 シフトレジスタおよびサンプリングスイ
ッチは、画素スイッチング素子と同時形成されることを
特徴とする請求項1記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11125009A JP2000314871A (ja) | 1999-04-30 | 1999-04-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11125009A JP2000314871A (ja) | 1999-04-30 | 1999-04-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000314871A true JP2000314871A (ja) | 2000-11-14 |
Family
ID=14899616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11125009A Pending JP2000314871A (ja) | 1999-04-30 | 1999-04-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000314871A (ja) |
-
1999
- 1999-04-30 JP JP11125009A patent/JP2000314871A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128729B1 (ko) | 매트릭스 표시 장치 | |
| EP0362948B1 (en) | Matrix display device | |
| JP3385301B2 (ja) | データ信号線駆動回路および画像表示装置 | |
| EP0216188B1 (en) | Matrix display panel | |
| EP0362974B1 (en) | Driving circuit for a matrix type display device | |
| US20010013852A1 (en) | Liquid crystal display device | |
| US20030090452A1 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| JPH06337400A (ja) | マトリクス型表示装置及び駆動方法 | |
| US6437775B1 (en) | Flat display unit | |
| JPH05188395A (ja) | 液晶表示素子 | |
| US20060119755A1 (en) | Liquid crystal display device | |
| JPH07181927A (ja) | 画像表示装置 | |
| KR100205259B1 (ko) | 액티브매트릭스 액정디스플레이의 구동회로 | |
| JPH10105126A (ja) | 液晶表示装置 | |
| US6563481B1 (en) | Active matrix liquid crystal display device, method of manufacturing the same, and method of driving the same | |
| JPH05303114A (ja) | 液晶表示素子 | |
| JP4022990B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US20110063260A1 (en) | Driving circuit for liquid crystal display | |
| JPH07152350A (ja) | 表示装置及びその駆動方法 | |
| JPH09329809A (ja) | 液晶表示装置 | |
| JPH0675204A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH02184816A (ja) | アクティブマトリックス形液晶表示装置 | |
| JP2000314871A (ja) | 液晶表示装置 | |
| JP4080057B2 (ja) | 液晶表示装置の検査方法 | |
| JP3297335B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070424 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091021 |