JP2000322313A

JP2000322313A - シンクロナスマスクｒｏｍ制御回路および方法

Info

Publication number: JP2000322313A
Application number: JP12762999A
Authority: JP
Inventors: Naoki Oyama; 直樹大山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-05-07
Filing date: 1999-05-07
Publication date: 2000-11-24

Abstract

(57)【要約】【課題】ＣＰＵが最初にシンクロナスマスクＲＯＭに
アクセスするようなシステムにおいて、シンクロナスマ
スクＲＯＭの初期値が使用するシステムにそぐわない値
でも、ＣＰＵがシンクロナスマスクＲＯＭにアクセスす
る前にＭＲを設定しても問題はなく、シンクロナスマス
クＲＯＭをプログラム用のＲＯＭとして使用できるよう
にする。【解決手段】ＣＰＵ４０１のアクセスによるシンクロ
ナスマスクＲＯＭ４０３の制御Ｉ／Ｆと、電源を監視す
る電源監視用ＩＣ４０５と、ＭＲ（モードレジスタ）に
設定終了までにシステムを動作させないためのシステム
リセット信号を生成して、ＭＲに最適な値をセットする
ゲートアレイ４０２とを有する。ゲートアレイ４０２に
より、シンクロナスマスクＲＯＭ４０３のＭＲに電源投
入後、システムリセットの立ち上がり前に、シンクロナ
スマスクＲＯＭのＭＲにシステムが動作可能な値をセッ
トする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵを動作させ
るためための１手段としてシンクロナスタイプのマスク
ＲＯＭを使用しているページプリンタあるいはその他の
制御機器のシンクロナスマスクＲＯＭ制御回路およびシ
ンクロナスマスクＲＯＭ制御方法に関する。

【０００２】

【従来の技術】従来、例えばベージプリンタのような制
御機器は、ＣＰＵ（中央演算処理ユニット）、ＤＲＡＭ
（ダイナミック・ランダムアクセスメモリ）、ＧＡ（ゲ
ートアレイ）、ＲＯＭ（リードオンリメモリ）、外部接
続用Ｉ／Ｆ（インターフェース）が主な構成要素であ
り、そのＣＰＵを動作させるものはＲＯＭであり、その
ＲＯＭにはそのＣＰＵを動作させるためのプログラムコ
ードが格納され、そのプログラムコードの内容に従い、
ＣＰＵが動作すること周知の事実である。

【０００３】従って、システムを設計する場合は、ＣＰ
Ｕが最初に読みに行くアドレスに、ＲＯＭをマッピング
し、またＣＰＵのアクセスに十分間に合うようにＲＯＭ
を読みに行くタイミングにＲＯＭを制御するように、Ｒ
ＯＭ制御回路を構成するのもまた周知の事実である。さ
らに、最近ではそのプログラムコードを格納するＲＯＭ
に、シンクロナスマスクＲＯＭというクロック同期式の
ＲＯＭを使用する事例も増えてきている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
ような従来例では、シンクロナスマスクＲＯＭは、バー
ストレングス、ＲＡＳ（row address strobe；行ア
ドレスストローブ）レーテンシイ、ＣＡＳ（column ad
dress strobe；列アドレスストローブ）レーテンシ
イ、バーストタイプというモードがあり、そのデフォル
ト値は予め決定されている。

【０００５】もしそのデフォルト値が、使用するシステ
ムに適合していない場合には、ＭＲ（モードレジスタ）
に最適な値を書きこむ必要がある。シンクロナスマスク
ＲＯＭをＣＰＵの最初のアクセスのメモリマッピングに
割り当てて使用する場合で、かつその動作させようとし
ているシステムでデフォルト値で動作することができな
い設定値の場合には、ＣＰＵが動作を開始する前に、Ｍ
Ｒに適合値を書き込む必要がある。

【０００６】本発明は、上記の点に鑑みてなされたもの
で、その目的はシンクロナスマスクＲＯＭのＭＲ（モー
ドレジスタ）に電源投入後、システムリセットの立ち上
がり前に、シンクロナスマスクＲＯＭのＭＲに動作可能
な値をハードウェアの制御回路でセットすることによ
り、上記のような課題を解決したシンクロナスマスクＲ
ＯＭ制御回路およびシンクロナスマスクＲＯＭ制御方法
を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、ＣＰＵを動作させるためにシン
クロナスマスクＲＯＭを使用するシステムにおいて、前
記シンクロナスマスクＲＯＭのモードを設定するモード
レジスタと、該モードレジスタのデフォルト値が前記Ｃ
ＰＵを含む前記システムが動作可能な条件にセットされ
ていない場合に、電源投入後であって前記ＣＰＵが動作
を開始する期間の間に、該モードレジスタに前記システ
ムが動作可能な所定値をセットするモードレジスタ書き
込み手段、を有することを特徴とする。

【０００８】ここで、前記モードレジスタ書き込み手段
は、電源を監視する電源監視用回路と、該電源監視用回
路の出力に応じて前記モードレジスタに電源投入後、前
記モードレジスタに設定終了までにシステムを動作させ
ないためのシステムリセット信号を生成する手段と、前
記電源監視用回路の出力に応じて前記モードレジスタに
電源投入後、前記システムリセット信号の立ち上がり前
に、前記モードレジスタに前記システムが動作可能な所
定値をセットする手段を有することを特徴とすることが
できる。

【０００９】また、前記モードレジスタ書き込み手段
は、前記ＣＰＵから前記シンクロナスマスクＲＯＭへア
クセスさせるためのロジック集積回路であることを特徴
とすることができる。

【００１０】また、前記モードレジスタ書き込み手段
は、前記ＣＰＵから前記シンクロナスマスクＲＯＭへア
クセスさせるためのゲートアレイであることを特徴とす
ることができる。

【００１１】また、前記モードレジスタ書き込み手段
は、前記ＣＰＵから前記シンクロナスマスクＲＯＭへア
クセスさせるためのスタンダードセルであることを特徴
とすることができる。

【００１２】また、前記シンクロナスマスクＲＯＭはプ
ログラム用ＲＯＭであることを特徴とすることができ
る。

【００１３】また、前記システムは、ページプリンタで
あることを特徴とすることができる。

【００１４】また、前記ページプリンタは、レーザビー
ムプリンタであることを特徴とすることができる。

【００１５】上記目的を達成するため、請求項９の発明
は、ＣＰＵを動作させるために使用されるシンクロナス
マスクＲＯＭの制御方法において、前記シンクロナスマ
スクＲＯＭのモードを設定するモードレジスタのデフォ
ルト値が前記ＣＰＵを含むシステムが動作可能な条件に
セットされていない場合に、電源投入後であって前記Ｃ
ＰＵが動作を開始する期間の間に、該モードレジスタに
前記システムが動作可能な所定値をセットするモードレ
ジスタ書き込み工程を有することを特徴とする。

【００１６】ここで、前記モードレジスタ書き込み工程
は、電源を監視する電源監視工程と、該電源監視に基づ
いて前記モードレジスタに電源投入後、前記モードレジ
スタに設定終了までにシステムを動作させないためのシ
ステムリセット信号を生成する工程と、前記電源監視に
基づいて前記モードレジスタに電源投入後、前記システ
ムリセット信号の立ち上がり前に、前記モードレジスタ
に前記システムが動作可能な所定値をセットする工程を
有することを特徴とすることができる。

【００１７】（作用）本発明では、シンクロナスマスク
ＲＯＭのモードを設定するモードレジスタのデフォルト
値がＣＰＵを含むシステムが動作可能な条件にセットさ
れていない場合に、電源投入後であってＣＰＵが動作を
開始する期間の間に、モードレジスタにシステムが動作
可能な所定値をセットするので、ＣＰＵが最初にシンク
ロナスマスクＲＯＭにアクセスするようなシステムでシ
ンクロナスマスクＲＯＭの初期値が使用するシステムに
そぐわない値でもＣＰＵがシンクロナスマスクＲＯＭに
アクセスする前にＭＲを設定しても問題はなく、シンク
ロナスマスクＲＯＭをプログラム用のＲＯＭとして使用
することが可能になる。

【００１８】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。

【００１９】図１は、本発明の実施形態に適用されるレ
ーザビームプリンタ（以下、ＬＢＰと略す）の内部構造
を示す。このＬＢＰは、データ源（図示しない）から文
字パターンの登録や定型書式（フォームデータ）などの
登録が行える。

【００２０】図１において、１５００はＬＢＰ本体であ
り、外部に接続されているホストコンピュータ（図３の
符号３０００）から供給される文字情報（文字コード）
やフォーム情報あるいはマクロ命令などを入力して記憶
するとともに、それらの情報に従って対応する文字パタ
ーンやフォームパターンなどを作成し、記録媒体である
記録紙上に像を形成する。

【００２１】１５０１は操作のためのスイッチおよびＬ
ＥＤ表示器などが配されている操作パネル、１０００は
ＬＢＰ１５００全体の制御およびホストコンピュータか
ら供給される文字情報などを解析するプリンタ制御ユニ
ットである。この制御ユニット１０００は、主に文字情
報を対応する文字パターンのビデオ信号に変換してレー
ザドライバ１５０２に出力する。レーザドライバ１５０
２は半導体レーザ１５０３を駆動するための回路であ
り、入力されたビデオ信号に応じて半導体レーザ１５０
３から発射されるレーザ光１５０４をオンオフ切り替え
する。

【００２２】レーザ光１５０４は回転多面鏡１５０５で
左右方向に振られ、静電ドラム１５０６上を走査する。
これにより、静電ドラム１５０６上には文字パターンの
静電潜像が形成される。この潜像は、静電ドラム１５０
６周囲の現像ユニット１５０７により現像された後、記
録紙に転送される。この記録紙にはカットシートを用
い、カットシート記録紙はＬＢＰ１５００に装着した用
紙カセット１５０８に収納され、給紙ローラ１５０９お
よび搬送ローラ１５１０と１５１１とにより装置内に取
り込まれて、静電ドラム１５０６に供給される。

【００２３】図２は、図１に示した記録装置（ＬＢＰ）
の制御系の構成を示す。図２において、１７００は記録
信号を入力するインタフェース、１７０１はＭＰＵ（マ
イクロ・プロセッサ・ユニット）である。１７０２はこ
のＭＰＵ１７０１が実行する制御プログラムやホスト印
刷情報等を格納する、本発明に係わる制御方法で制御さ
れるシンクロナスマスクＲＯＭである。１７０３はＤＲ
ＡＭであって、各種データ（上記記録信号や記録ヘッド
１７０８に供給される記録データ等）を保存しておく。
１７０４は記録ヘッド１７０８に対する出力データの供
給制御を行うゲートアレイ（Ｇ．Ａ．）であって、イン
タフェース１７００，ＭＰＵ１７０１，ＤＲＡＭ１７０
３間のデータの転送制御も行う。プリンタ制御ユニット
１０００は、これらＭＰＵ１７０１、シンクロナスマス
クＲＯＭ、ＤＲＡＭ１７０３、ゲートアレイ１７０４を
包含している。

【００２４】１７１０は上記記録ヘッド１７０８を搬送
するためのキャリアモータ、１７０９は記録用紙搬送の
ための搬送モータ、１７０５は上記記録ヘッドを駆動す
るヘッドドライバ、１７０６は上記搬送モータ１７０９
を駆動するモータドライバ、１７０７は上記キャリアモ
ータ１７１０を駆動するモータドライバである。

【００２５】このように構成された上記記録装置におい
て、インタフェース１７００を通じて図３で後述するホ
ストコンピュータ３０００から入力情報が入力される
と、ゲートアレイ１７０４とＭＰＵ１７０１との間で入
力情報がプリント用の出力情報に変換される。そして、
モータドライバ１７０６，１７０７が駆動されるととも
に、ヘッドドライバ１７０５に送られた出力情報に従っ
て記録ヘッド１７０８が駆動され、記録用へのプリント
が実行される。

【００２６】なお、ＭＰＵ１７０１は、図３で後述する
ホストコンピュータ３０００との通信処理が可能となっ
ており、ＤＲＡＭ１７０３に関するメモリ情報および資
源データ等やシンクロナスマスクＲＯＭ１７０２内のホ
スト印刷情報を、ホストコンピュータ３０００に通知で
きるように構成されている。

【００２７】図３は本発明の一実施形態におけるプリン
タ制御システムの構成を示す。なお、本発明の機能が実
行されるのであれば、単体の機器であっても、複数の機
器からなるシステムであっても、ＬＡＮ等のネットワー
クを介して処理が行われるシステムであっても本発明を
適用できることは言うまでもない。

【００２８】図３において、３０００はホストコンピュ
ータであり、２０００はその制御ユニットである。ま
ず、ホストコンピュータ３０００から説明すると、この
ホストコンピュータ３０００は、プログラム用ＲＯＭ３
２に記憶された文書処理プログラム等に基づいて、図
形，イメージ，文字，表（表計算等を含む）等が混在し
た文書処理を実行するＣＰＵ１を備えている。このＣＰ
Ｕ１がシステムデバイス４に接続される各デバイスを総
括的に制御する。

【００２９】また、プログラム用ＲＯＭ３２にはＣＰＵ
１の制御プログラム等を記憶し、フォント用ＲＯＭ３１
には上記文書処理の際に使用するフォントデータ等を記
憶し、データ用ＲＯＭ３３には上記文書処理等を行う際
に使用する各種プログラムを記憶する。２はＲＡＭであ
って、ＣＰＵ１の主メモリ，ワークエリア等として機能
する。

【００３０】５はキーボードコントローラ（ＫＢＣ）で
あって、キーボード（ＫＢ）やポインティングデバイス
（図示しない）からのキー入力を制御する。６はＣＲＴ
コントローラ（ＣＲＴＣ）であって、ＣＲＴ（陰極線
管）ディスプレイ（ＣＲＴ）１０の表示を制御する。７
はディスクコントローラ（ＤＫＣ）で、ブートプログラ
ム，種々のアプリケーション，フォントデータ，ユーザ
ファイル，編集ファイル等を記憶するハードディスク
（ＨＤ）、フロッピーデイスク（ＦＤ）等の外部メモリ
１１とのアクセスを制御する。８はプリンタコントロー
ラ（ＰＲＴＣ）で、所定の双方向性インタフェース（イ
ンタフェース）２１を通じてプリンタ１５００に接続さ
れて、プリンタ１５００との通信制御処理を実行する。

【００３１】なお、上記ＣＰＵ１は、例えばＲＡＭ２上
に設定された表示情報ＲＡＭへのアウトラインフォント
の展開（ラスタライズ）処理を実行し、ＣＲＴディスプ
レイ１０上で最終出力形態がその都度確認できるＷＹＳ
ＩＷＹＧを可能としている。また、ＣＰＵ１は、ＣＲＴ
ディスプレイ１０上のマウスカーソル（図示しない）等
で指示されたコマンドに基づいて、登録された種々のウ
インドウを開き、種々のデータ処理を実行する。

【００３２】次に、プリンタ１５００のプリンタ制御ユ
ニット１０００について説明する。プリンタ１５００に
おいて、１２はプリンタＣＰＵで、プログラム用シンク
ロナスマスクＲＯＭ１３２に記憶された制御プログラム
等、或いは外部メモリ１４に記憶された制御プログラム
等に基づいて、システムバス１５に接続される各種のデ
バイスとのアクセスを総括的に制御し、印刷部インタフ
ェース１６を介して接続される印刷部（プリンタエンジ
ン）１７に出力情報としての画像信号を出力する。

【００３３】また、プログラム用シンクロナスマスクＲ
ＯＭ１３２にはＣＰＵ１２の制御プログラム等を記憶す
る。フォント用ＲＯＭ１３１には上記出力情報を生成す
る際に使用するフォントデータ等を記憶し、データ用Ｒ
ＯＭ１３３にはハードディスク等の外部メモリ１４が接
続されていないプリンタの場合には、ホストコンピュー
タ３０００上で利用される情報等を記憶している。

【００３４】ＣＰＵ１２は入力部１８を通じてホストコ
ンピュータ３０００との通信処理が可能となっており、
プリンタ内の情報等をホストコンピュータ３０００に通
知可能に構成されている。１９はＣＰＵ１２の主メモ
リ、ワークエリア等として機能するＲＡＭで、増設ポー
トに接続されるオプションＲＡＭ（図示しない）により
メモリ容量を拡張することができるように構成されてい
る。なお、ＲＡＭ１９は、出力情報展開領域、環境デー
タ格納領域、ＮＶＲＡＭ（不揮発性ＲＡＭ）等に用いら
れる。

【００３５】前述したハードディスク（ＨＤ）、ＩＣカ
ード等の外部メモリ１４は、ディスクコントローラ（Ｄ
ＫＣ）２０によりアクセスを制御される。外部メモリ１
４は、オプションとして接続され、フォントデータ、エ
ミュレーションプログラム、フォームデータ等を記憶す
る。また、入力部１８は前述した操作パネル１５０１で
あって、操作のためのスイッチおよびＬＥＤ（発光ダイ
オード）表示器等が配されている。

【００３６】また、前述した外部メモリ１４は１個に限
らず、少なくとも１個以上備え、内蔵フォントに加えて
オプションフォントカード，言語系の異なるブリンタ制
御言語を解釈するプログラムを格納した外部メモリを複
数接続できるように構成されていても良い。さらに、外
部メモリ１４はＮＶＲＡＭ（図示しない）を有し、操作
パネル１５０１からのプリンタモード設定情報を記憶す
るようにしても良い。

【００３７】図４は、図１から図３に示したプリンタシ
ステムに好適な本発明の一実施形態における主要部の構
成を示す。図４において、４０１はＣＰＵであって、図
２のＭＰＵ１７０１、図３のＣＰＵに相当する。４０２
はメモリを制御するためのゲートアレイ（Ｇ．Ａ．）で
あって、図２のゲートアレイ１７０４に相当する。４０
３はページプリンタ等のプログラム制御用として使われ
るシンクロナスマスクＲＯＭであり、図２のシンクロナ
スマスクＲＯＭ１７０２、図３のプログラム用シンクロ
ナスマスクＲＯＭ１３２に相当する。ゲートアレイ４０
２の集積回路の内部にシンクロナスマスクＲＯＭ４０３
を制御するためのＩＦ（インターフェース）回路が存在
する。４０４はＣＰＵ４０１のワークメモリ、その他に
使用するシンクロナスＤＲＡＭであり、図２のＤＲＡＭ
１７０３、図３のＲＡＭ１９に相当する。

【００３８】４０５はこのシステムの電源を監視する電
源監視用ＩＣ（集積回路）であって、電源投入後で、電
源が安定してから、一定時間後にリセット信号をフォル
スにする。４０６はこのシステムが動作するために必要
なクロック信号（ＣＬＯＣＫ信号）４１０を発生する水
晶発振器であり、このクロック信号４１０をＣＰＵ４０
１、ゲートアレイ４０２、シンクロナスマスクＲＯＭ４
０３、シンクロナスＤＲＡＭ４０４にそれぞれ配給し、
各デバイスのデータの同期をとる。

【００３９】４１１はリセット信号（ｎＲＥＳＥＴ信
号）、４１２はＣＰＵ４０１が次にアクセスする番地を
決定するアドレス信号（CPU Address信号）、４１３は
ＣＰＵ４０１がデータを取り込むか、書き込むデータ信
号（CPU Data信号）、４１４はＣＰＵ制御のためのコン
トロール信号(CPU Control信号)である。

【００４０】４１５はシンクロナスマスクＲＯＭ４０３
及びシンクロナスＤＲＡＭ４０４のアドレス信号（ROM
Address信号）であって、Row（行）アドレスとColumn
（列）アドレスにマルチプレクスされており、４１６の
制御信号に含まれるｎＣＡＳ信号、ｎＲＡＳ信号のタイ
ミングでアドレスをラッチする。４１７はメモリデータ
信号（Data信号）である。４１８はＭＲ（モードレジス
タ）に任意の値をセットし終った後に、ＣＰＵ４０１を
リセット解除するためのｎＲＥＳＥＴＯＵＴ信号（リセ
ット解除信号）である。

【００４１】電源を投入して、そのボード（回路基板）
に配給された電源の電圧が一定以上になってから、一定
の時間が経過した段階で、リセット信号４１１がフォル
スになる。ゲートアレイ４０２は電源が一定になり動作
を開始した段階からリセット信号４１１がＨ（ハイ）レ
ベルのフォルスになる前に、ＭＲ（モードレジスタ）を
設定する必要がある。

【００４２】シンクロナスマスクＲＯＭ４０３で設定す
る必要のある項目はＲＡＳレーテンシイ（Latency；
呼出し時間），ＣＡＳレーテンシイ，バーストタイプ
（BurstType ）、バーストレングス（Burst Length）で
ある。この中でデフォルト値でＲＡＳレーテンシイ，Ｃ
ＡＳレーテンシイは最も遅い値になっているので問題は
ない。バーストレングスは最大バースト長を設定するも
ので、最大バースト長を４か８に設定できる。最大バー
スト長はＣＰＵ４０１の特性に依存し、例えば使用する
ＣＰＵ４０１の最大バースト長が４の場合にはバースト
レングスは４に、最大バースト長が８の場合には８に設
定することが望ましい。また、バーストタイプは、バー
ストアクセスする場合のそのアクセス順序のタイプを表
わし、シーケンシャルで０、１、２、３、４、…７とア
クセスする第１のタイプと、１、０、３、２・・・・・
７、６と互い違いにアクセスする第２のタイプがあり、
例えばビック・エンディアン（Big Endiann）のＣＰＵ
４０１に対してメモリマッピングがリットル・エンディ
アン（Little Endiann）で生成されている場合には後者
の第２のタイプでアクセスをする必要がある場合も考え
られるので、このバーストタイプもＣＰＵ４０１の特性
にかなり依存していると言える。

【００４３】ＣＰＵ４０１は最初にそのシンクロナスマ
スクＲＯＭ４０３にアクセスして、そのシンクロナスマ
スクＲＯＭ４０３のプログラムコードに沿って、そのシ
ステムを初期化等を行っているから、ＣＰＵ４０１のシ
ステムにそぐわない値がデフォルト値としてある場合に
は、ＣＰＵ４０１が最初にアクセスしたところから動作
できないことになる。従って、デフォルト値がシステム
に適合しない場合には、上記のバーストタイプとバース
トレングスを設定する必要がある。

【００４４】次に，図５は図４のゲートアレイ４０２の
内部の回路構成を示す。図５において、５０１はリセッ
ト信号４１１の入力からある一定の期間後にシステム全
体へ送るｎＲＥＳＥＴＯＵＴ信号４１８を生成するリセ
ットアウト信号生成器（ｎＲＥＳＥＴＧｅｎ）であ
る。５０２はＣＰＵ４０１からのアドレス４１２を基に
シンクロナスマスクＲＯＭ４０３のアドレス４１５及び
シンクロナスマスクＲＯＭ４０３のシーケンサを動作さ
せるためのアドレスを生成するアドレス生成器（Ａｄｄ
ｒｅｓｓＧｅｎ）である。

【００４５】５０３はそのシンクロナスマスクＲＯＭ４
０３のバーストモードを設定する場合に、その設定デー
タを設定するためのデフォルト値が予め格納されている
レジスタであって、この設定値は例えばボードの外部か
ら入力しても良い。５０５はシンクロナスマスクＲＯＭ
４０３を動作させるためのシーケンサであるタイミング
信号を生成するタイミング信号生成器（Ｔｉｍｉｎｇ
Ｇｅｎ）である。５０６はＣＰＵ４０１が動作している
ときにＭＲ（モードレジスタ）を設定するためのｎＭＲ
信号５２４を生成するＭＲ信号生成器（ＭＲＧｅｎ）
である。また、５０４、５０７〜５１１は各々の信号線
のセレクタである。

【００４６】ボード上の電源監視用ＩＣ４０５から４１
１のリセット信号ｎＲＥＳＥＴがＬ（ハイ）レベルから
Ｈレベルになると、その立ち上がりからレジスタ５０３
によりある一定期間クロック４１０をカウントしたタイ
ミングで、アドレス信号４１５をＬレベルからＨレベル
にしてモード設定を行う。このモード設定のときにおい
ては、リセット信号生成器５０１から出力されている、
システム全体を動作させるためのｎＲＥＳＥＴＯＵＴ信
号４１８はＬレベルのままであり、そのため各信号のセ
レクタ５０７〜５１１はモード設定用の状態になってい
る。

【００４７】ｎＲＡＳ信号５２１、ｎＣＡＳ信号５２
２、ｎＣＳ信号５２３、ｎＭＲ信号５２４によるモード
設定の終了後の一定時間後に、リセットアウト信号生成
器５０１により上記ｎＲＥＳＥＴＯＵＴ信号４１８はＨ
レベルになり、これによりシステム全体のリセットは解
除されて、システムが動作することになる。このｎＲＥ
ＳＥＴＯＵＴ信号４１８がＨレベルになった段階で、Ｃ
ＰＵ４０１がシンクロナスマスクＲＯＭ４０３にアクセ
スするシーケンサ用の信号がセレクタ５０４でセレクト
される。

【００４８】図６のタイミングチャートは図５のゲート
アレイ４０２における各信号の出力タイミングを示す。
図６に示すように、最初に電源監視用のｎＲＥＳＥＴ信
号（リセット信号）４１１が立ち上がる。このｎＲＥＳ
ＥＴ信号４１１が立ち上がると、Ａｄｄｒｅｓｓ信号
（アドレス信号）４１５にはモードセットする値（Mode
Set Address）が出力される。

【００４９】ｎＲＥＳＥＴ信号４１１が立ち上がった後
の一定時間後に、ｎＲＡＳ信号５２１、ｎＣＡＳ信号５
２２、ｎＣＳ信号５２３、ｎＭＲ信号５３４等の信号が
１パルスのみＬレベルとになり、モードセットされる。

【００５０】このモードセットがシンクロナスマスクＲ
ＯＭ４０３に設定されるのは３クロック（ｃｌｏｃｋ）
後なので、ｎＲＥＳＥＴＯＵＴ信号（リセット解除信
号）４１８は少なくとも３クロック以降に立ち上がるよ
うにする。ｎＲＥＳＥＴＯＵＴ信号４１８がＨレベルに
なると、ＣＰＵアクセスの信号がセレクトされ、ＣＰＵ
４０１からのアクセスがスタンバイされる。

【００５１】以上のような工程でシンクロナスマスクＲ
ＯＭ４０３の初期設定を行う。

【００５２】（他の実施形態）上述の本発明の実施形態
では、リセット信号を４１１と４１８の２本用いて電源
投入後に電源監視用ＩＣ４０５のリセット信号４１１が
Ｈレベルとなったタイミングでシステム用のリセットを
分離する方法を採用したが、クロック信号４１１が発振
されてから、電源監視用のリセット信号４１１がＨレベ
ルになる時間は、その電源監視用ＩＣ４０５の特性とし
て予めわかっているので、ゲートアレイ４０２の内部で
その時間をクロック等でカウントしながら判断して電源
監視用ＩＣ４０５のリセット信号４１１が解除される前
に、上記モード設定を行っても良い。

【００５３】また、上述の本発明の実施形態では、シン
クロナスマスクＲＯＭヘアクセスを行うため回路として
ゲートアレイ４０２を例示したが、これに限らず、例え
ばシンクロナスマスクＲＯＭヘアクセスを行うためのロ
ジックＩＣあるいはスタンダードセルといったような外
部制御回路用集積ＩＣであってもかまわない。

【００５４】なお、本発明は、複数の機器（例えば、ホ
ストコンピュータ、インターフェース機器、リーダ、プ
リンタなど）から構成されるシステムに適用しても、１
つの機器からなる装置（例えば、印刷装置、複写機、フ
ァクシミリ装置など）に適用してもよい。

【００５５】また、本発明の目的は、前述した実施の形
態の機能を実現するソフトウエアのプログラムコードを
記録した記録媒体（記憶媒体）を、システムあるいは装
置に供給し、そのシステムあるいは装置のコンピュータ
（またはＣＰＵやＭＰＵ）が記録媒体に格納されたプロ
グラムコードを読み出し、実行することによっても、達
成されることは言うまでもない。

【００５６】この場合、記録媒体から読み出されたプロ
グラムコード自体が前述した実施の形態の機能を実現す
ることになり、そのプログラムコードを記録した記録媒
体は本発明を構成することになる。

【００５７】そのプログラムコードを記録し、またテー
ブル等の変数データを記録する記録媒体としては、例え
ばフロッピディスク（ＦＤ）、ハードディスク、光ディ
スク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気
テープ、不揮発性のメモリカード（ＩＣメモリカー
ド）、ＲＯＭなどを用いことができる。

【００５８】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述の実施の形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づいて、コンピュータ上で稼動しているＯＳ（オ
ペレーティングシステム）などが実際の処理の一部また
は全部を行ない、その処理によって前述した実施の形態
の機能が実現される場合も含まれることは言うまでもな
い。

【００５９】

【発明の効果】以上説明したように、本発明によれば、
ＣＰＵが最初にシンクロナスマスクＲＯＭにアクセスす
るようなシステムにおいて、シンクロナスマスクＲＯＭ
の初期値が使用するシステムにそぐわない値でも、ＣＰ
ＵがシンクロナスマスクＲＯＭにアクセスする前にＭＲ
を設定できるようにしたので、問題なくシンクロナスマ
スクＲＯＭをプログラム用のＲＯＭとして使用すること
が可能になる効果が得られる。

【図面の簡単な説明】

【図１】図１は、本発明に適用可能な出力装置の内部構
造の一例を示す断面図である。

【図２】図１の出力装置（レーザビームプリンタ）の制
御系の概略構成を示すブロック図である。

【図３】本発明の一実施形態におけるプリンタ制御シス
テムの構成を示すブロック図である。

【図４】本発明の一実施形態のシンクロナスマスクＲＯ
Ｍ制御回路の概略構成を示すブロック図である。

【図５】本発明の一実施形態における図４のゲートアレ
イの詳細な内部構成を示すブロック図である。

【図６】本発明の一実施形態における図５の回路の信号
のタイミングを示すタイミングチャートである。

【符号の説明】

１３２プログラム用シンクロナスマスクＲＯＭ１０００プリンタ制御ユニット１５００レーザビームプリンタ本体１５０１操作パネル１５０２レーザドライバ１５０３半導体レーザ１５０４レーザ光１５０６静電ドラム１７００インタフェース１７０１ＭＰＵ１７０２シンクロナスマスクＲＯＭ１７０３ＤＲＡＭ１７０４ゲートアレイ１７０５ヘッドドライバ１７０６、１７０７モータドライバ４０１ＣＰＵ４０２ゲートアレイ４０３シンクロナスマスクＲＯＭ４０４シンクロナスＲＡＭ４０５電源監視用ＩＣ４０６発振器５０１リセットアウト信号生成器５０２アドレス生成器５０３レジスタ５０４セレクタ５０５タイミング５０６ＭＲ信号生成器５０７〜５１１セレクタ

Claims

【特許請求の範囲】

【請求項１】ＣＰＵを動作させるためにシンクロナス
マスクＲＯＭを使用するシステムにおいて、前記シンクロナスマスクＲＯＭのモードを設定するモー
ドレジスタと、該モードレジスタのデフォルト値が前記ＣＰＵを含む前
記システムが動作可能な条件にセットされていない場合
に、電源投入後であって前記ＣＰＵが動作を開始する期
間の間に、該モードレジスタに前記システムが動作可能
な所定値をセットするモードレジスタ書き込み手段、を有することを特徴とするシンクロナスマスクＲＯＭ制
御回路。
【請求項２】前記モードレジスタ書き込み手段は、電源を監視する電源監視用回路と、該電源監視用回路の出力に応じて前記モードレジスタに
電源投入後、前記モードレジスタに設定終了までにシス
テムを動作させないためのシステムリセット信号を生成
する手段と、前記電源監視用回路の出力に応じて前記モードレジスタ
に電源投入後、前記システムリセット信号の立ち上がり
前に、前記モードレジスタに前記システムが動作可能な
所定値をセットする手段を有することを特徴とする請求
項１に記載のシンクロナスマスクＲＯＭ制御回路。
【請求項３】前記モードレジスタ書き込み手段は、前
記ＣＰＵから前記シンクロナスマスクＲＯＭへアクセス
させるためのロジック集積回路であることを特徴とする
請求項１または２に記載のシンクロナスマスクＲＯＭ制
御回路。
【請求項４】前記モードレジスタ書き込み手段は、前
記ＣＰＵから前記シンクロナスマスクＲＯＭへアクセス
させるためのゲートアレイであることを特徴とする請求
項１または２に記載のシンクロナスマスクＲＯＭ制御回
路。
【請求項５】前記モードレジスタ書き込み手段は、前
記ＣＰＵから前記シンクロナスマスクＲＯＭへアクセス
させるためのスタンダードセルであることを特徴とする
請求項１または２に記載のシンクロナスマスクＲＯＭ制
御回路。
【請求項６】前記シンクロナスマスクＲＯＭはプログ
ラム用ＲＯＭであることを特徴とする請求項１ないし５
のいずれかに記載のシンクロナスマスクＲＯＭ制御回
路。
【請求項７】前記システムは、ページプリンタである
ことを特徴とする請求項１ないし６のいずれかに記載の
シンクロナスマスクＲＯＭ制御回路。
【請求項８】前記ページプリンタは、レーザビームプ
リンタであることを特徴とする請求項７に記載のシンク
ロナスマスクＲＯＭ制御回路。
【請求項９】ＣＰＵを動作させるために使用されるシ
ンクロナスマスクＲＯＭの制御方法において、前記シンクロナスマスクＲＯＭのモードを設定するモー
ドレジスタのデフォルト値が前記ＣＰＵを含むシステム
が動作可能な条件にセットされていない場合に、電源投
入後であって前記ＣＰＵが動作を開始する期間の間に、
該モードレジスタに前記システムが動作可能な所定値を
セットするモードレジスタ書き込み工程を有することを
特徴とするシンクロナスマスクＲＯＭ制御方法。
【請求項１０】前記モードレジスタ書き込み工程は、電源を監視する電源監視工程と、該電源監視に基づいて前記モードレジスタに電源投入
後、前記モードレジスタに設定終了までにシステムを動
作させないためのシステムリセット信号を生成する工程
と、前記電源監視に基づいて前記モードレジスタに電源投入
後、前記システムリセット信号の立ち上がり前に、前記
モードレジスタに前記システムが動作可能な所定値をセ
ットする工程を有することを特徴とする請求項９に記載
のシンクロナスマスクＲＯＭ制御方法。