JP2000323656A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000323656A JP2000323656A JP11128279A JP12827999A JP2000323656A JP 2000323656 A JP2000323656 A JP 2000323656A JP 11128279 A JP11128279 A JP 11128279A JP 12827999 A JP12827999 A JP 12827999A JP 2000323656 A JP2000323656 A JP 2000323656A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- magnetic thin
- soft magnetic
- insulator layer
- inductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Magnetic Films (AREA)
Abstract
(57)【要約】
【課題】 高周波用インダクタ素子のインダクタンスを
全方位にわたって向上させる。 【解決手段】 半導体基板１上に形成された第１の絶縁
体層２と、この第１の絶縁体層２上に形成されたインダ
クタ素子１１と、このインダクタ素子１１を覆うように
第１の絶縁体層２上に形成された第２の絶縁体層４と、
第１の絶縁体層２の下面側および第２の絶縁体層４の上
面側の少なくとも一方の側に形成されかつ一軸磁気異方
性を有する軟磁性薄膜２１ａ，２１ｂの多層構造２１と
を備え、この多層構造の各層の軟磁性薄膜２１ａ，２１
ｂは、膜面内における磁化容易軸方向が互いに異なるこ
とを特徴とする。
全方位にわたって向上させる。 【解決手段】 半導体基板１上に形成された第１の絶縁
体層２と、この第１の絶縁体層２上に形成されたインダ
クタ素子１１と、このインダクタ素子１１を覆うように
第１の絶縁体層２上に形成された第２の絶縁体層４と、
第１の絶縁体層２の下面側および第２の絶縁体層４の上
面側の少なくとも一方の側に形成されかつ一軸磁気異方
性を有する軟磁性薄膜２１ａ，２１ｂの多層構造２１と
を備え、この多層構造の各層の軟磁性薄膜２１ａ，２１
ｂは、膜面内における磁化容易軸方向が互いに異なるこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、インダクタ素子を
含む半導体装置およびその製造方法に関し、特に、イン
ダクタ素子の上面側および下面側の少なくとも一方の側
に磁性体薄膜が配置された半導体装置およびその製造方
法に関する。
含む半導体装置およびその製造方法に関し、特に、イン
ダクタ素子の上面側および下面側の少なくとも一方の側
に磁性体薄膜が配置された半導体装置およびその製造方
法に関する。
【０００２】
【従来の技術】シリコン基板上に作製する半導体回路に
含まれるインダクタ素子には、基板面に対して垂直方向
にらせん形状をもつトロイダルインダクタ、図１０に示
すように基板面に対して水平方向にうずまき形状をもつ
スパイラルインダクタ（１１１）、などがある。このう
ち、スパイラルインダクタは、シリコンＬＳＩプロセス
を用いて作製することが比較的容易なことから、半導体
回路のなかで広く用いられている。
含まれるインダクタ素子には、基板面に対して垂直方向
にらせん形状をもつトロイダルインダクタ、図１０に示
すように基板面に対して水平方向にうずまき形状をもつ
スパイラルインダクタ（１１１）、などがある。このう
ち、スパイラルインダクタは、シリコンＬＳＩプロセス
を用いて作製することが比較的容易なことから、半導体
回路のなかで広く用いられている。
【０００３】このスパイラルインダクタに関して、形状
をそのままに高いインダクタンスを得る方法として、ス
パイラルインダクタの上面側および下面側の少なくとも
一方の側に磁性体薄膜を形成する方法があり、電源回路
用のインダクタ素子のインダクタンス向上などに用いら
れている。図１１は、この方法を用いてインダクタ素子
１１１を形成した従来の半導体装置の断面図である。イ
ンダクタ素子１１１は、シリコン基板１０１上のインダ
クタ素子領域に形成された素子分離絶縁膜１０２の上
に、磁性体薄膜１２１，１２２に挟まれて形成されてい
る。インダクタ素子１１１および磁性体薄膜１２１，１
２２は、配線層間絶縁膜１０６により電気的に絶縁分離
されている。
をそのままに高いインダクタンスを得る方法として、ス
パイラルインダクタの上面側および下面側の少なくとも
一方の側に磁性体薄膜を形成する方法があり、電源回路
用のインダクタ素子のインダクタンス向上などに用いら
れている。図１１は、この方法を用いてインダクタ素子
１１１を形成した従来の半導体装置の断面図である。イ
ンダクタ素子１１１は、シリコン基板１０１上のインダ
クタ素子領域に形成された素子分離絶縁膜１０２の上
に、磁性体薄膜１２１，１２２に挟まれて形成されてい
る。インダクタ素子１１１および磁性体薄膜１２１，１
２２は、配線層間絶縁膜１０６により電気的に絶縁分離
されている。
【０００４】
【発明が解決しようとする課題】磁性体薄膜１２１，１
２２は、その比透磁率が大きいほど、高いインダクタン
スをもつインダクタ素子１１１を実現できる。このよう
な比透磁率の大きいの磁性体には、パーマロイ薄膜、セ
ンダスト薄膜、アモルファス薄膜など、各種薄膜が開発
されており、使用周波数帯域においてそれぞれ特徴があ
る。パーマロイ薄膜およびセンダスト薄膜は、比抵抗が
小さく、数１０ＭＨｚ〜数１００ＭＨｚの範囲で大きな
比透磁率を示す。しかし、これらの磁性体薄膜はＧＨｚ
の高周波帯域で比透磁率が低下してしまうので、高周波
帯域で高いインダクタンスを得られなかった。
２２は、その比透磁率が大きいほど、高いインダクタン
スをもつインダクタ素子１１１を実現できる。このよう
な比透磁率の大きいの磁性体には、パーマロイ薄膜、セ
ンダスト薄膜、アモルファス薄膜など、各種薄膜が開発
されており、使用周波数帯域においてそれぞれ特徴があ
る。パーマロイ薄膜およびセンダスト薄膜は、比抵抗が
小さく、数１０ＭＨｚ〜数１００ＭＨｚの範囲で大きな
比透磁率を示す。しかし、これらの磁性体薄膜はＧＨｚ
の高周波帯域で比透磁率が低下してしまうので、高周波
帯域で高いインダクタンスを得られなかった。
【０００５】これに対して、アモルファス薄膜などの軟
磁性薄膜は、他の材料に比較して比抵抗が大きく、磁気
異方性を大きく制御することによってＧＨｚの高周波数
帯域まで大きな比透磁率が維持される。しかし、軟磁性
薄膜は大きな一軸磁気異方性を有するため、磁化困難軸
方向の比透磁率は大きいが、これに垂直な磁化容易軸方
向の比透磁率は小さい。したがって、一軸磁気異方性を
有する軟磁性薄膜で全方位に高い比透磁率を実現するこ
とは困難であり、このような軟磁性薄膜をインダクタ素
子１１１の上下に配置しても高周波帯域で全方位にわた
って高いインダクタンスを得ることができなかった。
磁性薄膜は、他の材料に比較して比抵抗が大きく、磁気
異方性を大きく制御することによってＧＨｚの高周波数
帯域まで大きな比透磁率が維持される。しかし、軟磁性
薄膜は大きな一軸磁気異方性を有するため、磁化困難軸
方向の比透磁率は大きいが、これに垂直な磁化容易軸方
向の比透磁率は小さい。したがって、一軸磁気異方性を
有する軟磁性薄膜で全方位に高い比透磁率を実現するこ
とは困難であり、このような軟磁性薄膜をインダクタ素
子１１１の上下に配置しても高周波帯域で全方位にわた
って高いインダクタンスを得ることができなかった。
【０００６】本発明はこのような課題を解決するために
なされたものであり、その目的は、高周波用インダクタ
素子のインダクタンスを全方位にわたって向上させるこ
とにある。
なされたものであり、その目的は、高周波用インダクタ
素子のインダクタンスを全方位にわたって向上させるこ
とにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、半導体基板上に形成され
た第１の絶縁体層と、この第１の絶縁体層上に形成され
たインダクタ素子と、このインダクタ素子を覆うように
第１の絶縁体層上に形成された第２の絶縁体層と、第１
の絶縁体層の下面側および第２の絶縁体層の上面側の少
なくとも一方の側に形成されかつ一軸磁気異方性を有す
る軟磁性薄膜の多層構造とを備え、この多層構造の各層
の軟磁性薄膜は、膜面内における磁化容易軸方向が互い
に異なることを特徴とする。磁化容易軸方向の異なる軟
磁性薄膜を多層化することにより、高周波帯域でも全方
位に高い比透磁率を得られる。
めに、本発明の半導体装置は、半導体基板上に形成され
た第１の絶縁体層と、この第１の絶縁体層上に形成され
たインダクタ素子と、このインダクタ素子を覆うように
第１の絶縁体層上に形成された第２の絶縁体層と、第１
の絶縁体層の下面側および第２の絶縁体層の上面側の少
なくとも一方の側に形成されかつ一軸磁気異方性を有す
る軟磁性薄膜の多層構造とを備え、この多層構造の各層
の軟磁性薄膜は、膜面内における磁化容易軸方向が互い
に異なることを特徴とする。磁化容易軸方向の異なる軟
磁性薄膜を多層化することにより、高周波帯域でも全方
位に高い比透磁率を得られる。
【０００８】また、この半導体装置は、インダクタ素子
が形成された領域に対応する部分の半導体基板を除去し
て形成された開口部を備え、軟磁性薄膜の多層構造は、
開口部内に形成されていてもよい。半導体基板の開口部
内に軟磁性薄膜を形成することにより、インダクタ素子
の下面側の近傍に軟磁性薄膜を形成できる。しかも、イ
ンダクタ素子を含めた半導体素子の製造プロセスの終了
後に軟磁性薄膜を形成できるので、軟磁性薄膜は熱履歴
を受けなくてすむ。
が形成された領域に対応する部分の半導体基板を除去し
て形成された開口部を備え、軟磁性薄膜の多層構造は、
開口部内に形成されていてもよい。半導体基板の開口部
内に軟磁性薄膜を形成することにより、インダクタ素子
の下面側の近傍に軟磁性薄膜を形成できる。しかも、イ
ンダクタ素子を含めた半導体素子の製造プロセスの終了
後に軟磁性薄膜を形成できるので、軟磁性薄膜は熱履歴
を受けなくてすむ。
【０００９】また、本発明の半導体装置の製造方法は、
半導体基板の表側の面上にある絶縁体層上にインダクタ
素子を形成する第１の工程と、半導体基板の裏側の面か
ら絶縁体層が露出するまでインダクタ素子が形成された
領域に対応する部分の半導体基板を除去する第２の工程
と、絶縁体層の露出した面に対して平行成分を有する第
１の磁界を印加した中で絶縁体層の露出した面の所定の
領域に第１の軟磁性薄膜を成膜する第３の工程と、絶縁
体層の露出した面に対して第１の磁界と異なる平行成分
を有する第２の磁界を印加した中で第１の軟磁性薄膜上
に第２の軟磁性薄膜を成膜する第４の工程とを備えてい
る。このように半導体装置を製造することにより、磁化
容易軸方向の異なる軟磁性薄膜を多層化することがで
き、前述した作用が得られる。
半導体基板の表側の面上にある絶縁体層上にインダクタ
素子を形成する第１の工程と、半導体基板の裏側の面か
ら絶縁体層が露出するまでインダクタ素子が形成された
領域に対応する部分の半導体基板を除去する第２の工程
と、絶縁体層の露出した面に対して平行成分を有する第
１の磁界を印加した中で絶縁体層の露出した面の所定の
領域に第１の軟磁性薄膜を成膜する第３の工程と、絶縁
体層の露出した面に対して第１の磁界と異なる平行成分
を有する第２の磁界を印加した中で第１の軟磁性薄膜上
に第２の軟磁性薄膜を成膜する第４の工程とを備えてい
る。このように半導体装置を製造することにより、磁化
容易軸方向の異なる軟磁性薄膜を多層化することがで
き、前述した作用が得られる。
【００１０】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を説明する。 （第１の実施の形態）図１は、本発明による半導体装置
の第１の実施の形態の断面図であり、シリコンＬＳＩを
構成する半導体装置のインダクタ素子領域を示してい
る。図２は、図１に示したインダクタ素子１１の平面形
状を示す透視図である。なお、図１には図２におけるイ
ンダクタ素子１１のＩ−Ｉ′線断面が示されている。イ
ンダクタ素子１１は、シリコン基板（半導体基板）１上
のインダクタ素子領域に形成された素子分離絶縁膜（第
１の絶縁体層）２の上に形成されており、図２に示すよ
うなスパイラル形状を有している。
実施の形態を説明する。 （第１の実施の形態）図１は、本発明による半導体装置
の第１の実施の形態の断面図であり、シリコンＬＳＩを
構成する半導体装置のインダクタ素子領域を示してい
る。図２は、図１に示したインダクタ素子１１の平面形
状を示す透視図である。なお、図１には図２におけるイ
ンダクタ素子１１のＩ−Ｉ′線断面が示されている。イ
ンダクタ素子１１は、シリコン基板（半導体基板）１上
のインダクタ素子領域に形成された素子分離絶縁膜（第
１の絶縁体層）２の上に形成されており、図２に示すよ
うなスパイラル形状を有している。
【００１１】図１に示すように、素子分離絶縁膜２上に
配線層間絶縁膜３が形成され、この配線層間絶縁膜３上
にインダクタ素子１１が形成されている。さらに、この
インダクタ素子１１を覆うように配線層間絶縁膜３上に
配線層間絶縁膜（第２の絶縁体層）４が形成されてい
る。配線層間絶縁膜４には開口部５ａ，５ｂが形成され
ており、開口部５ａ内の電極１２ａはインダクタ素子１
１の一端に接続されている。また、開口部５ｂ内の電極
１２ｂは、コンタクト１３ａ，１３ｂと配線１４とを介
して、インダクタ素子１１の他端に接続されている。イ
ンダクタ素子１１は、Ａｌなどの配線材料で形成され
る。
配線層間絶縁膜３が形成され、この配線層間絶縁膜３上
にインダクタ素子１１が形成されている。さらに、この
インダクタ素子１１を覆うように配線層間絶縁膜３上に
配線層間絶縁膜（第２の絶縁体層）４が形成されてい
る。配線層間絶縁膜４には開口部５ａ，５ｂが形成され
ており、開口部５ａ内の電極１２ａはインダクタ素子１
１の一端に接続されている。また、開口部５ｂ内の電極
１２ｂは、コンタクト１３ａ，１３ｂと配線１４とを介
して、インダクタ素子１１の他端に接続されている。イ
ンダクタ素子１１は、Ａｌなどの配線材料で形成され
る。
【００１２】さらに、配線層間絶縁膜４を介してインダ
クタ素子６上に、多層軟磁性薄膜２１が形成されてい
る。この薄膜２１は、一軸磁気異方性を有する軟磁性薄
膜の多層構造を有しており、多層構造の各層の軟磁性薄
膜は、膜面内における磁化容易軸方向が互いに異なって
いる。図１に示すように、多層軟磁性薄膜２１を第１の
軟磁性薄膜２１ａと第２の軟磁性薄膜２１ｂとからなる
２層構造とする場合、各薄膜２１ａ，２１ｂの膜面内に
おける磁化容易軸方向は９０゜ずれていることが望まし
い。なお、多層軟磁性薄膜２１は３層以上の多層構造を
有していてもよい。この薄膜２１がｎ層構造（ｎは２以
上の整数）を有している場合、各層の膜面内における磁
化容易軸方向は１８０゜／２n-1 ずつずれていることが
望ましい。
クタ素子６上に、多層軟磁性薄膜２１が形成されてい
る。この薄膜２１は、一軸磁気異方性を有する軟磁性薄
膜の多層構造を有しており、多層構造の各層の軟磁性薄
膜は、膜面内における磁化容易軸方向が互いに異なって
いる。図１に示すように、多層軟磁性薄膜２１を第１の
軟磁性薄膜２１ａと第２の軟磁性薄膜２１ｂとからなる
２層構造とする場合、各薄膜２１ａ，２１ｂの膜面内に
おける磁化容易軸方向は９０゜ずれていることが望まし
い。なお、多層軟磁性薄膜２１は３層以上の多層構造を
有していてもよい。この薄膜２１がｎ層構造（ｎは２以
上の整数）を有している場合、各層の膜面内における磁
化容易軸方向は１８０゜／２n-1 ずつずれていることが
望ましい。
【００１３】一軸磁気異方性を有する軟磁性薄膜２１
ａ，２１ｂには、ＣｏＦｅＳｉＢ系、ＣｏＮｂＺｒ系な
どのアモルファス系薄膜、ＣｏＦｅＡｌ−Ｏ系、ＣｏＦ
ｅＰｄ−Ｏ系、ＣｏＦｅＢ−Ｆ系、ＦｅＣｏＡｌ−Ｎ系
などの微結晶系薄膜など、多くのガス元素を含んだ組成
系を利用できる。このように一軸磁気異方性を有する軟
磁性薄膜２１ａ，２１ｂを多層化することにより、高周
波帯域で全方位に高い比透磁率を得られる。したがっ
て、インダクタ素１１の形状や方向によらず、ＧＨｚの
高周波帯域において高いインダクタンスをもつインダク
タ１１を作製できる。
ａ，２１ｂには、ＣｏＦｅＳｉＢ系、ＣｏＮｂＺｒ系な
どのアモルファス系薄膜、ＣｏＦｅＡｌ−Ｏ系、ＣｏＦ
ｅＰｄ−Ｏ系、ＣｏＦｅＢ−Ｆ系、ＦｅＣｏＡｌ−Ｎ系
などの微結晶系薄膜など、多くのガス元素を含んだ組成
系を利用できる。このように一軸磁気異方性を有する軟
磁性薄膜２１ａ，２１ｂを多層化することにより、高周
波帯域で全方位に高い比透磁率を得られる。したがっ
て、インダクタ素１１の形状や方向によらず、ＧＨｚの
高周波帯域において高いインダクタンスをもつインダク
タ１１を作製できる。
【００１４】なお、図１には図示していないが、軟磁性
薄膜２１ａ，２１ｂ間にシリコン酸化膜などの絶縁層が
成膜されていてもよい。軟磁性薄膜２１ａ，２１ｂが接
触している構成で高温に加熱されると、各薄膜２１ａ，
２１ｂが互いに影響をおよぼして磁化容易軸方向が変化
することがあるからである。しかし、熱処理をしない限
りは前記絶縁層の有無に関わらず同等の特性が得られ
る。また、図１には図示していないが、保護層としてシ
リコン酸化膜などが薄膜２１を覆うように成膜されてい
てもよい。これにより、多層軟磁性薄膜２１の材料の蒸
発や不純物の侵入を防止できる。
薄膜２１ａ，２１ｂ間にシリコン酸化膜などの絶縁層が
成膜されていてもよい。軟磁性薄膜２１ａ，２１ｂが接
触している構成で高温に加熱されると、各薄膜２１ａ，
２１ｂが互いに影響をおよぼして磁化容易軸方向が変化
することがあるからである。しかし、熱処理をしない限
りは前記絶縁層の有無に関わらず同等の特性が得られ
る。また、図１には図示していないが、保護層としてシ
リコン酸化膜などが薄膜２１を覆うように成膜されてい
てもよい。これにより、多層軟磁性薄膜２１の材料の蒸
発や不純物の侵入を防止できる。
【００１５】なお、多層軟磁性薄膜２１はインダクタ素
子領域の全域にわたって形成されているが、インダクタ
素子領域の一部の領域に形成されても効果はある。ま
た、図１では配線層間絶縁膜４の上面のみに多層軟磁性
薄膜２１が形成されているが、さらにシリコン基板１の
下面に同様の多層軟磁性薄膜が形成されてもよい。逆
に、シリコン基板１の下面のみに同様の多層軟磁性薄膜
が形成されても効果はある。
子領域の全域にわたって形成されているが、インダクタ
素子領域の一部の領域に形成されても効果はある。ま
た、図１では配線層間絶縁膜４の上面のみに多層軟磁性
薄膜２１が形成されているが、さらにシリコン基板１の
下面に同様の多層軟磁性薄膜が形成されてもよい。逆
に、シリコン基板１の下面のみに同様の多層軟磁性薄膜
が形成されても効果はある。
【００１６】図３は、図１に示した多層軟磁性薄膜２１
を成膜するための成膜装置を模式的に示す断面図であ
る。また、図４は、図３におけるIV−IV′線方向の要部
断面図である。図３に示す成膜装置３０は通常のスパッ
タ装置に一対の磁石３７ａ，３７ｂを付加して構成され
る。各磁石３７ａ，３７ｂは、多層軟磁性薄膜２１の各
層に一軸磁気異方性を与えるためのものであり、多層軟
磁性薄膜２１が形成されるシリコン基板１の面に対して
平行方向の磁界Ｈが均等に生じるようにシリコン基板１
の両側にそれぞれ配置される。磁石３７ａ，３７ｂは、
図３では真空容器３４の外部に設置されているが、スパ
ッタリングされたターゲット原子（または分子）が磁石
３７ａ，３７ｂに付着しないようにされていれば真空容
器３４の内部に設置されてもよい。
を成膜するための成膜装置を模式的に示す断面図であ
る。また、図４は、図３におけるIV−IV′線方向の要部
断面図である。図３に示す成膜装置３０は通常のスパッ
タ装置に一対の磁石３７ａ，３７ｂを付加して構成され
る。各磁石３７ａ，３７ｂは、多層軟磁性薄膜２１の各
層に一軸磁気異方性を与えるためのものであり、多層軟
磁性薄膜２１が形成されるシリコン基板１の面に対して
平行方向の磁界Ｈが均等に生じるようにシリコン基板１
の両側にそれぞれ配置される。磁石３７ａ，３７ｂは、
図３では真空容器３４の外部に設置されているが、スパ
ッタリングされたターゲット原子（または分子）が磁石
３７ａ，３７ｂに付着しないようにされていれば真空容
器３４の内部に設置されてもよい。
【００１７】また、シリコン基板１に与えられる磁界Ｈ
を回転できるように、各磁石３７ａ，３７ｂは図４
（Ａ），（Ｂ）に示すようにシリコン基板１を中心に回
転自在に構成されている。あるいは、シリコン基板１を
搭載するための基板台３１を回転自在に構成してもよ
い。
を回転できるように、各磁石３７ａ，３７ｂは図４
（Ａ），（Ｂ）に示すようにシリコン基板１を中心に回
転自在に構成されている。あるいは、シリコン基板１を
搭載するための基板台３１を回転自在に構成してもよ
い。
【００１８】次に、図３に示した成膜装置３０を用いて
図１に示した半導体装置を製造する方法を説明する。図
５は、図１に示した半導体装置を製造する際の主要な工
程を示す断面図である。ここでは、多層軟磁性薄膜２１
としてＣｏＦｅＳｉＢ系のアモルファス薄膜を成膜する
場合を例に説明する。まず、公知のＬＳＩプロセスを用
いてインダクタ素子１１が形成された基板１０を用意す
る（図５（Ａ））。次に、図５（Ａ）に示した基板１０
を、配線層間絶縁膜４側を上にして、図３に示した真空
容器３４内の基板台３１にセットする。次に、多層軟磁
性薄膜２１が形成される領域に穴のあいているマスク
（図示せず）を配線層間絶縁膜４上に置く。
図１に示した半導体装置を製造する方法を説明する。図
５は、図１に示した半導体装置を製造する際の主要な工
程を示す断面図である。ここでは、多層軟磁性薄膜２１
としてＣｏＦｅＳｉＢ系のアモルファス薄膜を成膜する
場合を例に説明する。まず、公知のＬＳＩプロセスを用
いてインダクタ素子１１が形成された基板１０を用意す
る（図５（Ａ））。次に、図５（Ａ）に示した基板１０
を、配線層間絶縁膜４側を上にして、図３に示した真空
容器３４内の基板台３１にセットする。次に、多層軟磁
性薄膜２１が形成される領域に穴のあいているマスク
（図示せず）を配線層間絶縁膜４上に置く。
【００１９】次に、真空ポンプによって排気口３５から
排気を行い、真空容器３４内の真空度を２×１０-7Ｔｏ
ｒｒとする。続いて、吸気口３６からＡｒガスを１０Ｓ
ＣＣＭ（Standard Cubic Centimeter per Minute）導入
して、真空容器３４内の真空度を４×１０-3Ｔｏｒｒと
する。この状態で基板台３１に負の電位を印加するとと
もに、高周波電源３３のＲＦ出力を１Ｗ／ｃｍ2 程度の
低出力としてスパッタエッチングを行ない、配線層間絶
縁膜４の表面をクリーニングする。
排気を行い、真空容器３４内の真空度を２×１０-7Ｔｏ
ｒｒとする。続いて、吸気口３６からＡｒガスを１０Ｓ
ＣＣＭ（Standard Cubic Centimeter per Minute）導入
して、真空容器３４内の真空度を４×１０-3Ｔｏｒｒと
する。この状態で基板台３１に負の電位を印加するとと
もに、高周波電源３３のＲＦ出力を１Ｗ／ｃｍ2 程度の
低出力としてスパッタエッチングを行ない、配線層間絶
縁膜４の表面をクリーニングする。
【００２０】次に、組成がＣｏ80Ｆｅ5Ｓｉ8Ｂ7 （at
％）のターゲット３２を用意して、このターゲット３２
に負の電位を印加するとともに、高周波電源３３のＲＦ
出力を３Ｗ／ｃｍ2 程度としてスパッタリングを行い、
配線層間絶縁膜４上にＣｏＦｅＳｉＢからなる軟磁性薄
膜２１ａを０．３μｍ程度堆積する。このとき、磁石３
７ａ，３７ｂは図４（Ａ）に示すように配置されてお
り、矢印で示す方向の第１の磁界Ｈ１がかけられてい
る。すなわち、配線層間絶縁膜４の表面に対して平行成
分を有する磁界Ｈ１を印加した中で、軟磁性薄膜２１ａ
を成膜する。
％）のターゲット３２を用意して、このターゲット３２
に負の電位を印加するとともに、高周波電源３３のＲＦ
出力を３Ｗ／ｃｍ2 程度としてスパッタリングを行い、
配線層間絶縁膜４上にＣｏＦｅＳｉＢからなる軟磁性薄
膜２１ａを０．３μｍ程度堆積する。このとき、磁石３
７ａ，３７ｂは図４（Ａ）に示すように配置されてお
り、矢印で示す方向の第１の磁界Ｈ１がかけられてい
る。すなわち、配線層間絶縁膜４の表面に対して平行成
分を有する磁界Ｈ１を印加した中で、軟磁性薄膜２１ａ
を成膜する。
【００２１】次に、真空容器３４内の真空度を保持した
まま、磁石３７ａ，３７ｂをシリコン基板１を中心にし
て９０゜回転し、図４（Ｂ）に示すように配置する。そ
して、磁界Ｈ１と直交する方向の第２の磁界Ｈ２の中で
再度スパッタリングを行い、軟磁性薄膜２１ａ上に軟磁
性薄膜２１ｂを０．３μｍ程度堆積する。すなわち、配
線層間絶縁膜４の表面に対する平行成分が磁界Ｈ１と直
交する方向の磁界Ｈ２を印加した中で、軟磁性薄膜２１
ｂを成膜する。これにより、磁化容易軸方向が９０゜異
なる軟磁性薄膜２１ａ，２１ｂの２層構造を形成でき
る。
まま、磁石３７ａ，３７ｂをシリコン基板１を中心にし
て９０゜回転し、図４（Ｂ）に示すように配置する。そ
して、磁界Ｈ１と直交する方向の第２の磁界Ｈ２の中で
再度スパッタリングを行い、軟磁性薄膜２１ａ上に軟磁
性薄膜２１ｂを０．３μｍ程度堆積する。すなわち、配
線層間絶縁膜４の表面に対する平行成分が磁界Ｈ１と直
交する方向の磁界Ｈ２を印加した中で、軟磁性薄膜２１
ｂを成膜する。これにより、磁化容易軸方向が９０゜異
なる軟磁性薄膜２１ａ，２１ｂの２層構造を形成でき
る。
【００２２】最後に、軟磁性薄膜２１ａ，２１ｂからな
る多層軟磁性薄膜２１を覆うようにＳｉＯ2 を成膜し
て、保護層を形成する。このようにして形成された多層
軟磁性薄膜２１の比抵抗は例えば１２０μΩcm程度であ
り、銅、アルミニウムに比較して１桁以上大きな比抵抗
を有している。
る多層軟磁性薄膜２１を覆うようにＳｉＯ2 を成膜し
て、保護層を形成する。このようにして形成された多層
軟磁性薄膜２１の比抵抗は例えば１２０μΩcm程度であ
り、銅、アルミニウムに比較して１桁以上大きな比抵抗
を有している。
【００２３】なお、ここで示したプロセスは多層軟磁性
薄膜２１の成膜方法の一例であり、本発明はここで挙げ
た諸数値には限定されない。また、多層軟磁性薄膜２１
の組成が酸化物であるときは、Ａｒ：Ｏ2 ＝１０：２の
ガス流量比で成膜する。
薄膜２１の成膜方法の一例であり、本発明はここで挙げ
た諸数値には限定されない。また、多層軟磁性薄膜２１
の組成が酸化物であるときは、Ａｒ：Ｏ2 ＝１０：２の
ガス流量比で成膜する。
【００２４】ここで、図１１に示した従来の半導体装置
の製造方法と、図１に示した本発明の半導体装置の製造
方法とを比較する。従来はその構造上、ＬＳＩプロセス
と組み合わせた形で磁性体薄膜１２１を形成しなければ
ならなかった。しかし、ＬＳＩ配線プロセスでは少なく
とも４００℃程度の温度で処理される工程が必要であ
り、熱履歴を受けることで磁性体薄膜１２１，１２２の
結晶構造が変化してしまう。このため、磁性体薄膜を単
独で形成した場合と比較して、比透磁率が低下してしま
うという問題があった。
の製造方法と、図１に示した本発明の半導体装置の製造
方法とを比較する。従来はその構造上、ＬＳＩプロセス
と組み合わせた形で磁性体薄膜１２１を形成しなければ
ならなかった。しかし、ＬＳＩ配線プロセスでは少なく
とも４００℃程度の温度で処理される工程が必要であ
り、熱履歴を受けることで磁性体薄膜１２１，１２２の
結晶構造が変化してしまう。このため、磁性体薄膜を単
独で形成した場合と比較して、比透磁率が低下してしま
うという問題があった。
【００２５】これに対して、図１に示した半導体装置で
は、ＬＳＩプロセスが終了した後の追加プロセスで多層
軟磁性薄膜２１を形成できる。このため、薄膜２１はＬ
ＳＩプロセスによる熱履歴を受けなくてすむので、熱処
理による軟磁性薄膜２１ａ，２１ｂの結晶構造の劣化を
抑えられる。この結果、多層軟磁性薄膜を単独で形成し
たときの比透磁率の値を保持できるので、高いインダク
タンスをもつインダクタ素子１１を作製することが可能
となる。
は、ＬＳＩプロセスが終了した後の追加プロセスで多層
軟磁性薄膜２１を形成できる。このため、薄膜２１はＬ
ＳＩプロセスによる熱履歴を受けなくてすむので、熱処
理による軟磁性薄膜２１ａ，２１ｂの結晶構造の劣化を
抑えられる。この結果、多層軟磁性薄膜を単独で形成し
たときの比透磁率の値を保持できるので、高いインダク
タンスをもつインダクタ素子１１を作製することが可能
となる。
【００２６】次に、図１に示した半導体装置の特性につ
いて説明する。一般に、回路素子の効率Ｑは、 Ｑ＝（回路素子のもつエネルギー）／（回路素子で損失
するエネルギー） で定義される。すなわち、蓄えられるエネルギーが大き
いほど、損失エネルギーが小さいほど、効率Ｑがよいこ
とを意味する。
いて説明する。一般に、回路素子の効率Ｑは、 Ｑ＝（回路素子のもつエネルギー）／（回路素子で損失
するエネルギー） で定義される。すなわち、蓄えられるエネルギーが大き
いほど、損失エネルギーが小さいほど、効率Ｑがよいこ
とを意味する。
【００２７】次に、インダクタ素子の効率Ｑは、 Ｑ＝（素子の磁気エネルギー）／（素子の熱エネルギー） ＝２πｆＬ／Ｒ と表すことができる。ここで、ｆは周波数、Ｒは周波数
ｆにおけるインダクタ素子の抵抗、Ｌは周波数ｆにおけ
るインダクタ素子のインダクタンスである。すなわち、
インダクタンス成分Ｌが大きいほど、抵抗成分Ｒが小さ
いほど、効率Ｑがよいことを意味する。図１に示したよ
うにインダクタ素子１１の上面に磁性体薄膜を形成する
と、後述する磁性体薄膜の効率Ｑｍに応じてインダクタ
素子１１のインダクタンスＬが向上し、その結果効率Ｑ
が向上する。図１のような開磁路構造の場合は、理想的
には４倍までインダクタンスＬが向上する。
ｆにおけるインダクタ素子の抵抗、Ｌは周波数ｆにおけ
るインダクタ素子のインダクタンスである。すなわち、
インダクタンス成分Ｌが大きいほど、抵抗成分Ｒが小さ
いほど、効率Ｑがよいことを意味する。図１に示したよ
うにインダクタ素子１１の上面に磁性体薄膜を形成する
と、後述する磁性体薄膜の効率Ｑｍに応じてインダクタ
素子１１のインダクタンスＬが向上し、その結果効率Ｑ
が向上する。図１のような開磁路構造の場合は、理想的
には４倍までインダクタンスＬが向上する。
【００２８】次に、磁性体薄膜の効率Ｑｍは、 Ｑｍ＝（薄膜の保持できる磁気エネルギー）／（損失エ
ネルギー） と表すことができる。一方、磁性体薄膜に関して、その
比透磁率μは、 μ＝μ’＋ｊμ” と表すことができる。ここで、μ’は実数項比透磁率、
μ”は虚数項比透磁率である。μ’は一般に言われる比
透磁率を表し、μ’が大きいほど磁性体薄膜の保持でき
る磁気エネルギーが大きくなる。また、μ”は（μ’と
位相が９０゜異なるため）損失項となり、μ”が大きい
ほど損失エネルギーが大きくなる。したがって、μ’、
μ”を用いて磁性体薄膜の効率Ｑｍは、 Ｑｍ＝μ’／μ” と表すことができる。
ネルギー） と表すことができる。一方、磁性体薄膜に関して、その
比透磁率μは、 μ＝μ’＋ｊμ” と表すことができる。ここで、μ’は実数項比透磁率、
μ”は虚数項比透磁率である。μ’は一般に言われる比
透磁率を表し、μ’が大きいほど磁性体薄膜の保持でき
る磁気エネルギーが大きくなる。また、μ”は（μ’と
位相が９０゜異なるため）損失項となり、μ”が大きい
ほど損失エネルギーが大きくなる。したがって、μ’、
μ”を用いて磁性体薄膜の効率Ｑｍは、 Ｑｍ＝μ’／μ” と表すことができる。
【００２９】図６は、磁性材料の効率Ｑｍの計算結果を
示すグラフである。磁性材料の厚みが０．２μｍで、飽
和磁化量Ｂｓが１３０００ｇａｕｓｓ、異方性磁界Ｈｋ
が１３０Ｏｅ、材料の比抵抗ρが７００μΩｃｍのと
き、図６に示したように１ＧＨｚでＱｍ＝１９．８，２
ＧＨｚでＱｍ＝５．９の値が得られる。
示すグラフである。磁性材料の厚みが０．２μｍで、飽
和磁化量Ｂｓが１３０００ｇａｕｓｓ、異方性磁界Ｈｋ
が１３０Ｏｅ、材料の比抵抗ρが７００μΩｃｍのと
き、図６に示したように１ＧＨｚでＱｍ＝１９．８，２
ＧＨｚでＱｍ＝５．９の値が得られる。
【００３０】この計算結果に基づきＣｏ83Ｆｅ10Ｐｄ7-
Ｏ系の軟磁性薄膜を図５で説明した方法を用いて形成し
た結果、軟磁性薄膜のＱｍ値として１ＧＨｚでＱｍ＝１
７、２ＧＨｚでＱｍ＝５が得られた。次に、このＣｏ83
Ｆｅ10Ｐｄ7-Ｏ系薄膜を空心インダクタ上に成膜して、
磁心インダクタを形成した。そして、１ＧＨｚでインダ
クタンスＬを測定したところ、空心インダクタでＬ＝８
ｎＨであったものが、磁心インダクタではＬ＝１２ｎＨ
となり、インダクタンス値が５０％向上した。また、１
ＧＨｚにおけるインダクタの効率Ｑは、空心インダクタ
のＱ＝１５に対して、磁心インダクタではＱ＝１７に向
上した。２ＧＨｚではインダクタンスＬは同様に向上す
るが、効率Ｑの改善は図れなかった。さらに、上記軟磁
性薄膜を付与することで、導体を流れる電流のＧＨｚ帯
のノイズレベルが１０ｄＢ改善された。
Ｏ系の軟磁性薄膜を図５で説明した方法を用いて形成し
た結果、軟磁性薄膜のＱｍ値として１ＧＨｚでＱｍ＝１
７、２ＧＨｚでＱｍ＝５が得られた。次に、このＣｏ83
Ｆｅ10Ｐｄ7-Ｏ系薄膜を空心インダクタ上に成膜して、
磁心インダクタを形成した。そして、１ＧＨｚでインダ
クタンスＬを測定したところ、空心インダクタでＬ＝８
ｎＨであったものが、磁心インダクタではＬ＝１２ｎＨ
となり、インダクタンス値が５０％向上した。また、１
ＧＨｚにおけるインダクタの効率Ｑは、空心インダクタ
のＱ＝１５に対して、磁心インダクタではＱ＝１７に向
上した。２ＧＨｚではインダクタンスＬは同様に向上す
るが、効率Ｑの改善は図れなかった。さらに、上記軟磁
性薄膜を付与することで、導体を流れる電流のＧＨｚ帯
のノイズレベルが１０ｄＢ改善された。
【００３１】（第２の実施の形態）図７は、本発明によ
る半導体装置の第２の実施の形態の断面図であり、シリ
コンＬＳＩを構成する半導体装置のインダクタ素子領域
を示している。図７において、図１と同一部分について
は同一符号を付し、その説明を適宜省略する。図７に示
した半導体装置では、シリコン基板１に開口部１ａが設
けられており、この開口部１ａ内に軟磁性薄膜の多層構
造を有する多層軟磁性薄膜２１と同様の構成の多層軟磁
性薄膜２２が形成されており、この点で図１に示した半
導体装置と異なっている。
る半導体装置の第２の実施の形態の断面図であり、シリ
コンＬＳＩを構成する半導体装置のインダクタ素子領域
を示している。図７において、図１と同一部分について
は同一符号を付し、その説明を適宜省略する。図７に示
した半導体装置では、シリコン基板１に開口部１ａが設
けられており、この開口部１ａ内に軟磁性薄膜の多層構
造を有する多層軟磁性薄膜２１と同様の構成の多層軟磁
性薄膜２２が形成されており、この点で図１に示した半
導体装置と異なっている。
【００３２】シリコン基板１の開口部１ａは、インダク
タ素子領域（すなわちインダクタ素子１１が形成された
領域）に対応する部分のシリコン基板１を除去して形成
される。この開口部１ａの開口面積は、開口部１ａ内に
形成される多層軟磁性薄膜２２の大きさによって決めら
れる。多層軟磁性薄膜２２が形成される領域について
は、図７に示すように、素子分離絶縁膜２が露出するま
で、シリコン基板１が完全に除去される。シリコン基板
１が除去されて素子分離絶縁膜２が露出した部分に、多
層軟磁性薄膜２２が密着形成される。この薄膜２２は、
一軸磁気異方性を有する軟磁性薄膜２２ａ，２２ｂの２
層構造を有しており、軟磁性薄膜２２ａ，２２ｂの膜面
内における磁化容易軸方向は互いに異なっている。ただ
し、多層軟磁性薄膜２２が３層以上の多層構造を有して
いてもよい。
タ素子領域（すなわちインダクタ素子１１が形成された
領域）に対応する部分のシリコン基板１を除去して形成
される。この開口部１ａの開口面積は、開口部１ａ内に
形成される多層軟磁性薄膜２２の大きさによって決めら
れる。多層軟磁性薄膜２２が形成される領域について
は、図７に示すように、素子分離絶縁膜２が露出するま
で、シリコン基板１が完全に除去される。シリコン基板
１が除去されて素子分離絶縁膜２が露出した部分に、多
層軟磁性薄膜２２が密着形成される。この薄膜２２は、
一軸磁気異方性を有する軟磁性薄膜２２ａ，２２ｂの２
層構造を有しており、軟磁性薄膜２２ａ，２２ｂの膜面
内における磁化容易軸方向は互いに異なっている。ただ
し、多層軟磁性薄膜２２が３層以上の多層構造を有して
いてもよい。
【００３３】このように、シリコン基板１に開口部１ａ
を設けて、この開口部１ａ内のシリコン基板１が露出し
た部分に多層軟磁性薄膜２２を形成することにより、多
層軟磁性薄膜２２をインダクタ素子１１の下側に近接配
置できる。インダクタ素子１１と多層軟磁性薄膜２２と
の距離が近いほどインダクタンスの向上に効果的なの
で、開口部１ａを形成してその内部に多層軟磁性薄膜２
２を配置することにより高いインダクタンスを実現でき
る。
を設けて、この開口部１ａ内のシリコン基板１が露出し
た部分に多層軟磁性薄膜２２を形成することにより、多
層軟磁性薄膜２２をインダクタ素子１１の下側に近接配
置できる。インダクタ素子１１と多層軟磁性薄膜２２と
の距離が近いほどインダクタンスの向上に効果的なの
で、開口部１ａを形成してその内部に多層軟磁性薄膜２
２を配置することにより高いインダクタンスを実現でき
る。
【００３４】次に、図７に示した半導体装置の製造方法
を説明する。図８および図９は、この半導体装置を製造
する際の主要な工程を示す断面図である。まず、シリコ
ン基板１としてシリコン（１００）基板を用意して、公
知のＬＳＩプロセスを用いてインダクタ素子１１が形成
された基板１０を作製する（図８（Ａ））。
を説明する。図８および図９は、この半導体装置を製造
する際の主要な工程を示す断面図である。まず、シリコ
ン基板１としてシリコン（１００）基板を用意して、公
知のＬＳＩプロセスを用いてインダクタ素子１１が形成
された基板１０を作製する（図８（Ａ））。
【００３５】次に、シリコン基板１の裏側の面の全域
に、例えばプラズマＣＶＤ法などによりシリコン酸化膜
９を形成する（図８（Ｂ））。次いで、公知のフォトリ
ソグラフィ技術とエッチング技術を用いて、インダクタ
素子領域に対応する部分のシリコン酸化膜９を除去し
て、開口部９ａを形成する（図８（Ｃ））。そして、こ
のようにパターンニングされたシリコン酸化膜９をエッ
チングマスクとして、シリコン基板１をＫＯＨ水溶液な
どに浸し、素子分離絶縁膜２が露出するまでシリコン基
板１のエッチングを行って、開口部１ａを形成する（図
９（Ａ））。
に、例えばプラズマＣＶＤ法などによりシリコン酸化膜
９を形成する（図８（Ｂ））。次いで、公知のフォトリ
ソグラフィ技術とエッチング技術を用いて、インダクタ
素子領域に対応する部分のシリコン酸化膜９を除去し
て、開口部９ａを形成する（図８（Ｃ））。そして、こ
のようにパターンニングされたシリコン酸化膜９をエッ
チングマスクとして、シリコン基板１をＫＯＨ水溶液な
どに浸し、素子分離絶縁膜２が露出するまでシリコン基
板１のエッチングを行って、開口部１ａを形成する（図
９（Ａ））。
【００３６】ＫＯＨ水溶液には、シリコン（１００）面
のエッチング速度が速く、シリコン（１１１）面および
シリコン酸化膜のエッチング速度が非常に遅いという特
徴がある。この特徴により、シリコン基板１はシリコン
（１１１）面を境界としてテーパ状にエッチングされる
とともに、シリコン酸化膜である素子分離絶縁膜２でエ
ッチングが止まるので、制御性よく加工できる。
のエッチング速度が速く、シリコン（１１１）面および
シリコン酸化膜のエッチング速度が非常に遅いという特
徴がある。この特徴により、シリコン基板１はシリコン
（１１１）面を境界としてテーパ状にエッチングされる
とともに、シリコン酸化膜である素子分離絶縁膜２でエ
ッチングが止まるので、制御性よく加工できる。
【００３７】また、開口部１ａの形成は、ＫＯＨ水溶液
などのアルカリ性溶液を用いたシリコンの選択的ウエッ
トエッチング方法の他に、ＳＦ6 ガスなどを用いたシリ
コンの選択的気相エッチング方法、研削装置などを用い
た機械的研削方法、またはこれらの方法の組み合わせに
よって行える。いずれの方法でもシリコン基板１上に素
子分離絶縁膜２が形成されているので、所望の部分のシ
リコン基板１を制御性よく除去できる。
などのアルカリ性溶液を用いたシリコンの選択的ウエッ
トエッチング方法の他に、ＳＦ6 ガスなどを用いたシリ
コンの選択的気相エッチング方法、研削装置などを用い
た機械的研削方法、またはこれらの方法の組み合わせに
よって行える。いずれの方法でもシリコン基板１上に素
子分離絶縁膜２が形成されているので、所望の部分のシ
リコン基板１を制御性よく除去できる。
【００３８】次に、図５を用いて説明した多層軟磁性薄
膜２１の成膜方法を用いて、シリコン基板１の開口部１
ａ内の所望の領域に、シリコン基板１の下面から多層軟
磁性薄膜２２を形成する（図９（Ｂ））。このとき、軟
磁性薄膜２２ａの成膜は、素子分離絶縁膜２の露出した
面に対して平行成分を有する磁界Ｈ１を印加した中で行
われ、軟磁性薄膜２２ｂの成膜は、素子分離絶縁膜２の
露出した面に対する平行成分が磁界Ｈ１と直交する方向
の磁界Ｈ２を印加した中で行われる。
膜２１の成膜方法を用いて、シリコン基板１の開口部１
ａ内の所望の領域に、シリコン基板１の下面から多層軟
磁性薄膜２２を形成する（図９（Ｂ））。このとき、軟
磁性薄膜２２ａの成膜は、素子分離絶縁膜２の露出した
面に対して平行成分を有する磁界Ｈ１を印加した中で行
われ、軟磁性薄膜２２ｂの成膜は、素子分離絶縁膜２の
露出した面に対する平行成分が磁界Ｈ１と直交する方向
の磁界Ｈ２を印加した中で行われる。
【００３９】次に、真空容器３４内の真空度を保持した
まま、磁石３７ａ，３７ｂをシリコン基板１を中心にし
て９０゜回転し、図４（Ｂ）に示すように配置する。そ
して、磁界Ｈ１と直交する方向の第２の磁界Ｈ２の中で
再度スパッタリングを行い、軟磁性薄膜２１ａ上に軟磁
性薄膜２１ｂを０．３μｍ程度堆積する。すなわち、配
線層間絶縁膜４の表面に対する平行成分が磁界Ｈ１と直
交する方向の磁界Ｈ２を印加した中で、軟磁性薄膜２１
ｂを成膜する。これにより、磁化容易軸方向が９０゜異
なる軟磁性薄膜２１ａ，２１ｂの２層構造を形成でき
る。最後に、層間絶縁膜４上に多層軟磁性薄膜２１を形
成して、インダクタ素子１１を上下から多層軟磁性薄膜
で挟んだ構成を実現できる（図９（Ｃ））。このような
手順で製造することにより、半導体素子の製造プロセス
が終了した後の追加プロセスによって多層軟磁性薄膜２
１，２２を形成できる。このため、多層軟磁性薄膜２
１，２２が半導体素子の製造プロセスによる熱履歴を受
けないですむので、多層軟磁性薄膜２１，２２を単独で
形成したときの特性を保持するできる。
まま、磁石３７ａ，３７ｂをシリコン基板１を中心にし
て９０゜回転し、図４（Ｂ）に示すように配置する。そ
して、磁界Ｈ１と直交する方向の第２の磁界Ｈ２の中で
再度スパッタリングを行い、軟磁性薄膜２１ａ上に軟磁
性薄膜２１ｂを０．３μｍ程度堆積する。すなわち、配
線層間絶縁膜４の表面に対する平行成分が磁界Ｈ１と直
交する方向の磁界Ｈ２を印加した中で、軟磁性薄膜２１
ｂを成膜する。これにより、磁化容易軸方向が９０゜異
なる軟磁性薄膜２１ａ，２１ｂの２層構造を形成でき
る。最後に、層間絶縁膜４上に多層軟磁性薄膜２１を形
成して、インダクタ素子１１を上下から多層軟磁性薄膜
で挟んだ構成を実現できる（図９（Ｃ））。このような
手順で製造することにより、半導体素子の製造プロセス
が終了した後の追加プロセスによって多層軟磁性薄膜２
１，２２を形成できる。このため、多層軟磁性薄膜２
１，２２が半導体素子の製造プロセスによる熱履歴を受
けないですむので、多層軟磁性薄膜２１，２２を単独で
形成したときの特性を保持するできる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
インダクタ素子とともに配置される磁性体薄膜を磁化容
易軸方向の異なる軟磁性薄膜の多層構造とすることによ
り、インダクタ素子の形状や方向によらず、ＧＨｚの高
周波帯域でもインダクタンスの高いインダクタ素子を形
成できる。また、半導体基板に開口部を形成し、この開
口部に軟磁性薄膜を形成することにより、インダクタ素
子の下面側の近傍に軟磁性薄膜を形成できる。軟磁性薄
膜とインダクタ素子とを近づけて形成するほど、インダ
クタンスの向上に効果的である。しかも、インダクタ素
子を含めた半導体素子の製造プロセスの終了後に軟磁性
薄膜を形成できるので、軟磁性薄膜は熱履歴を受けなく
てすむ。したがって、高温による結晶構造の劣化により
防止できるので、高いインダクタンスをもつインダクタ
素子を作製できる。
インダクタ素子とともに配置される磁性体薄膜を磁化容
易軸方向の異なる軟磁性薄膜の多層構造とすることによ
り、インダクタ素子の形状や方向によらず、ＧＨｚの高
周波帯域でもインダクタンスの高いインダクタ素子を形
成できる。また、半導体基板に開口部を形成し、この開
口部に軟磁性薄膜を形成することにより、インダクタ素
子の下面側の近傍に軟磁性薄膜を形成できる。軟磁性薄
膜とインダクタ素子とを近づけて形成するほど、インダ
クタンスの向上に効果的である。しかも、インダクタ素
子を含めた半導体素子の製造プロセスの終了後に軟磁性
薄膜を形成できるので、軟磁性薄膜は熱履歴を受けなく
てすむ。したがって、高温による結晶構造の劣化により
防止できるので、高いインダクタンスをもつインダクタ
素子を作製できる。
【図１】 本発明による半導体装置の第１の実施の形態
の断面図である。
の断面図である。
【図２】 図１に示したインダクタ素子の平面形状を示
す透視図である。
す透視図である。
【図３】 図１に示した多層軟磁性薄膜を成膜するため
の成膜装置を模式的に示す断面図である。
の成膜装置を模式的に示す断面図である。
【図４】 図３におけるIV−IV′線方向の要部断面図で
ある。
ある。
【図５】 図１に示した半導体装置を製造する際の主要
な工程を示す断面図である。
な工程を示す断面図である。
【図６】 磁性材料の効率の計算結果を示すグラフであ
る。
る。
【図７】 本発明による半導体装置の第２の実施の形態
の断面図である。
の断面図である。
【図８】 図７に示した半導体装置を製造する際の主要
な工程を示す断面図である。
な工程を示す断面図である。
【図９】 図８に引き続く工程を示す断面図である。
【図１０】 スパイラルインダクタの平面図である。
【図１１】 スパイラルインダクタが形成された従来の
半導体装置の断面図である。
半導体装置の断面図である。
１…シリコン基板、２…素子分離絶縁膜、３，４配線層
間絶縁膜、５ａ，５ｂ…開口部、９…シリコン酸化膜、
９ａ…開口部、１１…インダクタ素子、１２ａ，１２ｂ
…電極、１３ａ，１３ｂ…コンタクト、１４…配線、２
１，２２…多層軟磁性薄膜、２１ａ，２１ｂ，２２ａ，
２２ｂ…軟磁性薄膜、３０…成膜装置、３１…基板台、
３２…ターゲット、３３…高周波電源、３４…真空容
器、３５…排気口、３６…吸気口、３７ａ，３７ｂ…磁
石。
間絶縁膜、５ａ，５ｂ…開口部、９…シリコン酸化膜、
９ａ…開口部、１１…インダクタ素子、１２ａ，１２ｂ
…電極、１３ａ，１３ｂ…コンタクト、１４…配線、２
１，２２…多層軟磁性薄膜、２１ａ，２１ｂ，２２ａ，
２２ｂ…軟磁性薄膜、３０…成膜装置、３１…基板台、
３２…ターゲット、３３…高周波電源、３４…真空容
器、３５…排気口、３６…吸気口、３７ａ，３７ｂ…磁
石。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 充 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 束原 恒夫 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 菅原 英州 宮城県仙台市太白区郡山６丁目７番１号 株式会社トーキン内 (72)発明者 鈴木 秀夫 宮城県仙台市太白区郡山６丁目７番１号 株式会社トーキン内 (72)発明者 佐藤 正博 宮城県仙台市太白区郡山６丁目７番１号 株式会社トーキン内 Ｆターム(参考） 5E049 AA04 AA09 AC05 BA11 EB01 FC10 GC04 GC08 5E062 DD01 5E070 AA01 AB04 BA20 BB01 CB12 CB20 5F038 AZ04 CA01 EZ01
Claims (3)
- 【請求項１】 半導体基板上に形成された第１の絶縁体
層と、 この第１の絶縁体層上に形成されたインダクタ素子と、 このインダクタ素子を覆うように前記第１の絶縁体層上
に形成された第２の絶縁体層と、 前記第１の絶縁体層の下面側および前記第２の絶縁体層
の上面側の少なくとも一方の側に形成されかつ一軸磁気
異方性を有する軟磁性薄膜の多層構造とを備え、 この多層構造の各層の前記軟磁性薄膜は、膜面内におけ
る磁化容易軸方向が互いに異なることを特徴とする半導
体装置。 - 【請求項２】 請求項１において、 前記インダクタ素子が形成された領域に対応する部分の
前記半導体基板を除去して形成された開口部を備え、 前記軟磁性薄膜の多層構造は、前記開口部内に形成され
ていることを特徴とする半導体装置。 - 【請求項３】 半導体基板の表側の面上にある絶縁体層
上にインダクタ素子を形成する第１の工程と、 前記半導体基板の裏側の面から前記絶縁体層が露出する
まで前記インダクタ素子が形成された領域に対応する部
分の前記半導体基板を除去する第２の工程と、 前記絶縁体層の露出した面に対して平行成分を有する第
１の磁界を印加した中で前記絶縁体層の露出した面の所
定の領域に第１の軟磁性薄膜を成膜する第３の工程と、 前記絶縁体層の露出した面に対して前記第１の磁界と異
なる平行成分を有する第２の磁界を印加した中で前記第
１の軟磁性薄膜上に第２の軟磁性薄膜を成膜する第４の
工程とを備えることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12827999A JP3526237B2 (ja) | 1999-05-10 | 1999-05-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12827999A JP3526237B2 (ja) | 1999-05-10 | 1999-05-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323656A true JP2000323656A (ja) | 2000-11-24 |
| JP3526237B2 JP3526237B2 (ja) | 2004-05-10 |
Family
ID=14980906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12827999A Expired - Fee Related JP3526237B2 (ja) | 1999-05-10 | 1999-05-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526237B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294818A (ja) * | 2004-03-12 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR100761622B1 (ko) * | 2001-12-20 | 2007-09-27 | 매그나칩 반도체 유한회사 | 인덕터 및 인덕터의 제조 방법 |
| US7573119B2 (en) | 2005-07-13 | 2009-08-11 | Seiko Epson Corporation | Semiconductor device |
| US8159043B2 (en) | 2004-03-12 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2017143274A (ja) * | 2008-12-09 | 2017-08-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1999
- 1999-05-10 JP JP12827999A patent/JP3526237B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761622B1 (ko) * | 2001-12-20 | 2007-09-27 | 매그나칩 반도체 유한회사 | 인덕터 및 인덕터의 제조 방법 |
| JP2005294818A (ja) * | 2004-03-12 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8159043B2 (en) | 2004-03-12 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8546912B2 (en) | 2004-03-12 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7573119B2 (en) | 2005-07-13 | 2009-08-11 | Seiko Epson Corporation | Semiconductor device |
| JP2017143274A (ja) * | 2008-12-09 | 2017-08-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3526237B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200945497A (en) | Integrated passive device and method with low cost substrate | |
| CN110678768A (zh) | 磁传感器及磁传感器的制造方法 | |
| CN106504891B (zh) | 一种准各向同性磁芯膜的制备方法 | |
| KR100908356B1 (ko) | 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법 | |
| JP3526237B2 (ja) | 半導体装置およびその製造方法 | |
| Takamura et al. | Fabrication of CoFeB–SiO 2 films with large uniaxial anisotropy by facing target sputtering and its application to high-frequency planar-type spiral inductors | |
| JP2004072102A (ja) | 超伝導集積回路用ＭｏＮｘ抵抗素子 | |
| US9761368B2 (en) | Laminated structures for power efficient on-chip magnetic inductors | |
| JP2000114047A (ja) | 薄膜トランス及び薄膜トランスの製造方法 | |
| JP2001284878A (ja) | 配線基板 | |
| CN115631916B (zh) | 一种基于条纹型软磁薄膜的平面电感及其制备方法 | |
| EP1585149A1 (en) | Magnetic thin film or composite magnetic thin film for high frequency and magnetic device including the same | |
| CN105742006B (zh) | 适用于片上螺线管电感的闭合磁路磁芯膜及其制备方法 | |
| KR100742555B1 (ko) | 고주파용 자성 박막 및 그 제작 방법 그리고 자기 소자 | |
| JP2004235355A (ja) | 軟磁性部材およびそれを用いた磁気素子 | |
| JP2003347123A (ja) | 薄膜インダクタ及びそれを利用した電子機器 | |
| CN1641811A (zh) | 一种n层磁芯的Ⅰ型薄膜变压器阵列及其制备方法 | |
| JP3990386B2 (ja) | マイクロ波伝送線路およびマイクロ波フィルタ | |
| CN110607503B (zh) | 一种高频磁芯用软磁复合膜及其制备方法 | |
| JP4287020B2 (ja) | 高周波電流抑制型放熱板 | |
| Frommberger et al. | High-frequency magnetic properties of FeCoBSi/SiO/sub 2/and (FeCo/CoB)/SiO/sub 2/multilayer thin films | |
| CN111554463A (zh) | 一种宽频低涡流损耗的人工导体 | |
| JPH0766050A (ja) | 薄膜インダクタおよび薄膜トランス | |
| JPH06252350A (ja) | マイクロインダクタ及びその製造方法 | |
| JPH0888119A (ja) | 薄膜インダクタンス素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |