JP2000324355A - ダイナミックフォーカス回路 - Google Patents

ダイナミックフォーカス回路

Info

Publication number
JP2000324355A
JP2000324355A JP11116125A JP11612599A JP2000324355A JP 2000324355 A JP2000324355 A JP 2000324355A JP 11116125 A JP11116125 A JP 11116125A JP 11612599 A JP11612599 A JP 11612599A JP 2000324355 A JP2000324355 A JP 2000324355A
Authority
JP
Japan
Prior art keywords
resistor
dynamic focus
voltage
amplifier
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11116125A
Other languages
English (en)
Other versions
JP4188492B2 (ja
Inventor
Kazuhiko Yamaguchi
一彦 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Priority to JP11612599A priority Critical patent/JP4188492B2/ja
Publication of JP2000324355A publication Critical patent/JP2000324355A/ja
Application granted granted Critical
Publication of JP4188492B2 publication Critical patent/JP4188492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】 【課題】 本発明は偏向幅が変更されてもフォーカスず
れを生じず、かつ安価なダイナミックフォーカス回路を
提供することを目的とする。 【解決手段】 CRTのグリッド端子にダイナミックフ
ォーカス(DF)信号を印加するためにDC高電圧を発
生するFBTと、高電圧をブリーダ抵抗により分圧しC
RTに適したバイアス電圧を発生させさらにDF信号の
AC波形を重畳する結合コンデンサと、結合コンデンサ
に入力されCRTに適した大振幅を持つDF信号を出力
するDF増幅器と、を少なくとも含むDF回路であっ
て、DF増幅器からのDF信号に基づいてグリッド端子
において適切なバイアス電圧を得るようにブリーダ抵抗
の接地側の電圧を制御するDC補正回路を備えて構成さ
れる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はCRTをテレビジョ
ン受像機やディスプレイ装置に関し、特に水平及び垂直
又はいずれか一方の偏向幅を変化させる機能を有する装
置におけるダイナミックフォーカス回路に関する。
【0002】
【従来の技術】図3は従来のダイナミックフォーカス回
路の一例である。破線で囲われた部分がフライバックト
ランス(FBT)1の一部であり、ダイナミックフォー
カス信号(DF)をCRTのグリッド端子(GT)に印
加する際のバイアス電圧(数KVオーダーの高電圧)を
発生する回路部のみを示している。
【0003】このFBT回路部では、高圧捲線L1,L
2,L3及び整流ダイオードD1,D2,D3,Dnに
より高圧パルスが発生し、図示しない分布容量により、
ダイオードDnのカソード側において直流の高圧電圧が
得られる。さらにブリーダ抵抗R1,VR,R2が接地
側(GND)との間に設けられ、半固定抵抗(VR)の
中央に、所定のバイアス電圧が設定される。このバイア
ス電圧に結合コンデンサC1を介して増幅されたダイナ
ミックフォーカス信号を重畳し、グリッド端子に印加さ
れる。
【0004】ダイナミックフォーカス信号は、図示しな
い同期信号処理回路より入力される水平周期及び垂直周
期のそれぞれに、パラボラ波と鋸歯状波をある一定の割
合で混合した水平補正信号と垂直補正信号を加算器3で
加算し、加算出力をダイナミックフォーカス増幅器2で
数100Vpp(ピーク−ツー−ピーク)の大振幅まで
増幅したものである。上述のように、このダイナミック
フォーカス信号は結合コンデンサの一方の側(半固定抵
抗VRではない側)に印加される。
【0005】図3には、水平及び垂直補正信号として、
簡単のためにパラボラ成分のみを図示する。前述のバイ
アス電圧及びこのダイナミックフォーカス信号は、使用
するCRTによって決まる適正値が必要である。従っ
て、工場での調整で水平周期及び垂直周期の補正信号の
それぞれパラボラ波と鋸歯状波とバイアス電圧を、CR
Tのグリッド端子において適正値になるように調整して
いる。
【0006】図4は従来のダイナミックフォーカス回路
の他の例である。図示のように、本回路は、図3の回路
にクランプダイオードDcとバイアス抵抗Rcを並列接
続した回路を半固定抵抗VRに接続したものである。後
述するように、クランプダイオードDcとバイアス抵抗
Rcとによって、ダイナミックフォーカス信号の波形下
端をクランプしてバイアス電圧の最下端部における変動
を押さえるようにしたものである。
【0007】ところで、最近のテレビジョン受像機にお
いては、表示画角が(16:9)や(4:3)の偏向幅
ものが広く存在し、また、パソコン用のディスプレイ装
置では従来より各種の同期周波数及び画素数の映像信号
を表示する必要がある。このように、同一のCRTに様
々な偏向幅の表示を行い、それぞれにおいて最適なフォ
ーカスを得るには偏向幅に応じてダイナミックフォーカ
ス信号の振幅を変えてやる必要がある。
【0008】一方、ダイナミックフォーカス信号のAC
成分は、使用者が偏向幅(画角)を変える操作をする際
に、同期信号処理回路においてダイナミックフォーカス
信号の振幅も連動して適正な変化率で変化させることは
容易に実現できる。しかしながら、ダイナミックフォー
カス信号のDC成分については以下に説明するような問
題がある。
【0009】図5(a),(b)はグリッド端子におけ
る電圧の波形図である。実際の波形では水平及び垂直成
分が重畳されているが、線形な加算なのでどちらか一方
のみで考察すればよい。(a),(b)のように偏向幅
に比例して、同期信号処理回路により振幅を拡大する
が、その際にCRT管面全体のフォーカスを適正値に保
つためには、(b)のように画面中心(上に開いたパラ
ボラ波の最下端部)のDC電位が変動しないように保持
される必要がある。しかしながら、図3の構成ではダイ
ナミックフォーカス信号の振幅を変えた場合は、図5
(a)のように、パラボラ波の最下端部が変動するよう
になり、その結果、管面全体のフォーカスがずれるとい
う問題を生じる。
【0010】このような問題があっても、従来、一般的
には、偏向幅が変わってもダイナミックフォーカス信号
の振幅を固定値のままにしたり、あるいは偏向幅の変化
に応じて連動して変化させる場合でも、何ら対処せずに
図5(a)の特性のまま用いたり、いずれもフォーカス
のずれを許容した設計が主であった。一方、比較的高精
細が求められる装置の回路構成例として、上述した図4
に示す構成がある。図4回路では、半固定抵抗(VR)
の中央を用いて、ダイナミックフォーカス信号の波形下
端をクランプすることにより、図5(b)に示すように
最下端部の変動しない特性を得るものである。図4構成
では、図3のFBT回路部と結合コンデンサとの間に、
クランプダイオードDcとバイアス抵抗Rcが並列接続
されている。この構成であれば、フォーカスのずれのな
い偏向幅の変更ができる。
【0011】
【発明が解決しようとする課題】しかしながら、図4の
回路構成には価格的な問題がある。即ち、半固定抵抗V
RとクランプダイオードDcは、FBT回路部1の数K
Vの高圧部分に接続されているので危険なため、FBT
回路部1に内蔵された絶縁材料で充填する必要がある。
しかしながら、一般にFBTは内蔵される部品を共通化
し、量産効果に基づいて供給される専用部品であるた
め、このようなクランプダイオードDcとバイアス抵抗
Rcを絶縁材料で充填した特殊仕様を追加したFBT
は、必ずしも容易に安価に入手できないものであった。
このため図4の構成では価格的な点において問題があ
り、このことは価格競争の熾烈な製品分野において大き
な問題であった。従って、図4構成に代わる安価な回路
対策が求められていた。
【0012】本発明の目的は、上記の問題の鑑みてなさ
れたもので、偏向幅が可変な高精細テレビジョン受像機
やディスプレイ装置において、FBTに特殊な仕様を求
めることなく、偏向幅が変更されてもフォーカスずれを
生じず、かつ安価なダイナミックフォーカス回路を提供
することにある。
【0013】
【課題を解決するための手段】本発明によれば、CRT
のグリッド端子にダイナミックフォーカス信号を印加す
るためにDC高電圧を発生するフライバックトランスF
BTと、前記高電圧をブリーダ抵抗により分圧しCRT
に適したバイアス電圧を発生させさらに前記ダイナミッ
クフォーカス信号のAC波形を重畳するための結合コン
デンサC1と、前記結合コンデンサに入力されCRTに
適した大振幅を持つダイナミックフォーカス信号を出力
するダイナミックフォーカス増幅器2と、を少なくとも
含むダイナミックフォーカス回路において、前記ダイナ
ミックフォーカス増幅器2からのダイナミックフォーカ
ス信号DFに基づいて、前記グリッド端子GTにおいて
適切なバイアス電圧を得るように前記ブリーダ抵抗の接
地側の電圧を制御するダイナミックフォーカスDC補正
手段4を備えたことを特徴とする。
【0014】好ましくは、前記ダイナミックフォーカス
DC補正手段は、前記ダイナミックフォーカス増幅器か
らのダイナミックフォーカス信号を入力し、その電圧平
均値を検出する平均値検出部41と、前記平均値検出部
からのバイアス電圧を受け、接地電位と比較し、DC反
転出力を得るDC反転増幅部42とを備え、前記DC反
転増幅部42からの出力電圧により前記ブリーダ抵抗の
接地側の電圧を制御し、前記CRTの表示画角の偏向幅
が変化した際に、前記グリッド端子のダイナミックフォ
ーカス信号に生じるDCバイアス電圧のずれを補正す
る。
【0015】さらに好ましくは、前記平均値検出部41
は、前記ダイナミックフォーカス増幅器からのダイナミ
ックフォーカス信号を一方の端部に受けるコンデンサC
5と、前記コンデンサC5の他方の端部と接地側との間
に接続された抵抗R5と、前記コンデンサC5と抵抗R
5の共通接続点にカソード側を接続したダイオードD5
と、前記ダイオードD5のアノード側と接地側との間に
接続されたコンデンサC6と、で構成され、前記ダイオ
ードD5とコンデンサC6との共通接続点から平均値電
圧を出力する。
【0016】さらに好ましくは、前記DC反転増幅部4
2は、前記平均値検出部41からの平均値電圧を受ける
一方の端部に受ける抵抗R6と、前記抵抗R6の他方の
端部を負側端子に接続し正側端子を接地した差動増幅器
421と、前記差動増幅器421の出力側と前記抵抗R
6の他方の端部を接続した抵抗R7と、で構成され、前
記差動増幅器の出力側が、前記ブリーダ抵抗の接地側の
接続されている。
【0017】さらに好ましくは、前記ブリーダ抵抗は直
列接続された抵抗R1と半固定抵抗VRと抵抗R2で構
成され、前記半固定抵抗VRの調整端子が前記グリッド
端子に接続され、前記抵抗R2の他方の端部が前記ダイ
ナミックフォーカスDC補正手段に接続された構成にお
いて、前記半固定抵抗VRの調整端子までの抵抗と前記
抵抗R1との合成抵抗をRtとし、前記半固定抵抗VR
の調整端子までの抵抗と前記抵抗R2との合成抵抗をR
uとしたときに、前記抵抗R6と抵抗R7は、 R7/R6=(Rt+Ru)/Rt を満たすように選択される。
【0018】
【発明の実施の形態】以下、本発明の実施形態を図面に
沿って説明する。図1は、本発明によるダイナミックフ
ォーカスDC補正回路を含むダイナミックフォーカス回
路を示す。図示のように、本発明では、図3の回路構成
に、新たにダイナミックフォーカスDC補正回路4を、
図示のように、FBT回路部1のブリーダ抵抗R1,V
R,R2の接地側(GND)に追加するものである。
【0019】このダイナミックフォーカスDC補正回路
4は、ダイナミックフォーカスフォーカス増幅器2から
のダイナミックフォーカス信号DFを入力し、そのDC
バイアス電圧(波形の平均値)を検出し、DC増幅して
ブリーダ抵抗の下端(接地側)の電圧を制御する。この
ような下端電圧の制御によりグリッド端子から図5
(b)に示す出力特性を得るものである。
【0020】図2は、図1のダイナミックフォーカスD
C補正回路の一実施形態としての詳細構成図である。図
示のように、本発明のダイナミックフォーカスDC補正
回路4は、平均値検出部41とDC反転増幅部42から
なる2つのブロックで構成される。平均値検出部41
は、ダイナミックフォーカス増幅器2からダイナミック
フォーカス信号を入力し、コンデンサD5及び抵抗R5
により、0(V)にバイアスし直すものである。図示す
るC5,R5の接続点の波形において、GND以下の電
位部分(0(V)以下の部分)である“V”の電位が必
要なバイアス電圧情報を反映したものであるから、C5
及びR5の接続点に図示の向きに接続されたダイオード
D5と、このダイオードD5の他方の端部とGNDに接
続されたコンデンサC6によって検波しホールドする。
【0021】次にDC反転増幅部42では、“V”電圧
を、抵抗R6を介して差動アンプ421の入力側の負側
端子に入力し、正側端子に入力されたGND電位と比較
し、抵抗R6,R7によりDC反転出力電圧を得る。こ
こで、抵抗R6,R7は、FBT内のブリーダ抵抗の両
端から半固定抵抗VRまでの各抵抗値Rt及びRuとの
間に、 R7/R6=(Rt+Ru)/Rt … (1) を満たす関係になるように、抵抗R6及びR7の抵抗値
を選択する。なお、この場合の半固定抵抗VRの中央
は、最終的なダイナミックフォーカス調整の済んだ状態
のVR位置に近い方が補正誤差は少なくなる。
【0022】このような構成により、“V”電圧がダイ
ナミックフォーカス信号の振幅調整により変動した場合
に、ブリーダ抵抗の下端電圧が補正され、グリッド端子
には図5(b)の形の波形変化が現れ、偏向幅が変更に
なってもフォーカスずれの無いダイナミックフォーカス
電圧を得ることができる。
【0023】
【発明の効果】本発明によれば、従来のCRT方式のテ
レビジョン受像機やディスプレイ装置では、表示画角
(CRTにおいては偏向幅)の多様化に対して、多くの
場合、原理的にダイナミックフォーカスのずれが生じる
としても、そのまま容認していた。しかし、表示装置と
しての高精細化が進むにつれて、このフォーカスずれは
許容できなくなった。本発明によれば、偏向幅を可変さ
せる際に、従来のFBTをそのまま用いてダイナミック
フォーカスのDC的なずれを補正することができ、高精
細化に対応することができる。
【図面の簡単な説明】
【図1】本発明によるダイナミックフォーカスDC補正
回路を含むダイナミックフォーカス回路を示す。
【図2】図1のダイナミックフォーカスDC補正回路の
一実施形態としての詳細構成図である。
【図3】従来のダイナミックフォーカス回路の一例であ
る。
【図4】従来のダイナミックフォーカス回路の他の例で
ある。
【図5】(a),(b)はグリッド端子電圧の波形図で
ある。
【符号の説明】
1…フライバックトランス(FBT) 2…ダイナミックフォーカス増幅器 3…加算器 4…ダイナミックフォーカスDC補正回路 41…平均値検出部 42…DC反転増幅部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 CRTのグリッド端子にダイナミックフ
    ォーカス信号を印加するためにDC高電圧を発生するフ
    ライバックトランスと、前記高電圧をブリーダ抵抗によ
    り分圧しCRTに適したバイアス電圧を発生させさらに
    前記ダイナミックフォーカス信号のAC波形を重畳する
    ための結合コンデンサと、前記結合コンデンサに入力さ
    れCRTに適した大振幅を持つダイナミックフォーカス
    信号を出力するダイナミックフォーカス増幅器と、を少
    なくとも含むダイナミックフォーカス回路において、 前記ダイナミックフォーカス増幅器からのダイナミック
    フォーカス信号に基づいて、前記グリッド端子において
    適切なバイアス電圧を得るように前記ブリーダ抵抗の接
    地側の電圧を制御するダイナミックフォーカスDC補正
    手段を備えたことを特徴とするダイナミックフォーカス
    回路。
  2. 【請求項2】 前記ダイナミックフォーカスDC補正手
    段は、 前記ダイナミックフォーカス増幅器からのダイナミック
    フォーカス信号を入力し、その電圧平均値を検出する平
    均値検出部と、 前記平均値検出部からの平均値バイアス電圧を受け、接
    地電位と比較し、DC反転出力を得るDC反転増幅部と
    を備え、 前記DC反転増幅部からのDC反転出力電圧により前記
    ブリーダ抵抗の接地側の電圧を制御し、前記CRTの表
    示画角の偏向幅が変化した際に、前記グリッド端子での
    ダイナミックフォーカス信号に生じるDCバイアス電圧
    のずれを補正することを特徴とする請求項1に記載のダ
    イナミックフォーカス回路。
  3. 【請求項3】 前記平均値検出部は、前記ダイナミック
    フォーカス増幅器からのダイナミックフォーカス信号を
    一方の端部に受けるコンデンサ(C5)と、前記コンデ
    ンサ(C5)の他方の端部と接地側との間に接続された
    抵抗(R5)と、前記コンデンサ(C5)と抵抗(R
    5)の共通接続点にカソード側を接続したダイオード
    (D5)と、前記ダイオード(D5)のアノード側と接
    地側との間に接続されたコンデンサ(C6)と、で構成
    され、前記ダイオード(D5)とコンデンサ(C6)と
    の共通接続点から平均値電圧を出力するようにした請求
    項2に記載のダイナミックフォーカス回路。
  4. 【請求項4】 前記DC反転増幅部は、前記平均値検出
    部からの平均値電圧を受ける一方の端部に受ける抵抗
    (R6)と、前記抵抗(R6)の他方の端部を負側端子
    に接続し正側端子を接地した差動増幅器と、前記差動増
    幅器の出力側と前記抵抗(R6)の他方の端部を接続し
    た抵抗(R7)と、で構成され、前記差動増幅器の出力
    側が、前記ブリーダ抵抗の接地側の接続されている請求
    項2に記載のダイナミックフォーカス回路。
  5. 【請求項5】 前記ブリーダ抵抗は直列接続された抵抗
    (R1)と半固定抵抗(VR)と抵抗(R2)で構成さ
    れ、前記半固定抵抗(VR)の調整端子が前記グリッド
    端子に接続され、前記抵抗(R2)の他方の端部が前記
    ダイナミックフォーカスDC補正手段に接続された構成
    において、 前記半固定抵抗(VR)の調整端子までの抵抗と前記抵
    抗(R1)との合成抵抗をRtとし、前記半固定抵抗
    (VR)の調整端子までの抵抗と前記抵抗(R2)との
    合成抵抗をRuとしたときに、前記抵抗(R6)と抵抗
    (R7)は、 R7/R6=(Rt+Ru)/Rt を満たすように選択される請求項4に記載のダイナミッ
    クフォーカス回路。
JP11612599A 1999-04-23 1999-04-23 ダイナミックフォーカス回路 Expired - Fee Related JP4188492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11612599A JP4188492B2 (ja) 1999-04-23 1999-04-23 ダイナミックフォーカス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11612599A JP4188492B2 (ja) 1999-04-23 1999-04-23 ダイナミックフォーカス回路

Publications (2)

Publication Number Publication Date
JP2000324355A true JP2000324355A (ja) 2000-11-24
JP4188492B2 JP4188492B2 (ja) 2008-11-26

Family

ID=14679334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11612599A Expired - Fee Related JP4188492B2 (ja) 1999-04-23 1999-04-23 ダイナミックフォーカス回路

Country Status (1)

Country Link
JP (1) JP4188492B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106170171A (zh) * 2016-08-30 2016-11-30 中广核达胜加速器技术有限公司 一种宽范围、高精度、微束流调节电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106170171A (zh) * 2016-08-30 2016-11-30 中广核达胜加速器技术有限公司 一种宽范围、高精度、微束流调节电路

Also Published As

Publication number Publication date
JP4188492B2 (ja) 2008-11-26

Similar Documents

Publication Publication Date Title
JPS63284976A (ja) 偏向歪補正回路
JP2000324355A (ja) ダイナミックフォーカス回路
KR100397907B1 (ko) 표시 장치
KR100425806B1 (ko) 음극선관왜곡보정회로
US6424133B1 (en) Control voltage generator and method for generating control voltage having phase difference
JPS63308477A (ja) 水平偏向・高圧回路
US6072540A (en) Brightness control apparatus for video display appliance
US6791309B2 (en) Limiter circuit
US6580232B2 (en) Dynamic focus voltage amplitude controller
US5923387A (en) Picture display apparatus and method of generating a focusing voltage
JP2907868B2 (ja) 水平偏向歪自動補正式デイスプレイ
JPH08331408A (ja) ディスプレイ装置
JPH0774976A (ja) ダイナミックフォーカス装置
JPH08102868A (ja) ダイナミックフォーカス回路
KR100601629B1 (ko) 고압보정장치
JPH07283959A (ja) 水平振幅補正回路
KR100425804B1 (ko) 우측에지차동오차의수렴보정회로
JPH01316071A (ja) 偏向回路
JPH0473670B2 (ja)
US3692931A (en) Television image control circuit
JP2992288B2 (ja) ディスプレイ装置
JPH07107318A (ja) ビデオ表示用偏向装置
JPH07336554A (ja) 画像補正装置
JPH0683412B2 (ja) 輝度調整装置
JPH08163391A (ja) 垂直偏向回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees