JP2000324406A - 光電変換装置及びそれを用いた画像読み取りシステム - Google Patents
光電変換装置及びそれを用いた画像読み取りシステムInfo
- Publication number
- JP2000324406A JP2000324406A JP11127177A JP12717799A JP2000324406A JP 2000324406 A JP2000324406 A JP 2000324406A JP 11127177 A JP11127177 A JP 11127177A JP 12717799 A JP12717799 A JP 12717799A JP 2000324406 A JP2000324406 A JP 2000324406A
- Authority
- JP
- Japan
- Prior art keywords
- resolution
- photoelectric conversion
- scanning direction
- light receiving
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/198—Contact-type image sensors [CIS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Facsimile Heads (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Scanning Arrangements (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 主走査方向及び副走査方向の解像度を任意に
設定することができ、かつ低解像度時の読み取り時間を
高速化する。 【解決手段】 主走査方向及び副走査方向に配列された
複数の受光素子を有する光電変換手段と、前記主走査方
向及び前記副走査方向に配列された複数の受光素子のう
ち、富出す信号を選択することにより、解像度を切り換
える解像度切り換え手段とを備える。
設定することができ、かつ低解像度時の読み取り時間を
高速化する。 【解決手段】 主走査方向及び副走査方向に配列された
複数の受光素子を有する光電変換手段と、前記主走査方
向及び前記副走査方向に配列された複数の受光素子のう
ち、富出す信号を選択することにより、解像度を切り換
える解像度切り換え手段とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は光電変換装置及び画
像読み取りシステムに関し、たとえば、ビデオカメラ、
ディジタルカメラ、ファクシミリ、イメージスキャナ、
ディジタル複写機、あるいはＸ線撮像装置等の画像読み
取りを行う１次元及び２次元の光電変換装置、主走査方
向の解像度切り換え機能を有する１次元の光電変換装
置、解像度制御手段を有する画像読み取りシステムに関
わるものである。
像読み取りシステムに関し、たとえば、ビデオカメラ、
ディジタルカメラ、ファクシミリ、イメージスキャナ、
ディジタル複写機、あるいはＸ線撮像装置等の画像読み
取りを行う１次元及び２次元の光電変換装置、主走査方
向の解像度切り換え機能を有する１次元の光電変換装
置、解像度制御手段を有する画像読み取りシステムに関
わるものである。
【０００２】
【従来の技術】近年、情報処理システムの分野では、１
次元の画像読み取り装置として、複数の半導体光センサ
チップをマルチ実装した、等倍系の密着型イメージセン
サの開発が積極的に行われている。
次元の画像読み取り装置として、複数の半導体光センサ
チップをマルチ実装した、等倍系の密着型イメージセン
サの開発が積極的に行われている。
【０００３】たとえば、特開平５−２２７３６２号公報
には新規に解像度制御用のコントロール端子を設け、ユ
ーザが利用条件にあわせて解像度を切り換えることが可
能な密着型イメージセンサが提案されている。
には新規に解像度制御用のコントロール端子を設け、ユ
ーザが利用条件にあわせて解像度を切り換えることが可
能な密着型イメージセンサが提案されている。
【０００４】図１９は上記に提案されている密着型イメ
ージセンサ用集積回路の回路図である。従来技術におい
ては、イメージセンサチップにコントロール端子１２５
を設け、その端子にユーザが、ハイレベル又はローレベ
ルの信号を入力することにより高解像度モードと低解像
度モードの解像度切り換えを実現している。
ージセンサ用集積回路の回路図である。従来技術におい
ては、イメージセンサチップにコントロール端子１２５
を設け、その端子にユーザが、ハイレベル又はローレベ
ルの信号を入力することにより高解像度モードと低解像
度モードの解像度切り換えを実現している。
【０００５】
【発明が解決しようとする課題】しかし、従来の技術
は、受光素子が主走査方向及び副走査方向に最高解像度
のピッチで配列されているため、低解像度切り換え時に
十分な感度、及び読み取り速度を実現できないという問
題があった。
は、受光素子が主走査方向及び副走査方向に最高解像度
のピッチで配列されているため、低解像度切り換え時に
十分な感度、及び読み取り速度を実現できないという問
題があった。
【０００６】たとえば、受光素子が６００ｄｐｉの光学
解像度で配置され、高解像度モードで６００ｄｐｉ、低
解像度モードで３００ｄｐｉの解像度が得られる場合に
ついて考えると、従来技術においては主走査方向のみ画
素読み飛ばしにより解像度を制御しているが、副走査方
向は６００ｄｐｉの解像度で受光素子が配置されている
ため、副走査方向を３００ｄｐｉという解像度で走査し
た場合、有効な受光領域の１／２しか使用できず、受光
領域をムダにしているため、低解像度時の性能を十分に
発揮できない。
解像度で配置され、高解像度モードで６００ｄｐｉ、低
解像度モードで３００ｄｐｉの解像度が得られる場合に
ついて考えると、従来技術においては主走査方向のみ画
素読み飛ばしにより解像度を制御しているが、副走査方
向は６００ｄｐｉの解像度で受光素子が配置されている
ため、副走査方向を３００ｄｐｉという解像度で走査し
た場合、有効な受光領域の１／２しか使用できず、受光
領域をムダにしているため、低解像度時の性能を十分に
発揮できない。
【０００７】具体的には、ある６００ｄｐｉ仕様の光電
変換装置において１ラインあたりの蓄積時間が８ｍｓｅ
ｃ必要とすると、同様の電荷検出感度を有する３００ｄ
ｐｉ仕様の光電変換装置の場合、受光面積は６００ｄｐ
ｉ仕様の４倍（主走査方向２倍×副走査方向２倍）とな
るため、１ラインあたりの蓄積時間を６００ｄｐｉ仕様
の１／４、すなわち２ｍｓｅｃとすることが可能であ
る。
変換装置において１ラインあたりの蓄積時間が８ｍｓｅ
ｃ必要とすると、同様の電荷検出感度を有する３００ｄ
ｐｉ仕様の光電変換装置の場合、受光面積は６００ｄｐ
ｉ仕様の４倍（主走査方向２倍×副走査方向２倍）とな
るため、１ラインあたりの蓄積時間を６００ｄｐｉ仕様
の１／４、すなわち２ｍｓｅｃとすることが可能であ
る。
【０００８】しかし、従来技術を用いた解像度切り換え
の場合には、隣接画素の光キャリアを加算できると仮定
しても、３００ｄｐｉ解像度時には受光面積が６００ｄ
ｐｉ解像度時の２倍であるため、蓄積時間は６００ｄｐ
ｉ解像度時の１／２倍、すなわち４ｍｓｅｃとなる。
の場合には、隣接画素の光キャリアを加算できると仮定
しても、３００ｄｐｉ解像度時には受光面積が６００ｄ
ｐｉ解像度時の２倍であるため、蓄積時間は６００ｄｐ
ｉ解像度時の１／２倍、すなわち４ｍｓｅｃとなる。
【０００９】さらに、上記の１ラインあたりの蓄積時間
は、たとえば特開平９−２０５５８８号公報に提案され
ているような、光信号の蓄積期間中に信号読み出し動作
をするような光電変換装置においては、蓄積時間は読み
出し時間の支配要因の１つとなるため、従来技術の解像
度切り換えを有する光電変換装置においては、低解像度
時の読み取り速度を十分に早くすることができないとい
う問題が生じる。
は、たとえば特開平９−２０５５８８号公報に提案され
ているような、光信号の蓄積期間中に信号読み出し動作
をするような光電変換装置においては、蓄積時間は読み
出し時間の支配要因の１つとなるため、従来技術の解像
度切り換えを有する光電変換装置においては、低解像度
時の読み取り速度を十分に早くすることができないとい
う問題が生じる。
【００１０】そこで、本発明は、主走査方向及び副走査
方向の解像度を任意に設定することができ、かつ低解像
度時の読み取り時間を高速化できる光電変換装置及び画
像読み取りシステムを提供することを課題とする。
方向の解像度を任意に設定することができ、かつ低解像
度時の読み取り時間を高速化できる光電変換装置及び画
像読み取りシステムを提供することを課題とする。
【００１１】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明の光電変換装置は、主走査方向及び副走査
方向に配列された複数の受光素子を有する光電変換手段
と、前記主走査方向及び前記副走査方向に配列された複
数の受光素子のうち、読み出す信号を選択することによ
り、解像度を切り換える解像度切り換え手段とを備え
る。
めに、本発明の光電変換装置は、主走査方向及び副走査
方向に配列された複数の受光素子を有する光電変換手段
と、前記主走査方向及び前記副走査方向に配列された複
数の受光素子のうち、読み出す信号を選択することによ
り、解像度を切り換える解像度切り換え手段とを備え
る。
【００１２】また、本発明の画像読み取りシステムは、
上記光電変換装置と、前記解像度切替信号にしたがっ
て、前記光電変換手段を駆動する駆動手段と、前記光電
変換手段の出力信号を処理する処理手段とを備える。
上記光電変換装置と、前記解像度切替信号にしたがっ
て、前記光電変換手段を駆動する駆動手段と、前記光電
変換手段の出力信号を処理する処理手段とを備える。
【００１３】さらに、本発明の光電変換装置は、主走査
方向及び副走査方向に配列された複数の受光素子と、前
記主走査方向の解像度に応じて、前記副走査方向に配列
された前記受光素子のうち、光信号を読み出す受光素子
の数量を制御する制御手段を備える。
方向及び副走査方向に配列された複数の受光素子と、前
記主走査方向の解像度に応じて、前記副走査方向に配列
された前記受光素子のうち、光信号を読み出す受光素子
の数量を制御する制御手段を備える。
【００１４】
【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。 〔実施形態１〕図１は本発明の実施形態の光電変換装置
内の受光素子部分の平面概略図、図２は図１のａ−ａ′
部の断面構造図、図３は光電変換装置内の４画素分の受
光素子の等価回路図である。なお、本実施形態において
は、高解像度時６００ｄｐｉ、低解像度時３００ｄｐｉ
の解像度切り換え機能を有する密着型イメージセンサ用
の光電変換装置を例にして説明する。
図面を用いて説明する。 〔実施形態１〕図１は本発明の実施形態の光電変換装置
内の受光素子部分の平面概略図、図２は図１のａ−ａ′
部の断面構造図、図３は光電変換装置内の４画素分の受
光素子の等価回路図である。なお、本実施形態において
は、高解像度時６００ｄｐｉ、低解像度時３００ｄｐｉ
の解像度切り換え機能を有する密着型イメージセンサ用
の光電変換装置を例にして説明する。
【００１５】図１において、光電変換装置１は、高解像
度用受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光
素子ｓ１，ｓ２，…，ｓＮが、主走査方向にＸｒ１、副
走査方向にＹｒ１のピッチで配置されている。本実施形
態においては、高解像度時の解像度が６００ｄｐｉ、低
解像度時の解像度が３００ｄｐｉであるため、 Ｘｒ１≒Ｙｒ１≒４２．３μ Ｘｒ２≒Ｙｒ２≒８４．６μ となる。
度用受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光
素子ｓ１，ｓ２，…，ｓＮが、主走査方向にＸｒ１、副
走査方向にＹｒ１のピッチで配置されている。本実施形
態においては、高解像度時の解像度が６００ｄｐｉ、低
解像度時の解像度が３００ｄｐｉであるため、 Ｘｒ１≒Ｙｒ１≒４２．３μ Ｘｒ２≒Ｙｒ２≒８４．６μ となる。
【００１６】また、おのおのの画素における高解像度用
受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光素子
ｓ１，ｓ２，…，ｓＮは副走査解像度切り換え手段２−
１，２−２，…，２−Ｎを介して配線４で接続されてお
り、かつ、副走査解像度切り換え手段２−１，２−２，
…，２−Ｎは解像度制御信号（ＭＯＤＥ）により制御さ
れる。
受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光素子
ｓ１，ｓ２，…，ｓＮは副走査解像度切り換え手段２−
１，２−２，…，２−Ｎを介して配線４で接続されてお
り、かつ、副走査解像度切り換え手段２−１，２−２，
…，２−Ｎは解像度制御信号（ＭＯＤＥ）により制御さ
れる。
【００１７】また、おのおのの受光素子で光電変換され
た光信号は信号処理及び走査手段３にて処理された後、
出力端子（Ｖout ）より出力される。
た光信号は信号処理及び走査手段３にて処理された後、
出力端子（Ｖout ）より出力される。
【００１８】図２は図１中のａ−ａ′部の断面構造図で
ある。高解像度用受光素子ｍ及び低解像度用受光素子ｓ
は、ｐ+ ／ｎ- 接合を有するホトダイオードで構成され
ている。本実施形態においては、ホトダイオードを形成
するｐ+ 領域の周囲にｎ-領域を介して設けられたｎ+
領域５にて規定された部分が実質的な光電変換領域とな
る。なお、ｎ+ 領域５は画素を分離する領域となる。
ある。高解像度用受光素子ｍ及び低解像度用受光素子ｓ
は、ｐ+ ／ｎ- 接合を有するホトダイオードで構成され
ている。本実施形態においては、ホトダイオードを形成
するｐ+ 領域の周囲にｎ-領域を介して設けられたｎ+
領域５にて規定された部分が実質的な光電変換領域とな
る。なお、ｎ+ 領域５は画素を分離する領域となる。
【００１９】高解像度用受光素子ｍと低解像度用受光素
子ｓとは、配線４及び副走査解像度切り換え手段２とし
てＮＭＯＳトランジスタを介して電気的に接続されてい
る。ここで、配線４としては、たとえば、アルミニウム
を主体とした配線材料やシリコンを主体とした低抵抗材
料等、通常の半導体プロセスにおいて用いられる配線材
料を用いることができる。また、本実施形態において
は、副走査解像度切り換え手段２としてＮＭＯＳトラン
ジスタを示しているが、他の電気的接続を制御する構
成、たとえばＰＭＯＳトランジスタ、アナログスイッチ
等を用いても良い。
子ｓとは、配線４及び副走査解像度切り換え手段２とし
てＮＭＯＳトランジスタを介して電気的に接続されてい
る。ここで、配線４としては、たとえば、アルミニウム
を主体とした配線材料やシリコンを主体とした低抵抗材
料等、通常の半導体プロセスにおいて用いられる配線材
料を用いることができる。また、本実施形態において
は、副走査解像度切り換え手段２としてＮＭＯＳトラン
ジスタを示しているが、他の電気的接続を制御する構
成、たとえばＰＭＯＳトランジスタ、アナログスイッチ
等を用いても良い。
【００２０】図３は図１、図２に示す受光素子を備える
光電変換装置の等価回路図であるが、図３には１画素の
等価回路のみを図示しており、他の画素については省略
している。以下、図３を用いて本実施形態の動作を説明
する。
光電変換装置の等価回路図であるが、図３には１画素の
等価回路のみを図示しており、他の画素については省略
している。以下、図３を用いて本実施形態の動作を説明
する。
【００２１】本実施形態においては、解像度制御信号
（ＭＯＤＥ）がローレベルの場合は高解像度モード、解
像度制御信号（ＭＯＤＥ）がハイレベルの場合は低解像
度モードとなることとしている。
（ＭＯＤＥ）がローレベルの場合は高解像度モード、解
像度制御信号（ＭＯＤＥ）がハイレベルの場合は低解像
度モードとなることとしている。
【００２２】解像度制御信号（ＭＯＤＥ）がローレベル
の場合、高解像度モードとなり副走査解像度切り換え手
段であるＮＭＯＳトランジスタ２はオフ状態となる。そ
のため、光信号を出力する受光素子は高解像度用受光素
子ｍのみとなる。高解像度用受光素子ｍにて光電変換さ
れた光信号はソースホロア１３を介して保持容量６に読
み出され、その後、リセットスイッチ７で高解像度用受
光素子ｍをリセットした後、再び蓄積を開始する。一
方、保持容量６に読み出された光信号は、シフトレジス
タ８にて順次共通出力線１０に読み出され、信号処理回
路１１で信号処理された後、出力端子Ｖｏｕｔから出力
される。
の場合、高解像度モードとなり副走査解像度切り換え手
段であるＮＭＯＳトランジスタ２はオフ状態となる。そ
のため、光信号を出力する受光素子は高解像度用受光素
子ｍのみとなる。高解像度用受光素子ｍにて光電変換さ
れた光信号はソースホロア１３を介して保持容量６に読
み出され、その後、リセットスイッチ７で高解像度用受
光素子ｍをリセットした後、再び蓄積を開始する。一
方、保持容量６に読み出された光信号は、シフトレジス
タ８にて順次共通出力線１０に読み出され、信号処理回
路１１で信号処理された後、出力端子Ｖｏｕｔから出力
される。
【００２３】なお、本実施形態において、高解像度モー
ドの場合、シフトレジスタ８は一画素ずつ順次走査する
構成としている。すなわち、１画素目のシフトレジスタ
出力線９−１が動作し、その後、共通出力線１０をリセ
ットスイッチ１２にてリセットし、次に２画素目のシフ
トレジスタ出力線９−２が動作する。このような動作を
最終画素の読み出しまで繰り返す。この場合、主走査方
向、副走査方向ともに解像度６００ｄｐｉが実現でき
る。
ドの場合、シフトレジスタ８は一画素ずつ順次走査する
構成としている。すなわち、１画素目のシフトレジスタ
出力線９−１が動作し、その後、共通出力線１０をリセ
ットスイッチ１２にてリセットし、次に２画素目のシフ
トレジスタ出力線９−２が動作する。このような動作を
最終画素の読み出しまで繰り返す。この場合、主走査方
向、副走査方向ともに解像度６００ｄｐｉが実現でき
る。
【００２４】次に、解像度制御信号（ＭＯＤＥ）がハイ
レベルの場合、副走査解像度切り換え手段であるＮＭＯ
Ｓトランジスタ２はオン状態となるため、高解像度用受
光素子ｍと低解像度用受光素子ｓとから光信号が出力さ
れる。高解像度用受光素子ｍ及び低解像度用受光素子ｓ
にて光電変換された光信号は、同様にソースホロア１３
を介して保持容量６に読み出され、その後、リセットス
イッチ７で高解像度用受光素子ｍ及び低解像度用受光素
子ｓをリセットした後、再び電荷の蓄積を開始する。一
方、保持容量６に読み出された光信号は、シフトレジス
タ８にて順次共通出力線１０に読み出され、信号処理回
路１１で信号処理された後、出力端子Ｖｏｕｔから出力
される。
レベルの場合、副走査解像度切り換え手段であるＮＭＯ
Ｓトランジスタ２はオン状態となるため、高解像度用受
光素子ｍと低解像度用受光素子ｓとから光信号が出力さ
れる。高解像度用受光素子ｍ及び低解像度用受光素子ｓ
にて光電変換された光信号は、同様にソースホロア１３
を介して保持容量６に読み出され、その後、リセットス
イッチ７で高解像度用受光素子ｍ及び低解像度用受光素
子ｓをリセットした後、再び電荷の蓄積を開始する。一
方、保持容量６に読み出された光信号は、シフトレジス
タ８にて順次共通出力線１０に読み出され、信号処理回
路１１で信号処理された後、出力端子Ｖｏｕｔから出力
される。
【００２５】本実施形態においては、低解像度モードの
場合、シフトレジスタ８は２画素ずつ順次走査する構成
としている。すなわち、１画素目の信号として、１画素
目のシフトレジスタ出力線９−１と２画素目のシフトレ
ジスタ出力線９−２とが同時に動作する。
場合、シフトレジスタ８は２画素ずつ順次走査する構成
としている。すなわち、１画素目の信号として、１画素
目のシフトレジスタ出力線９−１と２画素目のシフトレ
ジスタ出力線９−２とが同時に動作する。
【００２６】その後、共通出力線１０をリセットスイッ
チ１２にてリセットし、次に２画素目信号として３画素
目のシフトレジスタ出力線９−３と４画素目のシフトレ
ジスタ出力線９−４とが同時に動作するという動作を最
終画素の読み出しまで繰り返す。この場合、読み出され
る画素数は高解像度モード時の半分となり、主走査方
向、副走査方向ともに解像度３００ｄｐｉが実現でき
る。
チ１２にてリセットし、次に２画素目信号として３画素
目のシフトレジスタ出力線９−３と４画素目のシフトレ
ジスタ出力線９−４とが同時に動作するという動作を最
終画素の読み出しまで繰り返す。この場合、読み出され
る画素数は高解像度モード時の半分となり、主走査方
向、副走査方向ともに解像度３００ｄｐｉが実現でき
る。
【００２７】本実施形態の光電変換装置の電荷の蓄積時
間と、低解像度用受光素子ｓを設けていない解像度切り
換え方式の光電変換装置の蓄積時間との比較を行う。本
実施形態の光電変換装置における単位電荷あたりの光出
力、すなわち電荷検出感度Ｒは次式を用いて表すことが
できる。
間と、低解像度用受光素子ｓを設けていない解像度切り
換え方式の光電変換装置の蓄積時間との比較を行う。本
実施形態の光電変換装置における単位電荷あたりの光出
力、すなわち電荷検出感度Ｒは次式を用いて表すことが
できる。
【００２８】 Ｒ＝１／ＣPD×ＧSF×ＣT ／（ＣT ＋ＣH ）×ＧAMP ここで、 ＣPD：受光部容量（ホトダイオード２のゲート部分の容
量） ＧSF：ソースホロアゲイン ＣT ：保持容量 ＣH ：共通出力線容量 ＧAMP ：信号処理回路部ゲイン である。
量） ＧSF：ソースホロアゲイン ＣT ：保持容量 ＣH ：共通出力線容量 ＧAMP ：信号処理回路部ゲイン である。
【００２９】また、光出力Ｖｐは次式を用いて表すこと
ができる。
ができる。
【００３０】Ｖｐ∝Ｌ×ＳPD×ｔs ×Ｒ ここで、 Ｌ：単位面積あたりの入射光量 ＳPD：受光部面積 である。
【００３１】したがって、入射光量、ソースホロアゲイ
ン、アンプゲインが一定の場合、ある光出力を得るため
に必要な蓄積時間ｔs は、 ｔs ∝１／（Ｌ×ＳPD×Ｒ） ∝ＣPD／（ＳPD×ＣT ／（ＣT ＋ＣH ）） となる。
ン、アンプゲインが一定の場合、ある光出力を得るため
に必要な蓄積時間ｔs は、 ｔs ∝１／（Ｌ×ＳPD×Ｒ） ∝ＣPD／（ＳPD×ＣT ／（ＣT ＋ＣH ）） となる。
【００３２】以下、本実施形態及び従来技術における高
解像度時の受光部容量、保持容量、共通出力線容量、受
光部面積及び１Ｖの光出力を得るために必要な蓄積時間
を比較する。
解像度時の受光部容量、保持容量、共通出力線容量、受
光部面積及び１Ｖの光出力を得るために必要な蓄積時間
を比較する。
【００３３】
【表１】 表１より、本実施形態の光電変換装置の受光素子は、電
荷の蓄積時間が従来技術の０．６５倍であるため、１ラ
インあたりの読み取り時間を約１．５倍高速にすること
ができ、本実施形態の光電変換装置の受光素子が蓄積時
間の低減、すなわち、読み取り速度の高速化において非
常に有効であることがわかる。
荷の蓄積時間が従来技術の０．６５倍であるため、１ラ
インあたりの読み取り時間を約１．５倍高速にすること
ができ、本実施形態の光電変換装置の受光素子が蓄積時
間の低減、すなわち、読み取り速度の高速化において非
常に有効であることがわかる。
【００３４】なお、本実施形態においては、密着型イメ
ージセンサに用いる光電変換装置を例にあげているが、
画素ピッチが数μ〜数１０μで配置されている縮小光学
系用の光電変換装置に本発明を適用することも可能であ
る。
ージセンサに用いる光電変換装置を例にあげているが、
画素ピッチが数μ〜数１０μで配置されている縮小光学
系用の光電変換装置に本発明を適用することも可能であ
る。
【００３５】また、受光素子は白黒用の光電変換装置の
みならず、光源切り換え方式によるカラー用の光電変換
装置や、カラーフィルタを設けたカラー用の光電変換装
置にも適用可能である。
みならず、光源切り換え方式によるカラー用の光電変換
装置や、カラーフィルタを設けたカラー用の光電変換装
置にも適用可能である。
【００３６】さらに、本実施形態においては、低解像度
時の解像度が高解像度時の１／２の例を示したが、たと
えば、低解像度時の解像度が高解像度時の１／３の場合
も、低解像度用受光素子ｓの副走査方向の大きさを変化
させることにより実現できる。また、解像度切り換えも
２種類に限定されず、たとえば３種類の解像度切り換え
に対応することも可能である。
時の解像度が高解像度時の１／２の例を示したが、たと
えば、低解像度時の解像度が高解像度時の１／３の場合
も、低解像度用受光素子ｓの副走査方向の大きさを変化
させることにより実現できる。また、解像度切り換えも
２種類に限定されず、たとえば３種類の解像度切り換え
に対応することも可能である。
【００３７】〔実施形態２〕図４は本実施形態の光電変
換装置内の受光素子部分の平面概略図、図５は図２のｂ
−ｂ′部の断面構造図、図６は光電変換装置内の４画素
分の受光素子の等価回路図である。なお、本実施形態に
おいては、高解像度時１２００ｄｐｉ、低解像度時６０
０ｄｐｉの解像度切り換え機能を有する密着型イメージ
センサ用の光電変換装置について説明する。
換装置内の受光素子部分の平面概略図、図５は図２のｂ
−ｂ′部の断面構造図、図６は光電変換装置内の４画素
分の受光素子の等価回路図である。なお、本実施形態に
おいては、高解像度時１２００ｄｐｉ、低解像度時６０
０ｄｐｉの解像度切り換え機能を有する密着型イメージ
センサ用の光電変換装置について説明する。
【００３８】図４において、光電変換装置１は、高解像
度用受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光
素子ｓ１，ｓ２，…，ｓＮが、主走査方向にＸｒ１、副
走査方向にＹｒ１のピッチで配置されている。本実施形
態においては、高解像度時の解像度が１２００ｄｐｉ、
低解像度時の解像度が６００ｄｐｉであるため、 Ｘｒ１≒Ｙｒ１≒２１．２μ Ｘｒ２≒Ｙｒ２≒４２．３μ となる。
度用受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光
素子ｓ１，ｓ２，…，ｓＮが、主走査方向にＸｒ１、副
走査方向にＹｒ１のピッチで配置されている。本実施形
態においては、高解像度時の解像度が１２００ｄｐｉ、
低解像度時の解像度が６００ｄｐｉであるため、 Ｘｒ１≒Ｙｒ１≒２１．２μ Ｘｒ２≒Ｙｒ２≒４２．３μ となる。
【００３９】また、おのおのの画素における高解像度用
受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光素子
ｓ１，ｓ２，…，ｓＮは副走査解像度切り換え手段２１
−１，２１−２，…，２１−Ｎを介して接続されてお
り、かつ、副走査解像度切り換え手段２１−１，２１−
２，…，２１−Ｎは解像度制御信号（ＭＯＤＥ）により
制御される。
受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光素子
ｓ１，ｓ２，…，ｓＮは副走査解像度切り換え手段２１
−１，２１−２，…，２１−Ｎを介して接続されてお
り、かつ、副走査解像度切り換え手段２１−１，２１−
２，…，２１−Ｎは解像度制御信号（ＭＯＤＥ）により
制御される。
【００４０】また、おのおのの受光素子で光電変換され
た光信号は、信号処理及び走査手段３にて処理された
後、出力端子（Ｖout ）より出力される。
た光信号は、信号処理及び走査手段３にて処理された
後、出力端子（Ｖout ）より出力される。
【００４１】図５は図４中のｂ−ｂ′部の断面構造図で
ある。本実施形態における各々の受光素子は、ｎ+ ／ｐ
／ｎ接合を有するホトダイオードで構成されている。本
実施形態においては、ホトダイオードを形成するｐ領域
にて規定された部分が実質的な光電変換領域となる。本
実施形態におけるホトダイオードで光電変換された信号
キャリアはフローティングディフュージョン領域２０と
なるｐ+ 領域に転送される構成としている。
ある。本実施形態における各々の受光素子は、ｎ+ ／ｐ
／ｎ接合を有するホトダイオードで構成されている。本
実施形態においては、ホトダイオードを形成するｐ領域
にて規定された部分が実質的な光電変換領域となる。本
実施形態におけるホトダイオードで光電変換された信号
キャリアはフローティングディフュージョン領域２０と
なるｐ+ 領域に転送される構成としている。
【００４２】高解像度用受光素子ｍと低解像度用受光素
子ｓとは、副走査解像度制御手段（転送スイッチ）２１
を介して電気的に接続されており、ＭＯＤＥがハイレベ
ルの場合には転送スイッチ２１がオフされているため、
読み出しパルス（ΦTX）によって高解像度用受光素子ｍ
のみの光キャリアがフローティングディフュージョン領
域２０に転送される。
子ｓとは、副走査解像度制御手段（転送スイッチ）２１
を介して電気的に接続されており、ＭＯＤＥがハイレベ
ルの場合には転送スイッチ２１がオフされているため、
読み出しパルス（ΦTX）によって高解像度用受光素子ｍ
のみの光キャリアがフローティングディフュージョン領
域２０に転送される。
【００４３】また、ＭＯＤＥがローレベルの場合には転
送スイッチ２１が導通状態となり、読み出しパルス（Φ
TX）によって高解像度用受光素子ｍと低解像度用受光素
子ｓとで光電変換された光キャリアがフローティングデ
ィフュージョン領域２０に転送される。
送スイッチ２１が導通状態となり、読み出しパルス（Φ
TX）によって高解像度用受光素子ｍと低解像度用受光素
子ｓとで光電変換された光キャリアがフローティングデ
ィフュージョン領域２０に転送される。
【００４４】図６は、図４及び図５に示す受光素子を備
える光電変換装置の等価回路図であるが、図６には１画
素の等価回路のみを図示しており、他の画素については
省略している。以下、図６を用いて本実施形態の動作を
説明する。
える光電変換装置の等価回路図であるが、図６には１画
素の等価回路のみを図示しており、他の画素については
省略している。以下、図６を用いて本実施形態の動作を
説明する。
【００４５】本実施形態においては、解像度制御信号
（ＭＯＤＥ）がハイレベルの場合は高解像度モード、解
像度制御信号（ＭＯＤＥ）がローレベルの場合は低解像
度モードとなるようにしている。
（ＭＯＤＥ）がハイレベルの場合は高解像度モード、解
像度制御信号（ＭＯＤＥ）がローレベルの場合は低解像
度モードとなるようにしている。
【００４６】解像度制御信号（ＭＯＤＥ）がハイレベル
の場合、副走査解像度切り換え手段である転送スイッチ
２１はオフ状態となるため、光信号を出力する受光素子
は高解像度用受光素子ｍのみとなる。高解像度用受光素
子ｍにて光電変換された光キャリアは転送スイッチ２２
を介してフローティングディフュージョン領域２０に転
送される。
の場合、副走査解像度切り換え手段である転送スイッチ
２１はオフ状態となるため、光信号を出力する受光素子
は高解像度用受光素子ｍのみとなる。高解像度用受光素
子ｍにて光電変換された光キャリアは転送スイッチ２２
を介してフローティングディフュージョン領域２０に転
送される。
【００４７】そして、光キャリアはソースホロア１３で
電荷−電圧変換された後、保持容量６に読み出され、そ
の後、リセットスイッチ７でフローティングディフュー
ジョン領域２０をリセットした後、再び蓄積を開始す
る。一方、保持容量に読み出された信号は、シフトレジ
スタ８にて順次共通出力線１０に読み出され、信号処理
回路１１で信号処理された後、出力端子Ｖｏｕｔから出
力される。
電荷−電圧変換された後、保持容量６に読み出され、そ
の後、リセットスイッチ７でフローティングディフュー
ジョン領域２０をリセットした後、再び蓄積を開始す
る。一方、保持容量に読み出された信号は、シフトレジ
スタ８にて順次共通出力線１０に読み出され、信号処理
回路１１で信号処理された後、出力端子Ｖｏｕｔから出
力される。
【００４８】なお、本実施形態において、高解像度モー
ドの場合、シフトレジスタ８は一画素ずつ順次走査する
構成としている。すなわち、１画素目のシフトレジスタ
出力線９−１が動作し、その後、共通出力線１０をリセ
ットスイッチ１２にてリセットし、次に２画素目のシフ
トレジスタ出力線９−２が動作する。このような動作を
最終画素の読み出しまで繰り返す。この場合、主走査方
向、副走査方向ともに解像度１２００ｄｐｉが実現でき
る。
ドの場合、シフトレジスタ８は一画素ずつ順次走査する
構成としている。すなわち、１画素目のシフトレジスタ
出力線９−１が動作し、その後、共通出力線１０をリセ
ットスイッチ１２にてリセットし、次に２画素目のシフ
トレジスタ出力線９−２が動作する。このような動作を
最終画素の読み出しまで繰り返す。この場合、主走査方
向、副走査方向ともに解像度１２００ｄｐｉが実現でき
る。
【００４９】次に、解像度制御信号（ＭＯＤＥ）がロー
レベルの場合、副走査解像度切り換え手段である転送ス
イッチ２１はオン状態となるため、高解像度用受光素子
ｍと低解像度用受光素子ｓとから光信号が出力される。
高解像度用受光素子ｍ及び低解像度用受光素子ｓにて光
電変換された光キャリアは、同様にソースホロア１３を
介して保持容量６に読み出される。
レベルの場合、副走査解像度切り換え手段である転送ス
イッチ２１はオン状態となるため、高解像度用受光素子
ｍと低解像度用受光素子ｓとから光信号が出力される。
高解像度用受光素子ｍ及び低解像度用受光素子ｓにて光
電変換された光キャリアは、同様にソースホロア１３を
介して保持容量６に読み出される。
【００５０】その後、リセットスイッチ７でフローティ
ングディフュージョン領域２０をリセットした後、再び
電荷の蓄積を開始する。一方、保持容量６に読み出され
た光信号は、シフトレジスタ８にて順次共通出力線１０
に読み出され、信号処理回路１１で信号処理された後、
出力端子Ｖｏｕｔから出力される。
ングディフュージョン領域２０をリセットした後、再び
電荷の蓄積を開始する。一方、保持容量６に読み出され
た光信号は、シフトレジスタ８にて順次共通出力線１０
に読み出され、信号処理回路１１で信号処理された後、
出力端子Ｖｏｕｔから出力される。
【００５１】本実施形態においては、低解像度モードの
場合、シフトレジスタ８は２画素ずつ順次走査する構成
としている。すなわち、１画素目の信号として、１画素
目のシフトレジスタ出力線９−１と２画素目のシフトレ
ジスタ出力線９−２とが同時に動作し、その後、共通出
力線１０をリセットスイッチ１２にてリセットし、次に
２画素目信号として３画素目のシフトレジスタ出力線９
−３と４画素目のシフトレジスタ出力線９−４とが同時
に動作する。
場合、シフトレジスタ８は２画素ずつ順次走査する構成
としている。すなわち、１画素目の信号として、１画素
目のシフトレジスタ出力線９−１と２画素目のシフトレ
ジスタ出力線９−２とが同時に動作し、その後、共通出
力線１０をリセットスイッチ１２にてリセットし、次に
２画素目信号として３画素目のシフトレジスタ出力線９
−３と４画素目のシフトレジスタ出力線９−４とが同時
に動作する。
【００５２】このような動作を最終画素の読み出しまで
繰り返す。この場合、読み出される画素数は高解像度モ
ード時の半分となり、主走査方向、副走査方向ともに解
像度６００ｄｐｉが実現できる。
繰り返す。この場合、読み出される画素数は高解像度モ
ード時の半分となり、主走査方向、副走査方向ともに解
像度６００ｄｐｉが実現できる。
【００５３】本実施形態において、低解像度用受光素子
ｓを有していない、解像度切り換え方式の蓄積時間の比
較を行う。
ｓを有していない、解像度切り換え方式の蓄積時間の比
較を行う。
【００５４】本実施形態の光電変換装置における単位電
荷あたりの光出力、すなわち電荷検出感度Ｒは次式を用
いて表すことができる。
荷あたりの光出力、すなわち電荷検出感度Ｒは次式を用
いて表すことができる。
【００５５】 Ｒ＝１／ＣFD×ＧSF×ＣT ／（ＣT ＋ＣH ）×ＧAMP ここで、 ＣFD：フローティングディフュージョン部容量 ＧSF：ソースホロアゲイン ＣT ：保持容量 ＣH ：共通出力線容量 ＧAMP ：信号処理回路部ゲイン である。
【００５６】また、光出力Ｖｐは次式を用いて表すこと
ができる。
ができる。
【００５７】Ｖｐ∝Ｌ×ＳPD×ｔs ×Ｒ ここで、 Ｌ：単位面積あたりの入射光量 ＳPD：受光部面積 である。
【００５８】したがって、入射光量、ソースホロアゲイ
ン、アンプゲインが一定の場合、ある光出力を得るため
に必要な蓄積時間ｔs は、 ｔs ∝１／（Ｌ×ＳPD×Ｒ） ∝ＣFD／（ＳPD×ＣT ／（ＣT ＋ＣH ）） となる。
ン、アンプゲインが一定の場合、ある光出力を得るため
に必要な蓄積時間ｔs は、 ｔs ∝１／（Ｌ×ＳPD×Ｒ） ∝ＣFD／（ＳPD×ＣT ／（ＣT ＋ＣH ）） となる。
【００５９】以下、本実施形態及び従来技術における高
解像度時の受光部容量、保持容量、共通出力線容量、受
光部面積及び１Ｖの光出力を得るために必要な蓄積時間
を比較する。
解像度時の受光部容量、保持容量、共通出力線容量、受
光部面積及び１Ｖの光出力を得るために必要な蓄積時間
を比較する。
【００６０】
【表２】 表２より、本実施形態の光電変換装置の受光素子は、電
荷の蓄積時間が、従来技術の０．４９倍であるため、１
ラインあたりの読み取り時間を約２倍高速にすることが
でき、本実施形態が蓄積時間の低減、すなわち、読み取
り速度の高速化において非常に有効であることがわか
る。
荷の蓄積時間が、従来技術の０．４９倍であるため、１
ラインあたりの読み取り時間を約２倍高速にすることが
でき、本実施形態が蓄積時間の低減、すなわち、読み取
り速度の高速化において非常に有効であることがわか
る。
【００６１】〔実施形態３〕図７は本実施形態の光電変
換装置内の４画素分の受光素子の等価回路図である。な
お、本実施形態は、主走査方向と副走査方向との解像度
を、任意に切り換えることが可能な解像度切り換え機能
を有する光電変換装置である。図７は本実施形態におけ
る４画素分の等価回路図であるが、図７には１画素の等
価回路のみを図示しており、他の画素については省略し
ている。
換装置内の４画素分の受光素子の等価回路図である。な
お、本実施形態は、主走査方向と副走査方向との解像度
を、任意に切り換えることが可能な解像度切り換え機能
を有する光電変換装置である。図７は本実施形態におけ
る４画素分の等価回路図であるが、図７には１画素の等
価回路のみを図示しており、他の画素については省略し
ている。
【００６２】以下、図７を用いて本実施形態の動作を説
明する。
明する。
【００６３】本実施形態においては、主走査解像度制御
信号端子（ＭＯＤＥ＿Ｍ）、副走査解像度制御信号端子
（ＭＯＤＥ＿Ｓ）を設け、おのおのの組み合わせによ
り、主走査方向、副走査方向の解像度が独立に制御可能
な構成としている。
信号端子（ＭＯＤＥ＿Ｍ）、副走査解像度制御信号端子
（ＭＯＤＥ＿Ｓ）を設け、おのおのの組み合わせによ
り、主走査方向、副走査方向の解像度が独立に制御可能
な構成としている。
【００６４】本実施形態においては、主走査方向及び副
走査方向は、ともに解像度制御信号がハイレベルの場合
は高解像度モード、ローレベルの場合は低解像度モード
となるように構成されている。
走査方向は、ともに解像度制御信号がハイレベルの場合
は高解像度モード、ローレベルの場合は低解像度モード
となるように構成されている。
【００６５】なお、本実施形態において、解像度制御信
号を、主走査方向と副走査方向とに独立に設けたこと及
び高解像度時の解像度を６００ｄｐｉ、低解像度時の解
像度を３００ｄｐｉに設定したこと以外は実施形態２と
同様である。
号を、主走査方向と副走査方向とに独立に設けたこと及
び高解像度時の解像度を６００ｄｐｉ、低解像度時の解
像度を３００ｄｐｉに設定したこと以外は実施形態２と
同様である。
【００６６】本実施形態における解像度制御信号と解像
度の関係及び１ラインあたりの読み取り速度の比較例を
以下に示す。
度の関係及び１ラインあたりの読み取り速度の比較例を
以下に示す。
【００６７】
【表３】 表３に示すように、本実施形態の光電変換装置は、主走
査方向及び副走査方向の解像度を任意に切り換えること
ができる。さらに、従来技術と比較して、特に副走査方
向の低解像度時の読み取り速度を高速化することができ
る。
査方向及び副走査方向の解像度を任意に切り換えること
ができる。さらに、従来技術と比較して、特に副走査方
向の低解像度時の読み取り速度を高速化することができ
る。
【００６８】〔実施形態４〕図８は本実施形態の光電変
換装置の等価回路図である。本実施形態は、受光素子と
してホトトランジスタを用いた電流読み出し型の光電変
換装置について説明する。
換装置の等価回路図である。本実施形態は、受光素子と
してホトトランジスタを用いた電流読み出し型の光電変
換装置について説明する。
【００６９】本実施形態は、受光素子として、高解像度
用ホトトランジスタ３１ａ〜３１ｌ及び低解像度用ホト
トランジスタ３１′ａ〜３１′ｌが設けられている。こ
こで、おのおののホトトランジスタ３１ａ〜３１ｌ、３
１′ａ〜３１′ｌは、主走査方向及び副走査方向に３０
０ｄｐｉの解像度で配置されている。したがって、本実
施形態では、主走査方向及び副走査方向の解像度は、高
解像度時に３００ｄｐｉ、低解像度時に１５０ｄｐｉと
なる。
用ホトトランジスタ３１ａ〜３１ｌ及び低解像度用ホト
トランジスタ３１′ａ〜３１′ｌが設けられている。こ
こで、おのおののホトトランジスタ３１ａ〜３１ｌ、３
１′ａ〜３１′ｌは、主走査方向及び副走査方向に３０
０ｄｐｉの解像度で配置されている。したがって、本実
施形態では、主走査方向及び副走査方向の解像度は、高
解像度時に３００ｄｐｉ、低解像度時に１５０ｄｐｉと
なる。
【００７０】また、おのおのの高解像度用ホトトランジ
スタ３１ａ〜３１ｌ及び低解像度用ホトトランジスタ３
１′ａ〜３１′ｌには、読み出しスイッチ３３ａ〜３３
ｌ、３３′ａ〜３３′ｌが設けられており、これらはシ
フトレジスタ８により順次駆動され、高解像度用ホトト
ランジスタ３１ａ〜３１ｌ及び低解像度用ホトトランジ
スタ３１′ａ〜３１′ｌの光電流を順次読み出す。
スタ３１ａ〜３１ｌ及び低解像度用ホトトランジスタ３
１′ａ〜３１′ｌには、読み出しスイッチ３３ａ〜３３
ｌ、３３′ａ〜３３′ｌが設けられており、これらはシ
フトレジスタ８により順次駆動され、高解像度用ホトト
ランジスタ３１ａ〜３１ｌ及び低解像度用ホトトランジ
スタ３１′ａ〜３１′ｌの光電流を順次読み出す。
【００７１】シフトレジスタ８は、解像度切り換え制御
信号（ＭＯＤＥ）により制御され、低解像度時には高解
像度用ホトトランジスタと低解像度用ホトトランジスタ
との両方を、隣接画素も含めて同時に読み出す。各々の
ホトトランジスタから読み出された光信号は、信号処理
回路３０により電流−電圧変換され、出力端子（ＶOUT
）より出力される。また、信号処理回路３０にも解像
度制御信号（ＭＯＤＥ）が供給され、解像度に応じて高
解像度用ホトトランジスタ３１ａ〜３１ｌ及び低解像度
用ホトトランジスタ３１′ａ〜３１′ｌから読み出され
た光電流の加算処理を行う。
信号（ＭＯＤＥ）により制御され、低解像度時には高解
像度用ホトトランジスタと低解像度用ホトトランジスタ
との両方を、隣接画素も含めて同時に読み出す。各々の
ホトトランジスタから読み出された光信号は、信号処理
回路３０により電流−電圧変換され、出力端子（ＶOUT
）より出力される。また、信号処理回路３０にも解像
度制御信号（ＭＯＤＥ）が供給され、解像度に応じて高
解像度用ホトトランジスタ３１ａ〜３１ｌ及び低解像度
用ホトトランジスタ３１′ａ〜３１′ｌから読み出され
た光電流の加算処理を行う。
【００７２】本実施形態においては、低解像度時の受光
面積は高解像度時の４倍にすることができる。したがっ
て、低解像度用ホトトランジスタ３１′ａ〜３１′ｌを
設けずに、隣接画素のみを加算して出力する場合と比較
して、読み取り速度を２倍にすることができる。
面積は高解像度時の４倍にすることができる。したがっ
て、低解像度用ホトトランジスタ３１′ａ〜３１′ｌを
設けずに、隣接画素のみを加算して出力する場合と比較
して、読み取り速度を２倍にすることができる。
【００７３】以上説明したように、本実施形態は一括読
み出し方式の光電変換装置のみならず順次読み出し方式
の光電変換装置に適用しても、その効果が得られる。
み出し方式の光電変換装置のみならず順次読み出し方式
の光電変換装置に適用しても、その効果が得られる。
【００７４】〔実施形態５〕図９は本実施形態の光電変
換装置内の受光素子部分の平面概略図、図１０は図９の
ａ−ａ′部の断面構造図、図１１は光電変換装置内の４
画素分の受光素子の等価回路図である。なお、本実施形
態においては、高解像度時６００ｄｐｉ、低解像度時３
００ｄｐｉの解像度切り換え機能を有する密着型イメー
ジセンサ用の光電変換装置について説明する。
換装置内の受光素子部分の平面概略図、図１０は図９の
ａ−ａ′部の断面構造図、図１１は光電変換装置内の４
画素分の受光素子の等価回路図である。なお、本実施形
態においては、高解像度時６００ｄｐｉ、低解像度時３
００ｄｐｉの解像度切り換え機能を有する密着型イメー
ジセンサ用の光電変換装置について説明する。
【００７５】図９において、光電変換装置１は、高解像
度用受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光
素子ｓ１，ｓ２，…，ｓＮが、主走査方向にＸｒ１、副
走査方向にＹｒ１のピッチで配置されている。本実施形
態においては、高解像度時の解像度が６００ｄｐｉ、低
解像度時の解像度が３００ｄｐｉであるため、 Ｘｒ１≒Ｙｒ１≒４２．３μ Ｘｒ２≒Ｙｒ２≒８４．６μ となる。
度用受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光
素子ｓ１，ｓ２，…，ｓＮが、主走査方向にＸｒ１、副
走査方向にＹｒ１のピッチで配置されている。本実施形
態においては、高解像度時の解像度が６００ｄｐｉ、低
解像度時の解像度が３００ｄｐｉであるため、 Ｘｒ１≒Ｙｒ１≒４２．３μ Ｘｒ２≒Ｙｒ２≒８４．６μ となる。
【００７６】また、おのおのの画素における高解像度用
受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光素子
ｓ１，ｓ２，…，ｓＮは副走査解像度切り換え手段２−
１，２−２，…，２−Ｎを介して配線４で接続されてお
り、かつ、副走査解像度切り換え手段２−１，２−２，
…，２−Ｎ、及び低解像度用受光素子電位固定手段２′
−１，２′−２，…，２′−Ｎは解像度制御信号（ＭＯ
ＤＥ）及び解像度制御信号の反転信号（ＭＯＤＥＢ）に
より制御される。
受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光素子
ｓ１，ｓ２，…，ｓＮは副走査解像度切り換え手段２−
１，２−２，…，２−Ｎを介して配線４で接続されてお
り、かつ、副走査解像度切り換え手段２−１，２−２，
…，２−Ｎ、及び低解像度用受光素子電位固定手段２′
−１，２′−２，…，２′−Ｎは解像度制御信号（ＭＯ
ＤＥ）及び解像度制御信号の反転信号（ＭＯＤＥＢ）に
より制御される。
【００７７】さらに、おのおのの受光素子で光電変換さ
れた光信号は信号処理及び走査手段３にて処理された
後、出力端子（Ｖout ）より出力される。
れた光信号は信号処理及び走査手段３にて処理された
後、出力端子（Ｖout ）より出力される。
【００７８】図１０は図９中のａ−ａ′部の断面構造図
である。本実施形態における高解像度用受光素子ｍ及び
低解像度用受光素子ｓは、ｐ+ ／ｎ- 接合を有するホト
ダイオードで構成されている。本実施形態においては、
ホトダイオードを形成するｐ + 領域の周囲にｎ-領域を
介して設けられたｎ+ 領域５にて規定された部分が実質
的な光電変換領域となる。
である。本実施形態における高解像度用受光素子ｍ及び
低解像度用受光素子ｓは、ｐ+ ／ｎ- 接合を有するホト
ダイオードで構成されている。本実施形態においては、
ホトダイオードを形成するｐ + 領域の周囲にｎ-領域を
介して設けられたｎ+ 領域５にて規定された部分が実質
的な光電変換領域となる。
【００７９】高解像度用受光素子ｍと低解像度用受光素
子ｓとは、配線４及び副走査解像度切り換え手段２とし
てＮＭＯＳトランジスタを介して電気的に接続されてい
る。ここで、配線４としては、たとえば、アルミニウム
を主体とした配線材料やシリコンを主体とした低抵抗材
料等、通常の半導体プロセスにおいて用いられる配線材
料を用いることができる。また、本実施形態において
は、副走査解像度切り換え手段２及び低解像度用受光素
子電位固定手段２′として、ＮＭＯＳトランジスタを示
しているが、他の電気的接続を制御する構成、たとえば
ＰＭＯＳトランジスタ、アナログスイッチ等を用いても
良い。
子ｓとは、配線４及び副走査解像度切り換え手段２とし
てＮＭＯＳトランジスタを介して電気的に接続されてい
る。ここで、配線４としては、たとえば、アルミニウム
を主体とした配線材料やシリコンを主体とした低抵抗材
料等、通常の半導体プロセスにおいて用いられる配線材
料を用いることができる。また、本実施形態において
は、副走査解像度切り換え手段２及び低解像度用受光素
子電位固定手段２′として、ＮＭＯＳトランジスタを示
しているが、他の電気的接続を制御する構成、たとえば
ＰＭＯＳトランジスタ、アナログスイッチ等を用いても
良い。
【００８０】図１１は図９、図１０の４画素分の等価回
路図であるが、図１１には１画素の等価回路のみを図示
しており、他の画素については省略している。以下、図
１１を用いて本発明の動作を説明する。
路図であるが、図１１には１画素の等価回路のみを図示
しており、他の画素については省略している。以下、図
１１を用いて本発明の動作を説明する。
【００８１】本実施形態においては、解像度制御信号
（ＭＯＤＥ）がローレベルの場合は高解像度モード、解
像度制御信号（ＭＯＤＥ）がハイレベルの場合は低解像
度モードとなることとしている。
（ＭＯＤＥ）がローレベルの場合は高解像度モード、解
像度制御信号（ＭＯＤＥ）がハイレベルの場合は低解像
度モードとなることとしている。
【００８２】解像度制御信号（ＭＯＤＥ）がローレベル
の場合、高解像度モードとなり副走査解像度切り換え手
段であるＮＭＯＳトランジスタ２はオフ状態となる。そ
のため、光信号を出力する受光素子は高解像度用受光素
子ｍのみとなる。高解像度用受光素子ｍにて光電変換さ
れた光信号はソースホロア１３を介して保持容量６に読
み出され、その後、リセットスイッチ７で高解像度用受
光素子ｍをリセットした後、再び蓄積を開始する。一
方、保持容量６に読み出された光信号は、シフトレジス
タ８にて順次共通出力線１０に読み出され、信号処理回
路１１で信号処理された後、出力端子Ｖｏｕｔから出力
される。
の場合、高解像度モードとなり副走査解像度切り換え手
段であるＮＭＯＳトランジスタ２はオフ状態となる。そ
のため、光信号を出力する受光素子は高解像度用受光素
子ｍのみとなる。高解像度用受光素子ｍにて光電変換さ
れた光信号はソースホロア１３を介して保持容量６に読
み出され、その後、リセットスイッチ７で高解像度用受
光素子ｍをリセットした後、再び蓄積を開始する。一
方、保持容量６に読み出された光信号は、シフトレジス
タ８にて順次共通出力線１０に読み出され、信号処理回
路１１で信号処理された後、出力端子Ｖｏｕｔから出力
される。
【００８３】なお、本実施形態において、高解像度モー
ドの場合、シフトレジスタ８は一画素ずつ順次走査する
構成としている。すなわち、１画素目のシフトレジスタ
出力線９−１が動作し、その後、共通出力線１０をリセ
ットスイッチ１２にてリセットし、次に２画素目のシフ
トレジスタ出力線９−２が動作する。このような動作を
最終画素の読み出しまで繰り返す。この場合、主走査方
向、副走査方向ともに解像度６００ｄｐｉが実現でき
る。
ドの場合、シフトレジスタ８は一画素ずつ順次走査する
構成としている。すなわち、１画素目のシフトレジスタ
出力線９−１が動作し、その後、共通出力線１０をリセ
ットスイッチ１２にてリセットし、次に２画素目のシフ
トレジスタ出力線９−２が動作する。このような動作を
最終画素の読み出しまで繰り返す。この場合、主走査方
向、副走査方向ともに解像度６００ｄｐｉが実現でき
る。
【００８４】この高解像度モードにおいては、低解像度
用受光素子ｓを非選択状態としているが、一方、低解像
度用受光素子電位固定手段であるＮＭＯＳスイッチ２′
を導通状態としているため、低解像度用受光素子ｓの電
位は電源（ＶR ）の電位に固定され、低解像度用受光素
子ｓで光電変換された光キャリアはＶR へ流れる。した
がって、低解像度用受光素子ｓで光電変換された光キャ
リアが高解像度用受光素子ｍや、近接する受光素子に流
れ込むことによって生じるクローストークや偽信号等の
不具合を抑制することができる。
用受光素子ｓを非選択状態としているが、一方、低解像
度用受光素子電位固定手段であるＮＭＯＳスイッチ２′
を導通状態としているため、低解像度用受光素子ｓの電
位は電源（ＶR ）の電位に固定され、低解像度用受光素
子ｓで光電変換された光キャリアはＶR へ流れる。した
がって、低解像度用受光素子ｓで光電変換された光キャ
リアが高解像度用受光素子ｍや、近接する受光素子に流
れ込むことによって生じるクローストークや偽信号等の
不具合を抑制することができる。
【００８５】次に解像度制御信号（ＭＯＤＥ）がハイレ
ベルの場合、副走査解像度切り換え手段であるＮＭＯＳ
トランジスタ２はオン状態となり、かつ低解像度用受光
素子電位固定手段であるＮＭＯＳスイッチ２′はオフ状
態であるため、高解像度用受光素子ｍと低解像度用受光
素子ｓとから光信号が出力される。
ベルの場合、副走査解像度切り換え手段であるＮＭＯＳ
トランジスタ２はオン状態となり、かつ低解像度用受光
素子電位固定手段であるＮＭＯＳスイッチ２′はオフ状
態であるため、高解像度用受光素子ｍと低解像度用受光
素子ｓとから光信号が出力される。
【００８６】高解像度用受光素子ｍ及び低解像度用受光
素子ｓにて光電変換された光信号は、同様にソースホロ
ア１３を介して保持容量６に読み出され、その後、リセ
ットスイッチ７で高解像度用受光素子ｍ及び低解像度用
受光素子ｓをリセットした後、再び電荷の蓄積を開始す
る。一方、保持容量に読み出された光信号は、シフトレ
ジスタ８にて順次共通出力線１０に読み出され、信号処
理回路１１で信号処理された後、出力端子Ｖｏｕｔから
出力される。
素子ｓにて光電変換された光信号は、同様にソースホロ
ア１３を介して保持容量６に読み出され、その後、リセ
ットスイッチ７で高解像度用受光素子ｍ及び低解像度用
受光素子ｓをリセットした後、再び電荷の蓄積を開始す
る。一方、保持容量に読み出された光信号は、シフトレ
ジスタ８にて順次共通出力線１０に読み出され、信号処
理回路１１で信号処理された後、出力端子Ｖｏｕｔから
出力される。
【００８７】本実施形態においては、低解像度モードの
場合、シフトレジスタ８は２画素ずつ順次走査する構成
としている。すなわち、１画素目の信号として、１画素
目のシフトレジスタ出力線９−１と２画素目のシフトレ
ジスタ出力線９−２とが同時に動作する。
場合、シフトレジスタ８は２画素ずつ順次走査する構成
としている。すなわち、１画素目の信号として、１画素
目のシフトレジスタ出力線９−１と２画素目のシフトレ
ジスタ出力線９−２とが同時に動作する。
【００８８】その後、共通出力線１０をリセットスイッ
チ１２にてリセットし、次に２画素目信号として３画素
目のシフトレジスタ出力線９−３と４画素目のシフトレ
ジスタ出力線９−４とが同時に動作するという動作を最
終画素の読み出しまで繰り返す。この場合、読み出され
る画素数は高解像度モード時の半分となり、主走査方
向、副走査方向ともに解像度３００ｄｐｉが実現でき
る。
チ１２にてリセットし、次に２画素目信号として３画素
目のシフトレジスタ出力線９−３と４画素目のシフトレ
ジスタ出力線９−４とが同時に動作するという動作を最
終画素の読み出しまで繰り返す。この場合、読み出され
る画素数は高解像度モード時の半分となり、主走査方
向、副走査方向ともに解像度３００ｄｐｉが実現でき
る。
【００８９】なお、本実施形態においては、副走査解像
度切り換え手段２及び低解像度用受光素子電位固定手段
２′としてＮＭＯＳトランジスタを用いているため、副
走査解像度切り換え手段２の制御信号として解像度制御
信号（ＭＯＤＥ）を用い、低解像度用受光素子電位固定
手段２′の制御信号として解像度制御信号（ＭＯＤＥ）
の反転信号（ＭＯＤＥＢ）を用いている。
度切り換え手段２及び低解像度用受光素子電位固定手段
２′としてＮＭＯＳトランジスタを用いているため、副
走査解像度切り換え手段２の制御信号として解像度制御
信号（ＭＯＤＥ）を用い、低解像度用受光素子電位固定
手段２′の制御信号として解像度制御信号（ＭＯＤＥ）
の反転信号（ＭＯＤＥＢ）を用いている。
【００９０】解像度制御信号（ＭＯＤＥ）によって低解
像度用受光素子ｓが選択されている場合には、低解像度
用受光素子電位固定手段２′は非導通状態となり、低解
像度用受光素子ｓが選択されていない場合には、低解像
度用受光素子電位固定手段２′は導通状態となることが
必要であるため、副走査解像度切り換え手段２及び低解
像度用受光素子電位固定手段２′が同種類の素子の場合
は、その制御信号の極性はお互いに反転している必要が
ある。
像度用受光素子ｓが選択されている場合には、低解像度
用受光素子電位固定手段２′は非導通状態となり、低解
像度用受光素子ｓが選択されていない場合には、低解像
度用受光素子電位固定手段２′は導通状態となることが
必要であるため、副走査解像度切り換え手段２及び低解
像度用受光素子電位固定手段２′が同種類の素子の場合
は、その制御信号の極性はお互いに反転している必要が
ある。
【００９１】したがって、たとえば、副走査解像度切り
換え手段２がＮＭＯＳトランジスタ、低解像度用受光素
子電位固定手段２′がＰＭＯＳトランジスタで構成され
ている場合、副走査解像度切り換え手段２及び低解像度
用受光素子電位固定手段２′は同一の制御信号を用いる
ことができる。
換え手段２がＮＭＯＳトランジスタ、低解像度用受光素
子電位固定手段２′がＰＭＯＳトランジスタで構成され
ている場合、副走査解像度切り換え手段２及び低解像度
用受光素子電位固定手段２′は同一の制御信号を用いる
ことができる。
【００９２】また、本実施形態においては低解像度用受
光素子電位固定手段２′に接続される電源（ＶR ）とし
て任意の独立した電源を用いているが、高解像度用受光
素子ｍのリセット電源と共有しても構わない。
光素子電位固定手段２′に接続される電源（ＶR ）とし
て任意の独立した電源を用いているが、高解像度用受光
素子ｍのリセット電源と共有しても構わない。
【００９３】以下に、本実施形態において、低解像度用
受光素子ｓを設けていない、従来の解像度切り換え方式
の蓄積時間の比較を行う。
受光素子ｓを設けていない、従来の解像度切り換え方式
の蓄積時間の比較を行う。
【００９４】本実施形態の光電変換装置における単位電
荷あたりの光出力、すなわち電荷検出感度Ｒは次式を用
いて表すことができる。
荷あたりの光出力、すなわち電荷検出感度Ｒは次式を用
いて表すことができる。
【００９５】 Ｒ＝１／ＣPD×ＧSF×ＣT ／（ＣT ＋ＣH ）×ＧAMP ここで、 ＣPD：受光部容量 ＧSF：ソースホロアゲイン ＣT ：保持容量 ＣH ：共通出力線容量 ＧAMP ：信号処理回路部ゲイン である。
【００９６】また、光出力Ｖｐは次式を用いて表すこと
ができる。
ができる。
【００９７】Ｖｐ∝Ｌ×ＳPD×ｔs ×Ｒ ここで、 Ｌ：単位面積あたりの入射光量 ＳPD：受光部面積 である。
【００９８】したがって、入射光量、ソースホロアゲイ
ン、アンプゲインが一定の場合、ある光出力を得るため
に必要な蓄積時間ｔs は、 ｔs ∝１／（Ｌ×ＳPD×Ｒ） ∝ＣPD／（ＳPD×ＣT ／（ＣT ＋ＣH ）） となる。
ン、アンプゲインが一定の場合、ある光出力を得るため
に必要な蓄積時間ｔs は、 ｔs ∝１／（Ｌ×ＳPD×Ｒ） ∝ＣPD／（ＳPD×ＣT ／（ＣT ＋ＣH ）） となる。
【００９９】以下、本実施形態及び従来技術における高
解像度時の受光部容量、保持容量、共通出力線容量、受
光部面積及び１Ｖの光出力を得るために必要な蓄積時間
を比較する。
解像度時の受光部容量、保持容量、共通出力線容量、受
光部面積及び１Ｖの光出力を得るために必要な蓄積時間
を比較する。
【０１００】
【表４】 表４より、本実施形態の光電変換装置の受光素子は、電
荷の蓄積時間が従来技術の０．６５倍であるため、１ラ
インあたりの読み取り時間を約１．５倍高速にすること
が可能となり、本実施形態の光電変換装置の受光素子が
蓄積時間の低減、すなわち、読み取り速度の高速化にお
いて非常に有効であることがわかる。
荷の蓄積時間が従来技術の０．６５倍であるため、１ラ
インあたりの読み取り時間を約１．５倍高速にすること
が可能となり、本実施形態の光電変換装置の受光素子が
蓄積時間の低減、すなわち、読み取り速度の高速化にお
いて非常に有効であることがわかる。
【０１０１】なお、本実施形態においては、密着型イメ
ージセンサに用いる光電変換装置を例にあげているが、
画素ピッチが数μ〜数１０μで配置されている縮小光学
系用の光電変換装置に本発明を適用することも可能であ
る。
ージセンサに用いる光電変換装置を例にあげているが、
画素ピッチが数μ〜数１０μで配置されている縮小光学
系用の光電変換装置に本発明を適用することも可能であ
る。
【０１０２】また、受光素子は白黒用の光電変換装置の
みならず、光源切り換え方式によるカラー用の光電変換
装置や、カラーフィルタを設けたカラー用の光電変換装
置にも適用可能である。
みならず、光源切り換え方式によるカラー用の光電変換
装置や、カラーフィルタを設けたカラー用の光電変換装
置にも適用可能である。
【０１０３】さらに、本実施形態においては、低解像度
時の解像度が高解像度時の１／２の例を示したが、たと
えば、低解像度時の解像度が高解像度時の１／３の場合
も、低解像度用受光素子ｓの副走査方向の大きさを変化
させることにより実現できる。また、解像度切り換えも
２種類に限定されず、たとえば、３種類の解像度切り換
えに対応することも可能である。
時の解像度が高解像度時の１／２の例を示したが、たと
えば、低解像度時の解像度が高解像度時の１／３の場合
も、低解像度用受光素子ｓの副走査方向の大きさを変化
させることにより実現できる。また、解像度切り換えも
２種類に限定されず、たとえば、３種類の解像度切り換
えに対応することも可能である。
【０１０４】〔実施形態６〕図１２は本実施形態の光電
変換装置内の受光素子部分の平面概略図、図１３は図１
２のｂ−ｂ′部の断面構造図、図１４は光電変換装置内
の４画素分の受光素子の等価回路図である。なお、本実
施形態においては、高解像度時１２００ｄｐｉ、低解像
度時６００ｄｐｉの解像度切り換え機能を有する密着型
イメージセンサ用の光電変換装置について説明する。
変換装置内の受光素子部分の平面概略図、図１３は図１
２のｂ−ｂ′部の断面構造図、図１４は光電変換装置内
の４画素分の受光素子の等価回路図である。なお、本実
施形態においては、高解像度時１２００ｄｐｉ、低解像
度時６００ｄｐｉの解像度切り換え機能を有する密着型
イメージセンサ用の光電変換装置について説明する。
【０１０５】図１２において、光電変換装置１は、高解
像度用受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受
光素子ｓ１，ｓ２，…，ｓＮが、主走査方向にＸｒ１、
副走査方向にＹｒ１のピッチで配置されている。本実施
形態においては、高解像度時の解像度が１２００ｄｐ
ｉ、低解像度時の解像度が６００ｄｐｉであるため、 Ｘｒ１≒Ｙｒ１≒２１．２μ Ｘｒ２≒Ｙｒ２≒４２．３μ となる。
像度用受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受
光素子ｓ１，ｓ２，…，ｓＮが、主走査方向にＸｒ１、
副走査方向にＹｒ１のピッチで配置されている。本実施
形態においては、高解像度時の解像度が１２００ｄｐ
ｉ、低解像度時の解像度が６００ｄｐｉであるため、 Ｘｒ１≒Ｙｒ１≒２１．２μ Ｘｒ２≒Ｙｒ２≒４２．３μ となる。
【０１０６】また、おのおのの画素における高解像度用
受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光素子
ｓ１，ｓ２，…，ｓＮは副走査解像度切り換え手段２１
−１，２１−２，…，２１−Ｎを介して接続されてお
り、かつ、副走査解像度切り換え手段２１−１，２１−
２，…，２１−Ｎは解像度制御信号（ＭＯＤＥ）により
制御される。
受光素子ｍ１，ｍ２，…，ｍＮ及び低解像度用受光素子
ｓ１，ｓ２，…，ｓＮは副走査解像度切り換え手段２１
−１，２１−２，…，２１−Ｎを介して接続されてお
り、かつ、副走査解像度切り換え手段２１−１，２１−
２，…，２１−Ｎは解像度制御信号（ＭＯＤＥ）により
制御される。
【０１０７】さらに、低解像度用受光素子ｓ１，ｓ２，
…，ｓＮは低解像度用受光素子電位固定手段２１′−
１，２１′−２，…，２１′−Ｎを介して電源（ＶR ）
に接続されており、低解像度用受光素子電位固定手段２
１′−１，２１′−２，…，２１′−Ｎは解像度制御信
号（ＭＯＤＥ）の反転信号（ＭＯＤＥＢ）により制御さ
れる。
…，ｓＮは低解像度用受光素子電位固定手段２１′−
１，２１′−２，…，２１′−Ｎを介して電源（ＶR ）
に接続されており、低解像度用受光素子電位固定手段２
１′−１，２１′−２，…，２１′−Ｎは解像度制御信
号（ＭＯＤＥ）の反転信号（ＭＯＤＥＢ）により制御さ
れる。
【０１０８】また、おのおのの受光素子で光電変換され
た光信号は信号処理及び走査手段３にて処理された後、
出力端子（Ｖout ）より出力される。
た光信号は信号処理及び走査手段３にて処理された後、
出力端子（Ｖout ）より出力される。
【０１０９】図１３は図１２中のｂ−ｂ′部の断面構造
図である。本実施形態における受光素子は、ｎ+ ／ｐ／
ｎ接合を有するホトダイオードで構成されている。本実
施形態においては、ホトダイオードを形成するｐ領域に
て規定された部分が実質的な光電変換領域となる。本実
施形態におけるホトダイオードで光電変換された信号キ
ャリアはフローティングディフュージョン領域２０とな
るｐ+ 領域に転送される構成としている。
図である。本実施形態における受光素子は、ｎ+ ／ｐ／
ｎ接合を有するホトダイオードで構成されている。本実
施形態においては、ホトダイオードを形成するｐ領域に
て規定された部分が実質的な光電変換領域となる。本実
施形態におけるホトダイオードで光電変換された信号キ
ャリアはフローティングディフュージョン領域２０とな
るｐ+ 領域に転送される構成としている。
【０１１０】高解像度用受光素子ｍと低解像度用受光素
子ｓとは、副走査解像度制御手段（転送スイッチ）２１
を介して電気的に接続されており、ＭＯＤＥがハイレベ
ルの場合には転送スイッチ２１がオフされているため、
読み出しパルス（ΦTX）によって高解像度用受光素子ｍ
のみの光キャリアがフローティングディフュージョン領
域２０に転送される。
子ｓとは、副走査解像度制御手段（転送スイッチ）２１
を介して電気的に接続されており、ＭＯＤＥがハイレベ
ルの場合には転送スイッチ２１がオフされているため、
読み出しパルス（ΦTX）によって高解像度用受光素子ｍ
のみの光キャリアがフローティングディフュージョン領
域２０に転送される。
【０１１１】また、ＭＯＤＥがローレベルの場合には転
送スイッチ２１がオン状態となり、読み出しパルス（Φ
TX）によって高解像度用受光素子ｍと低解像度用受光素
子ｓとで光電変換された光キャリアがフローティングデ
ィフュージョン領域２０に転送される。
送スイッチ２１がオン状態となり、読み出しパルス（Φ
TX）によって高解像度用受光素子ｍと低解像度用受光素
子ｓとで光電変換された光キャリアがフローティングデ
ィフュージョン領域２０に転送される。
【０１１２】図１４は図１２、図１３の４画素分の等価
回路図であるが、図１４には１画素の等価回路のみを図
示しており、他の画素については省略している。以下、
図１４を用いて本実施形態の動作を説明する。
回路図であるが、図１４には１画素の等価回路のみを図
示しており、他の画素については省略している。以下、
図１４を用いて本実施形態の動作を説明する。
【０１１３】本実施形態においては、解像度制御信号
（ＭＯＤＥ）がハイレベルの場合は高解像度モード、解
像度制御信号（ＭＯＤＥ）がローレベルの場合は低解像
度モードとなるようにしている。
（ＭＯＤＥ）がハイレベルの場合は高解像度モード、解
像度制御信号（ＭＯＤＥ）がローレベルの場合は低解像
度モードとなるようにしている。
【０１１４】解像度制御信号（ＭＯＤＥ）がハイレベル
の場合、副走査解像度切り換え手段である転送スイッチ
２１はオフ状態となるため、光信号を出力する受光素子
は高解像度用受光素子ｍのみとなる。高解像度用受光素
子ｍにて光電変換された光キャリアは転送スイッチ２２
を介してカーソル移動システム領域に転送される。
の場合、副走査解像度切り換え手段である転送スイッチ
２１はオフ状態となるため、光信号を出力する受光素子
は高解像度用受光素子ｍのみとなる。高解像度用受光素
子ｍにて光電変換された光キャリアは転送スイッチ２２
を介してカーソル移動システム領域に転送される。
【０１１５】そして、光キャリアはソースホロア１３で
電荷−電圧変換された後、保持容量６に読み出され、そ
の後、リセットスイッチ７でカーソル移動システム領域
をリセットした後、再び蓄積を開始する。一方、保持容
量に読み出された信号はシフトレジスタ８にて順次共通
出力線に読み出され、信号処理回路１１で信号処理され
た後、出力端子Ｖｏｕｔから出力される。
電荷−電圧変換された後、保持容量６に読み出され、そ
の後、リセットスイッチ７でカーソル移動システム領域
をリセットした後、再び蓄積を開始する。一方、保持容
量に読み出された信号はシフトレジスタ８にて順次共通
出力線に読み出され、信号処理回路１１で信号処理され
た後、出力端子Ｖｏｕｔから出力される。
【０１１６】このとき、ＰＭＯＳスイッチ２１′はオン
状態であるため、低解像度用受光素子ｓにて光電変換さ
れた光キャリアはＰＭＯＳスイッチ２１′を介して電源
（ＶR ）へ流れる。したがって、低解像度用受光素子ｓ
で生成された光キャリアが他の受光素子に混入すること
を抑制することができる。
状態であるため、低解像度用受光素子ｓにて光電変換さ
れた光キャリアはＰＭＯＳスイッチ２１′を介して電源
（ＶR ）へ流れる。したがって、低解像度用受光素子ｓ
で生成された光キャリアが他の受光素子に混入すること
を抑制することができる。
【０１１７】なお、本実施形態において、高解像度モー
ドの場合、シフトレジスタ８は一画素ずつ順次走査する
構成としている。すなわち、１画素目のシフトレジスタ
出力線９−１が動作し、その後、共通出力線１０をリセ
ットスイッチ１２にてリセットし、次に２画素目のシフ
トレジスタ出力線９−２が動作する。このような動作を
最終画素の読み出しまで繰り返す。この場合、主走査方
向、副走査方向ともに解像度１２００ｄｐｉが実現でき
る。
ドの場合、シフトレジスタ８は一画素ずつ順次走査する
構成としている。すなわち、１画素目のシフトレジスタ
出力線９−１が動作し、その後、共通出力線１０をリセ
ットスイッチ１２にてリセットし、次に２画素目のシフ
トレジスタ出力線９−２が動作する。このような動作を
最終画素の読み出しまで繰り返す。この場合、主走査方
向、副走査方向ともに解像度１２００ｄｐｉが実現でき
る。
【０１１８】次に解像度制御信号（ＭＯＤＥ）がローレ
ベルの場合、副走査解像度切り換え手段である転送スイ
ッチ２１はオン状態、ＰＭＯＳスイッチ２１′はオフ状
態となるため、高解像度用受光素子ｍと低解像度用受光
素子ｓとから光信号が出力される。高解像度用受光素子
ｍ及び低解像度用受光素子ｓにて光電変換された光キャ
リアは、同様にソースホロア１３を介して保持容量６に
読み出される。
ベルの場合、副走査解像度切り換え手段である転送スイ
ッチ２１はオン状態、ＰＭＯＳスイッチ２１′はオフ状
態となるため、高解像度用受光素子ｍと低解像度用受光
素子ｓとから光信号が出力される。高解像度用受光素子
ｍ及び低解像度用受光素子ｓにて光電変換された光キャ
リアは、同様にソースホロア１３を介して保持容量６に
読み出される。
【０１１９】その後、リセットスイッチ７でカーソル移
動システム領域をリセットした後、再び電荷の蓄積を開
始する。一方、保持容量６に読み出された光信号は、シ
フトレジスタ８にて順次共通出力線１０に読み出され、
信号処理回路１１で信号処理された後、出力端子Ｖｏｕ
ｔから出力される。
動システム領域をリセットした後、再び電荷の蓄積を開
始する。一方、保持容量６に読み出された光信号は、シ
フトレジスタ８にて順次共通出力線１０に読み出され、
信号処理回路１１で信号処理された後、出力端子Ｖｏｕ
ｔから出力される。
【０１２０】本実施形態においては、低解像度モードの
場合、シフトレジスタ８は２画素ずつ順次走査する構成
としている。すなわち、１画素目の信号として、１画素
目のシフトレジスタ出力線９−１と２画素目のシフトレ
ジスタ出力線９−２とが同時に動作し、その後、共通出
力線１０をリセットスイッチ１２にてリセットし、次に
２画素目信号として３画素目のシフトレジスタ出力線９
−３と４画素目のシフトレジスタ出力線９−４とが同時
に動作する。
場合、シフトレジスタ８は２画素ずつ順次走査する構成
としている。すなわち、１画素目の信号として、１画素
目のシフトレジスタ出力線９−１と２画素目のシフトレ
ジスタ出力線９−２とが同時に動作し、その後、共通出
力線１０をリセットスイッチ１２にてリセットし、次に
２画素目信号として３画素目のシフトレジスタ出力線９
−３と４画素目のシフトレジスタ出力線９−４とが同時
に動作する。
【０１２１】このような動作を最終画素の読み出しまで
繰り返す。この場合、読み出される画素数は高解像度モ
ード時の半分となり、主走査方向、副走査方向ともに解
像度６００ｄｐｉが実現できる。
繰り返す。この場合、読み出される画素数は高解像度モ
ード時の半分となり、主走査方向、副走査方向ともに解
像度６００ｄｐｉが実現できる。
【０１２２】本実施形態の光電変換装置の電荷の蓄積時
間と、低解像度用受光素子ｓを設けていない解像度切り
換え方式の光電変換装置の蓄積時間との比較を行う。本
実施形態の光電変換装置における単位電荷あたりの光出
力、すなわち電荷検出感度Ｒは次式を用いて表すことが
できる。
間と、低解像度用受光素子ｓを設けていない解像度切り
換え方式の光電変換装置の蓄積時間との比較を行う。本
実施形態の光電変換装置における単位電荷あたりの光出
力、すなわち電荷検出感度Ｒは次式を用いて表すことが
できる。
【０１２３】 Ｒ＝１／ＣFD×ＧSF×ＣT ／（ＣT ＋ＣH ）×ＧAMP ここで、 ＣFD：フローティングディフュージョン部容量 ＧSF：ソースホロアゲイン ＣT ：保持容量 ＣH ：共通出力線容量 ＧAMP ：信号処理回路部ゲイン である。
【０１２４】また、光出力Ｖｐは次式を用いて表すこと
ができる。
ができる。
【０１２５】Ｖｐ∝Ｌ×ＳPD×ｔs ×Ｒ ここで、 Ｌ：単位面積あたりの入射光量 ＳPD：受光部面積 である。
【０１２６】したがって、入射光量、ソースホロアゲイ
ン、アンプゲインが一定の場合、ある光出力を得るため
に必要な蓄積時間ｔs は、 ｔs ∝１／（Ｌ×ＳPD×Ｒ） ∝ＣFD／（ＳPD×ＣT ／（ＣT ＋ＣH ）） となる。
ン、アンプゲインが一定の場合、ある光出力を得るため
に必要な蓄積時間ｔs は、 ｔs ∝１／（Ｌ×ＳPD×Ｒ） ∝ＣFD／（ＳPD×ＣT ／（ＣT ＋ＣH ）） となる。
【０１２７】以下、本実施形態及び従来技術における高
解像度時の受光部容量、保持容量、共通出力線容量、受
光部面積及び１Ｖの光出力を得るために必要な蓄積時間
を比較する。
解像度時の受光部容量、保持容量、共通出力線容量、受
光部面積及び１Ｖの光出力を得るために必要な蓄積時間
を比較する。
【０１２８】
【表５】 表５より、本実施形態の光電変換装置の受光素子は、電
荷の蓄積時間が従来技術の０．４９倍であるため、１ラ
インあたりの読み取り時間を約２倍高速にすることがで
き、本実施形態が蓄積時間の低減、すなわち、読み取り
速度の高速化において非常に有効であることがわかる。
荷の蓄積時間が従来技術の０．４９倍であるため、１ラ
インあたりの読み取り時間を約２倍高速にすることがで
き、本実施形態が蓄積時間の低減、すなわち、読み取り
速度の高速化において非常に有効であることがわかる。
【０１２９】〔実施形態７〕図１５は本実施形態の光電
変換装置内の４画素分の受光素子の等価回路図である。
なお、本実施形態は、主走査方向と副走査方向の解像度
を任意に切り換えることが可能な解像度切り換え機能を
有する光電変換装置である。図１５は本実施形態におけ
る４画素分の等価回路図であるが、図１５には１画素の
等価回路のみを図示しており、他の画素については省略
している。
変換装置内の４画素分の受光素子の等価回路図である。
なお、本実施形態は、主走査方向と副走査方向の解像度
を任意に切り換えることが可能な解像度切り換え機能を
有する光電変換装置である。図１５は本実施形態におけ
る４画素分の等価回路図であるが、図１５には１画素の
等価回路のみを図示しており、他の画素については省略
している。
【０１３０】以下、図１５を用いて本実施形態の動作を
説明する。
説明する。
【０１３１】本実施形態においては、主走査解像度制御
信号端子（ＭＯＤＥ＿Ｍ）、副走査解像度制御信号端子
（ＭＯＤＥ＿Ｓ）を設け、おのおのの組み合わせによ
り、主走査方向、副走査方向の解像度が独立に制御可能
な構成としている。
信号端子（ＭＯＤＥ＿Ｍ）、副走査解像度制御信号端子
（ＭＯＤＥ＿Ｓ）を設け、おのおのの組み合わせによ
り、主走査方向、副走査方向の解像度が独立に制御可能
な構成としている。
【０１３２】本実施形態においては、主走査方向及び副
走査方向は、ともに解像度制御信号がハイレベルの場合
は高解像度モード、ローレベルの場合は低解像度モード
となるように構成されている。ここで、低解像度用受光
素子電位固定手段となるＰＭＯＳスイッチ２１′の制御
信号は、副走査解像度制御信号（ＭＯＤＥ＿Ｓ）の反転
信号（ＭＯＤＥ＿ＳＢ）を用いている。
走査方向は、ともに解像度制御信号がハイレベルの場合
は高解像度モード、ローレベルの場合は低解像度モード
となるように構成されている。ここで、低解像度用受光
素子電位固定手段となるＰＭＯＳスイッチ２１′の制御
信号は、副走査解像度制御信号（ＭＯＤＥ＿Ｓ）の反転
信号（ＭＯＤＥ＿ＳＢ）を用いている。
【０１３３】なお、本実施形態において、解像度制御信
号を、主走査方向と副走査方向とに独立に設けたこと及
び高解像度時の解像度を６００ｄｐｉ、低解像度時の解
像度を３００ｄｐｉに設定したこと以外は実施形態７と
同様である。
号を、主走査方向と副走査方向とに独立に設けたこと及
び高解像度時の解像度を６００ｄｐｉ、低解像度時の解
像度を３００ｄｐｉに設定したこと以外は実施形態７と
同様である。
【０１３４】本実施形態における解像度制御信号と解像
度の関係及び１ラインあたりの読み取り速度の比較例を
以下に示す。
度の関係及び１ラインあたりの読み取り速度の比較例を
以下に示す。
【０１３５】
【表６】 表６に示すように、本実施形態の光電変換装置は、主走
査方向及び副走査方向の解像度を任意を切り換えること
ができる。さらに、従来技術と比較して、特に副走査方
向の低解像度時の読み取り速度を高速化することができ
る。
査方向及び副走査方向の解像度を任意を切り換えること
ができる。さらに、従来技術と比較して、特に副走査方
向の低解像度時の読み取り速度を高速化することができ
る。
【０１３６】〔実施形態８〕図１６は本実施形態の光電
変換装置の等価回路図である。本実施形態は、受光素子
としてホトトランジスタを用いた電流読み出し型の光電
変換装置について説明する。
変換装置の等価回路図である。本実施形態は、受光素子
としてホトトランジスタを用いた電流読み出し型の光電
変換装置について説明する。
【０１３７】本実施形態は、受光素子として、高解像度
用ホトトランジスタ３１ａ〜３１ｌ及び低解像度用ホト
トランジスタ３１′ａ〜３１′ｌが設けられている。こ
こで、おのおののホトトランジスタ３１ａ〜３１ｌ、３
１′ａ〜３１′ｌは、主走査方向及び副走査方向に３０
０ｄｐｉの解像度で配置されている。したがって、本実
施形態では、主走査方向及び副走査方向の解像度は、高
解像度時に３００ｄｐｉ、低解像度時に１５０ｄｐｉと
なる。
用ホトトランジスタ３１ａ〜３１ｌ及び低解像度用ホト
トランジスタ３１′ａ〜３１′ｌが設けられている。こ
こで、おのおののホトトランジスタ３１ａ〜３１ｌ、３
１′ａ〜３１′ｌは、主走査方向及び副走査方向に３０
０ｄｐｉの解像度で配置されている。したがって、本実
施形態では、主走査方向及び副走査方向の解像度は、高
解像度時に３００ｄｐｉ、低解像度時に１５０ｄｐｉと
なる。
【０１３８】また、おのおのの高解像度用ホトトランジ
スタ３１ａ〜３１ｌ及び低解像度用ホトトランジスタ３
１′ａ〜３１′ｌには、読み出しスイッチ３３ａ〜３３
ｌ、３３′ａ〜３３′ｌが設けられており、これらはシ
フトレジスタ８により順次駆動され、高解像度用ホトト
ランジスタ３１ａ〜３１ｌ及び低解像度用ホトトランジ
スタ３１′ａ〜３１′ｌの光電流を順次読み出す。
スタ３１ａ〜３１ｌ及び低解像度用ホトトランジスタ３
１′ａ〜３１′ｌには、読み出しスイッチ３３ａ〜３３
ｌ、３３′ａ〜３３′ｌが設けられており、これらはシ
フトレジスタ８により順次駆動され、高解像度用ホトト
ランジスタ３１ａ〜３１ｌ及び低解像度用ホトトランジ
スタ３１′ａ〜３１′ｌの光電流を順次読み出す。
【０１３９】シフトレジスタ８は、解像度切り換え制御
信号（ＭＯＤＥ）により制御され、低解像度時には高解
像度用ホトトランジスタと低解像度用ホトトランジスタ
との両方を、隣接画素も含めて同時に読み出す。
信号（ＭＯＤＥ）により制御され、低解像度時には高解
像度用ホトトランジスタと低解像度用ホトトランジスタ
との両方を、隣接画素も含めて同時に読み出す。
【０１４０】また、高解像度モード時は、高解像度用シ
フトレジスタ出力線４０ａ〜４０ｌが順次動作し、高解
像度用ホトトランジスタ３１ａ〜３１ｌの出力を順次読
み出すが、低解像度用ホトトランジスタ３１′ａ〜３
１′ｌを駆動する高解像度用シフトレジスタ出力線４１
ａ〜４１ｌは常時オン状態となり、かつ、低解像度用ホ
トトランジスタ固定手段となるＮＭＯＳスイッチ３５も
オン状態となるため、低解像度用ホトトランジスタ３
１′ａ〜３１′ｌの光電流は電源（ＶR ）へ流れ、出力
線は電源（ＶR ）の電位に固定される。
フトレジスタ出力線４０ａ〜４０ｌが順次動作し、高解
像度用ホトトランジスタ３１ａ〜３１ｌの出力を順次読
み出すが、低解像度用ホトトランジスタ３１′ａ〜３
１′ｌを駆動する高解像度用シフトレジスタ出力線４１
ａ〜４１ｌは常時オン状態となり、かつ、低解像度用ホ
トトランジスタ固定手段となるＮＭＯＳスイッチ３５も
オン状態となるため、低解像度用ホトトランジスタ３
１′ａ〜３１′ｌの光電流は電源（ＶR ）へ流れ、出力
線は電源（ＶR ）の電位に固定される。
【０１４１】したがって、高解像度モード時に低解像度
用ホトトランジスタ３１′ａ〜３１′ｌで発生した光信
号が高解像度用ホトトランジスタ３１ａ〜３１ｌの出力
に影響を与えることを抑制できる。
用ホトトランジスタ３１′ａ〜３１′ｌで発生した光信
号が高解像度用ホトトランジスタ３１ａ〜３１ｌの出力
に影響を与えることを抑制できる。
【０１４２】各々のホトトランジスタから読み出された
光信号は、信号処理回路３０により電流−電圧変換さ
れ、出力端子（ＶOUT ）より出力される。また、信号処
理回路３０にも解像度制御信号（ＭＯＤＥ）が供給さ
れ、解像度に応じて高解像度用ホトトランジスタ３１ａ
〜３１ｌ及び低解像度用ホトトランジスタ３１′ａ〜３
１′ｌから読み出された光電流の加算処理を行う。
光信号は、信号処理回路３０により電流−電圧変換さ
れ、出力端子（ＶOUT ）より出力される。また、信号処
理回路３０にも解像度制御信号（ＭＯＤＥ）が供給さ
れ、解像度に応じて高解像度用ホトトランジスタ３１ａ
〜３１ｌ及び低解像度用ホトトランジスタ３１′ａ〜３
１′ｌから読み出された光電流の加算処理を行う。
【０１４３】本実施形態においては、低解像度時の受光
面積は高解像度時の４倍にすることができる。したがっ
て、低解像度用ホトトランジスタ３１′ａ〜３１′ｌを
設けずに、隣接画素のみを加算して出力する場合と比較
して、読み取り速度を２倍にすることができる。
面積は高解像度時の４倍にすることができる。したがっ
て、低解像度用ホトトランジスタ３１′ａ〜３１′ｌを
設けずに、隣接画素のみを加算して出力する場合と比較
して、読み取り速度を２倍にすることができる。
【０１４４】以上説明したように、本実施形態は一括読
み出し方式の光電変換装置のみならず順次読み出し方式
の光電変換装置に適用しても、その効果が得られる。
み出し方式の光電変換装置のみならず順次読み出し方式
の光電変換装置に適用しても、その効果が得られる。
【０１４５】〔実施形態９〕図１７は本実施形態におけ
る密着型イメージセンサユニットのブロック図、図１８
は図１７の密着型イメージセンサユニットを用いた画像
入力システムのブロック図である。本実施形態は、実施
形態４及び８の光電変換装置を用いて密着型イメージセ
ンサユニットを構成し、さらにこの密着型イメージセン
サユニットを画像読み取りシステムに応用した一例であ
る。
る密着型イメージセンサユニットのブロック図、図１８
は図１７の密着型イメージセンサユニットを用いた画像
入力システムのブロック図である。本実施形態は、実施
形態４及び８の光電変換装置を用いて密着型イメージセ
ンサユニットを構成し、さらにこの密着型イメージセン
サユニットを画像読み取りシステムに応用した一例であ
る。
【０１４６】密着型イメージセンサユニット５０はセン
サモジュール基板５１と、光源手段５２と、結像手段５
３とを備える。本実施形態においては、光源手段５２と
して、ＬＥＤ及びＬＥＤの光を原稿面に均一に照射する
ための光導光体を用いているが、たとえば、ＬＥＤチッ
プを複数個一次元状に実装した光源や冷陰極管等の光源
を用いても構わない。
サモジュール基板５１と、光源手段５２と、結像手段５
３とを備える。本実施形態においては、光源手段５２と
して、ＬＥＤ及びＬＥＤの光を原稿面に均一に照射する
ための光導光体を用いているが、たとえば、ＬＥＤチッ
プを複数個一次元状に実装した光源や冷陰極管等の光源
を用いても構わない。
【０１４７】また、本実施形態においては、結像手段５
３として、ガラスを主体としたレンズアレイを用いてい
るが、他の材料からなる光学部品でも良い。本実施形態
におけるセンサモジュール基板５１は、セラミック基板
上に実施形態８に示した本発明の光電変換装置１を一次
元状に複数個実装した構成としている。
３として、ガラスを主体としたレンズアレイを用いてい
るが、他の材料からなる光学部品でも良い。本実施形態
におけるセンサモジュール基板５１は、セラミック基板
上に実施形態８に示した本発明の光電変換装置１を一次
元状に複数個実装した構成としている。
【０１４８】さらに、出力端子（ＶOUT ）及び主走査解
像度制御信号端子（ＭＯＤＥ＿Ｍ）、副走査解像度制御
信号端子（ＭＯＤＥ＿Ｓ）は、センサモジュール基板５
１上のすべての光電変換装置に共通に接続されている。
光電変換装置１は上記実施形態８に示したものに限定さ
れず、他の光電変換装置を適用することもできる。さら
にまた、密着型イメージセンサユニット５０には光源手
段を駆動／制御するための光源駆動端子５６が設けられ
ている。
像度制御信号端子（ＭＯＤＥ＿Ｍ）、副走査解像度制御
信号端子（ＭＯＤＥ＿Ｓ）は、センサモジュール基板５
１上のすべての光電変換装置に共通に接続されている。
光電変換装置１は上記実施形態８に示したものに限定さ
れず、他の光電変換装置を適用することもできる。さら
にまた、密着型イメージセンサユニット５０には光源手
段を駆動／制御するための光源駆動端子５６が設けられ
ている。
【０１４９】図１８は、図１７に示した密着型イメージ
センサユニット５０を用いた画像入力システムの一例で
ある。本実施形態の画像入力システム１００は、密着型
イメージセンサユニット中の光電変換装置や光源を電気
的に駆動するセンサ駆動手段１０１と、密着型イメージ
センサユニットから出力される信号の信号処理を行う信
号処理手段１０２と、密着型イメージセンサユニットの
副走査方向の移動を制御するセンサ位置制御手段１０３
とを備えている。
センサユニット５０を用いた画像入力システムの一例で
ある。本実施形態の画像入力システム１００は、密着型
イメージセンサユニット中の光電変換装置や光源を電気
的に駆動するセンサ駆動手段１０１と、密着型イメージ
センサユニットから出力される信号の信号処理を行う信
号処理手段１０２と、密着型イメージセンサユニットの
副走査方向の移動を制御するセンサ位置制御手段１０３
とを備えている。
【０１５０】さらに、ＣＰＵにより画像入力システムの
動作が制御される構成としている。ＣＰＵは、主走査解
像度制御信号（ＭＯＤＥ＿Ｍ）及び副走査解像度制御信
号（ＭＯＤＥ＿Ｓ）を出力し、これらの信号は画像入力
システムに入力され、画像入力システム中において、セ
ンサ駆動手段１０１及びセンサ位置制御手段１０３に供
給されている。
動作が制御される構成としている。ＣＰＵは、主走査解
像度制御信号（ＭＯＤＥ＿Ｍ）及び副走査解像度制御信
号（ＭＯＤＥ＿Ｓ）を出力し、これらの信号は画像入力
システムに入力され、画像入力システム中において、セ
ンサ駆動手段１０１及びセンサ位置制御手段１０３に供
給されている。
【０１５１】次に本実施形態の動作を説明する。
【０１５２】外部のおのおのの解像度制御信号は、ハイ
レベルの場合に高解像度モード（６００ｄｐｉ）、ロー
レベルの場合に低解像度モード（３００ｄｐｉ）、とＣ
ＰＵで設定され出力される。密着型イメージセンサユニ
ット５０の１ラインの画素数を５０００画素とすると、
主走査方向及び副走査方向は、ともに高解像度モードの
場合、ある１ラインの５０００画素の信号を読み取った
後に、センサ位置制御手段１０３により密着型イメージ
センサユニット５０を６００ｄｐｉ相当の距離、すなわ
ち、おおよそ４２．３μｍ副走査方向に移動させ、次の
ラインの情報を読み取る。この動作を繰り返すことによ
り、所望の原稿の情報を主走査解像度６００ｄｐｉ、副
走査解像度６００ｄｐｉで画像情報を読み取ることがで
きる。
レベルの場合に高解像度モード（６００ｄｐｉ）、ロー
レベルの場合に低解像度モード（３００ｄｐｉ）、とＣ
ＰＵで設定され出力される。密着型イメージセンサユニ
ット５０の１ラインの画素数を５０００画素とすると、
主走査方向及び副走査方向は、ともに高解像度モードの
場合、ある１ラインの５０００画素の信号を読み取った
後に、センサ位置制御手段１０３により密着型イメージ
センサユニット５０を６００ｄｐｉ相当の距離、すなわ
ち、おおよそ４２．３μｍ副走査方向に移動させ、次の
ラインの情報を読み取る。この動作を繰り返すことによ
り、所望の原稿の情報を主走査解像度６００ｄｐｉ、副
走査解像度６００ｄｐｉで画像情報を読み取ることがで
きる。
【０１５３】また、主走査方向は高解像度モード、副走
査方向は低解像度モードで画像情報の読み取りをする場
合には、ある１ラインの５０００画素の信号を読み取っ
た後に、センサ位置制御手段１０３により密着型イメー
ジセンサユニットを３００ｄｐｉ相当の距離、すなわ
ち、おおよそ８４．６μ副走査方向に移動させ、次のラ
インの情報を読み取る。この動作を繰り返すことによ
り、所望の原稿の情報を主走査解像度６００ｄｐｉ、副
走査解像度３００ｄｐｉで画像情報を読み取ることがで
きる。
査方向は低解像度モードで画像情報の読み取りをする場
合には、ある１ラインの５０００画素の信号を読み取っ
た後に、センサ位置制御手段１０３により密着型イメー
ジセンサユニットを３００ｄｐｉ相当の距離、すなわ
ち、おおよそ８４．６μ副走査方向に移動させ、次のラ
インの情報を読み取る。この動作を繰り返すことによ
り、所望の原稿の情報を主走査解像度６００ｄｐｉ、副
走査解像度３００ｄｐｉで画像情報を読み取ることがで
きる。
【０１５４】本実施形態において、センサ位置制御手段
１０３は、たとえばステッピングモータ、シャフト、ベ
ルト等の機構部品を組み合わせて構成することができ
る。また、本実施形態においては、原稿を固定し、イメ
ージセンサを副走査方向に移動させることにより走査す
る例を示しているが、イメージセンサを固定し、原稿を
副走査方向に移動させる方式、いわゆる、シートフィー
ド方式の画像読み取りシステムの場合にも適用できる。
１０３は、たとえばステッピングモータ、シャフト、ベ
ルト等の機構部品を組み合わせて構成することができ
る。また、本実施形態においては、原稿を固定し、イメ
ージセンサを副走査方向に移動させることにより走査す
る例を示しているが、イメージセンサを固定し、原稿を
副走査方向に移動させる方式、いわゆる、シートフィー
ド方式の画像読み取りシステムの場合にも適用できる。
【０１５５】以上示したように、本実施形態の画像読み
取りシステムは、イメージセンサの主走査方向及び副走
査方向の移動を最適に制御することにより、任意の解像
度の画像情報を効率よく読み取ることができる。
取りシステムは、イメージセンサの主走査方向及び副走
査方向の移動を最適に制御することにより、任意の解像
度の画像情報を効率よく読み取ることができる。
【０１５６】
【発明の効果】以上示したように、本発明は、主走査方
向及び副走査方向に配列された複数の受光素子を有する
光電変換手段と、主走査方向及び副走査方向に配列され
た複数の受光素子のうち、読み出す信号を選択すること
により、解像度を切り換える解像度切り換え手段とを備
える。したがって、主走査方向及び副走査方向の解像度
を任意に設定することができ、かつ低解像度時の読み取
り時間を高速化できる。
向及び副走査方向に配列された複数の受光素子を有する
光電変換手段と、主走査方向及び副走査方向に配列され
た複数の受光素子のうち、読み出す信号を選択すること
により、解像度を切り換える解像度切り換え手段とを備
える。したがって、主走査方向及び副走査方向の解像度
を任意に設定することができ、かつ低解像度時の読み取
り時間を高速化できる。
【図１】本発明の第１の実施形態の光電変換装置の受光
素子部分の平面概略図である。
素子部分の平面概略図である。
【図２】図１におけるａ−ａ′部の断面構造図である。
【図３】本発明の第１の実施形態の光電変換装置の等価
回路図（４画素分）である。
回路図（４画素分）である。
【図４】本発明の第２の実施形態の光電変換装置の受光
素子部分の平面概略図である。
素子部分の平面概略図である。
【図５】図４におけるｂ−ｂ′部の断面構造図である。
【図６】第２の実施形態の光電変換装置の等価回路図
（４画素分）である。
（４画素分）である。
【図７】本発明の第３の実施形態の光電変換装置の等価
回路図（４画素分）である。
回路図（４画素分）である。
【図８】本発明の第４の実施形態の光電変換装置の等価
回路図である。
回路図である。
【図９】本発明の第５の実施形態の光電変換装置の受光
素子部分の平面概略図である。
素子部分の平面概略図である。
【図１０】図９におけるａ−ａ′部の断面構造図であ
る。
る。
【図１１】本発明の第５の実施形態の光電変換装置の等
価回路図（４画素分）である。
価回路図（４画素分）である。
【図１２】本発明の第６の実施形態の光電変換装置の受
光素子部分の平面概略図である。
光素子部分の平面概略図である。
【図１３】図１２におけるｂ−ｂ′部の断面構造図であ
る。
る。
【図１４】本発明の第６の実施形態における光電変換装
置の等価回路図（４画素分）である。
置の等価回路図（４画素分）である。
【図１５】本発明の第７の実施形態における光電変換装
置の等価回路図（４画素分）である。
置の等価回路図（４画素分）である。
【図１６】本発明の第８の実施形態における光電変換装
置の等価回路図である。
置の等価回路図である。
【図１７】本発明の第９の実施形態における密着型イメ
ージセンサユニットのブロック図である。
ージセンサユニットのブロック図である。
【図１８】本発明の第９の実施形態における画像入力シ
ステムのブロック図である。
ステムのブロック図である。
【図１９】従来技術（１）の光電変換装置の等価回路図
である。
である。
１ 光電変換装置 ２ 副走査解像度切り換え手段 ２’ 低解像度用受光素子電位固定手段 ３ 信号処理及び操作手段 ４ 配線 ５ ｎ+領域 ６ 保持容量 ７ リセットスイッチ ８ シフトレジスタ ９ シフトレジスタ出力線 １０ 共通出力線 １１ 信号処理回路 １２ リセットスイッチ １３ ソースホロア ２０ フローディングディフュージョン領域 ２１ 副走査解像度切り換え手段 ２０ 信号処理回路 ３１ 高解像度用ホトトランジスタ ３１’ 低解像度用ホトトランジスタ ３３、３３’ 読み出しスイッチ
フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 AB10 BA14 CA03 CA04 CA09 DD04 DD09 FA08 FA26 FA33 5C024 AA01 AA11 CA11 CA16 FA01 FA02 FA11 GA31 JA04 JA21 JA35 5C072 AA01 BA03 EA06 FA03 FA07 FB19 FB27 TA05 5F049 MA02 NA20 NB03 NB05 RA03 RA08 RA10 UA20
Claims (8)
- 【請求項１】 主走査方向及び副走査方向に配列された
複数の受光素子を有する光電変換手段と、 前記主走査方向及び前記副走査方向に配列された複数の
受光素子のうち、読み出す信号を選択することにより、
解像度を切り換える解像度切り換え手段とを備えること
を特徴とする光電変換装置。 - 【請求項２】 前記解像度切り換え手段は、第１の光学
解像度と該第１の光学解像度の１／Ｍ（Ｍは自然数）で
ある第２の光学解像度とを、前記主走査方向及び前記副
走査方向で各々切り換えることを特徴とする請求項１に
記載の光電変換装置。 - 【請求項３】 前記解像度切り換え手段は、解像度制御
手段から出力される解像度切替信号により作動すること
を特徴とする請求項１に記載の光電変換装置。 - 【請求項４】 前記解像度切り換え手段によって前記第
１の光学解像度を選択する場合に、前記複数の受光素子
のうち光信号が読み出されない受光素子の電位を固定す
る固定手段を備えることを特徴とする請求項２又は３に
記載の光電変換装置。 - 【請求項５】 前記複数の受光素子から出力される電荷
を電圧に変換する変換手段を備えることを特徴とする請
求項１〜４のいずれか１項に記載の光電変換装置。 - 【請求項６】 請求項３〜５のいずれか１項に記載の光
電変換装置と、前記解像度切替信号にしたがって、前記
光電変換手段を駆動する駆動手段と、前記光電変換手段
の出力信号を処理する処理手段とを備えることを特徴と
する画像読み取りシステム。 - 【請求項７】 主走査方向及び副走査方向に配列された
複数の受光素子と、 前記主走査方向の解像度に応じて、前記副走査方向に配
列された前記受光素子のうち、光信号を読み出す受光素
子の数量を制御する制御手段を備えることを特徴とする
光電変換装置。 - 【請求項８】 前記副走査方向に配列された前記受光素
子のうち、前記光信号が読み出されない受光素子の電位
を固定する固定手段を備えることを特徴とする請求項７
に記載の光電変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11127177A JP2000324406A (ja) | 1999-05-07 | 1999-05-07 | 光電変換装置及びそれを用いた画像読み取りシステム |
| US09/562,640 US6531690B2 (en) | 1999-05-07 | 2000-05-02 | Photoelectric conversion apparatus |
| TW089108554A TW476160B (en) | 1999-05-07 | 2000-05-04 | Photoelectric conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11127177A JP2000324406A (ja) | 1999-05-07 | 1999-05-07 | 光電変換装置及びそれを用いた画像読み取りシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000324406A true JP2000324406A (ja) | 2000-11-24 |
Family
ID=14953587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11127177A Pending JP2000324406A (ja) | 1999-05-07 | 1999-05-07 | 光電変換装置及びそれを用いた画像読み取りシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6531690B2 (ja) |
| JP (1) | JP2000324406A (ja) |
| TW (1) | TW476160B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002028095A3 (en) * | 2000-09-27 | 2002-06-06 | Innovative Tech Licensing Llc | Imager with adjustable resolution |
| JP2004064096A (ja) * | 2002-07-30 | 2004-02-26 | Hewlett-Packard Development Co Lp | フォトセンサアセンブリ |
| WO2005038924A1 (ja) * | 2003-10-21 | 2005-04-28 | National University Corporation Shizuoka University | 超解像画素電極の配置構造及び信号処理方法 |
| JP2009246948A (ja) * | 2008-03-31 | 2009-10-22 | General Electric Co <Ge> | 二機能検出器装置 |
| JP2014525673A (ja) * | 2011-08-26 | 2014-09-29 | イー・２・ブイ・セミコンダクターズ | ピクセル・グループ化イメージ・センサー |
| JP2015082648A (ja) * | 2013-10-24 | 2015-04-27 | 株式会社リコー | 光電変換素子、画像読取装置、画像形成装置及び画像読取方法 |
| JP2020153940A (ja) * | 2019-03-22 | 2020-09-24 | ローム株式会社 | 光センサ及びこの光センサを備える電子機器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW580823B (en) * | 2001-04-26 | 2004-03-21 | Avision Inc | Image scanning method for increasing resolution of a document image |
| US7304674B2 (en) * | 2002-11-15 | 2007-12-04 | Avago Technologies General Ip Pte Ltd | Sampling image signals generated by pixel circuits of an active pixel sensor (APS) image sensor in a sub-sampling mode |
| JP3881631B2 (ja) * | 2003-04-10 | 2007-02-14 | ローム株式会社 | 画像読み取り装置および制御チップ |
| US8234395B2 (en) * | 2003-07-28 | 2012-07-31 | Sonos, Inc. | System and method for synchronizing operations among a plurality of independently clocked digital data processing devices |
| JP4298685B2 (ja) * | 2004-09-02 | 2009-07-22 | キヤノン株式会社 | シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ |
| JP4783059B2 (ja) * | 2005-05-13 | 2011-09-28 | ローム株式会社 | 半導体装置及びこれを用いた光電変換装置、スキャナ |
| US8119965B2 (en) * | 2006-01-25 | 2012-02-21 | Kyocera Corporation | Image sensor having two light receiving elements and camera module having the image sensor |
| JP4915314B2 (ja) * | 2007-08-23 | 2012-04-11 | オムロン株式会社 | 撮像装置および撮像制御方法 |
| JP5017025B2 (ja) * | 2007-08-31 | 2012-09-05 | キヤノン株式会社 | 光電変換装置の駆動方法 |
| JP2009188485A (ja) * | 2008-02-04 | 2009-08-20 | Seiko Epson Corp | 画像読取装置、画像読取方法 |
| US8809913B2 (en) * | 2012-11-07 | 2014-08-19 | Semiconductor Components Industries, Llc | Pixel architecture and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05227362A (ja) | 1992-02-10 | 1993-09-03 | Mitsubishi Electric Corp | 密着型イメージセンサ用集積回路 |
| JP3774499B2 (ja) | 1996-01-24 | 2006-05-17 | キヤノン株式会社 | 光電変換装置 |
| JP3347625B2 (ja) | 1996-12-24 | 2002-11-20 | キヤノン株式会社 | 光電変換装置 |
| US5973311A (en) * | 1997-02-12 | 1999-10-26 | Imation Corp | Pixel array with high and low resolution mode |
| JP3673620B2 (ja) | 1997-07-18 | 2005-07-20 | キヤノン株式会社 | 光電変換装置 |
-
1999
- 1999-05-07 JP JP11127177A patent/JP2000324406A/ja active Pending
-
2000
- 2000-05-02 US US09/562,640 patent/US6531690B2/en not_active Expired - Fee Related
- 2000-05-04 TW TW089108554A patent/TW476160B/zh active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002028095A3 (en) * | 2000-09-27 | 2002-06-06 | Innovative Tech Licensing Llc | Imager with adjustable resolution |
| JP2004064096A (ja) * | 2002-07-30 | 2004-02-26 | Hewlett-Packard Development Co Lp | フォトセンサアセンブリ |
| WO2005038924A1 (ja) * | 2003-10-21 | 2005-04-28 | National University Corporation Shizuoka University | 超解像画素電極の配置構造及び信号処理方法 |
| JP2005129558A (ja) * | 2003-10-21 | 2005-05-19 | National Univ Corp Shizuoka Univ | 超解像画素電極の配置構造及び信号処理方法 |
| US7402811B2 (en) | 2003-10-21 | 2008-07-22 | National University Corporation Shizuoka University | Ultra-high resolution pixel electrode arrangement structure and signal processing method |
| JP2009246948A (ja) * | 2008-03-31 | 2009-10-22 | General Electric Co <Ge> | 二機能検出器装置 |
| JP2014525673A (ja) * | 2011-08-26 | 2014-09-29 | イー・２・ブイ・セミコンダクターズ | ピクセル・グループ化イメージ・センサー |
| JP2015082648A (ja) * | 2013-10-24 | 2015-04-27 | 株式会社リコー | 光電変換素子、画像読取装置、画像形成装置及び画像読取方法 |
| JP2020153940A (ja) * | 2019-03-22 | 2020-09-24 | ローム株式会社 | 光センサ及びこの光センサを備える電子機器 |
| JP7267053B2 (ja) | 2019-03-22 | 2023-05-01 | ローム株式会社 | 光センサ及びこの光センサを備える電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW476160B (en) | 2002-02-11 |
| US20030020000A1 (en) | 2003-01-30 |
| US6531690B2 (en) | 2003-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000324406A (ja) | 光電変換装置及びそれを用いた画像読み取りシステム | |
| Fossum | CMOS image sensors: Electronic camera-on-a-chip | |
| US5955753A (en) | Solid-state image pickup apparatus and image pickup apparatus | |
| Fossum | Digital camera system on a chip | |
| US7554067B2 (en) | Scanning imager employing multiple chips with staggered pixels | |
| US7692705B2 (en) | Active pixel sensor with a diagonal active area | |
| US20120074300A1 (en) | Image sensor with a gated storage node linked to transfer gate | |
| JP4041695B2 (ja) | 空間分解能が異なる複数のリニアフォトセンサアレイを備える影像装置 | |
| KR900000331B1 (ko) | 비데오 카메라장치 | |
| KR0172980B1 (ko) | 광전변환장치 | |
| JP2002237614A (ja) | 光電変換装置及びその駆動方法並びに情報処理装置 | |
| JP4987301B2 (ja) | 隣接画素のセンシングノードを共有するｃｍｏｓイメージセンサ | |
| US11282891B2 (en) | Image sensor with a gated storage node linked to transfer gate | |
| JP4354862B2 (ja) | 光センサ装置及び伝達回路装置 | |
| JPH1132166A (ja) | イメージセンサと画像読み取り装置 | |
| US5299013A (en) | Silicon butting contact image sensor with two-phase shift register | |
| JP2001244448A (ja) | リニアイメージセンサおよびその使用方法 | |
| US8149474B2 (en) | Image reading apparatus | |
| CN101038929A (zh) | 固态成像器件及该固态成像器件的操作方法 | |
| KR100683396B1 (ko) | 이미지센서의 화소어레이 주사 방법 | |
| JP3050223B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH11164088A (ja) | 固体撮像素子およびこれを備えた画像読取装置 | |
| JPH10164324A (ja) | 画像読み取り方法 | |
| CN117615264A (zh) | 图像传感器和包括其的图像处理设备 | |
| JPH065837A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050323 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050420 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050610 |