JP2000330955A - マルチプロセッサシステムおよびマルチプロセッサシステム初期化方法 - Google Patents

マルチプロセッサシステムおよびマルチプロセッサシステム初期化方法

Info

Publication number
JP2000330955A
JP2000330955A JP11141391A JP14139199A JP2000330955A JP 2000330955 A JP2000330955 A JP 2000330955A JP 11141391 A JP11141391 A JP 11141391A JP 14139199 A JP14139199 A JP 14139199A JP 2000330955 A JP2000330955 A JP 2000330955A
Authority
JP
Japan
Prior art keywords
flag
processor
failure
multiprocessor system
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11141391A
Other languages
English (en)
Inventor
Sadanori Seki
禎徳 関
Masafumi Yamaguchi
雅史 山口
Tomonori Kumagai
智憲 熊谷
Seiya Yamazaki
誠也 山崎
Takeshi Yonekura
健 米倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Panasonic Holdings Corp
Original Assignee
Fujitsu Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Matsushita Electric Industrial Co Ltd filed Critical Fujitsu Ltd
Priority to JP11141391A priority Critical patent/JP2000330955A/ja
Publication of JP2000330955A publication Critical patent/JP2000330955A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 初期化フラグに障害が発生した場合にも
無線通信装置の起動を確実に行うことができること。 【解決手段】 初期化フラグの障害の発生に備えて、マ
ルチプロセッサシステムに、初期化フラグを複数設け
る。初期化フラグA107に障害が発生した場合には、
フラグ障害検出部104が、その障害の発生を検出し、
フラグ切替部105が、各プロセッサ101に対し、初
期化フラグB108を参照するように指示し、各プロセ
ッサ101は、この指示に従って、参照する初期化フラ
グを、障害が発生している初期化フラグA107から正
常に動作する初期化フラグB108へ切り替える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マルチプロセッサ
システムに関し、特に無線通信装置に用いるマルチプロ
セッサシステムおよびマルチプロセッサシステム初期化
方法に関する。
【0002】
【従来の技術】近年、無線通信装置等においては、単一
プロセッサによる高速化の限界が明らかになるにつれ、
並列処理を用いたマルチプロセッサシステムが主流とな
りつつある。
【0003】従来のマルチプロセッサシステムでは、無
線通信装置等の電源投入時にレジスタの初期設定や運用
プログラムの起動等を行う初期処理は、以下のようにし
て行われている。
【0004】以下、図3を用いて、従来のマルチプロセ
ッサシステムにおいて行われている初期処理について説
明する。図3は、従来のマルチプロセッサシステムの概
略構成を示す要部ブロック図である。
【0005】図3において、プロセッサ1〜nの各プロ
セッサ11は並列処理によって無線通信装置の制御等を
行う。また、初期処理は、各プロセッサ11のうちの1
つにより行われる。
【0006】制御部12は、各プロセッサ11に共通バ
ス13の使用権を割り当てる。共有メモリ14は、初期
化フラグ15等を有し、無線通信装置の制御・運用を行
うためのデータを記憶している。初期化フラグ15は、
初期処理を行うプロセッサを決定するためのフラグであ
り、例えば”OFF”、”ON”の状態をとる。
【0007】次いで、上記構成を有するマルチプロセッ
サシステムにおける初期処理の動作について、図3を用
いて説明する。無線通信装置の電源投入時、各プロセッ
サ11は、それぞれ共有メモリ14の初期化フラグ15
を参照する。この場合、各プロセッサ11は、共通バス
13を使用する前に、制御部12に対してリクエスト信
号を出力する。制御部12は、リクエスト信号の入力に
応じて予め定められている優先順位に従って、各プロセ
ッサ11に共通バス13の使用権を割り当てる。
【0008】初期処理を行うプロセッサは1つで足りる
ので、次いで、初期処理を行う1つのプロセッサを決定
する。この決定方法は、各プロセッサ11が、初期化フ
ラグ15を参照することにより以下のようにして行われ
る。
【0009】初期化フラグ15は、無線通信装置の電源
投入時には、初期状態として”OFF”となっており、
プロセッサから一度参照されると、それ以降は”ON”
のままとなる。
【0010】各プロセッサ11は、共通バス13の使用
権を割り当てられた順に、初期化フラグ15を、2回づ
つ参照する。そして、1回目の参照結果が”OFF”
で、かつ2回目の参照結果が”ON”となったプロセッ
サが初期処理を行う。また、2回とも参照結果が”O
N”となったその他のプロセッサは初期処理を行わな
い。
【0011】なお、このように、1回の参照結果に従っ
て初期処理を行うプロセッサを決定するのではなく、2
回の参照結果に従って初期処理を行うプロセッサを決定
するのは、初期化フラグ15に障害が発生し、初期化フ
ラグ15が”OFF”から”ON”に切り替わらなくな
ってしまった場合に、複数のプロセッサが初期処理を行
ってしまうことを防止するためである。
【0012】このように、従来のマルチプロセッサシス
テムによれば、初期化フラグを用いることによって、初
期処理を行う1つのプロセッサを決定して初期処理を行
うようになっている。
【0013】
【発明が解決しようとする課題】しかしながら、従来の
マルチプロセッサシステムにおいては、初期化フラグに
障害が発生し、初期化フラグが”OFF”から”ON”
に切り替わらなくなってしまった場合には、全てのプロ
セッサからの参照結果が2回とも”OFF”となってし
まう。また、”ON”状態で初期化フラグに障害が発生
し、電源切断後に、初期化フラグが初期状態である”O
FF”に戻らなくなってしまった場合には、全てのプロ
セッサからの参照結果が2回とも”ON”となってしま
う。
【0014】このように、初期化フラグに障害が発生
し、”OFF”、”ON”の切り替えが行われなくなっ
てしまった場合には、初期処理を行うプロセッサを決定
することができず、初期処理が行われないため、電源を
投入しても無線通信装置が起動しないという問題が生じ
る。
【0015】本発明はかかる点に鑑みてなされたもので
あり、初期化フラグに障害が発生した場合にも無線通信
装置の起動を確実に行うことができるマルチプロセッサ
システムおよびマルチプロセッサシステム初期化方法を
提供することを目的とする。
【0016】
【課題を解決するための手段】本発明の骨子は、初期化
フラグの障害発生に備えて、マルチプロセッサシステム
に、初期化フラグを複数設けることである。
【0017】
【発明の実施の形態】本発明の第1の態様におけるマル
チプロセッサシステムは、複数のプロセッサを有するシ
ステム内の各プロセッサから参照され、最初に参照され
たときに第1の状態から第2の状態に遷移する複数のフ
ラグを格納する格納手段と、前記複数のフラグの障害発
生を検出する検出手段と、前記各プロセッサが参照する
参照用フラグに障害が発生した場合に、前記参照用フラ
グ以外のフラグを前記各プロセッサが参照するように切
り替え制御を行う切替制御手段と、を具備する構成を採
る。
【0018】この構成によれば、フラグの障害発生に備
えて、マルチプロセッサシステムは複数のフラグを具備
するため、フラグに障害が発生した場合にも初期処理を
確実に行うことができる。
【0019】本発明の第2の態様におけるマルチプロセ
ッサシステムは、第1の態様において、各プロセッサ
は、参照用フラグを複数回参照し、検出手段は、参照結
果がすべて同じ状態であるときに、前記参照用フラグに
障害が発生したことを検出する構成を採る。
【0020】この構成によれば、フラグの障害発生に備
えて、マルチプロセッサシステムは複数のフラグを具備
し、フラグに障害が発生したことを示す参照結果がプロ
セッサから通知された場合に、フラグの障害発生を検出
し、フラグを切り替えて使用するため、フラグに障害が
発生した場合にも初期処理を確実に行うことができる。
【0021】本発明の第3の態様におけるマルチプロセ
ッサシステムは、第1の態様において、任意の一定の時
間が経過するまでに、参照用フラグが正常に動作する旨
の通知がプロセッサからなされた場合に停止する計時手
段を具備し、検出手段は、前記任意の一定の時間が経過
した時点で前記通知がないときに前記参照用フラグに障
害が発生したことを検出する構成を採る。
【0022】この構成によれば、フラグの障害発生に備
えて、マルチプロセッサシステムは複数のフラグを具備
し、フラグが正常に動作していることを示す参照結果が
プロセッサから通知されない場合に、フラグの障害発生
を検出し、フラグを切り替えて使用するため、フラグに
障害が発生した場合にも初期処理を確実に行うことがで
きる。
【0023】本発明の第4の態様における移動体通信基
地局装置は、第1の態様から第3の態様のいずれかにお
けるマルチプロセッサシステムを具備する構成を採る。
【0024】本発明の第5の態様における移動体通信基
地局制御装置は、第1の態様から第3の態様のいずれか
におけるマルチプロセッサシステムを具備する構成を採
る。
【0025】これらの構成によれば、初期処理を確実に
行うことができるマルチプロセッサシステムを具備する
ため、移動体通信基地局装置および移動体通信基地局制
御装置の起動を確実に行うことができる。
【0026】本発明の第6の態様におけるマルチプロセ
ッサシステム初期化方法は、1つのプロセッサから最初
に参照されたときに第1の状態から第2の状態に遷移す
る複数のフラグのうちの1つの参照用フラグの参照結果
に従って前記参照用フラグの障害発生を検出する検出工
程と、前記障害発生が検出された場合に、前記参照用フ
ラグ以外のフラグを参照用フラグに切り替える制御を行
う切替制御工程と、を具備し、各プロセッサが前記参照
用フラグを参照することにより初期処理を行う1つのプ
ロセッサを決定するようにした。
【0027】この方法によれば、フラグの障害発生時に
フラグを切り替えて参照するため、フラグに障害が発生
した場合にも初期処理を確実に行うことができる。
【0028】本発明の第7の態様におけるマルチプロセ
ッサシステム初期化方法は、第6の態様において、各プ
ロセッサは、参照用フラグを複数回参照し、参照結果が
すべて同じ状態であるときに、検出工程において、前記
参照用フラグに障害が発生したことを検出するようにし
た。
【0029】この方法によれば、フラグに障害が発生し
たことを示す参照結果がプロセッサから通知された場合
に、フラグの障害発生を検出し、フラグを切り替えて参
照するため、フラグに障害が発生した場合にも初期処理
を確実に行うことができる。
【0030】本発明の第8の態様におけるマルチプロセ
ッサシステム初期化方法は、第6の態様において、検出
工程において、任意の一定の時間が経過するまでに、参
照用フラグが正常に動作する旨の通知がプロセッサから
ないときに前記参照用フラグに障害が発生したことを検
出するようにした。
【0031】この方法によれば、フラグが正常に動作し
ていることを示す参照結果がプロセッサから通知されな
い場合に、フラグの障害発生を検出し、フラグを切り替
えて参照するため、フラグに障害が発生した場合にも初
期処理を確実に行うことができる。
【0032】以下、本発明の実施の形態について、図面
を参照して詳細に説明する。 (実施の形態1)本発明の実施の形態1に係るマルチプ
ロセッサシステムは、複数の初期化フラグを具備し、初
期化フラグに障害が発生したことを示す参照結果が各プ
ロセッサより出力された場合に、初期化フラグの障害発
生を検出し、初期化フラグを切り替えて使用するもので
ある。
【0033】以下、図1を用いて、本発明の実施の形態
1に係るマルチプロセッサシステムにおいて行われる初
期処理について説明する。図1は、本発明の実施の形態
1に係るマルチプロセッサシステムの概略構成を示す要
部ブロック図である。
【0034】図1において、プロセッサ1〜nの各プロ
セッサ101は並列処理によって無線通信装置の制御等
を行う。また、初期処理は、各プロセッサ101のうち
の1つにより行われる。
【0035】制御部102は、各プロセッサ101に共
通バス103の使用権を割り当てる。また、制御部10
2は、フラグ障害検出部104およびフラグ切替部10
5を有し、初期化フラグの障害発生の検出と参照フラグ
の切替指示とを行う。フラグ障害検出部104は、各プ
ロセッサから出力される信号に基づき、初期化フラグの
障害発生を検出する。フラグ切替部105は、1つの初
期化フラグに障害が発生した場合に、他の初期化フラグ
を参照するように、各プロセッサ101に参照切替指示
を行う。
【0036】共有メモリ106は、複数の初期化フラグ
(ここでは初期化フラグA107および初期化フラグB
108の2つの初期化フラグ)を格納し、その他に無線
通信装置の制御・運用を行うためのデータを記憶してい
る。
【0037】初期化フラグA107および初期化フラグ
B108は、初期処理を行うプロセッサを決定するため
のフラグであり、例えば”OFF”、”ON”の状態を
とる。なお、ここでは、各プロセッサが、初期化フラグ
A107を参照用フラグとして参照する。
【0038】次いで、上記構成を有するマルチプロセッ
サシステムにおける初期処理の動作について、図1を用
いて説明する。無線通信装置の電源投入時、各プロセッ
サ101はそれぞれ、まず、共有メモリ106の初期化
フラグA107を参照する。この場合、各プロセッサ1
01は、共通バス103を使用する前に、制御部102
に対してリクエスト信号を出力する。
【0039】制御部102は、リクエスト信号が出力さ
れた順に、プロセッサ1〜nに共通バス103の使用権
を割り当てる。今、ここでは、プロセッサ1からプロセ
ッサnの順でリクエスト信号が出力され、共通バス10
3の使用権は、プロセッサ1からプロセッサnの順に割
り当てられるものとする。また、複数のプロセッサから
同時にリクエスト信号が出力された場合には、制御部1
02は、予め制御部102に設定されている優先順位に
従って、各プロセッサ101に共通バス103の使用権
を割り当てる。今、ここでは、プロセッサ1からプロセ
ッサnの順で優先順位が設定されているものとする。従
って、ここでは、プロセッサ1からプロセッサnの順
で、初期化フラグA107が参照されることとなる。
【0040】初期処理を行うプロセッサは1つで足りる
ので、次いで、初期処理を行う1つのプロセッサを決定
する。この決定方法は、各プロセッサ101が、初期化
フラグA107を参照することにより以下のようにして
行われる。
【0041】初期化フラグA107および初期化フラグ
B108は、無線通信装置の電源投入時には、初期状態
として”OFF”となっており、プロセッサから一度参
照されると、それ以降は”ON”のままとなる。この動
作は、初期化フラグの正常な動作である。
【0042】各プロセッサ101は、プロセッサ1から
プロセッサnの順に、まず、初期化フラグA107を、
2回づつ参照する。そして、1回目の参照結果が”OF
F”で、かつ2回目の参照結果が”ON”となったプロ
セッサであるプロセッサ1が初期処理を行う。また、2
回とも参照結果が”ON”となったその他のプロセッサ
であるプロセッサ2〜nは初期処理を行わない。
【0043】また、各プロセッサ101は、参照順に初
期化フラグA107の参照結果を示す信号をフラグ障害
検出部104へ出力する。
【0044】ここで、初期化フラグA107に障害が発
生し、初期化フラグA107が”OFF”から”ON”
に切り替わらなくなってしまった場合には、全てのプロ
セッサからの参照結果が2回とも”OFF”となってし
まう。この場合、各プロセッサのうち1つでも、参照結
果が2回とも”OFF”となってしまうものがあれば、
初期化フラグA107に障害が発生したものと判断する
ことができる。そこで、フラグ障害検出部104は、プ
ロセッサ1が初期化フラグA107の参照結果を示す信
号を最初に出力した時点で、その参照結果が2回とも”
OFF”であれば、初期化フラグA107に障害が発生
したものと検出し、検出信号をフラグ切替部105へ出
力する。
【0045】また、”ON”状態で初期化フラグA10
7に障害が発生し、電源切断後に、初期化フラグA10
7が初期状態である”OFF”に戻らなくなってしまっ
た場合には、全てのプロセッサからの参照結果が2回と
も”ON”となってしまう。従って、全てのプロセッサ
からの参照結果が2回とも”ON”となってしまった場
合にも、初期化フラグA107に障害が発生したものと
判断することができる。そこで、フラグ障害検出部10
4は、プロセッサ1〜nが出力する参照結果を示す信号
が、すべて2回とも”ON”であれば、初期化フラグA
107に障害が発生したものと検出し、検出信号をフラ
グ切替部105へ出力する。
【0046】フラグ切替部105は、上記検出信号がフ
ラグ障害検出部104から出力された場合には、各プロ
セッサ101に対し、初期化フラグB108を参照する
ように指示する。各プロセッサ101は、この指示に従
って、参照する初期化フラグを、障害が発生している初
期化フラグA107から正常に動作する初期化フラグB
108へ切り替える。
【0047】そして、各プロセッサ101は、初期化フ
ラグA107を参照するのと同様の動作にて初期化フラ
グB108を参照し、1回目の参照結果が”OFF”
で、かつ2回目の参照結果が”ON”となったプロセッ
サであるプロセッサ1が初期処理を行う。
【0048】なお、上記実施の形態1においては、参照
用フラグの2回の参照結果に従って参照用フラグの障害
発生を検出する構成としたが、これは最も効率的な回数
を示したにすぎないため、2回に限定されることはなく
複数回であればよい。
【0049】このように、本実施形態によれば、初期化
フラグの障害発生に備えて、マルチプロセッサシステム
は複数の初期化フラグを具備し、初期化フラグに障害が
発生したことを示す参照結果が各プロセッサより出力さ
れた場合に、初期化フラグの障害発生を検出し、初期化
フラグを切り替えて使用するため、初期化フラグに障害
が発生した場合にも初期処理を確実に行うことができ
る。
【0050】(実施の形態2)本発明の実施の形態2に
係るマルチプロセッサシステムは、実施の形態1と略同
一の構成を有し、初期化フラグが正常に動作しているこ
とを示す参照結果が各プロセッサより出力されない場合
に、初期化フラグの障害発生を検出する点において異な
る。
【0051】以下、図2を用いて、本発明の実施の形態
2に係るマルチプロセッサシステムについて説明する。
図2は、本発明の実施の形態2に係るマルチプロセッサ
システムの概略構成を示す要部ブロック図である。但
し、実施の形態1と同一の構成となるものについては同
一番号を付し、詳しい説明を省略する。
【0052】制御部102は、タイマ201、フラグ障
害検出部202およびフラグ切替部105を有し、初期
化フラグの障害発生の検出と参照フラグの切替指示とを
行う。タイマ201は、無線通信装置の電源投入時に起
動するタイマであり、任意の一定時間が設定される。フ
ラグ障害検出部202は、各プロセッサから出力される
信号に基づき、初期化フラグの障害発生を検出する。
【0053】次いで、上記構成を有するマルチプロセッ
サシステムにおける初期化フラグの障害発生の検出方法
について、図2を用いて説明する。各プロセッサ101
のうち、1回目の参照結果が”OFF”で、かつ2回目
の参照結果が”ON”となったプロセッサ1は、初期処
理を行うプロセッサが決定した旨をフラグ障害検出部2
02に通知する。この通知によって、フラグ障害検出部
202は、初期化フラグA107に障害が発生していな
いものと判断し、タイマ201をリセットして再起動さ
せる。
【0054】ここで、初期化フラグA107に障害が発
生し、初期化フラグA107が”OFF”から”ON”
に切り替わらなくなってしまった場合には、全てのプロ
セッサからの参照結果が2回とも”OFF”となってし
まう。また、”ON”状態で初期化フラグA107に障
害が発生し、電源切断後に、初期化フラグA107が初
期状態である”OFF”に戻らなくなってしまった場合
には、全てのプロセッサからの参照結果が2回とも”O
N”となってしまう。これらの場合、初期処理を行うプ
ロセッサが決定しないため、フラグ障害検出部202に
は、上記通知がないことになる。
【0055】そこで、フラグ障害検出部202は、上記
通知がない場合には、無線通信装置の電源投入時に起動
するタイマ201の満了によって、初期化フラグA10
7に障害が発生したものと検出し、検出信号をフラグ切
替部105へ出力する。また、フラグ障害検出部202
は、タイマ201をリセットして再起動させる。
【0056】このように、本実施形態によれば、初期化
フラグの障害発生に備えて、マルチプロセッサシステム
は複数の初期化フラグを具備し、初期化フラグが正常に
動作していることを示す参照結果が各プロセッサより出
力されない場合に、初期化フラグの障害発生を検出し、
初期化フラグを切り替えて使用するため、初期化フラグ
に障害が発生した場合にも初期処理を確実に行うことが
できる。
【0057】なお、上記実施の形態1および上記実施の
形態2においては、マルチプロセッサシステムが2つの
初期化フラグを有する構成としたが、これに限定される
ものではなく、初期化フラグの障害発生頻度に応じて、
3つ以上の初期化フラグを有する構成としてもよい。
【0058】さらに、上記実施の形態1および上記実施
の形態2においては、便宜上、プロセッサ1からプロセ
ッサnの順に初期化フラグを参照するものとしている
が、この参照順に限定されるものではない。また、上記
実施の形態1および上記実施の形態2においては、便宜
上、優先順位がプロセッサ1からプロセッサnの順に設
定されているものとしているが、この優先順位に限定さ
れるものではない。
【0059】また、上記実施の形態のマルチプロセッサ
システムは、移動体通信システムにおける基地局装置や
基地局制御装置に適用することができる。この場合、移
動体通信基地局装置および移動体通信基地局制御装置は
初期処理を確実に行うことができるマルチプロセッサシ
ステムを搭載するため、それらの装置の起動を確実に行
うことができる。
【0060】
【発明の効果】以上説明したように、本発明によれば、
初期化フラグに障害が発生した場合にも無線通信装置の
起動を確実に行うことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係るマルチプロセッサ
システムの概略構成を示す要部ブロック図
【図2】本発明の実施の形態2に係るマルチプロセッサ
システムの概略構成を示す要部ブロック図
【図3】従来のマルチプロセッサシステムの概略構成を
示す要部ブロック図
【符号の説明】
101 プロセッサ1〜n 102 制御部 103 共通バス 104 フラグ障害検出部 105 フラグ切替部 106 共有メモリ 107 初期化フラグA 108 初期化フラグB 201 タイマ 202 フラグ障害検出部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 雅史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 熊谷 智憲 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 山崎 誠也 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 米倉 健 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5B045 AA00 HH01 HH06 JJ01 JJ12 JJ25 JJ44

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 複数のプロセッサを有するシステム内の
    各プロセッサから参照され、最初に参照されたときに第
    1の状態から第2の状態に遷移する複数のフラグを格納
    する格納手段と、前記複数のフラグの障害発生を検出す
    る検出手段と、前記各プロセッサが参照する参照用フラ
    グに障害が発生した場合に、前記参照用フラグ以外のフ
    ラグを前記各プロセッサが参照するように切り替え制御
    を行う切替制御手段と、を具備することを特徴とするマ
    ルチプロセッサシステム。
  2. 【請求項2】 各プロセッサは、参照用フラグを複数回
    参照し、検出手段は、参照結果がすべて同じ状態である
    ときに、前記参照用フラグに障害が発生したことを検出
    することを特徴とする請求項1記載のマルチプロセッサ
    システム。
  3. 【請求項3】 任意の一定の時間が経過するまでに、参
    照用フラグが正常に動作する旨の通知がプロセッサから
    なされた場合に停止する計時手段を具備し、検出手段
    は、前記任意の一定の時間が経過した時点で前記通知が
    ないときに前記参照用フラグに障害が発生したことを検
    出することを特徴とする請求項1記載のマルチプロセッ
    サシステム。
  4. 【請求項4】 請求項1から請求項3のいずれかに記載
    のマルチプロセッサシステムを具備することを特徴とす
    る移動体通信基地局装置。
  5. 【請求項5】 請求項1から請求項3のいずれかに記載
    のマルチプロセッサシステムを具備することを特徴とす
    る移動体通信基地局制御装置。
  6. 【請求項6】 1つのプロセッサから最初に参照された
    ときに第1の状態から第2の状態に遷移する複数のフラ
    グのうちの1つの参照用フラグの参照結果に従って前記
    参照用フラグの障害発生を検出する検出工程と、前記障
    害発生が検出された場合に、前記参照用フラグ以外のフ
    ラグを参照用フラグに切り替える制御を行う切替制御工
    程と、を具備し、各プロセッサが前記参照用フラグを参
    照することにより初期処理を行う1つのプロセッサを決
    定するマルチプロセッサシステム初期化方法。
  7. 【請求項7】 各プロセッサは、参照用フラグを複数回
    参照し、参照結果がすべて同じ状態であるときに、検出
    工程において、前記参照用フラグに障害が発生したこと
    を検出することを特徴とする請求項6記載のマルチプロ
    セッサシステム初期化方法。
  8. 【請求項8】 検出工程において、任意の一定の時間が
    経過するまでに、参照用フラグが正常に動作する旨の通
    知がプロセッサからないときに前記参照用フラグに障害
    が発生したことを検出することを特徴とする請求項6記
    載のマルチプロセッサシステム初期化方法。
JP11141391A 1999-05-21 1999-05-21 マルチプロセッサシステムおよびマルチプロセッサシステム初期化方法 Withdrawn JP2000330955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11141391A JP2000330955A (ja) 1999-05-21 1999-05-21 マルチプロセッサシステムおよびマルチプロセッサシステム初期化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11141391A JP2000330955A (ja) 1999-05-21 1999-05-21 マルチプロセッサシステムおよびマルチプロセッサシステム初期化方法

Publications (1)

Publication Number Publication Date
JP2000330955A true JP2000330955A (ja) 2000-11-30

Family

ID=15290911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11141391A Withdrawn JP2000330955A (ja) 1999-05-21 1999-05-21 マルチプロセッサシステムおよびマルチプロセッサシステム初期化方法

Country Status (1)

Country Link
JP (1) JP2000330955A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107729207A (zh) * 2017-09-15 2018-02-23 青岛海信电器股份有限公司 一种应用程序主线程的监控方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107729207A (zh) * 2017-09-15 2018-02-23 青岛海信电器股份有限公司 一种应用程序主线程的监控方法及装置
CN107729207B (zh) * 2017-09-15 2021-01-01 海信视像科技股份有限公司 一种应用程序主线程的监控方法及装置

Similar Documents

Publication Publication Date Title
JP5347414B2 (ja) 同期制御装置,情報処理装置及び同期管理方法
WO2006103814A1 (ja) アプリケーション管理装置およびそのソフトウェアを格納した記憶媒体
JP4675567B2 (ja) 大画面表示システム
JP2000031875A (ja) 通信端末装置および通信制御装置ならびにデータ通信システム
JPH03219333A (ja) 待機二重系装置
KR100403575B1 (ko) 전원 온오프 제어장치 및 그 방법
JP2508305B2 (ja) 初期値決定装置
JP3006589B2 (ja) 動作監視ユニット
JP2000148544A (ja) ダンプ出力方式
JPH07200334A (ja) 二重化同期運転方式
JPH11175108A (ja) 二重化コンピュータ装置
JPH0944278A (ja) 省電力制御装置及びこれを使用した携帯機器、並びに省電力制御方法
JPH11134209A (ja) フォールトトレラント制御装置
JP2658683B2 (ja) 相互スタンバイシステムにおけるシステムストール監視制御方式
JP3346670B2 (ja) 中央処理装置の切り替え方法及び切り替えシステム
JPH02140036A (ja) 再開動作時のシステム構成決定方式
JPS6389941A (ja) マイクロプロセツサ応用機器の監視制御装置
JP2002063047A (ja) 二重化系切替装置及びその切替方法
KR100825458B1 (ko) 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치
JP2795246B2 (ja) メモリ二重化システムにおける割り込み処理時の障害リカバリ装置
JPH0721136A (ja) 二重構成信号処理装置
JP5338356B2 (ja) 通信装置、通信システム、並びに電力制御方法及びプログラム
JP2001331325A (ja) 初期起動装置及び初期起動方法並びに記録媒体
JP2004094695A (ja) ハードウェア保護制御回路
JPS61226820A (ja) 復電によるデ−タ処理再開方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801