JP2000332143A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000332143A JP2000332143A JP11140017A JP14001799A JP2000332143A JP 2000332143 A JP2000332143 A JP 2000332143A JP 11140017 A JP11140017 A JP 11140017A JP 14001799 A JP14001799 A JP 14001799A JP 2000332143 A JP2000332143 A JP 2000332143A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- surface side
- bump
- stress concentration
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 温度サイクル試験時等におけるシリコンチッ
プの反りに伴なうバンプの破壊を、安価な手段を用いて
無くすようにした基板接続面にバンプを備えた半導体装
置を提供する。 【解決手段】 絶縁基板の一面側と他面側とをスルーホ
ールで導通接続して、一面側のスルーホール開口部に半
田バンプ１２を取付け、他面側のスルーホールに集積回
路チップ２を接着してなる半導体装置において、一面側
のスルーホール開口部側に、半田バンプ１２による応力
集中を緩和する応力集中緩和手段（テーパー部分）１６
を設けた。
プの反りに伴なうバンプの破壊を、安価な手段を用いて
無くすようにした基板接続面にバンプを備えた半導体装
置を提供する。 【解決手段】 絶縁基板の一面側と他面側とをスルーホ
ールで導通接続して、一面側のスルーホール開口部に半
田バンプ１２を取付け、他面側のスルーホールに集積回
路チップ２を接着してなる半導体装置において、一面側
のスルーホール開口部側に、半田バンプ１２による応力
集中を緩和する応力集中緩和手段（テーパー部分）１６
を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に基板接続面に外部接続端子としてのバンプを備
えると共に、集積回路チップを樹脂で封止した半導体装
置に関する。
し、特に基板接続面に外部接続端子としてのバンプを備
えると共に、集積回路チップを樹脂で封止した半導体装
置に関する。
【０００２】
【従来の技術】近年、半導体装置及びそれを実装する多
層プリント基板配線板においては、小型薄型化、高性能
化、高速化、高信頼性化が求められている。例えば、半
導体装置は小型薄型化の要求から「ピン挿入型のパッケ
ージ」から「表面実装型のパッケージ」ヘと移行し、半
導体素子をプリント基板へ直接実装するような「ベアチ
ップ実装」と呼ばれる実装方法も研究されている。ま
た、前記実装密度向上のための手法としては、ＣＯＢ
（Chip On Board ）、ＦＣ（Flip Chip）、ＴＣＰ（Ta
pe Carrier Package）などが知られている。
層プリント基板配線板においては、小型薄型化、高性能
化、高速化、高信頼性化が求められている。例えば、半
導体装置は小型薄型化の要求から「ピン挿入型のパッケ
ージ」から「表面実装型のパッケージ」ヘと移行し、半
導体素子をプリント基板へ直接実装するような「ベアチ
ップ実装」と呼ばれる実装方法も研究されている。ま
た、前記実装密度向上のための手法としては、ＣＯＢ
（Chip On Board ）、ＦＣ（Flip Chip）、ＴＣＰ（Ta
pe Carrier Package）などが知られている。
【０００３】樹脂封止型半導体装置では薄型化が進ん
で、約１ｍｍの厚さを有するＴＳＯＰ（Thin Small Out
line Package）やＴＱＦＰ（Thin Small Quad Flat Pac
kage）等の薄型パッケージが開発されている。
で、約１ｍｍの厚さを有するＴＳＯＰ（Thin Small Out
line Package）やＴＱＦＰ（Thin Small Quad Flat Pac
kage）等の薄型パッケージが開発されている。
【０００４】更に近年、小型化、薄型化した半導体装置
として、例えば半田バンプを使用したＣＳＰ（チップ・
サイズ・パッケージ）型の半導体装置が登場してきた。
として、例えば半田バンプを使用したＣＳＰ（チップ・
サイズ・パッケージ）型の半導体装置が登場してきた。
【０００５】
【発明が解決しようとする課題】しかしながら、ＣＳＰ
型の半導体装置では前述の薄型化により曲げに対しての
強度が弱くなるため、実装後の温度サイクル試験時に、
シリコンチップと封止樹脂との熱膨張係数の差によって
発生する熱応力により、反ってしまうという問題が発生
している。この「反り」は、特に半導体素子において、
搭載するプリント配線基板の接続部である半田バンプに
応力が集中する原因となり、半田バンプが破壊して導通
不良となるなどの問題を引き起こしている。
型の半導体装置では前述の薄型化により曲げに対しての
強度が弱くなるため、実装後の温度サイクル試験時に、
シリコンチップと封止樹脂との熱膨張係数の差によって
発生する熱応力により、反ってしまうという問題が発生
している。この「反り」は、特に半導体素子において、
搭載するプリント配線基板の接続部である半田バンプに
応力が集中する原因となり、半田バンプが破壊して導通
不良となるなどの問題を引き起こしている。
【０００６】現在、一般的な反り対策としてシリコンチ
ップと封止樹脂との熱膨張係数の差を小さくすることに
より、対処しようとしているが、シリコンチップも封止
樹脂も素材が異なるため、現実には完全に無くすことが
できなかった。そして、特にエポキシ系樹脂を内部絶縁
基板として使用する半導体装置では、その応力が大きく
薄型化が困難で、薄型化には高価ではあるがガラス転移
点がよりエポキシ系樹脂よりも高く、高温域でも線膨張
係数が変化せず、応力が比較的少ないポリイミドテープ
を使用しなければならなかった。
ップと封止樹脂との熱膨張係数の差を小さくすることに
より、対処しようとしているが、シリコンチップも封止
樹脂も素材が異なるため、現実には完全に無くすことが
できなかった。そして、特にエポキシ系樹脂を内部絶縁
基板として使用する半導体装置では、その応力が大きく
薄型化が困難で、薄型化には高価ではあるがガラス転移
点がよりエポキシ系樹脂よりも高く、高温域でも線膨張
係数が変化せず、応力が比較的少ないポリイミドテープ
を使用しなければならなかった。
【０００７】そこで本発明の課題は、バンプによる応力
集中を、安価な手段を用いて無くすようにした基板接続
面にバンプを備えた半導体装置を提供することである。
集中を、安価な手段を用いて無くすようにした基板接続
面にバンプを備えた半導体装置を提供することである。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に本発明は、絶縁基板の一面側と他面側とをスルーホー
ルで導通接続し、一面側のスルーホール開口部にバンプ
を取付け、他面側に集積回路チップを接着してなる半導
体装置において、前記一面側のスルーホール開口部に、
前記バンプによる応力集中を緩和する応力集中緩和手段
を設けたことを特徴とする。
に本発明は、絶縁基板の一面側と他面側とをスルーホー
ルで導通接続し、一面側のスルーホール開口部にバンプ
を取付け、他面側に集積回路チップを接着してなる半導
体装置において、前記一面側のスルーホール開口部に、
前記バンプによる応力集中を緩和する応力集中緩和手段
を設けたことを特徴とする。
【０００９】このようにすれば、応力集中緩和手段（例
えば、テーパー手段）によりバンプによる応力集中が緩
和されるので、高価なポリイミドテープを使用しないで
も、内部絶縁基板の反りに伴なっていたバンプ破壊を防
止した、半導体装置を実現することができる。
えば、テーパー手段）によりバンプによる応力集中が緩
和されるので、高価なポリイミドテープを使用しないで
も、内部絶縁基板の反りに伴なっていたバンプ破壊を防
止した、半導体装置を実現することができる。
【００１０】
【発明の実施の形態】以下、本発明を図示の実施の形態
に基づいて説明する。図１及び図２に、本実施の形態の
ＣＳＰ型パッケージの半導体装置１を示す。半導体装置
１は大型の絶縁基板５（以下、絶縁基板と記す）を有
し、１２ｍｍ角、厚さ０．０７５ｍｍのエポキシ製のフ
ィルム片である。
に基づいて説明する。図１及び図２に、本実施の形態の
ＣＳＰ型パッケージの半導体装置１を示す。半導体装置
１は大型の絶縁基板５（以下、絶縁基板と記す）を有
し、１２ｍｍ角、厚さ０．０７５ｍｍのエポキシ製のフ
ィルム片である。
【００１１】図１、図２に示すように、絶縁基板５の表
面には集積回路（半導体）チップ２と外部接続端子であ
る半田バンプ１２とを電気的に接続するための多数の銅
パターンからなるワイヤ接続ランド４、バンプ接続ラン
ド６、及び銅配線８が形成されている。銅パターンから
なるバンプ接続ランド６は、絶縁基板５に形成されたス
ルーホール１３上に位置し、該スルーホール１３を介し
て半田バンプ１２と接続されている。本実施の形態にお
ける各銅パターンからなるバンプ接続ランド６は、上記
スルーホール１３の位置に対応して、絶縁基板５の各辺
に沿って連続的に配置されると共に、その並びの方向と
直交方向３列に並んで配置されている。
面には集積回路（半導体）チップ２と外部接続端子であ
る半田バンプ１２とを電気的に接続するための多数の銅
パターンからなるワイヤ接続ランド４、バンプ接続ラン
ド６、及び銅配線８が形成されている。銅パターンから
なるバンプ接続ランド６は、絶縁基板５に形成されたス
ルーホール１３上に位置し、該スルーホール１３を介し
て半田バンプ１２と接続されている。本実施の形態にお
ける各銅パターンからなるバンプ接続ランド６は、上記
スルーホール１３の位置に対応して、絶縁基板５の各辺
に沿って連続的に配置されると共に、その並びの方向と
直交方向３列に並んで配置されている。
【００１２】また、銅パターンからなるワイヤ接続ラン
ド４には、集積回路チップ２の回路形成面側に形成した
電極パッド３から伸びる導体ワイヤ７の一端が接続され
ている。そして、これらワイヤ接続ランド４とバンプ接
続ランド６とは、銅パターンからなる銅配線８によって
接続されている。なお、本実施の形態において、銅配線
８の線幅は約０．０４ｍｍとし、バンプ接続ランド６の
線幅は約０．３ｍｍとし、ワイヤ接続ランド４の幅は約
０．１ｍｍとした。また、隣り合うバンプ接続ランド６
間のピッチは、約０．５ｍｍとした。
ド４には、集積回路チップ２の回路形成面側に形成した
電極パッド３から伸びる導体ワイヤ７の一端が接続され
ている。そして、これらワイヤ接続ランド４とバンプ接
続ランド６とは、銅パターンからなる銅配線８によって
接続されている。なお、本実施の形態において、銅配線
８の線幅は約０．０４ｍｍとし、バンプ接続ランド６の
線幅は約０．３ｍｍとし、ワイヤ接続ランド４の幅は約
０．１ｍｍとした。また、隣り合うバンプ接続ランド６
間のピッチは、約０．５ｍｍとした。
【００１３】図２及びそのＡ部分拡大図の図３に示すよ
うに、上記銅パターンからなるワイヤ接続ランド４、バ
ンプ接続ランド６、及び銅配線８を形成した絶縁基板５
の表面には、その全域に渡って、エポキシ系樹脂からな
る半田マスク１１の塗布を行なうが、導体ワイヤ７のボ
ンディングのために、銅パターンからなるワイヤ接続ラ
ンド４上には半田マスクは塗布しない。
うに、上記銅パターンからなるワイヤ接続ランド４、バ
ンプ接続ランド６、及び銅配線８を形成した絶縁基板５
の表面には、その全域に渡って、エポキシ系樹脂からな
る半田マスク１１の塗布を行なうが、導体ワイヤ７のボ
ンディングのために、銅パターンからなるワイヤ接続ラ
ンド４上には半田マスクは塗布しない。
【００１４】本実施の形態における銅パターンからなる
ワイヤ接続ランド４、バンプ接続ランド６、及び銅配線
８は銅箔をラミネートした後に、その一部を、フォトリ
ソグラフィー技術を用いてエッチングすることにより得
られ、半田マスク１１の塗布されていないワイヤ接続ラ
ンド４上にはＡｕメッキを施した。集積回路チップ２
は、半田マスク１１の上に滴下された液状のエポキシ系
樹脂からなるダイペースト１０によって、絶縁基板５上
に接着される。これにより、上記すべての銅パターンか
らなるバンプ接続ランド６は、集積回路チップ２の下に
位置する。
ワイヤ接続ランド４、バンプ接続ランド６、及び銅配線
８は銅箔をラミネートした後に、その一部を、フォトリ
ソグラフィー技術を用いてエッチングすることにより得
られ、半田マスク１１の塗布されていないワイヤ接続ラ
ンド４上にはＡｕメッキを施した。集積回路チップ２
は、半田マスク１１の上に滴下された液状のエポキシ系
樹脂からなるダイペースト１０によって、絶縁基板５上
に接着される。これにより、上記すべての銅パターンか
らなるバンプ接続ランド６は、集積回路チップ２の下に
位置する。
【００１５】スルーホール１３内部には半田バンプ１２
の接続を容易にする為に銅メッキ１５が施されており、
その中にバンプ接続ランド６と半田バンプ１２の電気的
な抵抗を減少させる為、及び、製造時に硬化前のモール
ド樹脂等のスルーホール１３からの流出を防ぐ為に、導
電性樹脂１４が封入されている。本実施の形態でのスル
ーホール１３は打ち抜き部材による打ち抜き加工、又は
フォトリソグラフィー技術を用いて、下穴を空けてお
き、切削加工により形成することができ、半田バンプ１
２の取り付け側の端部を面取りすることにより、本発明
にかかるテーパー部分１６を設けることができる。本実
施の形態では面取りをＣ０．０３５ｍｍで行ない、その
上に厚み１μｍ程度の銅メッキ１５を行なっている。
の接続を容易にする為に銅メッキ１５が施されており、
その中にバンプ接続ランド６と半田バンプ１２の電気的
な抵抗を減少させる為、及び、製造時に硬化前のモール
ド樹脂等のスルーホール１３からの流出を防ぐ為に、導
電性樹脂１４が封入されている。本実施の形態でのスル
ーホール１３は打ち抜き部材による打ち抜き加工、又は
フォトリソグラフィー技術を用いて、下穴を空けてお
き、切削加工により形成することができ、半田バンプ１
２の取り付け側の端部を面取りすることにより、本発明
にかかるテーパー部分１６を設けることができる。本実
施の形態では面取りをＣ０．０３５ｍｍで行ない、その
上に厚み１μｍ程度の銅メッキ１５を行なっている。
【００１６】以上のような構成の半導体装置に対し、半
田バンプにおいて、もっとも条件が厳しいといわれる、
それぞれを全く一致する表裏に配置する両面実装を行な
い、確認の為に−３５℃から＋１０５℃までの温度サイ
クル試験を行った。
田バンプにおいて、もっとも条件が厳しいといわれる、
それぞれを全く一致する表裏に配置する両面実装を行な
い、確認の為に−３５℃から＋１０５℃までの温度サイ
クル試験を行った。
【００１７】その結果、従来の製法によるもの（スルー
ホール部分の面取り無し）は４００サイクル弱で半田バ
ンプの破壊が見られたが、本実施の形態に示す製法で製
造した半導体装置１（スルーホール開口部の面取り有
り）では７００サイクル以上で半田バンプ１２が破壊ま
で至っていないとの結果がでた。
ホール部分の面取り無し）は４００サイクル弱で半田バ
ンプの破壊が見られたが、本実施の形態に示す製法で製
造した半導体装置１（スルーホール開口部の面取り有
り）では７００サイクル以上で半田バンプ１２が破壊ま
で至っていないとの結果がでた。
【００１８】更に確認として、上記半導体装置１をそれ
ぞれ８接点立体要素まで簡略化したモデルにて１００℃
温度変化時のシミュレーションを行なってみると、従来
の製法によるものに比較し、応力が分散しており、１
１．６ｍｍｋｇｆ／ｍｍ2 であった相当応力が、およそ
９．８ｋｇｆ／ｍｍ2 まで軽減されていることが確認さ
れた。
ぞれ８接点立体要素まで簡略化したモデルにて１００℃
温度変化時のシミュレーションを行なってみると、従来
の製法によるものに比較し、応力が分散しており、１
１．６ｍｍｋｇｆ／ｍｍ2 であった相当応力が、およそ
９．８ｋｇｆ／ｍｍ2 まで軽減されていることが確認さ
れた。
【００１９】なお、図４に示すように、スルーホールの
半田パンプ１２の取付け側に、段部分（段差部分）１７
を形成しても、前記テーパー部分１６と同様に、応力集
中を緩和することができる。
半田パンプ１２の取付け側に、段部分（段差部分）１７
を形成しても、前記テーパー部分１６と同様に、応力集
中を緩和することができる。
【００２０】また、前記実施の形態においては、スルー
ホール１３の開口部に取り付けるバンプが半田バンプ１
２の場合について説明したが、本発明は半田バンプ１２
の場合に限定されるものではなく、例えば金バンプの場
合についても本発明を適用することが可能であることは
勿論である。
ホール１３の開口部に取り付けるバンプが半田バンプ１
２の場合について説明したが、本発明は半田バンプ１２
の場合に限定されるものではなく、例えば金バンプの場
合についても本発明を適用することが可能であることは
勿論である。
【００２１】
【発明の効果】以上説明したように本発明によれば、例
えばＣＳＰ型半導体装置内のエポキシ系絶縁基板におい
て、スルーホール開口部にバンプによる応力集中を緩和
する応力集中緩和手段を設けることにより、例えば半田
バンプ取り付け穴（スルーホール）の周囲を面取りする
ことにより、薄型化を行なった場合に問題となっていた
半田バンプ部分への応力の集中を軽減し半田寿命を実使
用に耐え得る程度まで延長することができる。
えばＣＳＰ型半導体装置内のエポキシ系絶縁基板におい
て、スルーホール開口部にバンプによる応力集中を緩和
する応力集中緩和手段を設けることにより、例えば半田
バンプ取り付け穴（スルーホール）の周囲を面取りする
ことにより、薄型化を行なった場合に問題となっていた
半田バンプ部分への応力の集中を軽減し半田寿命を実使
用に耐え得る程度まで延長することができる。
【００２２】それにより絶縁基板でポリイミド系よりは
安価なエポキシ系を使用した、例えばＣＳＰ型半導体装
置の薄型化を実現することができる。また、絶縁基板を
成形で製造する場合に成形金型の小変更のみで信頼性を
向上することができる為、加工費も軽減することができ
る。
安価なエポキシ系を使用した、例えばＣＳＰ型半導体装
置の薄型化を実現することができる。また、絶縁基板を
成形で製造する場合に成形金型の小変更のみで信頼性を
向上することができる為、加工費も軽減することができ
る。
【図１】本発明の第１、第２実施の形態に共通の図であ
って、ＣＳＰ型パッケージの半導体装置の一部を破断し
て示す斜視図である。
って、ＣＳＰ型パッケージの半導体装置の一部を破断し
て示す斜視図である。
【図２】同第１実施の形態の断面図である。
【図３】図２に示すＡ部分（要部）の拡大図である。
【図４】同第２実施の形態の要部拡大図である。
１…半導体装置、２…集積回路チップ、３…電極パッ
ド、４…ワイヤ接続ランド、５…絶縁基板、６…バンプ
接続ランド、７…導体ワイヤ、８…銅配線、９…モール
ド樹脂、１０…接着層、１１…半田マスク、１２…半田
バンプ、１３…スルーホール、１４…導電性樹脂、１５
…銅メッキ、１６…テーパー部分、１７…段部分
ド、４…ワイヤ接続ランド、５…絶縁基板、６…バンプ
接続ランド、７…導体ワイヤ、８…銅配線、９…モール
ド樹脂、１０…接着層、１１…半田マスク、１２…半田
バンプ、１３…スルーホール、１４…導電性樹脂、１５
…銅メッキ、１６…テーパー部分、１７…段部分
Claims (5)
- 【請求項１】 絶縁基板の一面側と他面側とをスルーホ
ールで導通接続し、一面側のスルーホール開口部にバン
プを取付け、他面側に集積回路チップを接着してなる半
導体装置において、 前記一面側のスルーホール開口部に、前記バンプによる
応力集中を緩和する応力集中緩和手段を設けたことを特
徴とする半導体装置。 - 【請求項２】 前記応力集中緩和手段は、前記スルーホ
ール開口部に形成したテーパー手段であることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 前記応力集中緩和手段は、前記スルーホ
ール開口部に形成した段差手段であることを特徴とする
請求項１記載の半導体装置。 - 【請求項４】 前記半導体装置は、前記集積回路チップ
および他面側を封止樹脂で覆った樹脂封止型半導体装置
であることを特徴とする請求項１乃至請求項３のいずれ
かに記載の半導体装置。 - 【請求項５】 前記半導体装置は、ＣＳＰ型半導体装置
であることを特徴とする請求項１乃至請求項４のいずれ
かに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11140017A JP2000332143A (ja) | 1999-05-20 | 1999-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11140017A JP2000332143A (ja) | 1999-05-20 | 1999-05-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332143A true JP2000332143A (ja) | 2000-11-30 |
Family
ID=15259010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11140017A Pending JP2000332143A (ja) | 1999-05-20 | 1999-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030938B2 (en) * | 2000-11-09 | 2006-04-18 | Sony Corporation | Tuner and receiver apparatus |
| US7122462B2 (en) | 2003-11-21 | 2006-10-17 | International Business Machines Corporation | Back end interconnect with a shaped interface |
-
1999
- 1999-05-20 JP JP11140017A patent/JP2000332143A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030938B2 (en) * | 2000-11-09 | 2006-04-18 | Sony Corporation | Tuner and receiver apparatus |
| US7122462B2 (en) | 2003-11-21 | 2006-10-17 | International Business Machines Corporation | Back end interconnect with a shaped interface |
| US7494915B2 (en) | 2003-11-21 | 2009-02-24 | International Business Machines Corporation | Back end interconnect with a shaped interface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP2792532B2 (ja) | 半導体装置の製造方法及び半導体ウエハー | |
| US6228676B1 (en) | Near chip size integrated circuit package | |
| JP5259560B2 (ja) | 半導体装置 | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| KR100541649B1 (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| CN101258609A (zh) | 使用配置于层积板上导线的垂直电子组件封装结构 | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| US20240096725A1 (en) | Electronic devices and methods of manufacturing electronic devices | |
| CN107039390A (zh) | 半导体封装 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP2000332143A (ja) | 半導体装置 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2000299399A (ja) | 半導体装置 | |
| JPH07183425A (ja) | 半導体装置とその製造方法 | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JPH0982752A (ja) | 半導体装置 | |
| KR100608331B1 (ko) | 멀티 칩 패키지 | |
| JP3149836B2 (ja) | 半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JPH11111882A (ja) | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 |