JP2000332194A - マルチチップパッケージ - Google Patents
マルチチップパッケージInfo
- Publication number
- JP2000332194A JP2000332194A JP11140008A JP14000899A JP2000332194A JP 2000332194 A JP2000332194 A JP 2000332194A JP 11140008 A JP11140008 A JP 11140008A JP 14000899 A JP14000899 A JP 14000899A JP 2000332194 A JP2000332194 A JP 2000332194A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad
- pads
- package
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 マルチチップパッケージを構成する各ＩＣチ
ップのパッドの配列、配置の自由度を高くする構成のマ
ルチチップパッケージを提供する。 【解決手段】 本マルチチップパッケージ１０は、上下
２個のＩＣチップをスタック構造に積層してなるマルチ
チップパッケージである。配線パターン３０１〜３０４
を有する配線フィルム３が、接続すべき上段ＩＣチップ
２及び下段ＩＣチップ１のうちの上段ＩＣチップのＩＣ
チップ面上に設けられている。上段ＩＣチップの電極パ
ッド２０１、２０４、２０６及び２０７が、下段ＩＣチ
ップの対応する電極パッドに配線フィルムの配線パター
ンを介して接続されている。上段ＩＣチップの他の電極
パッド２０２、２０３、２０５、２０８、２０９及び２
１０は、それぞれ、ステッチＡ２、Ａ３、Ａ５、Ａ８、
Ａ９及びＡ１０を介して直接下段ＩＣチップの電極パッ
ドに接続されている。
ップのパッドの配列、配置の自由度を高くする構成のマ
ルチチップパッケージを提供する。 【解決手段】 本マルチチップパッケージ１０は、上下
２個のＩＣチップをスタック構造に積層してなるマルチ
チップパッケージである。配線パターン３０１〜３０４
を有する配線フィルム３が、接続すべき上段ＩＣチップ
２及び下段ＩＣチップ１のうちの上段ＩＣチップのＩＣ
チップ面上に設けられている。上段ＩＣチップの電極パ
ッド２０１、２０４、２０６及び２０７が、下段ＩＣチ
ップの対応する電極パッドに配線フィルムの配線パター
ンを介して接続されている。上段ＩＣチップの他の電極
パッド２０２、２０３、２０５、２０８、２０９及び２
１０は、それぞれ、ステッチＡ２、Ａ３、Ａ５、Ａ８、
Ａ９及びＡ１０を介して直接下段ＩＣチップの電極パッ
ドに接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチチップパッ
ケージに関し、更に詳細には、接続すべきＩＣチップ同
士の電極パッドの配列方向及び配置順序が異なっていて
も容易に接続できる構成を備えたマルチチップパッケー
ジに関するものである。
ケージに関し、更に詳細には、接続すべきＩＣチップ同
士の電極パッドの配列方向及び配置順序が異なっていて
も容易に接続できる構成を備えたマルチチップパッケー
ジに関するものである。
【０００２】
【従来の技術】電子機器の小型化に伴い、電子機器に搭
載する半導体装置の高密度実装化が要求されていて、そ
の一環としてマルチチップパッケージが注目されてい
る。マルチチップパッケージの構造には、種々あるもの
の、ＩＣチップを多段に積層し、次いで封止したスタッ
ク構造のマルチチップパッケージが、近年、注目されて
いる。
載する半導体装置の高密度実装化が要求されていて、そ
の一環としてマルチチップパッケージが注目されてい
る。マルチチップパッケージの構造には、種々あるもの
の、ＩＣチップを多段に積層し、次いで封止したスタッ
ク構造のマルチチップパッケージが、近年、注目されて
いる。
【０００３】ここで、図４を参照して、従来のスタック
構造のマルチチップパッケージの電極パッドの配置を説
明する。図４は従来のスタック構造のマルチチップパッ
ケージの下段チップと上段チップの電極パッドの配置図
である。下段ＩＣチップ（以下、簡単に下段チップと言
う）１は、図４に示すようように、チップ面の一方の縁
部（図４では下縁部）に沿って配置された電極パッド
（以下、簡単にパッドと言う）Ａ１からＡ６の下パッド
列と、チップ面の他方の縁部（図４では上縁部）に沿っ
て配置されたパッドＡ７からＡ１０のパッド列とを備え
ている。下段チップ１上に積層する上段ＩＣチップ（以
下、上段チップと言う）２は、パッド列間の距離が下段
チップ１より短く、それだけ縦方向の寸法が下段チップ
１より短いチップであって、図４に示すようように、チ
ップ面の下縁に沿って配置されたパッドＡ１からＡ６の
下パッド列と、チップ面の上縁に沿って配置されたパッ
ドＡ７からＡ１０のパッド列とを備えている。
構造のマルチチップパッケージの電極パッドの配置を説
明する。図４は従来のスタック構造のマルチチップパッ
ケージの下段チップと上段チップの電極パッドの配置図
である。下段ＩＣチップ（以下、簡単に下段チップと言
う）１は、図４に示すようように、チップ面の一方の縁
部（図４では下縁部）に沿って配置された電極パッド
（以下、簡単にパッドと言う）Ａ１からＡ６の下パッド
列と、チップ面の他方の縁部（図４では上縁部）に沿っ
て配置されたパッドＡ７からＡ１０のパッド列とを備え
ている。下段チップ１上に積層する上段ＩＣチップ（以
下、上段チップと言う）２は、パッド列間の距離が下段
チップ１より短く、それだけ縦方向の寸法が下段チップ
１より短いチップであって、図４に示すようように、チ
ップ面の下縁に沿って配置されたパッドＡ１からＡ６の
下パッド列と、チップ面の上縁に沿って配置されたパッ
ドＡ７からＡ１０のパッド列とを備えている。
【０００４】従来のスタック構造のマルチチップパッケ
ージでは、通常、下段チップ１と上段チップ２とのパッ
ドの配列方向及びパッドの配置順序が、図４に示すよう
に、双方で同じであって、この場合に限って、チップの
スタック構造型の組立が容易になる。換言すれば、上段
チップ２のパッドの配列及びパッドの配置順序、従って
内部接続端子が、下段チップ１のパッド配置により決定
されるため、上段チップ２は、下段チップ１に応じて新
たに設計されなければならないこともある。逆に言え
ば、相互に同一でなければ、マルチチップパッケージを
形成することができなくなることもある。
ージでは、通常、下段チップ１と上段チップ２とのパッ
ドの配列方向及びパッドの配置順序が、図４に示すよう
に、双方で同じであって、この場合に限って、チップの
スタック構造型の組立が容易になる。換言すれば、上段
チップ２のパッドの配列及びパッドの配置順序、従って
内部接続端子が、下段チップ１のパッド配置により決定
されるため、上段チップ２は、下段チップ１に応じて新
たに設計されなければならないこともある。逆に言え
ば、相互に同一でなければ、マルチチップパッケージを
形成することができなくなることもある。
【０００５】ところで、上段チップ２のパッドの配列
が、下段チップ１のパッドの配置に対して垂直方向であ
る場合には、図５に示すように、相互に離隔した位置に
ある下段チップ１と上段チップ２とのパッドＡ３同士を
ワイヤーで接続することが必要になるが、接続ワイヤー
が上段チップ２上に長い距離にわたって延在することに
なる。尚、図５は従来のスタック構造のマルチチップパ
ッケージでは、作製が容易でない下段チップと上段チッ
プのパッド配置図である。その結果、モールド樹脂でチ
ップを樹脂封入する際に、樹脂の流れ圧力により接続ワ
イヤーが切断されることもある。また、下段チップ１と
上段チップ２のＡ４同士、Ａ５同士をそれぞれ接続する
場合には、それぞれを接続するワイヤーがクロスして短
絡することもある。
が、下段チップ１のパッドの配置に対して垂直方向であ
る場合には、図５に示すように、相互に離隔した位置に
ある下段チップ１と上段チップ２とのパッドＡ３同士を
ワイヤーで接続することが必要になるが、接続ワイヤー
が上段チップ２上に長い距離にわたって延在することに
なる。尚、図５は従来のスタック構造のマルチチップパ
ッケージでは、作製が容易でない下段チップと上段チッ
プのパッド配置図である。その結果、モールド樹脂でチ
ップを樹脂封入する際に、樹脂の流れ圧力により接続ワ
イヤーが切断されることもある。また、下段チップ１と
上段チップ２のＡ４同士、Ａ５同士をそれぞれ接続する
場合には、それぞれを接続するワイヤーがクロスして短
絡することもある。
【０００６】このような場合には、ステッチの形状を変
更し、下段チップ１のパッド配列方向に上段チップ２の
パッドを延長した形態のステッチを設けることが必要に
なる。しかし、この場合、新たに設けたステッチのため
に、パッケージサイズが大きくなり、システムなどへの
搭載ができなくなることもあるし、新たに基板を設計す
ることが必要になることもある。
更し、下段チップ１のパッド配列方向に上段チップ２の
パッドを延長した形態のステッチを設けることが必要に
なる。しかし、この場合、新たに設けたステッチのため
に、パッケージサイズが大きくなり、システムなどへの
搭載ができなくなることもあるし、新たに基板を設計す
ることが必要になることもある。
【０００７】また、図６に示すように、下段チップ１と
上段チップ２との間で、明らかにパッド配列が異なる場
合、従来のスタック構造のマルチチップパッケージで
は、マルチチップパッケージとして組み立てることはで
きない。尚、図６は従来のスタック構造のマルチチップ
パッケージでは、作製が容易でない下段チップと上段チ
ップの別のパッド配置図である。
上段チップ２との間で、明らかにパッド配列が異なる場
合、従来のスタック構造のマルチチップパッケージで
は、マルチチップパッケージとして組み立てることはで
きない。尚、図６は従来のスタック構造のマルチチップ
パッケージでは、作製が容易でない下段チップと上段チ
ップの別のパッド配置図である。
【０００８】
【発明が解決しようとする課題】以上の説明から判るよ
うに、スタック構造のマルチチップパッケージを形成す
るには、構造上の理由から、従来、ＩＣチップのパッド
の配列について、以下の制約があった。第１には、上下
チップのパッドの配列方向が相互に平行であることが必
要である。第２には、上下チップのそれぞれ対応するパ
ッドが、ほぼ同一間隔に、同じ配置順序で配列されてな
ければならないということである。
うに、スタック構造のマルチチップパッケージを形成す
るには、構造上の理由から、従来、ＩＣチップのパッド
の配列について、以下の制約があった。第１には、上下
チップのパッドの配列方向が相互に平行であることが必
要である。第２には、上下チップのそれぞれ対応するパ
ッドが、ほぼ同一間隔に、同じ配置順序で配列されてな
ければならないということである。
【０００９】しかも、以上の制約に加えて、マルチチッ
プパッケージを構成する各ＩＣチップは、マルチチップ
パッケージ以外にも単体パッケージ品として使用される
こともある。従って、単体パッケージのピンアサインに
合わせた場合、マルチチップパッケージを構成する際
に、チップ同士でパッドの配列及び配置順序が異なる場
合があるので、既存チップ同士、又は新たなチップと既
存のチップとの組み合わせが困難なことがある。
プパッケージを構成する各ＩＣチップは、マルチチップ
パッケージ以外にも単体パッケージ品として使用される
こともある。従って、単体パッケージのピンアサインに
合わせた場合、マルチチップパッケージを構成する際
に、チップ同士でパッドの配列及び配置順序が異なる場
合があるので、既存チップ同士、又は新たなチップと既
存のチップとの組み合わせが困難なことがある。
【００１０】以上のように、従来のスタック構造のマル
チチップパッケージでは、搭載可能なチップの組み合わ
せが、限られているいう問題があった。ところで、種々
のチップの組み合わせに対応して、アルミマスタースラ
イスにより、パッド位置を変えることも考えられるが、
組み合わせに対応した再設計が必要となり、またマスク
パターンの修正が必要になるので、その検証工数が増大
する。更にはマスクパターンの修正に必要なレチクルの
新規作成も必要となり、多大な費用が発生することにな
る。一方、市場からは、多岐にわたる多様なメモリの組
み合わせが要求されているが、スタック構造のマルチチ
ップパッケージを形成する際のＩＣチップのパッド配置
の自由度が、上述のように、制限されている現在の状況
下においては、顧客の要求に応えることが困難であっ
た。
チチップパッケージでは、搭載可能なチップの組み合わ
せが、限られているいう問題があった。ところで、種々
のチップの組み合わせに対応して、アルミマスタースラ
イスにより、パッド位置を変えることも考えられるが、
組み合わせに対応した再設計が必要となり、またマスク
パターンの修正が必要になるので、その検証工数が増大
する。更にはマスクパターンの修正に必要なレチクルの
新規作成も必要となり、多大な費用が発生することにな
る。一方、市場からは、多岐にわたる多様なメモリの組
み合わせが要求されているが、スタック構造のマルチチ
ップパッケージを形成する際のＩＣチップのパッド配置
の自由度が、上述のように、制限されている現在の状況
下においては、顧客の要求に応えることが困難であっ
た。
【００１１】そこで、本発明の目的は、マルチチップパ
ッケージを構成する各ＩＣチップのパッドの配列、配置
の自由度を高くする構成のマルチチップパッケージを提
供することである。
ッケージを構成する各ＩＣチップのパッドの配列、配置
の自由度を高くする構成のマルチチップパッケージを提
供することである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るマルチチップパッケージは、複数個の
ＩＣチップをスタック構造に積層してなるマルチチップ
パッケージにおいて、配線パターンを有する配線フィル
ムが、複数個のＩＣチップのうち相互に接続すべき上段
及び下段の２枚のＩＣチップのうちの上段ＩＣチップの
ＩＣチップ面上に設けられ、上段ＩＣチップの電極パッ
ドの少なくとも一部が、下段ＩＣチップの対応する電極
パッドに配線フィルムの配線パターンを介して接続され
ていることを特徴としている。
に、本発明に係るマルチチップパッケージは、複数個の
ＩＣチップをスタック構造に積層してなるマルチチップ
パッケージにおいて、配線パターンを有する配線フィル
ムが、複数個のＩＣチップのうち相互に接続すべき上段
及び下段の２枚のＩＣチップのうちの上段ＩＣチップの
ＩＣチップ面上に設けられ、上段ＩＣチップの電極パッ
ドの少なくとも一部が、下段ＩＣチップの対応する電極
パッドに配線フィルムの配線パターンを介して接続され
ていることを特徴としている。
【００１３】本発明で、スタック構造に積層するＩＣチ
ップの枚数には制約はない。また、配線パターンを有す
る配線フィルムは、上段ＩＣチップのチップ面に貼着さ
れている。上段ＩＣチップの電極パッドは、その全部が
配線フィルムの配線パターンを介して下段ＩＣチップの
電極パッドに接続される必要はなく、少なくとも一部が
接続されてされておれば良い。
ップの枚数には制約はない。また、配線パターンを有す
る配線フィルムは、上段ＩＣチップのチップ面に貼着さ
れている。上段ＩＣチップの電極パッドは、その全部が
配線フィルムの配線パターンを介して下段ＩＣチップの
電極パッドに接続される必要はなく、少なくとも一部が
接続されてされておれば良い。
【００１４】本発明の好適な実施態様では、下段ＩＣチ
ップの電極パッドに接続されているステッチが、マルチ
チップパッケージに設けられ、上段ＩＣチップの電極パ
ッドが、配線フィルムの配線パターン及びステッチを介
して下段ＩＣチップの対応する電極パッドに接続されて
いる。また、配線パターンが、電極パッドとワイヤボン
ディングするためのパッドを両端に有する。
ップの電極パッドに接続されているステッチが、マルチ
チップパッケージに設けられ、上段ＩＣチップの電極パ
ッドが、配線フィルムの配線パターン及びステッチを介
して下段ＩＣチップの対応する電極パッドに接続されて
いる。また、配線パターンが、電極パッドとワイヤボン
ディングするためのパッドを両端に有する。
【００１５】本発明は、上段ＩＣチップ及び下段ＩＣチ
ップの電極パッドの配列方向及び配置順序に制約なく適
用できるが、特に、上段ＩＣチップの電極パッドが、下
段ＩＣチップの電極パッドの配列方向と同じ方向に配列
され、かつ、接続すべき電極パッドの配置順序が、上段
ＩＣチップと下段ＩＣチップとの間で異なっている場合
に好適に適用でき、また、上段ＩＣチップの電極パッド
の配列方向が、下段ＩＣチップの電極パッドの配列方向
に直交する方向である場合、更には、接続すべき電極パ
ッドの配置順序が、上段ＩＣチップと下段ＩＣチップと
の間で異なっている場合に好適に適用できる。
ップの電極パッドの配列方向及び配置順序に制約なく適
用できるが、特に、上段ＩＣチップの電極パッドが、下
段ＩＣチップの電極パッドの配列方向と同じ方向に配列
され、かつ、接続すべき電極パッドの配置順序が、上段
ＩＣチップと下段ＩＣチップとの間で異なっている場合
に好適に適用でき、また、上段ＩＣチップの電極パッド
の配列方向が、下段ＩＣチップの電極パッドの配列方向
に直交する方向である場合、更には、接続すべき電極パ
ッドの配置順序が、上段ＩＣチップと下段ＩＣチップと
の間で異なっている場合に好適に適用できる。
【００１６】
【発明の実施の形態】以下に、添付図面を参照して、実
施形態例に基づいて本発明をより詳細に説明する。実施形態例１ 本実施形態例は、本発明に係るマルチチップパッケージ
の実施形態の一例であって、図１は本実施形態例のマル
チチップパッケージの構成を示す斜視図、図２は本実施
形態例のマルチチップパッケージを作製する方法を説明
する斜視図である。本実施形態例のマルチチップパッケ
ージ１０は、上段チップ２のパッド配列が、下段チップ
１のパッド配列と同一方向すなわち平行に配置されてい
るが、対応するパッドの配置順序が異なっている例であ
って、図１に示すように、基本となる下段ＩＣチップ
（以下、簡単に下段チップと言う）１と、下段チップ１
上に搭載する上段ＩＣチップ（以下、簡単に上段チップ
と言う）２と、上段チップ２の上面に貼り付けられた金
属配線フィルム３とから構成されている。マルチチップ
パッケージ１０のピンアサインは、基本となる下段チッ
プ１のパッド配列に対応している。
施形態例に基づいて本発明をより詳細に説明する。実施形態例１ 本実施形態例は、本発明に係るマルチチップパッケージ
の実施形態の一例であって、図１は本実施形態例のマル
チチップパッケージの構成を示す斜視図、図２は本実施
形態例のマルチチップパッケージを作製する方法を説明
する斜視図である。本実施形態例のマルチチップパッケ
ージ１０は、上段チップ２のパッド配列が、下段チップ
１のパッド配列と同一方向すなわち平行に配置されてい
るが、対応するパッドの配置順序が異なっている例であ
って、図１に示すように、基本となる下段ＩＣチップ
（以下、簡単に下段チップと言う）１と、下段チップ１
上に搭載する上段ＩＣチップ（以下、簡単に上段チップ
と言う）２と、上段チップ２の上面に貼り付けられた金
属配線フィルム３とから構成されている。マルチチップ
パッケージ１０のピンアサインは、基本となる下段チッ
プ１のパッド配列に対応している。
【００１７】下段チップ１は、チップ面の一方の縁部に
離隔して配置されたパッド１０１から１０６のパッド列
と、他方の縁部に離隔して配置されたパッド１０７から
１１０のパッド列とを備える。上段チップ２は、チップ
面の一方の縁部に離隔して配置されたパッド２０２、２
０３、２０１及び２０５のパッド列と、他方の縁部に離
隔して配置されたパッド２０４、２０６、２０８、２０
７、２０９、及び２１０のパッド列とを備える。また、
マルチチップパッケージ１０は、パッド１０１から１１
０に対応してステッチＡ１からＡ１０を有する。金属配
線フィルム３は、金属配線３０１、３０２、３０３、及
び３０４を有する。
離隔して配置されたパッド１０１から１０６のパッド列
と、他方の縁部に離隔して配置されたパッド１０７から
１１０のパッド列とを備える。上段チップ２は、チップ
面の一方の縁部に離隔して配置されたパッド２０２、２
０３、２０１及び２０５のパッド列と、他方の縁部に離
隔して配置されたパッド２０４、２０６、２０８、２０
７、２０９、及び２１０のパッド列とを備える。また、
マルチチップパッケージ１０は、パッド１０１から１１
０に対応してステッチＡ１からＡ１０を有する。金属配
線フィルム３は、金属配線３０１、３０２、３０３、及
び３０４を有する。
【００１８】本実施形態例では、上段チップのパッド２
０１が、パッケージのステッチＡ１を介して基本下段チ
ップ１のパッド１０１に対応する。そのために、上段チ
ップのパッド２０１は、ワイヤーＢ１０２によって金属
配線フィルム３の配線３０１に接続され、さらに、配線
３０１はワイヤーＢ１０１によってステッチＡ１に接続
し、ステッチＡ１を介して下段チップのパッド１０１と
接続している。上段チップのパッド２０２、２０３及び
２０５は、それぞれ、パッケージのステッチＡ２、Ａ３
及びＡ５を介して基本下段チップ１のパッド１０２、１
０３及び１０５に対応する。上段チップのパッド２０４
が、ステッチＡ４を介して基本下段チップ１の対向する
縁部のパッド１０４に対応する。そのために、上段チッ
プのパッド２０４は、ワイヤーＢ４０２によって金属配
線フィルム３の配線３０２に接続され、さらに、配線３
０２はワイヤーＢ４０１によってステッチＡ４に接続
し、ステッチＡ４を介して下段チップのパッド１０４と
接続している。
０１が、パッケージのステッチＡ１を介して基本下段チ
ップ１のパッド１０１に対応する。そのために、上段チ
ップのパッド２０１は、ワイヤーＢ１０２によって金属
配線フィルム３の配線３０１に接続され、さらに、配線
３０１はワイヤーＢ１０１によってステッチＡ１に接続
し、ステッチＡ１を介して下段チップのパッド１０１と
接続している。上段チップのパッド２０２、２０３及び
２０５は、それぞれ、パッケージのステッチＡ２、Ａ３
及びＡ５を介して基本下段チップ１のパッド１０２、１
０３及び１０５に対応する。上段チップのパッド２０４
が、ステッチＡ４を介して基本下段チップ１の対向する
縁部のパッド１０４に対応する。そのために、上段チッ
プのパッド２０４は、ワイヤーＢ４０２によって金属配
線フィルム３の配線３０２に接続され、さらに、配線３
０２はワイヤーＢ４０１によってステッチＡ４に接続
し、ステッチＡ４を介して下段チップのパッド１０４と
接続している。
【００１９】上段チップのパッド２０６が、ステッチＡ
６を介して基本下段チップ１の対向する縁部のパッド１
０６に対応する。そのために、上段チップのパッド２０
６は、ワイヤーＢ６０２によって金属配線フィルム３の
配線３０３に接続され、さらに、配線３０３はワイヤー
Ｂ６０１によってステッチＡ６に接続し、ステッチＡ６
を介して下段チップのパッド１０６と接続している。上
段チップのパッド２０７が、ステッチＡ７を介して基本
下段チップ１のパッド１０７に対応する。そのために、
上段チップのパッド２０７は、ワイヤーＢ７０２によっ
て金属配線フィルム３の配線３０４に接続され、さら
に、配線３０４はワイヤーＢ７０１によってステッチＡ
７に接続し、ステッチＡ７を介して下段チップのパッド
１０７と接続している。上段チップのパッド２０８、２
０９及び２１０は、それぞれ、ステッチＡ８、Ａ９及び
Ａ１０を介して基本下段チップ１のパッド１０８、１０
９及び１１０に対応する。
６を介して基本下段チップ１の対向する縁部のパッド１
０６に対応する。そのために、上段チップのパッド２０
６は、ワイヤーＢ６０２によって金属配線フィルム３の
配線３０３に接続され、さらに、配線３０３はワイヤー
Ｂ６０１によってステッチＡ６に接続し、ステッチＡ６
を介して下段チップのパッド１０６と接続している。上
段チップのパッド２０７が、ステッチＡ７を介して基本
下段チップ１のパッド１０７に対応する。そのために、
上段チップのパッド２０７は、ワイヤーＢ７０２によっ
て金属配線フィルム３の配線３０４に接続され、さら
に、配線３０４はワイヤーＢ７０１によってステッチＡ
７に接続し、ステッチＡ７を介して下段チップのパッド
１０７と接続している。上段チップのパッド２０８、２
０９及び２１０は、それぞれ、ステッチＡ８、Ａ９及び
Ａ１０を介して基本下段チップ１のパッド１０８、１０
９及び１１０に対応する。
【００２０】本実施形態例のマルチチップパッケージ１
０を作製するには、図２に示すように、先ず、パッケー
ジ基板（図示せず）に下段チップ１を固定し、その上に
上段チップ２を積層する。なお、上段チップ２を下段チ
ップ１に積層する工程では、ウエハテストの前又は後に
ウエハ状態で金属配線フィルム３を上段チップ２に貼り
付けておく。
０を作製するには、図２に示すように、先ず、パッケー
ジ基板（図示せず）に下段チップ１を固定し、その上に
上段チップ２を積層する。なお、上段チップ２を下段チ
ップ１に積層する工程では、ウエハテストの前又は後に
ウエハ状態で金属配線フィルム３を上段チップ２に貼り
付けておく。
【００２１】実施形態例２ 本実施形態例は、本発明に係るマルチチップパッケージ
の実施形態の別の例であって、図３は本実施形態例のマ
ルチチップパッケージの構成を示す斜視図である。本実
施形態例のマルチチップパッケージ２０は、上段チップ
２のパッド配列が、下段チップ１のパッド配列の方向に
直交して配置されている例であって、図３に示すよう
に、基本となる下段チップ１と、下段チップ１上に搭載
する上段チップ２と、上段チップ２の上面に貼り付けら
れた金属配線フィルム３とから構成されている。マルチ
チップパッケージ２０のピンアサインは、基本となる下
段チップ１のパッド配列に対応している。
の実施形態の別の例であって、図３は本実施形態例のマ
ルチチップパッケージの構成を示す斜視図である。本実
施形態例のマルチチップパッケージ２０は、上段チップ
２のパッド配列が、下段チップ１のパッド配列の方向に
直交して配置されている例であって、図３に示すよう
に、基本となる下段チップ１と、下段チップ１上に搭載
する上段チップ２と、上段チップ２の上面に貼り付けら
れた金属配線フィルム３とから構成されている。マルチ
チップパッケージ２０のピンアサインは、基本となる下
段チップ１のパッド配列に対応している。
【００２２】下段チップ１は、チップ面の一方の縁部に
離隔して配置されたパッド１０１から１０６のパッド列
と、他方の縁部に離隔して配置されたパッド１０７から
１１０のパッド列とを備える。上段チップ２は、チップ
面の下段チップ１のパッド列に直交した一方の縁部に離
隔して配置されたパッド２０１、２０２、２０３、２０
７及び２０８のパッド列と、他方の縁部に離隔して配置
されたパッド２０６、２０５、２０４、２０９、及び２
１０のパッド列とを備える。また、マルチチップパッケ
ージ１０は、パッド１０１から１１０に対応してステッ
チＡ１からＡ１０を有する。金属配線フィルム３は、金
属配線３０２、３０３、３０４、３０５、３０７、３０
８及び３０９を有する。
離隔して配置されたパッド１０１から１０６のパッド列
と、他方の縁部に離隔して配置されたパッド１０７から
１１０のパッド列とを備える。上段チップ２は、チップ
面の下段チップ１のパッド列に直交した一方の縁部に離
隔して配置されたパッド２０１、２０２、２０３、２０
７及び２０８のパッド列と、他方の縁部に離隔して配置
されたパッド２０６、２０５、２０４、２０９、及び２
１０のパッド列とを備える。また、マルチチップパッケ
ージ１０は、パッド１０１から１１０に対応してステッ
チＡ１からＡ１０を有する。金属配線フィルム３は、金
属配線３０２、３０３、３０４、３０５、３０７、３０
８及び３０９を有する。
【００２３】上段チップ２のパッド２０２、２０３、２
０４、２０５、２０７、２０８、及び２０９は、それぞ
れ、ワイヤによって金属配線３０２、３０３、３０４、
３０５、３０７、３０８及び３０９に接続され、金属配
線３０２、３０３、３０４、３０５、３０７、３０８及
び３０９はワイヤによってステッチＡ２、Ａ３、Ａ４、
Ａ５、Ａ７、Ａ８及びＡ９にに接続され、それらを介し
て、下段チップ１のパッド１０２、１０３、１０４、１
０５、１０７、１０８、及び１０９に接続されている。
０４、２０５、２０７、２０８、及び２０９は、それぞ
れ、ワイヤによって金属配線３０２、３０３、３０４、
３０５、３０７、３０８及び３０９に接続され、金属配
線３０２、３０３、３０４、３０５、３０７、３０８及
び３０９はワイヤによってステッチＡ２、Ａ３、Ａ４、
Ａ５、Ａ７、Ａ８及びＡ９にに接続され、それらを介し
て、下段チップ１のパッド１０２、１０３、１０４、１
０５、１０７、１０８、及び１０９に接続されている。
【００２４】さらに例を挙げて詳しく説明すると、パッ
ケージのステッチＡ６及び下段チップ１のパッド１０６
と、下段チップ１のパッド１０６の配置方向の反対側に
配置される上段チップ２のパッド２０６とを接続する場
合、上段チップのパッド２０６と金属配線フィルム３上
の金属配線３０３とをワイヤーＢ６０２で接続し、配線
３０３を通しワイヤーＢ６０１にてステッチＡ６と接続
し、Ａ６と下段チップの対応するパッド１０６とを接続
する。
ケージのステッチＡ６及び下段チップ１のパッド１０６
と、下段チップ１のパッド１０６の配置方向の反対側に
配置される上段チップ２のパッド２０６とを接続する場
合、上段チップのパッド２０６と金属配線フィルム３上
の金属配線３０３とをワイヤーＢ６０２で接続し、配線
３０３を通しワイヤーＢ６０１にてステッチＡ６と接続
し、Ａ６と下段チップの対応するパッド１０６とを接続
する。
【００２５】
【発明の効果】本発明によれば、上段ＩＣチップ上に金
属配線フィルムを貼り付け、金属配線フィルムの配線を
介して上下段ＩＣチップの所望の電極パッド同士を接続
することにより、電極パッドの配列方向及び配置順序に
制約なく、ＩＣチップをスタック構造で積層したマルチ
チップパッケージを実現することができる。例えば、上
下段のＩＣチップの配列方向が相互に直交していても、
パッケージを大きくすること無く、マルチチップパッケ
ージを容易に実現することができる。また、マルチチッ
プパッケージの組立が容易になり、搭載ＩＣチップの電
極パッドの配列、配置順序の自由度が増し、市場要求へ
の対応の幅が広がる。
属配線フィルムを貼り付け、金属配線フィルムの配線を
介して上下段ＩＣチップの所望の電極パッド同士を接続
することにより、電極パッドの配列方向及び配置順序に
制約なく、ＩＣチップをスタック構造で積層したマルチ
チップパッケージを実現することができる。例えば、上
下段のＩＣチップの配列方向が相互に直交していても、
パッケージを大きくすること無く、マルチチップパッケ
ージを容易に実現することができる。また、マルチチッ
プパッケージの組立が容易になり、搭載ＩＣチップの電
極パッドの配列、配置順序の自由度が増し、市場要求へ
の対応の幅が広がる。
【図１】実施形態例１のマルチチップパッケージの構成
を示す斜視図である。
を示す斜視図である。
【図２】実施形態例１のマルチチップパッケージを作製
する方法を説明する斜視図である。
する方法を説明する斜視図である。
【図３】実施形態例２のマルチチップパッケージの構成
を示す斜視図である。
を示す斜視図である。
【図４】従来のスタック構造のマルチチップパッケージ
の下段チップと上段チップの電極パッドの配置図であ
る。
の下段チップと上段チップの電極パッドの配置図であ
る。
【図５】従来のスタック構造のマルチチップパッケージ
では、作製が容易でない下段チップと上段チップのパッ
ド配置図である。
では、作製が容易でない下段チップと上段チップのパッ
ド配置図である。
【図６】従来のスタック構造のマルチチップパッケージ
では、作製が容易でない下段チップと上段チップの別の
パッド配置図である。
では、作製が容易でない下段チップと上段チップの別の
パッド配置図である。
１０ 実施形態例１のマルチチップパッケージ １ 下段チップ ２ 上段チップ ３ 金属配線フィルム １０１〜１１０ 下段チップのパッド ２０１〜２１０ 上段チップのパッド ３０１〜３０９ 配線 Ａ１〜Ａ１０ ステッチ Ｂ１０１〜Ｂ７０１ ワイヤ
Claims (6)
- 【請求項１】 複数個のＩＣチップをスタック構造に積
層してなるマルチチップパッケージにおいて、 配線パターンを有する配線フィルムが、複数個のＩＣチ
ップのうち相互に接続すべき上段及び下段の２枚のＩＣ
チップのうちの上段ＩＣチップのＩＣチップ面上に設け
られ、 上段ＩＣチップの電極パッドの少なくとも一部が、下段
ＩＣチップの対応する電極パッドに配線フィルムの配線
パターンを介して接続されていることを特徴とするマル
チチップパッケージ。 - 【請求項２】 下段ＩＣチップの電極パッドに接続され
ているステッチが、マルチチップパッケージに設けら
れ、 上段ＩＣチップの電極パッドが、配線フィルムの配線パ
ターン及びステッチを介して下段ＩＣチップの対応する
電極パッドに接続されていることを特徴とする請求項１
に記載のマルチチップパッケージ。 - 【請求項３】 配線パターンが、電極パッドとワイヤボ
ンディングするためのパッドを両端に有することを特徴
とする請求項１又は２に記載のマルチチップパッケー
ジ。 - 【請求項４】 上段ＩＣチップの電極パッドが、下段Ｉ
Ｃチップの電極パッドの配列方向と同じ方向に配列さ
れ、かつ、接続すべき電極パッドの配置順序が、上段Ｉ
Ｃチップと下段ＩＣチップとの間で異なっていることを
特徴とする請求項１から３のうちのいずれか１項に記載
のマルチチップパッケージ。 - 【請求項５】 上段ＩＣチップの電極パッドの配列方向
が、下段ＩＣチップの電極パッドの配列方向に直交する
方向であることを特徴とする請求項１から３のうちのい
ずれか１項に記載のマルチチップパッケージ。 - 【請求項６】 接続すべき電極パッドの配置順序が、上
段ＩＣチップと下段ＩＣチップとの間で異なっているこ
とを特徴とする請求項５に記載のマルチチップパッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11140008A JP2000332194A (ja) | 1999-05-20 | 1999-05-20 | マルチチップパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11140008A JP2000332194A (ja) | 1999-05-20 | 1999-05-20 | マルチチップパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332194A true JP2000332194A (ja) | 2000-11-30 |
Family
ID=15258797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11140008A Pending JP2000332194A (ja) | 1999-05-20 | 1999-05-20 | マルチチップパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332194A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836010B2 (en) | 2002-07-24 | 2004-12-28 | Oki Electric Industry Co., Ltd. | Semiconductor device include relay chip connecting semiconductor chip pads to external pads |
| US7944036B2 (en) | 2007-03-19 | 2011-05-17 | Renesas Electronics Corporation | Semiconductor device including mounting board with stitches and first and second semiconductor chips |
| US8791580B2 (en) | 2011-12-30 | 2014-07-29 | Samsung Electronics Co., Ltd. | Integrated circuit packages having redistribution structures |
-
1999
- 1999-05-20 JP JP11140008A patent/JP2000332194A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836010B2 (en) | 2002-07-24 | 2004-12-28 | Oki Electric Industry Co., Ltd. | Semiconductor device include relay chip connecting semiconductor chip pads to external pads |
| US7944036B2 (en) | 2007-03-19 | 2011-05-17 | Renesas Electronics Corporation | Semiconductor device including mounting board with stitches and first and second semiconductor chips |
| US8791580B2 (en) | 2011-12-30 | 2014-07-29 | Samsung Electronics Co., Ltd. | Integrated circuit packages having redistribution structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8299593B2 (en) | Stack package made of chip scale packages | |
| US6841855B2 (en) | Electronic package having a flexible substrate with ends connected to one another | |
| US20070145563A1 (en) | Stacked packages with interconnecting pins | |
| US5781415A (en) | Semiconductor package and mounting method | |
| JP2001196529A (ja) | 半導体装置及びその配線方法 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP2001351983A (ja) | 半導体装置及びその製造方法 | |
| JP3688755B2 (ja) | 電子部品および電子部品モジュール | |
| CN101322246A (zh) | 层叠式微电子封装 | |
| JPH1187400A (ja) | 半導体装置 | |
| JP2000332194A (ja) | マルチチップパッケージ | |
| US7479706B2 (en) | Chip package structure | |
| US20060278962A1 (en) | Microelectronic loop packages | |
| US20070080431A1 (en) | Lead frame package structure with high density of lead pins arrangement | |
| US7105923B2 (en) | Device and method for including passive components in a chip scale package | |
| US20080153203A1 (en) | Semiconductor device manufacturing method | |
| JPH0922954A (ja) | 半導体装置 | |
| JP3227930B2 (ja) | 複合半導体装置及びその製造方法 | |
| US20060006508A1 (en) | Semiconductor device in which semiconductor chip is mounted on lead frame | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| JP2897696B2 (ja) | 半導体モジュール | |
| JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
| JPH0719165Y2 (ja) | マルチチップ構造 | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 |