JP2000332206A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＳＩチップの面積を増加することなく、ア
ンテナ効果に起因するトランジスタのゲート酸化膜の破
壊、及び／又は静電パルスに起因するトランジスタの破
壊を確実に防止する。 【解決手段】 電源ラインＶＤＤとグランドラインＧＮ
Ｄとの間に設けられ、入力端子３９が金属配線層３５に
接続されると共に、アンテナ効果に起因するゲート酸化
膜の破壊からスタンダードセル３２を保護する保護回路
２０が未使用領域３３に設けられている。静電パルスに
起因するトランジスタの破壊からスタンダードセル３２
を保護する保護回路が複数の上記未使用領域３３に散在
して設けることによって静電パルスに起因するトランジ
スタの破壊を回避できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ゲート酸化膜破
壊、及び／又は静電パルスによるトランジスタ破壊を防
止する半導体集積回路装置に関するものである。

【０００２】

【従来の技術】半導体集積回路装置における破壊とし
て、ウェハプロセスでの破壊、及びウェハ完成後のチッ
プ実装時の破壊が挙げられる。

【０００３】半導体集積回路装置の製造工程においてＣ
ＭＯＳトランジスタのゲート電極に接続されている金属
配線に対して、金属配線形成後、層間絶縁膜形成時にア
ンテナ効果による電荷が蓄積され、その電荷がトランジ
スタのゲート酸化膜を破壊することがある（ウェハプロ
セスでの破壊）。上記アンテナ効果によれば、ウェハ状
態での加工時において、金属配線が長い場合、該金属配
線に接続されたゲートに加工時の電荷が集積されること
によって、該ゲートが破壊される。この場合、一端が上
記ゲートに接続された金属配線の他端が開放（オープ
ン）されている場合、アンテナ効果は大きくなる。

【０００４】また、半導体集積回路装置のプリント基板
（以下、単に基板と称す。）への実装前の工程におい
て、半導体集積回路装置外部への入出力端子に発生した
静電パルス（ＥＳＤパルス）により、内部トランジスタ
が破壊されることがある（ウェハ完成後のチップ実装時
の破壊）。ＬＳＩチップの周辺に静電パルス保護回路が
存在しても、その内部回路が静電パルスの印加タイミン
グによっては破壊されることがある。

【０００５】上記のアンテナ効果によるトランジスタの
破壊を防止するために、予め半導体集積回路装置のＣＡ
Ｄによるレイアウト工程処理上での配置配線工程におい
て、公知の回路構成を有するセルを追加し、発生した電
荷を基板に通過させる技術が特開平６−６１４４０号公
報に開示されている。

【０００６】特開平６−６１４４０号公報によれば、電
源ラインとグランドラインとの間に、２つの保護ダイオ
ードが直列に接続されてなる専用の保護セルが保護対象
となるセルの近傍に設けられている。上記保護ダイオー
ドの接続点と保護対象となるセル内のトランジスタのゲ
ートとは金属配線で互いに接続されている。この金属配
線が所定以上の長さを有している場合、該金属配線に過
剰電圧が印加されると、過剰電圧の極性に応じて何れか
一方の保護ダイオードがオンするので、金属配線の電位
は、電源ライン又はグランドラインの電位に略等しくな
る。これにより、保護対象のセル内のトランジスタのゲ
ートに過剰電圧が印加されることが回避され、トランジ
スタの破壊が防止される。

【０００７】また、外部から入力された電荷が定常的な
ものではなくパルス的なものである場合、入力時の該パ
ルスの変化のタイミングによっては、周辺に設けられた
静電パルス保護回路が動作する前に、電源ライン、グラ
ンドライン、又は信号線を通じて、ＬＳＩチップの内部
回路に入り、そのために該内部回路のトランジスタが破
壊することがある。そこで、信号線と、電源ライン及び
グランドラインとの間に対しては、静電パルスによるト
ランジスタの破壊を防止する技術が、特開平６−１７７
３６１号公報に開示されている。

【０００８】特開平６−１７７３６１号公報によれば、
半導体集積回路における機能論理回路に関与しない未使
用セル領域に、ｐチャンネルＭＯＳトランジスタ及びｎ
チャンネルＭＯＳトランジスタを形成し、電源ラインと
グランドラインとの間に、この両ＭＯＳトランジスタを
直列に接続し、上記ｐチャンネルＭＯＳトランジスタの
ゲート端子を電源ラインに接続し、かつ、上記ｎチャン
ネルＭＯＳトランジスタのゲート端子をグランドライン
に接続する保護回路が設けられる。静電パルスが上記保
護回路に印加されると、パンチスルーによって、電源ラ
イン、ｐチャンネルＭＯＳトランジスタ、ｎチャンネル
ＭＯＳトランジスタ、及びグランドラインの順にパルス
電流が流れ、これにより、保護対象の機能論理回路の動
作に影響を与えず、半導体集積回路全体の静電パルスに
対する耐圧を向上させることが可能となる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来技術は、以下に示す問題点を有している。

【００１０】即ち、特開平６−６１４４０号公報に開示
の従来技術によれば、保護ダイオードを含む専用の保護
セルが保護対象となるセルの近傍に設けるために、該保
護セルを設置するための領域を別途確保することが必要
となる。このように保護セルを別途配置するための領域
を確保することは、ＬＳＩチップ面積の増加を招来す
る。

【００１１】又、特開平６−１７７３６１号公報に開示
の保護回路は、保護対象の機能論理回路の周辺（機能論
理回路から離れた箇所ではない。）において電源ライン
及びグランドラインに生じる静電パルスに対して保護可
能であるが、機能論理回路から離れた箇所において電源
ライン及びグランドラインに生じる静電パルスに対して
は保護できない。これについて、図６を参照しながら、
以下に説明する。

【００１２】電源バッファ７１及び７３とグランドバッ
ファ７２とが図６に示すように配されている場合、ＬＳ
Ｉチップ７０は、電源バッファ７１、グランドバッファ
７２、外部入出力信号バッファ（図示しない）への電源
ラインおよびグランドラインの供給のための金属配線７
４からなる。電源バッファ及びグランドバッファには、
通常、静電パルスのための上述のような保護回路が設け
られており、隣接した電源バッファ７１とグランドバッ
ファ７２の端子間に異常電圧が発生した場合、該保護回
路によって電荷を通過させることが可能である。

【００１３】しかし、隣接していない電源バッファ７３
とグランドバッファ７２との間に異常な電位差が発生し
た場合、金属配線７４を通じＬＳＩチップ７０の周辺に
設けられた上記保護回路が動作する前に、ＬＳＩチップ
７０の略中心にあるスタンダードセルの配置領域７５に
設けられた機能論理回路内のトランジスタ（図示しな
い）に対して、電源ライン／グランドラインを介して異
常電位が印加され、この結果、異常な電荷が上記トラン
ジスタに付与されるので、該トランジスタは破壊されて
しまう。

【００１４】つまり、上記内部回路において電源ライン
及びグランドラインを介して電気的に接続されたトラン
ジスタが、上記保護回路から離れた箇所に存在する場
合、外部から静電パルス（異常な電荷）が印加されるタ
イミングによっては、上記保護回路では吸収しきれず
に、上記トランジスタに印加されて破壊されてしまう。

【００１５】本発明は、上記問題点に鑑みなされたもの
であり、その目的は、ＬＳＩチップの面積を増加するこ
となく、アンテナ効果に起因するトランジスタのゲート
酸化膜の破壊、及び／又は静電パルスに起因するトラン
ジスタの破壊を確実に防止することが可能な半導体集積
回路装置を提供することにある。

【００１６】

【課題を解決するための手段】本発明に係る半導体集積
回路装置は、上記課題を解決するために、論理機能に対
応するスタンダードセルが複数設けられ、該スタンダー
ドセル間には間隙が設けられ、該間隙はスタンダードセ
ルが設けられない未使用領域であって、スタンダードセ
ル間を電気的に接続する金属配線が設けられる半導体集
積回路装置において、以下の措置を講じたことを特徴と
している。

【００１７】即ち、上記半導体集積回路装置は、上記未
使用領域の一部を、電源ラインとグランドラインとの間
に設けられ、入力端子が上記金属配線に接続されると共
にアンテナ効果に起因するゲート酸化膜の破壊から上記
スタンダードセルを保護するアンテナ効果保護セルとし
ている。

【００１８】上記の発明によれば、論理機能に対応する
スタンダードセル間は、未使用領域に設けられる金属配
線を介して互いに接続される。この未使用領域は、スタ
ンダードセル間を電気的に接続するために金属配線に必
要な領域として予め確保されているので、スタンダード
セルが設けられていない。

【００１９】アンテナ効果によるトランジスタのゲート
酸化膜の破壊を回避するために、保護回路が設けられる
が、このためには、従来、保護対象となるスタンダード
セルの近傍に別途配設領域（スタンダードセル間の未使
用領域ではない領域）が確保されており、この配設領域
の分だけ面積が大きくなっていた。

【００２０】そこで、上記の発明によれば、スタンダー
ドセルが設けられない金属配線用に確保された未使用領
域の一部が、アンテナ効果に起因するゲート酸化膜の破
壊から上記スタンダードセルを保護するアンテナ効果保
護セルとして設定される。このように、スタンダードセ
ルが設けられない未使用領域にアンテナ効果保護セルが
設けられるので、アンテナ効果保護セルの配設用に領域
を別途確保することが不要となり、その分だけ、半導体
集積回路装置の面積が増大することを確実に回避でき
る。

【００２１】このアンテナ効果保護セルの入力端子には
金属配線が接続されており、この金属配線に過剰電位が
印加されると、上記入力端子を介して該過剰電位が該ア
ンテナ効果保護セルに導かれ、ここでアンテナ効果によ
るトランジスタのゲート酸化膜の破壊が未然に回避され
る。

【００２２】上記半導体集積回路装置は、上記アンテナ
効果保護セルに加えて、上記未使用領域の一部を、電源
ラインとグランドラインとの間に設けられ、静電パルス
に起因するトランジスタの破壊から上記スタンダードセ
ルを保護する静電保護セルとすると共に、該静電保護セ
ルは上記複数の未使用領域に散在して複数設けられてい
る。

【００２３】この場合、上記作用に加えて、スタンダー
ドセルが設けられない金属配線用に確保された未使用領
域に、複数の静電保護セルが上記複数の未使用領域に散
在して複数設けられているので、半導体集積回路装置の
面積が増大することなく、しかも、機能論理回路から離
れた箇所において電源ライン及びグランドラインに生じ
る静電パルスは、散在して設けられた静電保護セルを介
して通過するので、内部回路のトランジスタの破壊を確
実に回避することが可能となる。

【００２４】以上のように、上記発明によれば、スタン
ダードセルに対して、アンテナ効果保護に加えて、静電
パルス保護が確実に図れるので、保護協調性に優れた信
頼性の高い半導体集積回路装置を提供できる。

【００２５】本発明に係る他の半導体集積回路装置は、
上記課題を解決するために、論理機能に対応するスタン
ダードセルが複数設けられ、該スタンダードセル間には
間隙が設けられ、該間隙はスタンダードセルが設けられ
ない未使用領域であって、スタンダードセル間を電気的
に接続する金属配線が設けられる半導体集積回路装置に
おいて、以下の措置を講じたことを特徴としている。

【００２６】即ち、上記半導体集積回路装置は、上記未
使用領域の一部を、電源ラインとグランドラインとの間
に設けられ、静電パルスに起因するトランジスタの破壊
から上記スタンダードセルを保護する静電保護セルとす
ると共に、該静電保護セルは上記複数の未使用領域に散
在して複数設けられている。

【００２７】上記の発明によれば、論理機能に対応する
スタンダードセル間は、未使用領域に設けられる金属配
線を介して互いに接続される。この未使用領域は、スタ
ンダードセル間を電気的に接続するために金属配線に必
要な領域として予め確保されているので、スタンダード
セルが設けられていない。

【００２８】静電パルスに起因するトランジスタの破壊
を回避するために、保護回路が設けられるが、従来は散
在して設けられていない。このため、電源ライン及びグ
ランドラインを介して電気的に接続されたトランジスタ
が、該保護回路から離れた箇所に存在する場合、外部か
ら静電パルス（異常な電荷）が印加されるタイミングに
よっては、上記保護回路では吸収しきれずに、上記トラ
ンジスタに印加されて破壊されてしまう。

【００２９】そこで、上記の発明によれば、スタンダー
ドセルが設けられない金属配線用に確保された複数の未
使用領域に、静電保護セルが散在して複数設けられる。
このように、スタンダードセルが設けられない複数の未
使用領域に静電保護セルが散在して複数設けられるの
で、半導体集積回路装置の面積が増大することなく、し
かも、機能論理回路から離れた箇所において電源ライン
及びグランドラインに生じる静電パルスは、散在して設
けられた静電保護セルを介して通過するので、内部回路
のトランジスタの破壊を確実に回避することが可能とな
る。

【００３０】

【発明の実施の形態】本発明の実施の一形態について図
１乃至図５に基づいて説明すれば、以下のとおりであ
る。

【００３１】本発明はスタンダードセルベースの半導体
集積回路に関し、ＣＭＯＳトランジスタを用いた半導体
集積回路において、未使用領域を利用することでチップ
面積の増加をもたらすことなく、内部回路のトランジス
タのゲート電極への電荷蓄積によるゲート酸化膜破壊
（アンテナ効果）、及び静電パルスによる上記トランジ
スタ破壊の防止のための保護を図るものである。

【００３２】典型的なスタンダードセルのレイアウト
は、次のようにして行われる。すなわち、先ず、半導体
集積回路装置を実現するための所望の論理機能を有する
回路設計データを入力として、ＬＳＩチップの内部領域
にスタンダードセルの配置列を設け、その配置列中に論
理機能に対応するそれぞれスタンダードセルが配置され
る。その配置においては、スタンダードセルの入出力端
子間の配線に必要な領域を予め確保するため、信号配線
経路の混雑度を考慮しながら、スタンダードセル間に間
隙が設けられる。この間隙は、スタンダードセルの配置
領域として使用されることはなく、金属配線が形成され
るだけであり、スタンダードセルの未使用領域となる。
この未使用領域の一部を使用して、スタンダードセルの
信号端子間が金属配線層で配線される。

【００３３】上記レイアウトにおいて生じる未使用領域
の一部がアンテナ効果保護セルとして使用され、そし
て、残余の未使用領域がＥＳＤ保護セルとして使用され
る。このＥＳＤ保護セルは、有効に且つ確実にＥＳＤ保
護が行えるように分散させて複数設けられる（散在して
設けられる）。

【００３４】それから、スタンダードセルのゲート電極
に接続されている金属配線層からなる入力信号線と、ア
ンテナ効果保護セルとが金属配線層を介して配線され
る。これにより、アンテナ効果に起因して発生した電荷
を通過させるための電気経路が形成される。

【００３５】上記アンテナ効果保護セルに設けられる保
護回路２０は、ｐ拡散領域およびｎ拡散領域からなるダ
イオード構造を有し、電荷を基板に通過させるための公
知の回路構成を有している。この保護回路２０は、例え
ば、図２の等価回路に示すように、ｐ拡散領域およびｎ
拡散領域に形成されたダイオード２１及び２２から構成
されている。このダイオード２１は、カソードが電源ラ
インＶＤＤに接続され、アノードが上記ダイオード２２
のカソードに接続されている。このダイオード２２のア
ノードはグランドラインＧＮＤに接続されている。ダイ
オード２１のアノードとダイオード２２のカソードの接
続点２３は、上記金属配線層を介してスタンダードセル
の上記入力信号線と電気的に接続される。

【００３６】ここで、上記アンテナ効果保護セル内に設
けられた上記保護回路２０について、図２を参照しなが
ら以下に動作を説明する。

【００３７】上記保護回路２０において、図２に示すよ
うに、上記金属配線層（信号線）を介して電源ラインＶ
ＤＤよりも大きい電圧が上記接続点２３に印加される
と、ダイオード２１が順方向にバイアスされて導通する
ので、上記接続点２３の電圧は略電源ラインＶＤＤに等
しくなる。これに対して、上記金属配線層を介してグラ
ンドラインＧＮＤよりも低い電圧が上記接続点２３に印
加されると、ダイオード２２が順方向にバイアスされて
導通するので、上記接続点２３の電圧は略グランドライ
ンＧＮＤに等しくなる。以上のようにして、上記金属配
線層を介して異常電圧が上記接続点２３に印加されて
も、接続点２３は、電源ラインＶＤＤまたはグランドラ
インＧＮＤに抑えられるので、スタンダードセルを異常
電圧から保護することが可能となる。

【００３８】上記ダイオード２１及び２２は、未使用領
域の拡散領域に形成されるので、これらが別途半導体集
積回路装置の他の領域（未使用領域以外の領域）に設け
られる従来技術と比較して、ダイオード形成に占める面
積を確実に小さくできる。

【００３９】上記の説明は、図２に示す保護回路２０
が、ｐ拡散領域およびｎ拡散領域に形成されたダイオー
ド２１及び２２からなる構成を有する場合について説明
しているが、本発明はこれに限定されるものではなく、
ｐ拡散領域またはｎ拡散領域の何れか一つのダイオード
からなる構成であってもよい。

【００４０】上記ＥＳＤ保護セルに設けられる保護回路
１０は、図３に示すように、ドレイン電極が電源ライン
ＶＤＤに接続され、ゲート電極が金属配線層を利用して
グランドラインＧＮＤに接続され、ソース電極がグラン
ドラインＧＮＤに接続されたｎチャンネルＭＯＳトラン
ジスタ１１と、カソードが電源ラインＶＤＤに接続さ
れ、アノードがグランドラインＧＮＤに接続され、拡散
領域に設けられたダイオード１４とから構成されてい
る。

【００４１】ここで、ＥＳＤ保護セル内に設けられた上
記保護回路１０について、図３を参照しながら以下に動
作を説明する。

【００４２】上記保護回路１０内の電源ラインＶＤＤと
グランドラインＧＮＤの間に正の静電パルスが印加され
ると、パンチスルーによって、電源ラインＶＤＤ、ｎチ
ャンネルＭＯＳトランジスタ１１、及びグランドライン
ＧＮＤの順にパルス電流が流れ、これにより、近傍のス
タンダードセルの動作に影響を与えず、半導体集積回路
全体の静電パルスに対する耐圧を向上させることが可能
となる。なお、負の静電パルスが電源ラインＶＤＤとグ
ランドラインＧＮＤの間に印加されると、ダイオード１
４が順方向にバイアスされて導通するので、グランドラ
インＧＮＤ、ダイオード１４、及び電源ラインＶＤＤの
順にパルス電流が流れ、これにより、近傍のスタンダー
ドセルの動作に影響を与えず、半導体集積回路全体の静
電パルスに対する耐圧を向上させることが可能となる。

【００４３】上記保護回路１０によれば、半導体集積回
路装置の基板への実装前において、端子が浮いていると
きに、電源ラインＶＤＤとグランドラインＧＮＤの間に
異常な電位差がパルス的に生じた場合、パンチスルーに
よって、電源ラインＶＤＤ、ｎチャンネルＭＯＳトラン
ジスタ１１、及びグランドラインＧＮＤの順にパルス電
流が流れ、これにより、近傍のスタンダードセルの動作
に影響を与えることを防止できる。

【００４４】しかも、上記ｎチャンネルＭＯＳトランジ
スタ１１及びダイオード１４は、複数の未使用領域に散
在して複数形成されるので、機能論理回路から離れた箇
所において電源ライン及びグランドラインに生じる静電
パルスによる内部回路のトランジスタの破壊からスタン
ダードセルを保護することが可能となる。また、上記ｎ
チャンネルＭＯＳトランジスタ１１及びダイオード１４
は、該未使用領域の拡散領域に形成されるので、これら
が別途半導体集積回路装置の他の領域に設けられる従来
技術と比較して、ダイオード形成に占める面積を小さく
できる。

【００４５】ここで、図１、図４、及び図５を参照しな
がら、本実施の形態について以下に説明する。

【００４６】図４は、半導体集積回路装置の典型的なレ
イアウトの例を示すものである。スタンダードセル配置
領域３０は、スタンダードセル３２…を配置すべき配置
列３１…からなり、各配置列３１に対して論理機能を実
現するためのスタンダードセル３２…が配置される。こ
の配置列３１には、スタンダードセル３２が配置されて
いない未使用領域３３…が存在し、その一部が配線に使
用される。配線工程では、多層の金属配線層３５、３６
等によって、スタンダードセル３２の入力端子３９及び
出力端子３８に対して接続が行われる。この際、多層の
金属配線層のなかで、製造工程で最初に形成される金属
配線層３５がスタンダードセルの入力端子であるゲート
電極に接続された場合、金属配線層３５の長さが長いの
で金属配線層３５に対してアンテナ効果が生じ、電荷が
金属配線層３５に蓄積される。このように蓄積した電荷
は、基板領域に接続されたドレイン又はソース電極への
電気経路がないため、スタンダードセルの入力であるト
ランジスタのゲート酸化膜の破壊の原因になる。

【００４７】そこで、本実施の形態に係る半導体集積回
路装置は、図１に示すようなレイアウトを有している。
図１のレイアウトによれば、図４と同様に、スタンダー
ドセル配置領域３０はスタンダードセル３２…を配置す
べき配置列３１…からなり、各配置列３１に対して論理
機能を実現するためのスタンダードセル３２…と、スタ
ンダードセル３２が設けられていない未使用領域３３…
が存在する。この未使用領域３３…に、図２の保護回路
２０を有するアンテナ効果保護セルが保護対象のスタン
ダードセルの近傍にくるように配置され、配線工程で金
属配線層３５がゲート電極に接続されたスタンダードセ
ル３２の入力端子３９と、近傍のアンテナ効果保護セル
とが金属配線層３５により接続される。接続されたアン
テナ効果保護セルは、図２に示すように、電源ラインＶ
ＤＤ及びグランドラインＧＮＤから論理的に切り離され
ている。そのため、内部回路の動作に対して、所望の論
理機能の実現に論理的影響を及ぼさない。

【００４８】以上のように、アンテナ効果保護セルに保
護回路２０が形成されると、次は、ＥＳＤ保護セルに保
護回路１０が次のようにして形成される。図５を参照し
ながら、以下に説明する。

【００４９】基本的には、上記保護回路２０が設けられ
た上記アンテナ効果保護セル以外の未使用領域に対して
上記保護回路１０が散在して有効に且つ確実にＥＳＤ保
護が行えるように分散させて設けられる（散在して設け
られる）。このように、上記保護回路１０が複数の未使
用領域に分散して（散在して）複数形成されるので、機
能論理回路から離れた箇所において電源ライン及びグラ
ンドラインに生じる静電パルスに起因する内部回路のト
ランジスタの破壊からスタンダードセル３２を保護する
ことが可能となる。また、上記ｎチャンネルＭＯＳトラ
ンジスタ１１及びダイオード１４は、該未使用領域の拡
散領域に形成されるので、ダイオード形成に占める面積
を確実に小さくできる。

【００５０】ところで、図５に示すように、大きい未使
用領域においては、一つの未使用領域内に、アンテナ効
果保護セル及びＥＳＤ保護セルの双方を設けてもよい。
すなわち、一つの未使用領域内に、保護回路１０及び保
護回路２０の双方を設けてもよい。

【００５１】本発明に係る半導体集積回路装置は、ＬＳ
Ｉチップ周辺においてＥＳＤ保護回路が設けられている
ことが前提であり、以上のように、ＬＳＩチップ周辺だ
けではなくてＬＳＩチップの内部のロジック回路等が設
けられている領域（スタンダードセル列で構成されてい
る）に、保護回路（アンテナ効果保護セルと、ＬＳＩチ
ップ周辺の上記ＥＳＤ保護回路とは別のＥＳＤ保護セル
に設けられた保護回路）を別途設けている。

【００５２】アンテナ効果保護セルは、ウェハプロセス
において、トランジスタのゲートに接続される金属配線
に電荷が蓄積されてゲート破壊が生ずることを回避する
ためのものであり、ＥＳＤ保護回路は、ウェハ完成後の
チップ実装時において、外部から静電気がパルス的に印
加された場合などに、ＬＳＩチップ周辺の上記ＥＳＤ保
護回路が動作する前に、静電気が信号線、電源ライン、
及びグランドライン等を介して内部回路に伝わり、これ
によって内部のトランジスタ等が破壊されることを回避
するために、内部においてそれぞれＥＳＤ保護を図るた
めのものである。

【００５３】上記保護回路は、何れも、ＬＳＩチップ内
部のスタンダードセル列の中の間隙（未使用領域）に設
けられている。このように、従来使用されていなかった
未使用領域を利用しているので、ＬＳＩチップの面積の
増加を招来することなく、それぞれ所望の効果を奏する
ことが可能となる。特に、ＥＳＤ保護セルは、散在して
有効に且つ確実にＥＳＤ保護が行えるように分散させて
設けられており、これにより、機能論理回路から離れた
箇所において電源ライン及びグランドラインに生じる静
電パルスはＥＳＤ保護セルを介して通過するので、内部
回路のトランジスタの破壊から保護することが可能とな
る。

【００５４】以上のように、上記の半導体集積回路装置
によれば、製造工程での金属配線形成時に生じるゲート
酸化膜の破壊と、実装工程中に生じる電源ライン（電源
端子）とグランドライン（グランド端子）との間の静電
パルスによるトランジスタの破壊を、製造工程やＬＳＩ
チップ面積の増加を招来することなく、未然に確実に回
避できる。

【００５５】

【発明の効果】本発明に係る発明の半導体集積回路装置
は、以上のように、未使用領域の一部を、電源ラインと
グランドラインとの間に設けられ、入力端子が金属配線
に接続されると共にアンテナ効果に起因するゲート酸化
膜の破壊からスタンダードセルを保護するアンテナ効果
保護セルとするものである。

【００５６】それゆえ、スタンダードセルが設けられな
い金属配線用に確保された未使用領域に、アンテナ効果
に起因するゲート酸化膜の破壊から上記スタンダードセ
ルを保護するアンテナ効果保護セルが設けられているの
で、アンテナ効果保護セルの配設用に領域を別途確保す
ることが不要となり、その分だけ、半導体集積回路装置
の面積が増大することを確実に回避できる。

【００５７】しかも、アンテナ効果保護セルの入力端子
には金属配線が接続されており、この金属配線に過剰電
位が印加されると、上記入力端子を介して該過剰電位が
該アンテナ効果保護セルに導かれ、ここでアンテナ効果
によるトランジスタのゲート酸化膜の破壊が未然に回避
できるという効果を併せて奏する。

【００５８】上記半導体集積回路装置において、上記ア
ンテナ効果保護セルに加えて、上記未使用領域の一部
を、電源ラインとグランドラインとの間に設けられ、静
電パルスに起因するトランジスタの破壊から上記スタン
ダードセルを保護する静電保護セルとすると共に、該静
電保護セルは上記複数の未使用領域に散在して複数設け
られたものであることが好ましい。

【００５９】それゆえ、上記の効果に加えて、スタンダ
ードセルが設けられない金属配線用に確保された未使用
領域に、複数の静電保護セルが上記複数の未使用領域に
散在して複数設けられているので、半導体集積回路装置
の面積が増大することなく、しかも、機能論理回路から
離れた箇所において電源ライン及びグランドラインに生
じる静電パルスは、散在して設けられた静電保護セルを
介して通過するので、内部回路のトランジスタの破壊を
確実に回避することが可能となる。

【００６０】しかも、スタンダードセルに対して、アン
テナ効果保護に加えて、静電パルス保護が確実に図れる
ので、保護協調性に優れた信頼性の高い半導体集積回路
装置を提供できるという効果を併せて奏する。

【００６１】本発明に係る他の半導体集積回路装置は、
以上のように、論理機能に対応するスタンダードセルが
複数設けられ、該スタンダードセル間には間隙が設けら
れ、該間隙はスタンダードセルが設けられない未使用領
域であって、スタンダードセル間を電気的に接続する金
属配線が設けられる半導体集積回路装置において、未使
用領域の一部を、電源ラインとグランドラインとの間に
設けられ、静電パルスに起因するトランジスタの破壊か
らスタンダードセルを保護する静電保護セルとすると共
に、該静電保護セルは上記複数の未使用領域に散在して
複数設けたものである。

【００６２】それゆえ、スタンダードセルが設けられな
い金属配線用に確保された複数の未使用領域に、静電保
護セルが散在して複数設けられているので、半導体集積
回路装置の面積が増大することなく、しかも、機能論理
回路から離れた箇所において電源ライン及びグランドラ
インに生じる静電パルスは、散在して設けられた静電保
護セルを介して通過するので、内部回路のトランジスタ
の破壊を確実に回避することが可能となるという効果を
併せて奏する。

【図面の簡単な説明】

【図１】本発明に係る半導体集積回路装置のアンテナ効
果保護セルに設けられる保護回路を説明する説明図であ
る。

【図２】上記保護回路の等価回路図である。

【図３】本発明に係る半導体集積回路装置のＥＳＤ保護
セルに設けられる保護回路の等価回路図である。

【図４】典型的な半導体集積回路装置のレイアウトを説
明する説明図である。

【図５】アンテナ効果保護セルに設けられる上記保護回
路と、ＥＳＤ保護セルに設けられる上記保護回路とのレ
イアウトを説明する説明図である。

【図６】従来の問題点を説明する説明図である。

【符号の説明】

１０ 保護回路 １１ ｎチャンネルＭＯＳトランジスタ １４ ダイオード ２０ 保護回路 ２３ 接続点 ３０ スタンダードセル配置領域 ３１ 配置列 ３２ スタンダードセル ３３ 未使用領域 ３５ 金属配線層 ３６ 金属配線層 ３８ 出力端子 ３９ 入力端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】論理機能に対応するスタンダードセルが複
   数設けられ、該スタンダードセル間には間隙が設けら
   れ、該間隙はスタンダードセルが設けられない未使用領
   域であって、スタンダードセル間を電気的に接続する金
   属配線が設けられる半導体集積回路装置において、 上記未使用領域の一部を、電源ラインとグランドライン
   との間に設けられ、入力端子が上記金属配線に接続され
   ると共にアンテナ効果に起因するゲート酸化膜の破壊か
   ら上記スタンダードセルを保護するアンテナ効果保護セ
   ルとすることを特徴とする半導体集積回路装置。
2. 【請求項２】論理機能に対応するスタンダードセルが複
   数設けられ、該スタンダードセル間には間隙が設けら
   れ、該間隙はスタンダードセルが設けられない未使用領
   域であって、スタンダードセル間を電気的に接続する金
   属配線が設けられる半導体集積回路装置において、 上記未使用領域の一部を、電源ラインとグランドライン
   との間に設けられ、静電パルスに起因するトランジスタ
   の破壊から上記スタンダードセルを保護する静電保護セ
   ルとすると共に、該静電保護セルは上記複数の未使用領
   域に散在して複数設けられていることを特徴とする半導
   体集積回路装置。
3. 【請求項３】上記未使用領域の一部を、電源ラインとグ
   ランドラインとの間に設けられ、静電パルスに起因する
   トランジスタの破壊から上記スタンダードセルを保護す
   る静電保護セルとすると共に、該静電保護セルは上記複
   数の未使用領域に散在して複数設けられている請求項１
   に記載の半導体集積回路装置。