JP2000332548A - 信号増幅回路および平衡入出力型差動増幅回路 - Google Patents

信号増幅回路および平衡入出力型差動増幅回路

Info

Publication number
JP2000332548A
JP2000332548A JP11131424A JP13142499A JP2000332548A JP 2000332548 A JP2000332548 A JP 2000332548A JP 11131424 A JP11131424 A JP 11131424A JP 13142499 A JP13142499 A JP 13142499A JP 2000332548 A JP2000332548 A JP 2000332548A
Authority
JP
Japan
Prior art keywords
input
amplifier
output
differential
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11131424A
Other languages
English (en)
Inventor
Hiroyuki Kimura
宏之 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Priority to JP11131424A priority Critical patent/JP2000332548A/ja
Priority to PCT/JP2000/003049 priority patent/WO2000070755A1/ja
Priority to AU44321/00A priority patent/AU4432100A/en
Publication of JP2000332548A publication Critical patent/JP2000332548A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 低コモンモード利得でかつ高入力インピーダ
ンスの平衡入出力型増幅器を提供する。 【解決手段】 ２組の差動入力を用いそれぞれの非反転
入力を平衡入力として高入力インピーダンスを実現し、
差動入力の同相成分を用いて入力のコモンモードを制御
し入力回路の飽和を防いだ、平衡入出力型増幅器であ
る。入力のコモンモードの電位が変化し、正入力および
負入力がつながる差動入力の２つの非反転入力の電位
が、それぞれの差動入力の反転入力よりも高くなると、
その電位差がなくなるまで入力コモンモード制御出力の
電位が上昇し、また、差動入力の２つの非反転入力の電
位がそれぞれの差動入力の反転入力よりも低くなると、
その電位差がなくなるまで入力コモンモード制御出力１
１の電位が下降し、差動入力部の回路が飽和しないよう
に調整している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子デバイスに関
し、特に、増幅回路に関する。
【０００２】
【従来の技術】現在の携帯電話を代表とするアナログ信
号処理技術においては、平衡入出力型増幅器の多段構成
がしばしば見られるが、利得の調整を容易にする帰還を
用いた構成においては、入力インピーダンスが低くても
よい場合は平衡出力型オペアンプを用いて実現可能であ
るが、高入力インピーダンスを必要とする場合に従来の
負帰還を用いた構成はコモンモード入力に対する動作に
問題があった。
【０００３】従来の平衡入出力型増幅器において、入力
インピーダンスを大きくする必要がない場合、平衡出力
型オペアンプを用いて、反転増幅器を構成することが知
られている（図４）。この回路は、コモンモード入力に
対する利得がないので、入力にコモンモード信号が入っ
ても、出力のコモンモード電圧は変化しないが、高入力
インピーダンスを必要とする応用では利用できない。
【０００４】高入力インピーダンスを必要とする場合
に、オペアンプを２つ使う構成が知られている（図
５）。この構成の差動利得は（Ｒf／Ｒs）で与えられ、
コモンモード利得は１であるが、コモンモード利得を嫌
う構成には向かず、また、差動の制御とコモンモードの
制御の両方を同じオペアンプで行うため、２つの利得、
（Ｒ f／Ｒs）と１の両方で、安定であることが求められ
る。位相補償するためには、一般に利得が低いほど周波
数特性を犠牲にしなければならないが、反対に、この回
路は、常に、差動利得の大きさに関わらず利得１で位相
補償されていなければならないので、本来差動利得が大
きいときは、より高周波で動作可能なところ、一番不利
な利得１での低い周波数での動作のままとなってしま
う。
【０００５】集積回路上で使う場合など、図６に示すよ
うに、抵抗の持つ寄生容量（Ｃs）を無視できない場合
や、あるいは、上で述べたように、コモンモード利得を
増やして、周波数特性を特性を改善しようと、容量Ｃs
を付加すると、コモンモードの利得は、 となる。ただし、ωは角周波数とする。また、ω≪１／
（ＲsＣs）のとき、 利得＝１ ω≫１／（ＲsＣs）のとき、 利得＝（Ｒf＋Ｒs）／Ｒs となるので、低周波のときに、コモンモード入力によっ
て、出力が飽和しなくとも、高周波のときは、利得が、
差動動作の利得と同じになるので、同じ大きさコモンモ
ード入力によって、出力が飽和することがある。
【０００６】特に、ステップ上のコモンモード入力があ
る場合、利得の式を書き換えて、 となるので、大きさ１のステップ入力に対して、出力
に、 波高＝（Ｒf＋Ｒs）／Ｒs、 時定数＝Ｒs・Ｃs のスパイク状の波形が現れ（図７）、セトリングに時間
がかかることとなる。以上のように従来の構成では、そ
の利用範囲に制限があった。
【０００７】
【発明が解決しようとする課題】したがって、従来の平
衡入出力型増幅器においては、上に述べたように、入力
インピーダンスあるいはコモンモード入力に対する動作
に問題があった。本発明は、上述のような従来の回路の
不都合を改善し、高入力インピーダンス、低コモンモー
ド利得の平衡入出力型増幅器を容易に実現することを目
的とする。
【０００８】
【課題を解決するための手段】本発明の構成により、上
記従来技術の問題を解決し、コモンモード利得が低く、
かつ入力インピーダンスを高いような増幅器を提供する
ことができた。一例において、本発明の信号増幅器は、
制御信号入力１６を有する第１増幅器５および制御信号
入力１７を有する第２増幅器６とを含む複数の増幅器を
用いて信号を増幅する回路において、第１増幅器５の出
力と第２増幅器６の出力とが供給され、これら出力を用
いて加算器８にて加算処理をし、第１増幅器５の制御信
号入力１６と第２増幅器６の制御信号入力１７とに制御
信号を出力することにより、第１増幅器５および第２増
幅器６の出力を各制御信号入力１６、１７へと帰還させ
る制御信号出力回路を有する。
【０００９】別の例において、本発明の平衡入出力型差
動増幅回路は、差動入力を増幅して差動出力を得る平衡
入出力型差動増幅器であって、前記差動入力は、正側と
負側からなり、前記差動出力は、前記差動入力の差動成
分が増幅出力され、（Ａ）入力コモンモード制御出力を
得るように前記差動入力の同相成分を増幅する増幅器
と、（Ｂ）前記差動入力が入力される平衡入出力型増幅
器の出力をその平衡入出力型増幅器へと帰還させる帰還
ネットワークとを有する。帰還ネットワークは、第１お
よび第２の帰還ネットワークとして構成することがで
き、この場合、前記差動出力は、第１帰還ネットワーク
へと入力される正側と第２帰還ネットワークへと入力さ
れる負側とからなり、第１帰還ネットワークの制御出力
を前記差動入力の正側の反転入力に接続し、第２帰還ネ
ットワークの制御出力を前記差動入力の負側の反転入力
に接続し、第１帰還ネットワークと第１帰還ネットワー
クとの共通端子を入力コモンモード制御出力に接続する
ことができる。
【００１０】さらに別の例において、本発明の増幅回路
は、第１入力と第２入力の差電圧を増幅して第１出力と
第２出力を出力する増幅回路であって、（Ａ）第１入力
と制御入力が入力される第１入力増幅器と、（Ｂ）第２
入力と制御入力が入力される第２入力増幅器と、（Ｃ）
第１入力増幅器と第２入力増幅器からの出力が供給され
第１出力と第２出力を出力する差動増幅部と、（Ｄ）第
１入力増幅器の出力と第２入力増幅器の出力とから第１
入力と第２入力のコモンモード信号を生成するコモンモ
ード生成回路と、（Ｅ）コモンモード生成回路が出力し
たコモンモード制御信号が入力され、第１入力増幅器と
第２入力増幅器の出力を制御する信号をそれら第１入力
増幅器と第２入力増幅器へと出力する帰還回路とを有す
る。
【００１１】
【発明の実施の形態】図１は、本発明の信号増幅回路を
表した図である。図１において、差動入力の正側（＋）
が正側入力増幅部１００の非反転入力に入力され、差動
入力の負側（−）が負側入力増幅部２００の非反転入力
に入力されている。差動出力部４００は、正側入力増幅
部１００と負側入力増幅部２００の出力が供給され、差
動出力（＋、−）を出力している。正側入力増幅部１０
０と負側入力増幅部２００からはコモンモード生成部３
００へも出力を供給し、コモンモード生成部３００はコ
モンモード制御信号を生成すべく、加算、増幅などの操
作を行った後、コモンモード制御信号を帰還部５００へ
と出力する。帰還部５００は、正側入力増幅部１００と
負側入力増幅部２００へと制御信号を出力する。
【００１２】図１の構成により、正側入力増幅部１００
と負側入力増幅部２００は２組の差動入力が入力され、
正側入力増幅部１００の出力と負側入力増幅部２００の
出力から入力のコモンモードを生成している。コモンモ
ード生成部３００が出力するコモンモード制御信号は帰
還部５００を経由して正側入力増幅部１００と負側入力
増幅部２００に帰還され正側入力増幅部１００と負側入
力増幅部２００の出力の制御に用いられている。差動出
力部４００は、正側入力増幅部１００と負側入力増幅部
２００の出力を差動出力として出力する。差動増幅の帰
還とコモンモードの帰還が別々の経路を通ることによ
り、コモンモード調整の回路の周波数特性が差動増幅の
周波数特性に影響を与えにくくなり、高周波の差動増幅
器を可能にしている。
【００１３】図２は、本発明の実施形態の第１の例を図
示したものである。この平衡入出力型増幅器の正入力
は、オペアンプ（５）の非反転入力（＋）に接続され、
この平衡入出力型増幅器の負入力２は、オペアンプ
（６）の非反転入力（＋）に接続される。減算器７の正
入力には、オペアンプ１の出力が接続され、負入力に
は、オペアンプ２の出力が接続される。減算器７の出力
は、増幅器（９）の入力に接続されている。加算器８の
２つの入力には、オペアンプ１およびオペアンプ２の出
力が接続され、その出力は、増幅器２の入力に接続され
ている。増幅器（９）の正出力（＋）は、この平衡入出
力型増幅器の正出力３に、増幅器１の負出力（−）は、
この平衡入出力型増幅器の負出力４に接続される。この
正出力３は、帰還ネットワーク１の帰還入力１４に接続
され、負出力４は、帰還ネットワーク２の帰還入力２３
に接続される。帰還ネットワーク１２は、抵抗Ｒ１と抵
抗Ｒ２で構成され、抵抗Ｒ１は、共通端子１８と制御出
力１６間に接続され、抵抗Ｒ２は、帰還入力と制御出力
間に接続される。
【００１４】帰還ネットワーク１３は、抵抗Ｒ３と抵抗
Ｒ４で構成され、抵抗Ｒ３は、共通端子１９と制御出力
１７間に接続され、抵抗Ｒ４は、帰還入力１５と制御出
力１７間に接続される。帰還ネットワーク１２の制御出
力は、オペアンプ５の反転入力（−）に接続され、帰還
ネットワーク１３の制御出力は、オペアンプ６の反転入
力（−）に接続される。増幅器２の出力は、入力コモン
モード制御出力に接続され、それは、帰還ネットワーク
１および帰還ネットワーク２の共通端子にそれぞれ接続
される。ここで用いられた、オペアンプ５、オペアンプ
６および増幅器９は、平衡出力型オペアンプに置き換え
可能であり、増幅器１０は、オペアンプに置き換え可能
である。また減算器７と増幅器９を差動出力部として、
例えば、１つの増幅器によって構成してもよい。また加
算器８と増幅器１０もコモンモード生成部３００とし
て、対応する素子によって構成してもよい。
【００１５】この図２の構成の動作を説明する。この平
衡入出力型増幅器の正入力１および負入力２から正出力
３および負出力４に直接至る動作および出力のコモンモ
ード電圧の制御は、従来の平衡出力型オペアンプと同様
にすることができる。また、帰還のかけ方も従来の２つ
のオペアンプを用いた平衡入出力型増幅器と同様にする
ことができる。入力のコモンモードの電位が変化し、正
入力１および負入力２がつながる差動入力の２つの非反
転入力（＋）の電位が、それぞれの差動入力の反転入力
（−）よりも高くなると、その電位差がなくなるまで入
力コモンモード制御出力の電位が上昇し、また、差動入
力の２つの非反転入力（＋）の電位がそれぞれの差動入
力の反転入力（−）よりも低くなると、その電位差がな
くなるまで入力コモンモード制御出力１１の電位が下降
し、差動入力部の回路が飽和しないように調整してい
る。
【００１６】このようにして、コモンモード利得を低く
し、かつ入力インピーダンスを高くすることを可能に
し、高入力インピーダンスを必要とする場合であっても
高度に利得を調整することができる。またこの構成では
差動の制御とコモンモードの制御を別々の増幅器で行っ
ており、従来技術のようにこれらの制御を同じオペアン
プで行う場合と比べて２つの利得の両方でオペアンプが
安定であることは必要なくなっており、上述の従来技術
における位相補償の際の問題も発生しない。
【００１７】図３は、本発明の実施形態の第２の例を図
示したものである。この平衡入出力型増幅器の正入力
は、オペアンプ１（１０５）の非反転入力に接続され、
この平衡入出力型増幅器の負入力は、オペアンプ２（１
０６）の非反転入力に接続される。減算器１０７の正入
力には、オペアンプ１の出力が接続され、負入力には、
オペアンプ２の出力が接続される。減算器１０７の出力
は、増幅器１の入力に接続される。オペアンプ３（１２
４）の非反転入力をオペアンプ１０５の非反転入力に接
続し、オペアンプ１２４の反転入力をオペアンプ１０５
の反転入力に接続し、また、オペアンプ４（１２５）の
非反転入力をオペアンプ２の非反転入力に接続し、オペ
アンプ１２５の反転入力をオペアンプ１０６の反転入力
に接続している。
【００１８】加算器１０８の２つの入力には、オペアン
プ１２４およびオペアンプ１２５の出力が接続され、そ
の出力は、増幅器１１０の入力に接続される。増幅器１
０９の正出力（＋）は、この平衡入出力型増幅器の正出
力１０３に、増幅器１０９の負出力（−）は、この平衡
入出力型増幅器の負出力１０４に接続される。この正出
力１０３は、帰還ネットワーク１１２の帰還入力１１４
に接続され、負出力１０４は、帰還ネットワーク１１３
の帰還入力１１５に接続される。帰還ネットワーク１１
２は、抵抗Ｒ１と抵抗Ｒ２で構成され、抵抗Ｒ１は、共
通端子１１８と制御出力１１６間に接続され、抵抗Ｒ２
は、帰還入力１１４と制御出力１１６間に接続される。
【００１９】帰還ネットワーク２（１１３）は、抵抗Ｒ
３と抵抗Ｒ４で構成され、抵抗Ｒ３は、共通端子１１９
と制御出力１１７間に接続され、抵抗Ｒ４は、帰還入力
１１５と制御出力１１７間に接続される。帰還ネットワ
ーク１１２の制御出力１１６は、オペアンプ１０５の反
転入力（−）に接続され、帰還ネットワーク２の制御出
力は、オペアンプ１０６の反転入力（−）に接続され
る。増幅器１１０の出力は、入力コモンモード制御出力
に接続され、それは、帰還ネットワーク１１２および帰
還ネットワーク１１３の共通端子１１８、１１９にそれ
ぞれ接続される。ここで用いた、オペアンプ１０５、オ
ペアンプ１０６、オペアンプ１２４、オペアンプ１２５
および増幅器１０９は、平衡出力型オペアンプなどに置
き換え可能であり、増幅器１１０は、オペアンプなどに
置き換え可能である。
【００２０】この図３の構成の動作を説明する。入力１
０１、１０２のコモンモードの電位が変化し、正入力１
０１および負入力１０２がつながるオペアンプ１０５、
１０６の差動入力の２つの非反転入力（＋）の電位が、
反転入力側よりも高くなると、オペアンプ１２４、１２
５によってその電位差がなくなるまで入力コモンモード
制御出力１１１の電位が上昇し、また、差動入力の２つ
の非反転入力（＋）の電位が反転入力側よりも低くなる
と、その電位差がなくなるまで入力コモンモード制御出
力１１１の電位が下降し、差動入力部の回路が飽和しな
いように調整している。
【００２１】
【発明の効果】本発明の平衡入出力型増幅器は、以上の
ように構成されているため、コモンモード利得を低く
し、かつ入力インピーダンスを高くすることを可能にし
た。また、差動増幅の帰還とコモンモードの帰還が別々
の経路を通るため、コモンモード調整の回路の周波数特
性が、差動増幅の周波数特性に影響を与えにくくなり、
より高周波の差動増幅器を可能にした。
【図面の簡単な説明】
【図１】本発明の信号増幅回路を表したブロック図であ
る。
【図２】本発明の実施形態の一例を示す回路図である。
【図３】本発明の実施形態の他の例を示す回路図であ
る。
【図４】従来の平衡入出力型増幅器の一例を示した回路
図である。
【図５】従来の平衡入出力型増幅器の他の例を示した回
路図である。
【図６】従来の平衡入出力型増幅器（図５）の寄生容量
を明示した回路図である。
【図７】従来の平衡入出力型増幅器（図６）の動作の説
明図である。図５の回路にコモンモード入力を与えてい
る。
【符号の説明】
１００ 正側入力増幅部 ２００ 負側入力増幅部 ３００ コモンモード生成部 ４００ 差動出力部 ５００ 帰還部 １ 正入力 ２ 負入力 ３ 正出力 ４ 負出力 ５ オペアンプ１ ６ オペアンプ２ ７ 減算器 ８ 加算器 ９ 増幅器１ １０ 増幅器２ １１ 入力コモンモード制御出力 １２ 帰還ネットワーク１ １３ 帰還ネットワーク２ １４、１５ 帰還入力 １６、１７ 制御出力 １８、１９ 共通端子 ２０ 抵抗Ｒ１ ２１ 抵抗Ｒ２ ２２ 抵抗Ｒ３ ２３ 抵抗Ｒ４ １０１ 正入力 １０２ 負入力 １０３ 正出力 １０４ 負出力 １０５ オペアンプ１ １０６ オペアンプ２ １０７ 減算器 １０８ 加算器 １０９ 増幅器１ １１０ 増幅器２ １１１ 入力コモンモード制御出力 １１２ 帰還ネットワーク１ １１３ 帰還ネットワーク２ １１４、１１５ 帰還入力 １１６、１１７ 制御出力 １１８、１１９ 共通端子 １２０ 抵抗Ｒ１ １２１ 抵抗Ｒ２ １２２ 抵抗Ｒ３ １２３ 抵抗Ｒ４ １２４ オペアンプ３ １２５ オペアンプ４
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年９月２９日（１９９９．９．２
９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 信号増幅回路および平衡入出力型差動
増幅回路
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子デバイスに関
し、特に、増幅回路に関する。
【０００２】
【従来の技術】現在の携帯電話を代表とするアナログ信
号処理技術においては、平衡入出力型増幅器の多段構成
がしばしば見られるが、利得の調整を容易にする帰還を
用いた構成においては、入力インピーダンスが低くても
よい場合は平衡出力型オペアンプを用いて実現可能であ
るが、高入力インピーダンスを必要とする場合に従来の
負帰還を用いた構成はコモンモード入力に対する動作に
問題があった。
【０００３】従来の平衡入出力型増幅器において、入力
インピーダンスを大きくする必要がない場合、平衡出力
型オペアンプを用いて、平衡型反転増幅器を構成するこ
とが知られている（図４）。この回路は、コモンモード
入力に対する利得がないので、入力にコモンモード信号
が入っても、出力のコモンモード電圧は変化しないが、
高入力インピーダンスを必要とする応用では利用できな
い。
【０００４】高入力インピーダンスを必要とする場合
に、オペアンプを２つ使う平衡型非反転増幅器の構成が
知られている（図５）。この構成の差動利得は（Ｒf／
Ｒs）で与えられ、コモンモード利得は１であるが、コ
モンモード利得を嫌う構成には向かず、また、差動の制
御とコモンモードの制御の両方を同じオペアンプで行う
ため、２つの利得、（Ｒf／Ｒs）と１の両方で、安定で
あることが求められる。位相補償するためには、一般に
利得が低いほど周波数特性を犠牲にしなければならない
が、反対に、この回路は、常に、差動利得の大きさに関
わらず利得１で位相補償されていなければならないの
で、本来差動利得が大きいときは、より高周波で動作可
能なところ、一番不利な利得１での低い周波数での動作
のままとなってしまう。
【０００５】集積回路上で使う場合など、図６に示すよ
うに、抵抗の持つ寄生容量（Ｃs）を無視できない場合
や、あるいは、上で述べたように、コモンモード利得を
増やして、周波数特性を改善しようと、容量Ｃsを付加
すると、コモンモードの利得は、 となる。ただし、ωは角周波数とする。また、 ω≪１／（ＲsＣs）のとき、 利得＝１ ω≫１／（ＲsＣs）のとき、 利得＝（Ｒf＋Ｒs）／Ｒs となるので、低周波のときに、コモンモード入力によっ
て、出力が飽和しなくとも、高周波のときは、利得が、
差動動作の利得と同じ大きさになるので、同じ大きさコ
モンモード入力によって、出力が飽和することがある。
【０００６】特に、ステップ状のコモンモード入力があ
る場合、利得の式を書き換えて、 となるので、大きさ１のステップ入力に対して、出力
に、 波高＝（Ｒf＋Ｒs）／Ｒs、 時定数＝Ｒs・Ｃs のスパイク状の波形が現れ（図７）、セトリングに時間
がかかることとなる。以上のように従来の構成では、そ
の利用範囲に制限があった。
【０００７】
【発明が解決しようとする課題】したがって、従来の平
衡入出力型増幅器においては、上に述べたように、入力
インピーダンスあるいはコモンモード入力に対する動作
に問題があった。本発明は、上述のような従来の回路の
不都合を改善し、高入力インピーダンス、低コモンモー
ド利得の平衡入出力型増幅器を容易に実現することを目
的とする。
【０００８】
【課題を解決するための手段】本発明の構成により、上
記従来技術の問題を解決し、コモンモード利得が低く、
かつ入力インピーダンスを高いような増幅器を提供する
ことができた。一例において、本発明の信号増幅器は、
制御信号入力１６を有する第１増幅器５および制御信号
入力１７を有する第２増幅器６とを含む複数の増幅器を
用いて信号を増幅する回路において、第１増幅器５の出
力と第２増幅器６の出力とが供給され、これら出力を用
いて加算器８にて加算処理をし、第１増幅器５の制御信
号入力１６と第２増幅器６の制御信号入力１７とに制御
信号を出力することにより、第１増幅器５および第２増
幅器６の出力を各制御信号入力１６、１７へと帰還させ
る制御信号出力回路を有する。
【０００９】別の例において、本発明の平衡入出力型差
動増幅回路は、差動入力を増幅して差動出力を得る平衡
入出力型差動増幅器であって、前記差動入力は、正側と
負側からなり、前記差動出力は、前記差動入力の差動成
分が増幅出力され、（Ａ）入力コモンモード制御出力を
得るように前記差動入力の同相成分を増幅する増幅器
と、（Ｂ）前記差動入力が入力される平衡入出力型増幅
器の出力をその平衡入出力型増幅器へと帰還させる帰還
ネットワークとを有する。帰還ネットワークは、第１お
よび第２の帰還ネットワークとして構成することがで
き、この場合、前記差動出力は、第１帰還ネットワーク
へと入力される正側と第２帰還ネットワークへと入力さ
れる負側とからなり、第１帰還ネットワークの制御出力
を前記差動入力の正側の反転入力に接続し、第２帰還ネ
ットワークの制御出力を前記差動入力の負側の反転入力
に接続し、第１帰還ネットワークと第１帰還ネットワー
クとの共通端子を入力コモンモード制御出力に接続する
ことができる。
【００１０】さらに別の例において、本発明の増幅回路
は、第１入力と第２入力の差電圧を増幅して第１出力と
第２出力を出力する増幅回路であって、（Ａ）第１入力
と制御入力が入力される第１入力増幅器と、（Ｂ）第２
入力と制御入力が入力される第２入力増幅器と、（Ｃ）
第１入力増幅器と第２入力増幅器からの出力が供給され
第１出力と第２出力を出力する差動増幅部と、（Ｄ）第
１入力増幅器の出力と第２入力増幅器の出力とから第１
入力と第２入力のコモンモード信号を生成するコモンモ
ード生成回路と、（Ｅ）コモンモード生成回路が出力し
たコモンモード制御信号が入力され、第１入力増幅器と
第２入力増幅器の出力を制御する信号をそれら第１入力
増幅器と第２入力増幅器へと出力する帰還回路とを有す
る。
【００１１】
【発明の実施の形態】図１は、本発明の信号増幅回路を
表した図である。図１において、差動入力の正側（＋）
が正側入力増幅部１００の非反転入力に入力され、差動
入力の負側（−）が負側入力増幅部２００の非反転入力
に入力されている。差動出力部４００は、正側入力増幅
部１００と負側入力増幅部２００の出力が供給され、差
動出力（＋、−）を出力している。正側入力増幅部１０
０と負側入力増幅部２００からはコモンモード生成部３
００へも出力を供給し、コモンモード生成部３００はコ
モンモード制御信号を生成すべく、加算、増幅などの操
作を行った後、コモンモード制御信号を帰還部５００へ
と出力する。帰還部５００は、正側入力増幅部１００と
負側入力増幅部２００へと制御信号を出力する。
【００１２】図１の構成により、正側入力増幅部１００
と負側入力増幅部２００は２組の差動入力が入力され、
正側入力増幅部１００の出力と負側入力増幅部２００の
出力から入力のコモンモードを生成している。コモンモ
ード生成部３００が出力するコモンモード制御信号は帰
還部５００を経由して正側入力増幅部１００と負側入力
増幅部２００に帰還され正側入力増幅部１００と負側入
力増幅部２００の出力の制御に用いられている。差動出
力部４００は、正側入力増幅部１００と負側入力増幅部
２００の出力を差動出力として出力する。
【００１３】図２は、本発明の実施形態の第１の例を図
示したものである。この平衡入出力型増幅器の正入力１
は、オペアンプ５の非反転入力（＋）に接続され、この
平衡入出力型増幅器の負入力２は、オペアンプ６の非反
転入力（＋）に接続される。減算器７の正入力には、オ
ペアンプ５の出力が接続され、負入力には、オペアンプ
６の出力が接続される。減算器７の出力は、増幅器
（９）の入力に接続されている。加算器８の２つの入力
には、オペアンプ５およびオペアンプ６の出力が接続さ
れ、その出力は、増幅器１０の入力に接続されている。
増幅器９の正出力（＋）は、この平衡入出力型増幅器の
正出力３に、増幅器９の負出力（−）は、この平衡入出
力型増幅器の負出力４に接続される。この正出力３は、
帰還ネットワーク１２の帰還入力１４に接続され、負出
力４は、帰還ネットワーク１３の帰還入力１５に接続さ
れる。帰還ネットワーク１２は、抵抗Ｒ１と抵抗Ｒ２で
構成され、抵抗Ｒ１は、共通端子１８と制御出力１６間
に接続され、抵抗Ｒ２は、帰還入力と制御出力間に接続
される。
【００１４】帰還ネットワーク１３は、抵抗Ｒ３と抵抗
Ｒ４で構成され、抵抗Ｒ３は、共通端子１９と制御出力
１７間に接続され、抵抗Ｒ４は、帰還入力１５と制御出
力１７間に接続される。帰還ネットワーク１２の制御出
力は、オペアンプ５の反転入力（−）に接続され、帰還
ネットワーク１３の制御出力は、オペアンプ６の反転入
力（−）に接続される。増幅器１０の出力は、入力コモ
ンモード制御出力に接続され、それは、帰還ネットワー
ク１２および帰還ネットワーク１３の共通端子にそれぞ
れ接続される。ここで用いられた、オペアンプ５、オペ
アンプ６および増幅器９は、平衡出力型オペアンプに置
き換え可能であり、増幅器１０は、オペアンプに置き換
え可能である。また減算器７と増幅器９を差動出力部と
して、例えば、１つの増幅器によって構成してもよい。
また加算器８と増幅器１０もコモンモード生成部３００
として、対応する素子によって構成してもよい。
【００１５】この図２の構成の動作を説明する。この平
衡入出力型増幅器の正入力１および負入力２から正出力
３および負出力４に直接至る動作および出力のコモンモ
ード電圧の制御は、従来の平衡出力型オペアンプと同様
にすることができる。また、帰還のかけ方も従来の２つ
のオペアンプを用いた平衡入出力型増幅器と同様にする
ことができる。入力のコモンモードの電位が変化し、正
入力１および負入力２がつながるオペアンプ５、６の差
動入力の２つの非反転入力（＋）の電位が、それぞれの
差動入力の反転入力（−）よりも高くなると、その電位
差がなくなるまで入力コモンモード制御出力の電位が上
昇し、また、差動入力の２つの非反転入力（＋）の電位
がそれぞれの差動入力の反転入力（−）よりも低くなる
と、その電位差がなくなるまで入力コモンモード制御出
力１１の電位が下降し、差動入力部の回路が飽和しない
ように調整している。また、差動増幅の帰還とコモンモ
ードの帰還が別々の経路を通ることにより、コモンモー
ド調整の回路の周波数特性が差動増幅の周波数特性に影
響を与えにくくなり、高周波の差動増幅器を可能にして
いる。
【００１６】このようにして、コモンモード利得を低く
し、かつ入力インピーダンスを高くすることを可能に
し、高入力インピーダンスを必要とする場合であっても
高度に利得を調整することができる。またこの構成では
差動の制御とコモンモードの制御を別々の増幅器で行っ
ており、従来技術のようにこれらの制御を同じオペアン
プで行う場合と比べて２つの利得の両方でオペアンプが
安定であることは必要なくなっており、上述の従来技術
における位相補償の際の問題も発生しない。
【００１７】図３は、本発明の実施形態の第２の例を図
示したものである。この平衡入出力型増幅器の正入力
は、オペアンプ１（１０５）の非反転入力に接続され、
この平衡入出力型増幅器の負入力は、オペアンプ２（１
０６）の非反転入力に接続される。減算器１０７の正入
力には、オペアンプ１の出力が接続され、負入力には、
オペアンプ２の出力が接続される。減算器１０７の出力
は、増幅器１０９の入力に接続される。オペアンプ３
（１２４）の非反転入力をオペアンプ１０５の非反転入
力に接続し、オペアンプ１２４の反転入力をオペアンプ
１０５の反転入力に接続し、また、オペアンプ４（１２
５）の非反転入力をオペアンプ２の非反転入力に接続
し、オペアンプ１２５の反転入力をオペアンプ１０６の
反転入力に接続している。
【００１８】加算器１０８の２つの入力には、オペアン
プ１２４およびオペアンプ１２５の出力が接続され、そ
の出力は、増幅器１１０の入力に接続される。増幅器１
０９の正出力（＋）は、この平衡入出力型増幅器の正出
力１０３に、増幅器１０９の負出力（−）は、この平衡
入出力型増幅器の負出力１０４に接続される。この正出
力１０３は、帰還ネットワーク１１２の帰還入力１１４
に接続され、負出力１０４は、帰還ネットワーク１１３
の帰還入力１１５に接続される。帰還ネットワーク１１
２は、抵抗Ｒ１と抵抗Ｒ２で構成され、抵抗Ｒ１は、共
通端子１１８と制御出力１１６間に接続され、抵抗Ｒ２
は、帰還入力１１４と制御出力１１６間に接続される。
【００１９】帰還ネットワーク２（１１３）は、抵抗Ｒ
３と抵抗Ｒ４で構成され、抵抗Ｒ３は、共通端子１１９
と制御出力１１７間に接続され、抵抗Ｒ４は、帰還入力
１１５と制御出力１１７間に接続される。帰還ネットワ
ーク１１２の制御出力１１６は、オペアンプ１０５の反
転入力（−）に接続され、帰還ネットワーク２（１１
３）の制御出力は、オペアンプ１０６の反転入力（−）
に接続される。増幅器１１０の出力は、入力コモンモー
ド制御出力に接続され、それは、帰還ネットワーク１１
２および帰還ネットワーク１１３の共通端子１１８、１
１９にそれぞれ接続される。ここで用いた、オペアンプ
１０５、オペアンプ１０６、オペアンプ１２４、オペア
ンプ１２５および増幅器１０９は、平衡出力型オペアン
プなどに置き換え可能であり、増幅器１１０は、オペア
ンプなどに置き換え可能である。
【００２０】この図３の構成の動作を説明する。入力１
０１、１０２のコモンモードの電位が変化し、正入力１
０１および負入力１０２がつながるオペアンプ１０５、
１０６の差動入力の２つの非反転入力（＋）の電位が、
反転入力側よりも高くなると、オペアンプ１２４、１２
５によってその電位差がなくなるまで入力コモンモード
制御出力１１１の電位が上昇し、また、差動入力の２つ
の非反転入力（＋）の電位が反転入力側よりも低くなる
と、その電位差がなくなるまで入力コモンモード制御出
力１１１の電位が下降し、差動入力部の回路が飽和しな
いように調整している。
【００２１】
【発明の効果】本発明の平衡入出力型増幅器は、以上の
ように構成されているため、コモンモード利得を低く
し、かつ入力インピーダンスを高くすることを可能にし
た。また、差動増幅の帰還とコモンモードの帰還が別々
の経路を通るため、コモンモード調整の回路の周波数特
性が、差動増幅の周波数特性に影響を与えにくくなり、
より高周波の差動増幅器を可能にした。
【図面の簡単な説明】
【図１】本発明の信号増幅回路を表したブロック図であ
る。
【図２】本発明の実施形態の一例を示す回路図である。
【図３】本発明の実施形態の他の例を示す回路図であ
る。
【図４】従来の平衡入出力型増幅器の一例を示した回路
図である。
【図５】従来の平衡入出力型増幅器の他の例を示した回
路図である。
【図６】従来の平衡入出力型増幅器（図５）の寄生容量
を明示した回路図である。
【図７】従来の平衡入出力型増幅器（図６）の動作の説
明図である。図６の回路にコモンモード入力を与えてい
る。
【符号の説明】 １００ 正側入力増幅部 ２００ 負側入力増幅部 ３００ コモンモード生成部 ４００ 差動出力部 ５００ 帰還部 １ 正入力 ２ 負入力 ３ 正出力 ４ 負出力 ５ オペアンプ１ ６ オペアンプ２ ７ 減算器 ８ 加算器 ９ 増幅器１ １０ 増幅器２ １１ 入力コモンモード制御出力 １２ 帰還ネットワーク１ １３ 帰還ネットワーク２ １４、１５ 帰還入力 １６、１７ 制御出力 １８、１９ 共通端子 ２０ 抵抗Ｒ１ ２１ 抵抗Ｒ２ ２２ 抵抗Ｒ３ ２３ 抵抗Ｒ４ １０１ 正入力 １０２ 負入力 １０３ 正出力 １０４ 負出力 １０５ オペアンプ１ １０６ オペアンプ２ １０７ 減算器 １０８ 加算器 １０９ 増幅器１ １１０ 増幅器２ １１１ 入力コモンモード制御出力 １１２ 帰還ネットワーク１ １１３ 帰還ネットワーク２ １１４、１１５ 帰還入力 １１６、１１７ 制御出力 １１８、１１９ 共通端子 １２０ 抵抗Ｒ１ １２１ 抵抗Ｒ２ １２２ 抵抗Ｒ３ １２３ 抵抗Ｒ４ １２４ オペアンプ３ １２５ オペアンプ４
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. Ｆターム(参考） 5J066 AA01 AA12 AA22 CA25 CA53 CA61 CA72 FA17 HA25 HA29 KA01 KA02 KA26 MA11 PD02 SA13 TA01 TA06

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 制御入力を有する第１増幅器および制御
    入力を有する第２増幅器とを含む複数の増幅器を用いて
    信号を増幅する回路において、 第１増幅器の出力と第２増幅器の出力を用いて加算処理
    をし、その加算処理した信号を用いて第１増幅器の制御
    入力と第２増幅器の制御入力とに制御信号を出力するこ
    とにより、第１増幅器および第２増幅器の出力をそれら
    の制御入力へと帰還させることを特徴とする信号増幅回
    路。
  2. 【請求項２】 複数の増幅器を用いて入力信号を増幅す
    る回路において、 前記複数の増幅器のうちの少なくとも２つの増幅器の出
    力の加算処理および減算処理をし、その加算処理および
    減算処理した信号を用いて前記少なくとも２つの増幅器
    の制御入力に制御信号を出力することにより、前記少な
    くとも２つの増幅器の出力をそれらの制御入力へと帰還
    させることを特徴とする信号増幅回路。
  3. 【請求項３】 第１入力と第２入力の差電圧を増幅して
    第１出力と第２出力を出力する増幅回路であって、 （Ａ）第１入力と制御入力が入力される第１入力増幅器
    と、 （Ｂ）第２入力と制御入力が入力される第２入力増幅器
    と、 （Ｃ）第１入力増幅器と第２入力増幅器からの出力が供
    給され第１出力と第２出力を出力する差動増幅部と、 （Ｄ）第１入力増幅器の出力と第２入力増幅器の出力と
    から第１入力と第２入力のコモンモード信号を生成する
    コモンモード生成回路と、 （Ｅ）コモンモード生成回路が出力したコモンモード制
    御信号が入力され、第１入力増幅器と第２入力増幅器の
    出力を制御する信号をそれら第１入力増幅器と第２入力
    増幅器へと出力する帰還回路とを有することを特徴とす
    る増幅回路。
  4. 【請求項４】 差動入力を増幅して差動出力を得る平衡
    入出力型差動増幅器であって、 前記差動入力は、正側と負側からなり、これらは増幅器
    へと入力され、 （Ａ）前記差動入力のコモンモード制御出力を得るため
    に、前記増幅器の出力を加算する回路と、 （Ｂ）前記コモンモード制御出力を前記増幅器へと帰還
    させる帰還回路ネットワークとを有することを特徴とす
    る平衡入出力型差動増幅回路。
  5. 【請求項５】 前記差動出力は、第１帰還ネットワーク
    へと入力される正側と第２帰還ネットワークへと入力さ
    れる負側とからなり、 第１帰還ネットワークの制御出力を前記差動入力の正側
    の反転入力に接続し、 第２帰還ネットワークの制御出力を前記差動入力の負側
    の反転入力に接続し、 前記コモンモード制御出力を第１帰還ネットワークと第
    ２帰還ネットワークとの共通端子に接続することを特徴
    とする請求項４記載の平衡入出力型差動増幅回路。
JP11131424A 1999-05-12 1999-05-12 信号増幅回路および平衡入出力型差動増幅回路 Pending JP2000332548A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11131424A JP2000332548A (ja) 1999-05-12 1999-05-12 信号増幅回路および平衡入出力型差動増幅回路
PCT/JP2000/003049 WO2000070755A1 (fr) 1999-05-12 2000-05-12 Amplificateur de signaux et amplificateur differentiel entree/sortie equilibre
AU44321/00A AU4432100A (en) 1999-05-12 2000-05-12 Signal amplifier and balanced input/output differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11131424A JP2000332548A (ja) 1999-05-12 1999-05-12 信号増幅回路および平衡入出力型差動増幅回路

Publications (1)

Publication Number Publication Date
JP2000332548A true JP2000332548A (ja) 2000-11-30

Family

ID=15057648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11131424A Pending JP2000332548A (ja) 1999-05-12 1999-05-12 信号増幅回路および平衡入出力型差動増幅回路

Country Status (3)

Country Link
JP (1) JP2000332548A (ja)
AU (1) AU4432100A (ja)
WO (1) WO2000070755A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304426A (ja) * 2003-03-31 2004-10-28 Toshiba Corp 演算増幅回路並びにこれを用いたサンプルホールド回路およびフィルタ回路
JP2005102217A (ja) * 2003-09-25 2005-04-14 Samsung Electronics Co Ltd 入力信号の入力キャパシタンスを減らせる入力バッファ
JP2005176229A (ja) * 2003-12-15 2005-06-30 Toshiba Corp 増幅回路
JP2005311696A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 増幅器および基準電圧発生回路
JP2007528682A (ja) * 2004-03-11 2007-10-11 ジーシーティー セミコンダクター インコーポレイテッド ハイリニア可変利得増幅器
WO2008032895A1 (en) * 2006-09-11 2008-03-20 Anapass Inc Differential signalling circuit including passive common mode feedback circuit
JP2008205560A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 可変利得増幅回路、フィルタ回路、及び半導体装置
JP2009105522A (ja) * 2007-10-22 2009-05-14 Yamaha Corp 増幅器
WO2012032736A1 (ja) * 2010-09-10 2012-03-15 旭化成エレクトロニクス株式会社 増幅回路
US8879645B2 (en) 2012-06-27 2014-11-04 Renesas Electronics Corporation Communication circuit and semiconductor device
JP2018107641A (ja) * 2016-12-27 2018-07-05 ヤマハ株式会社 バランス出力型増幅器
JP2018107643A (ja) * 2016-12-27 2018-07-05 ヤマハ株式会社 差動増幅器
CN112311343A (zh) * 2019-08-02 2021-02-02 半导体元件工业有限责任公司 用于仪器放大器的增益控制电路和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635540Y2 (ja) * 1988-08-11 1994-09-14 ティーオーエー株式会社 差動増幅器
JPH05275942A (ja) * 1992-03-25 1993-10-22 Yokogawa Electric Corp 差動増幅回路
JP3088262B2 (ja) * 1995-02-10 2000-09-18 エイ・ティ・アンド・ティ・コーポレーション 低歪差動増幅回路

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304426A (ja) * 2003-03-31 2004-10-28 Toshiba Corp 演算増幅回路並びにこれを用いたサンプルホールド回路およびフィルタ回路
JP2005102217A (ja) * 2003-09-25 2005-04-14 Samsung Electronics Co Ltd 入力信号の入力キャパシタンスを減らせる入力バッファ
JP2005176229A (ja) * 2003-12-15 2005-06-30 Toshiba Corp 増幅回路
JP2007528682A (ja) * 2004-03-11 2007-10-11 ジーシーティー セミコンダクター インコーポレイテッド ハイリニア可変利得増幅器
JP2005311696A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 増幅器および基準電圧発生回路
WO2008032895A1 (en) * 2006-09-11 2008-03-20 Anapass Inc Differential signalling circuit including passive common mode feedback circuit
US8111096B2 (en) 2007-02-16 2012-02-07 Fujitsu Limited Variable gain amplifier circuit and filter circuit
JP2008205560A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 可変利得増幅回路、フィルタ回路、及び半導体装置
JP2009105522A (ja) * 2007-10-22 2009-05-14 Yamaha Corp 増幅器
WO2012032736A1 (ja) * 2010-09-10 2012-03-15 旭化成エレクトロニクス株式会社 増幅回路
JP5320503B2 (ja) * 2010-09-10 2013-10-23 旭化成エレクトロニクス株式会社 増幅回路
US8766715B2 (en) 2010-09-10 2014-07-01 Asahi Kasei Microdevices Corporation Amplifier circuit
US8879645B2 (en) 2012-06-27 2014-11-04 Renesas Electronics Corporation Communication circuit and semiconductor device
US9054770B2 (en) 2012-06-27 2015-06-09 Renesas Electronics Corporation Communication circuit and semiconductor device
US9264083B2 (en) 2012-06-27 2016-02-16 Renesas Electronics Corporation Communication circuit and semiconductor device
JP2018107641A (ja) * 2016-12-27 2018-07-05 ヤマハ株式会社 バランス出力型増幅器
JP2018107643A (ja) * 2016-12-27 2018-07-05 ヤマハ株式会社 差動増幅器
CN112311343A (zh) * 2019-08-02 2021-02-02 半导体元件工业有限责任公司 用于仪器放大器的增益控制电路和方法

Also Published As

Publication number Publication date
WO2000070755A1 (fr) 2000-11-23
AU4432100A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
WO2001097374A1 (en) Amplifier circuit
WO2000070755A1 (fr) Amplificateur de signaux et amplificateur differentiel entree/sortie equilibre
JPS6411164B2 (ja)
CN114268284A (zh) 单端差分跨阻抗放大器
US6844775B2 (en) Operational amplifier with adjustable input offset
JP2000031759A (ja) 差動増幅回路
US6838935B2 (en) Signal amplifier
KR20030034401A (ko) 전력 증폭기
EP0031182A1 (en) Amplifier arrangement with parallel-operated amplifier sections
JP2515070B2 (ja) 増幅器
US6411240B1 (en) Amplifier having a noise source for an analog-to-digital converter
JP2002111398A (ja) 歪補償装置及び歪補償方法
US6583658B1 (en) Balanced circuit arrangement
US7298211B2 (en) Power amplifying apparatus
JPH046129B2 (ja)
GB2158315A (en) Enchanced transconductance amplifier
KR101121265B1 (ko) 증폭기 장치 및 증폭 방법
JPS61238111A (ja) 増幅器
US11689166B2 (en) Circuitry for reducing distortion over a wide frequency range
JP2993532B2 (ja) ホイートストンブリッジ型ロードセルの励振回路
JPH0697725B2 (ja) 増幅器回路
JP2590914B2 (ja) 歪発生回路
JPH09116351A (ja) 差動増幅器を具えた回路装置
RU2115224C1 (ru) Усилитель мощности звуковой частоты
JP2823867B2 (ja) 利得可変増幅器