JPH046129B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は音声信号等を低歪率で増幅する増幅
装置に関する。

真空管、トランジスタ、FET等を用いた音声
信号増幅器においては、これらの素子の持つ非直
線性が、増幅器の出力にノンリニア歪となつて表
われる。とくに大出力を必要とする電力増幅器に
おいて、この影響が大きい。またＢ級プツシユプ
ル回路を用いた電力増幅器においてはクロスオー
バー歪やスイツチング歪が存在し、音質に悪影響
を及ぼすと考えられる。従来、このような増幅器
の歪を減少させるために、フイードフオワードと
フイードバツクという利得制御手段が考案され、
後者が一般に実用化されている。フイードフオワ
ードの原理は、第１図に示すように、ある歪を持
つ利得Ａの増幅器１の出力からアツテネータ２で
１／Ａ倍の信号をとりだし、これを入力信号と比
較して差分を差動増幅器３等でＡ倍に増幅し、増
幅器１の出力にあらわれた歪と逆相の成分を作り
出し、これを合成回路４によつて、増幅器１の出
力と足し合わせて歪成分を打ち消す方式である。
しかしながらこのフイードフオワード法には次の
ような欠点がある。増幅器１と差動増幅器３の
利得、及びアツテネータ２の減衰度を合わせるこ
とが困難である。合成回路４において、電力の
損失を小さくすることが困難である。このような
理由により、フイードフオワード法は、あまり実
用化されていない。

一方、フイードバツク法の原理は、第２図に示
す様にある歪をもつ利得Ａの増幅器５の出力信号
を帰還回路６によつてβ倍して（β≦１）、増幅
器５の入力点７において入力信号から差し引くこ
とにより、あらかじめβ倍した歪を逆相で加えた
入力信号を作り、出力の歪を減少させるという方
式である。この方法により帰還をかけた時の利得
は、Ａ／１＋βAとなり、歪はほぼ１／１＋βA倍とな る。従つてオープン利得の大きい増幅器では、帰
還を大量にかけて歪（静的歪）を大幅に減少させ
ることができる。しかしながら、上記のフイード
バツク法には次のような欠点がある。帰還量を
大きくしても、歪を完全に零にすることはできな
い。帰還ループが大きい場合には帰還をかける
ことによつて増幅器が不安定になつたり、TIM
（トランジエント・インター・モジユレーシヨン）
やIIM（インターフエース・インター・モジユレ
ーシヨン）等の動的歪を発生させる恐れがある。

なお、TIMとは、複数の増幅段を有する増幅
回路においては、出力段から入力段へ負帰還をか
けても入出力間の時間差により負帰還が正常に動
作しないことがあり、この様な場合、トランジエ
ントの大きいパルス波形などを入力すると、負帰
還動作の時間遅れによつて動的歪が発生すること
がある。この動的歪のことをいう。また、IIMと
は、増幅装置にスピーカーのような逆起電力を発
生する負荷を接続した場合、負荷が発生した逆起
電力が帰還回路を経由して入力段まで戻り、入力
信号との位相関係によつては、負帰還回路が逆に
正帰還回路のごとき動作を行つてしまうことがあ
る。この様に、負荷を接続することによつて発生
する動的歪のことをIIMという。

この発明は上記の事情に鑑みてなされたもの
で、フイードフオワード法とフイードバツク法と
の長所を取り入れ、欠点を最小限におさえるよう
にしたもので、フイードバツク法の助けを借りな
がら、安定したフイードフオワード法の動作を実
現し得、静的歪及び動的歪を極度に低減すること
ができ、とくに電力増幅用の回路においてはフイ
ードフオワードの出力合成の際に電力損失と出力
インピーダンスの上昇をおさえた増幅装置を提供
することを目的とする。

以下この発明の実施例を図面を参照して説明す
る。第３図において、１０は入力端子、１６は出
力端子である。入力端子１０の信号は、合成回路
１１の一方の入力端子と、差動増幅器１４の正側
入力端子に加えられる。合成器１１の出力は、増
幅器１２に加えられ増幅される。増幅器１２の出
力は、合成器１５の一方の入力端子に加えられる
とともに帰還回路１３に加えられる。帰還回路１
３の出力は前記合成器１１の他方の入力端子と、
差動増幅器１４の負側入力端子に加えられる。そ
して差動増幅器１４の出力は、前記合成器１５の
他方の入力端子に加えられ、この合成器１５の出
力が出力端子に導出される。

増幅器１２は出力に歪成分Ｎを発生し、裸利得
はA₁であり、帰還回路１３によつて帰還率β₁の
フイードバツクをかけられている。このため見か
け上の増幅器１２の歪は減少し、略Ｎ／１＋β₁A₁と なつている。帰還回路１３を通つて戻つてきた信
号には、出力のβ₁倍の歪が含まれているので、差
動増幅器１４で入力信号と帰還信号との差をとつ
て逆相の歪成分を増幅し、合成器１５で、増幅器
１２の出力と足し合わせて歪成分を打ち消す。

差動増幅器１４の利得をA₂とし、合成器１５
の出力における歪を式であらわすと、歪のレベル
は、 Ｎ／１＋β₁A₁−β₁Ｎ／１＋β₁・A₁・A₂ ＝（１−β₁A₂）・Ｎ／１＋β₁A₁ となつて、A₂≒１／β₁のとき、歪は大幅に低減す る。しかしながら、A₂は動作温度や電源電圧の
影響を受けて変動するので、歪を完全に零にする
ことは困難である。

一方、入力信号をＳとすると、各点における信
号のレベルは次のようになる。

増幅器１２の出力＝A₁／１＋β₁A₁Ｓ 帰還回路１３の出力＝β₁A₁／１＋β₁A₁Ｓ 差動増幅器１４の出力＝（Ｓ−β₁A₁／１＋β₁A₁Ｓ）A₂ ＝A₂／１＋β₁A₁Ｓ 合成回路１５の出力＝A₁／１＋β₁A₁Ｓ ＋A₂／１＋β₁A₁Ｓ＝A₁＋A₂／１＋β₁A₁Ｓ なお、β1が１の場合には、帰還回路１３を備
えた増幅器１２としてエミツタフオロワ構成のト
ランジスタまたはソースフオロウ構成のFETを
考えることができる。

第４図はこの発明を用いた具体回路の一例であ
り、第３図と同一部は同符号を付して説明する。
信号増幅用の増幅器１２は、利得がA₁であり、
帰還回路１３の増幅率はβ₁＝R₁／R₁＋R₂である。ま た、歪成分増幅用の差動増幅器１４は、利得の安
定性や位相特性の改善を得るためにフイードバツ
ク回路部を有する。この差動増幅器１４は、さら
に差動増幅器１７，１８、抵抗R₃、R₄、R₅、
R₆、R₇からなる。抵抗R₇は、利得調整用の可変
抵抗である。差動増幅器１７の正の入力端子は、
反転用入力端子である。この差動増幅器１４にお
ける利得は、以下のように求まる。まず、差動増
幅器１７、及び１８におけるオープンループゲイ
ン、帰還率、及び非反転入力端、反転入力端、出
力端の電圧をそれぞれA₃、β₃，V₁，V₂，V₃，及
びA₄，β₄，V₄，V₅，V₆とする。差動増幅器１７
に関して、 V₃＝A₃×V₁／（１＋β₃×A₃） ≒V₁／β₃ V₂＝β₃×A₃×V₁／（１＋β₃×A₃） ≒V₁ ここで、 β₃＝R₃R₇／（R₄＋（R₃R₇）） （は並列接続における抵抗値を示す） が成立する。次に、差動増幅器１７から差動増幅
器１８に至る経路を考えると、 V₆＝−R₆×V₃／R₅−R₆×V₂／R₇ この式に、上で求めたV₃、V₂を代入して、
V₆／V₁（差動増幅器１４における利得）を求める
と、差動増幅器１４における利得は、 −〔R₄＋（R₃R₇）／R₃R₇・R₆／R₅＋R₆／R₇〕 ＝−〔R₄R₆／R₃R₅＋R₄R₆／R₅R₇＋R₆／R₅＋R₆／R₇〕 となる。一方、差動増幅器１８の正の入力端子は
非反転用入力であり、この差動増幅器１８におけ
る利得は、以下のようにして求まる。まず、増幅
器１８のみについて、 V₆＝A₄×V₄／（１＋β₄×A₄） ≒V₄／β₄ V₅＝β₄×A₄×V₄／（１＋β₄×A₄） ≒V₄ が成立する。なお、上記計算では、増幅器１７の
出力が零であるとして増幅器１８の出力を求めた
が、実際には、増幅器１７の出力には、増幅器１
８の入力Ｖ５による成分が含まれている。従つ
て、この成分を重ねの理にもとづき加算すること
により出力V₆が求まる。すなわち、抵抗R₇を経
て増幅器１７に入力され、この増幅器１７の出力
が抵抗R₅を経て再び増幅器１８に入力される。
この成分に対応する増幅器１８の出力分は、 V₅×（−R₄／R₇）×（−R₆×R₅） となる。重ねの理にもとづき、上記の値を先のＶ
６の式に加算すると、 V₆≒V₄／β₄＋V₅ ×（−R₄／R₇）×（−R₆×R₅） となる。従つて、この式に先に求めたV₅を代入
して、V₆／V₄（差動増幅器１８における利得）を
求めると、差動増幅器１８における利得は、 R₆＋（R₅R₇）／R₅R₇＋R₄／R₇・R₆／R₅ ＝R₆／R₅＋R₆／R₇＋R₄R₆／R₅R₇＋１ となる。ここでR₃＝R₆、R₄＝R₅とおけば差動増
幅器１４、及び差動増幅器１８の絶対値は、 １＋R₃／R₄＋２R₃／R₇となり等しくなる。この差動 増幅器１４の利得を増幅器１２の帰還率β１の逆
数（＝１／β1＝（R1＋R2）／R1）と等しくした
ときに、歪は最も低減する。但し、以上の計算に
は近似式を用いているので、厳密には微調整を行
う必要がある。この微調整を可変抵抗Ｒ７で行つ
ている。このように、差動増幅器を帰還素子を有
した２個の差動増幅器で実現すれば、温度変化な
どによつて、この２個の差動増幅器のオープンル
ープゲインが多少変動しても負帰還によつてゲイ
ンを改善することができる。

増幅器１２と、差動増幅器１８との合成器１５
としては、抵抗R₈R₉によるマトリツクスを用い
て、負荷の変動を受けないためにもR₈＝R₉であ
ることが好ましい。なお、増幅器１２と差動増幅
器１８との相互影響を避けるために抵抗R₈、R₉
の値はあまり小さくできず、電力増幅として用い
る場合にはダンピングフアクターを下げないため
に出力トランスを用いる必要があるので、上述の
回路は、小信号増幅用に適している。このように
出力電圧の異なる複数の増幅器を並列接続する場
合には、出力における電力の損失とインピーダン
スの増加があらわれこれがフイード・フオワード
回路を構成する大きな障害となつていたが、以下
の回路によると解決できる。

すなわち、内部出力抵抗Rx、Ryを有する増幅
器Ｘ、Ｙの出力端をそれぞれインピーダンス素子
Zx、Zyを介して共通の負荷に接続する場合（こ
こで、増幅器Ｘの出力を信号成分、増幅器Ｙの出
力を歪打消し成分とする）、増幅器Ｘからの出力
電流Ixは負荷の他に増幅器Ｙにも流れ（この増幅
器Ｙに流れる電流をIxyとする）、増幅器Ｙの内
部出力抵抗RyによりIxy×Ryの電力損失を有す
る。また、負荷との間に介在しているインピーダ
ンス素子Zx、Zyによつて負荷から見た増幅器の
出力インピーダンスは上昇する。電力損失は、
（Vx−Vy）が大きいほど増加するので、Zx、Zy
はあまり大きくできない。一方、本回路によれ
ば、入力信号について同相・同レベルで作動させ
るため、２つの増幅器の出力の差は歪成分、及び
歪を打消すための補正分のみとなるので、合成に
おける電力損失は少なくて済む。逆に言えば、出
力合成に必要なインピーダンス素子Zx、Zyの値
を小さくして増幅装置全体の出力インピーダンス
を下げることができる。

第５図は本発明の他の実施例であり、第４図に
示した回路の性能をさらに向上させたものであ
る。第５図において２０は入力端子、２１は出力
端子である。動作の基本的な原理は、２つの増幅
器２５，３５を、入力信号については同相・同レ
ベルで作動させながら、互いに互いの歪成分を打
ち消し合うもので、このため最終段における出力
合成の際に電力損失及びインピーダンス増加はほ
とんど存在しないので、とくに電力増幅用に適し
ている。

つまり、入力信号は、合成器２２，３２の各一
方の入力端子に加えられる。この合成器２２，３
２の各他方の入力端子には、互いに対となつた増
幅器２５，３５側の歪成分が相互に入力されてい
る。合成器２２の出力は、合成器２３，２４の各
一方の入力端子に加えられ、合成器３２の出力は
合成器３３，３４の各一方の入力端子に加えられ
る。合成器２３，３３の各他方の入力端子にはそ
れぞれ帰還回路２６，３６からのフイードバツク
成分が入力されている。同様に合成器２４，３４
の各他方の入力端子にも帰還回路２６，３６のフ
イードバツク成分が入力されている。そして、合
成器２３，３３の出力は、歪成分として先の合成
器３２，２２の各他方の入力端子に加えられる。
合成器２４，３４の出力はそれぞれ増幅器２５，
３５に入力され、各増幅器２５，３５の出力は、
それぞれ帰還回路２６，３６に加えられるととも
に合成器２７の一方の入力端子と他方の入力端子
に加えられる。

上記第５図の回路によると、増幅器２５，３５
はある程度の歪を有する。今各増幅器２５，３５
の利得がそれぞれA₁、A₂であり電力増幅器とし
て動作するものとする。増幅器２５側を考える
と、その出力は、負帰還によつてある程度減少し
た歪成分を含むが、帰還回路２６を通つた後は、
その歪成分はβ₁倍となつている。この帰還回路２
６の出力は、合成器２３に入力される。この合成
器２３にては、信号成分が大幅に取り除かれ、逆
相となつた歪成分が出力され、これは合成器３２
に入力される。このため、この歪成分は増幅器３
５を通して最終段の合成器２７に入力されるが、
このとき増幅器２５側からの自らの歪とともに打
ち消し合う。増幅器３５側で発生した歪も同様に
打ち消される。

上記のシステムにおいて、合成器３３の出力か
ら合成器２２に入力される信号をｘ、合成器２３
の出力から合成器３２に入力される信号をｙとす
ると、系全体の出力（合成器２７の出力）は、 A₁／１＋β₁A₁（Ｓ＋ｘ）＋A₂／１＋β₂A₂（Ｓ＋ｙ） ……(1) ｘ＝Ｓ＋ｙ−β₂A₂／１＋β₂A₂（Ｓ＋ｙ） ＝１／１＋β₂A₂（Ｓ＋ｙ） ……(2) ｙ＝Ｓ＋ｘ−β₁A₁／１＋β₁A₁（Ｓ＋ｙ） ＝１／１＋β₁A₁（Ｓ＋ｘ） ……(3) (2)(3)式よりｘ、ｙを求めると、 ｘ＝２＋β₁A₁／（１＋β₁A₁）（１＋β₂A₂）−１
Ｓ ｙ＝２＋β₂A₂／（１＋β₁A₁）（１＋β₂A₂）−１
Ｓ となる。これらを(1)式に代入すると、系全体の出
力は、 ２（A₁＋A₂）＋（β₁＋β₂）A₁A₂／β₁A₁＋β₂A₂＋β
₁β₂A₁A₂Ｓ となる。ここでβ₁＝β₂＝βと置くと、系全体の出
力は ２（A₁＋A₂）＋2βA₁A₂／β（A₁＋A₂）＋β²A₁A₂Ｓ
＝２／βＳ 即ち、β₁とβ₂が等しければ系の出力は、他のパ
ラメータに影響されずに、一意的に決まる。増幅
器２５，３５の利得A₁、A₂が変化しても出力は
一定で、これらの増幅器の歪は完全に除去され
る。

上記の第５図の回路を更に具体化した例を第６
図に示す。第５図の回路と同一部分に相当すると
ころは同じ符号を付して説明する。この回路にお
いて、帰還回路２６は抵抗R₁₁、R₁₂により構成
され、帰還回路３６は抵抗R₁₃、R₁₄により構成
されている。また合成器２３は、差動増幅器４
１，４２と抵抗R₁₇〜R₂₀により構成され、合成
器３３は差動増幅器４３，４４と抵抗R₂₃〜R₂₆
等により構成されている。さらに合成器２４，３
４は、増幅器２５，３５として差動増幅器を用
い、その反転入力端子に帰還信号を入力すること
によつてその合成機能が達成されている。

増幅器２５側の帰還増幅率はβ₁＝R₁₁／R₁₁＋R₁₂、 また増幅器３５側の帰還増幅率はβ₂＝R₁₃／R₁₃＋R₁₄ である。歪を無くすためには、β₁＝β₂即ち、
R₁₁／R₁₁＋R₁₂＝R₁₃／R₁₃＋R₁₄の条件が必要である。Q₁ は、インピーダンス変換のためにソースフオロア
を構成するFETであり、抵抗R₁₅、R₁₆とともに、
出力インピーダンスを低くし、電圧降下を防いで
いる。ソースフオロアの代りにエミツタフオロア
を用いてもよい。差動増幅器４１，４２側につい
て説明するに、今、抵抗R₁₇＝R₁₈＝R₁₉＝R₂₀と
すると、差動増幅器４２の正の入力端子に入力し
た信号は、その振幅が２倍となり、位相は反転し
て差動増幅器４１の出力にあらわれる。一方差動
増幅器４１の正の入力端子に入力した信号は、振
幅は２倍となり、位相はそのままでこの差動増幅
器４１の出力にあらわれる。即ち、この差動増幅
器４１，４２は利得が２倍の差動増幅を行う。そ
こで、抵抗R₂₁とR₂₂の値を等しくすれば、この
差動増幅した出力はソースフオロアからの出力と
１／２ずつ足し算される。抵抗値等の誤差により利
得が両差動増幅器４１，４２間で合わなければ、
第４図で示したような可変抵抗を用いてもよい。
差動増幅器４３，４４側においても同様な動作が
得られる。電力増幅器２５，３５の出力には保護
回路P₁、P₂を設け安全が図られる。抵抗R₂₀、
R₃₀は系全体の出力インピーダンスを下げるため
の低い値（例えば0.5Ω）が用いられる。このシ
ステムの場合、抵抗による合成器が片側に２箇所
あるので電圧増幅率は２／β×１／２×１／２＝１／2
βとな る。

第７図は本発明をBTL接続に応用した例であ
り、動作原理は第５図に示した回路と似ているの
で、対応する部分には同じ符号を付して説明す
る。即ち、このシステムは、入力端子２０と合成
器３２間に位相反転回路４５を設けたものであ
る。入力信号Ｓ、増幅器２５の出力をV₁増幅器
３５の出力をV₂、負荷４６に印加される電圧を
V₀とし、合成器３３から２２に入力される信号
をｘ、合成器２３から３２に入力される信号をｙ
とし、このシステムの増幅特性を式で示すと、 V₀＝V₁−V₂＝β₁A₁／１＋β₁A₁（Ｓ＋ｘ） −A₂／１＋β₂A₂（−Ｓ＋ｙ） ……（） ｘ＝−（−Ｓ＋ｙ）＋β₂A₂／１＋β₂A₂（−Ｓ＋ｘ） ……（） ｙ＝−（Ｓ＋ｘ）＋β₁A₁／１＋β₁A₁（Ｓ＋ｘ） ……（） （）（）より、ｘ、ｙを解くと、 ｘ＝２＋β₁A₁／（１＋β₁A₁）（１＋β₂A₂）−１
Ｓ ｙ＝２＋β₂A₂／（１＋β₁A₁）（１＋β₂A₂）−１
Ｓ これらを（）に代入してV₀を求めると V₀＝２（A₁＋A₂）＋（β₁＋β₂）A₁A₂／β₁A₁＋β₂A₂
＋β₁β₂A₁A₂Ｓ これは第５図で説明した回路の場合と同様であ
り、β₁＝β₂＝βとすればV₀＝２／βＳとなる。この システムを更に具体化した回路例を第８図に示
す。この回路は、第６図に示した回路構成と基本
的には対応するので、対応する部分には同じ符号
を付して説明する。即ち、位相反転回路４５は、
FETQ₂、Q₃、抵抗R₃₁、R₃₂、R₃₃等により構成
されている。なおC₀、C₁は結合コンデンサであ
る。この位相反転回路４５は、抵抗R₃₁＝R₃₂と
してFETQ₂の利得を−１としている。また負荷
４６としてはスピーカが接続されている。合成器
２３，３３を構成する差動増幅器は、第６図の回
路と同じであり、利得は２である。信号合成用の
抵抗R₂₁、R₂₂、R₂₇、R₂₈はすべて値が等しく、
各々の入力信号を1/2ずつ足し算する。増幅器２
５，３５の帰還率を R₁₁／R₁₁＋R₁₂＝R₁₃／R₁₃＋R₁₄＝βとすると、このシ ステムの電圧増幅率は２／β×１／２＝１／βとなる。

上記したようにこの発明によると、多用すると
安定性や動特性に問題があるとされているフイー
ドバツク法に全面的に依存することなく、フイー
ドフオワード法とフイードバツク法との混成によ
つて、出力歪成分を大幅に低減することができ、
またフイードフオワード法を用いた電力増幅器の
後段の合成部では、電力損失とか出力インピーダ
ンスの増加を伴うことなしに適用することができ
る増幅装置を提供できる。

【図面の簡単な説明】

第１図、第２図は従来の増幅装置の基本的構成
図、第３図、第４図はこの発明の一実施例におけ
る基本的な構成図及びその具体的回路図、第５
図、第６図はこの発明の他の実施例による基本構
成図及び具体的回路図、第７図、第８図はこの発
明の応用例を示す基本構成図及びその具体的回路
である。 １２……増幅器、１３……帰還回路、１４……
差動増幅器、１５……合成器、２２，２３，２
４，３２，３３，３４……合成器、２５，３５…
…増幅器、２６，３６……帰還回路。

Claims (1)

1. 【特許請求の範囲】 １ 略帰還率の等しい負帰還回路をそれぞれ備え
   た第１、第２の増幅器と、第１、第２の増幅器の
   入力端に同相または逆相の同一信号を供給する信
   号供給手段と、第１の増幅器の入力信号とこの増
   幅器の入力側に帰還される歪成分を含む信号とを
   比較することによつてこの歪成分を抽出する第１
   の比較手段と、第２の増幅器の入力信号とこの増
   幅器の入力側に帰還される歪成分を含む信号とを
   比較することによつてこの歪成分を抽出する第２
   の比較手段と、第１の比較手段の出力を第２の増
   幅器に入力し、第２の比較手段の出力を第１の増
   幅器に入力する手段と、第１、第２の増幅器の出
   力を負荷に供給することにより歪成分を打ち消す
   歪打消し手段とを具備したことを特徴とする増幅
   装置。 ２ 信号供給手段は、第１、第２の増幅器の入力
   端に同相の同一信号を供給し、歪打消し手段は、
   第１、第２の増幅器の出力を合成して負荷に供給
   するよう構成されていることを特徴とする特許請
   求の範囲第１項記載の増幅装置。 ３ 信号供給手段は、第１、第２の増幅器の入力
   端に逆相の同一信号を供給し、歪打消し手段は、
   第１、第２の増幅器の出力を負荷の両端にそれぞ
   れ供給するよう構成されていることを特徴とする
   特許請求の範囲第１項記載の増幅装置。