JP2000333452A - Forward converter - Google Patents

Forward converter

Info

Publication number
JP2000333452A
JP2000333452A JP11138706A JP13870699A JP2000333452A JP 2000333452 A JP2000333452 A JP 2000333452A JP 11138706 A JP11138706 A JP 11138706A JP 13870699 A JP13870699 A JP 13870699A JP 2000333452 A JP2000333452 A JP 2000333452A
Authority
JP
Japan
Prior art keywords
voltage
circuit
reset pulse
pulse voltage
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11138706A
Other languages
Japanese (ja)
Other versions
JP3562385B2 (en
Inventor
Masahiko Matsumoto
匡彦 松本
Atsushi Nagai
淳 長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP13870699A priority Critical patent/JP3562385B2/en
Publication of JP2000333452A publication Critical patent/JP2000333452A/en
Application granted granted Critical
Publication of JP3562385B2 publication Critical patent/JP3562385B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To clamp reset pulse voltage of a main switching element. SOLUTION: A transformer 1 is provided with an auxiliary coil 28 and a reset pulse voltage clamping circuit 27. The reset pulse voltage clamping circuit 27 is for clamping the reset pulse voltage of the auxiliary coil 28 at a set value and forms a voltage multiplier rectifying circuit. An output voltage Vout output to a load 20 is controlled stably substantially to a set value. The sum of a charge voltage value of a capacitor 19 and that of a capacitor 33 is clamped to a set value by the load 20. With this method, even if the reset pulse voltage of the auxiliary coil 28 is clamped, the reset pulse voltage of the main switching element Q is also necessarily clamped. Accordingly, the reset pulse voltage of the main switching element Q can be clamped by a simple configuration, moreover without using expensive components.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、トランスを有した
DC−DCコンバータ等の絶縁型のフォワードコンバー
タに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an insulation type forward converter such as a DC-DC converter having a transformer.

【0002】[0002]

【従来の技術】図12には共振リセットタイプのフォワ
ードコンバータの一例が示されている。この図12に示
すように、このフォワードコンバータはトランス1を有
し、トランス1の一次コイル2には一次回路3が接続さ
れ、二次コイル4には出力回路(二次回路)5が接続さ
れている。また、トランス1には三次コイル6が設けら
れており、この三次コイル6には制御電力供給回路7が
接続されている。
2. Description of the Related Art FIG. 12 shows an example of a resonance reset type forward converter. As shown in FIG. 12, this forward converter has a transformer 1, a primary coil 2 of the transformer 1 is connected to a primary circuit 3, and a secondary coil 4 is connected to an output circuit (secondary circuit) 5. ing. The transformer 1 is provided with a tertiary coil 6, and a control power supply circuit 7 is connected to the tertiary coil 6.

【0003】上記一次回路3は主スイッチ素子Q(図1
2に示す例ではMOS−FET)とコンデンサ10と抵
抗体11とスイッチ素子12を有して構成されており、
この一次回路3の入力端3aには直流の入力電源8の正
極側が接続され、また、入力端3bには入力電源8の負
極側が接続される。さらに、上記主スイッチ素子Qのゲ
ートには該主スイッチ素子Qのオン・オフ動作を制御す
る制御回路13が接続されている。
The primary circuit 3 includes a main switch element Q (FIG. 1).
2, a MOS-FET), a capacitor 10, a resistor 11, and a switch element 12.
The input terminal 3a of the primary circuit 3 is connected to the positive terminal of a DC input power supply 8, and the input terminal 3b is connected to the negative terminal of the input power supply 8. Further, a control circuit 13 for controlling the on / off operation of the main switch element Q is connected to the gate of the main switch element Q.

【0004】上記出力回路5は転流側同期整流器である
MOS−FET14と抵抗体15とダイオード16,1
7とチョークコイル18と平滑コンデンサ19を有して
構成されており、この出力回路5の出力端5a,5bは
負荷20に接続される。この出力回路5は、前記主スイ
ッチ素子Qのオン・オフ動作に基づいてトランス1のエ
ネルギーを整流・平滑して上記負荷20に直流の電圧
(電流)を出力する機能を備えている。
The output circuit 5 comprises a MOS-FET 14 which is a commutation-side synchronous rectifier, a resistor 15 and diodes 16 and 1.
7, a choke coil 18, and a smoothing capacitor 19. Output terminals 5 a and 5 b of the output circuit 5 are connected to a load 20. The output circuit 5 has a function of rectifying and smoothing the energy of the transformer 1 based on the ON / OFF operation of the main switch element Q and outputting a DC voltage (current) to the load 20.

【0005】つまり、図12に示すように、二次コイル
4の一端側4aから出力回路5の出力端5aに至る経路
上に上記チョークコイル18が介設され、二次コイル4
の他端側4bから出力回路5の出力端5bに至る経路上
には上記ダイオード17がカソードを二次コイル4側に
して介設されている。また、上記平滑コンデンサ19は
一端側が上記チョークコイル18よりも出力端5a側に
接続され、他端側が上記ダイオード17のアノード側に
接続されている。
That is, as shown in FIG. 12, the choke coil 18 is provided on the path from one end 4a of the secondary coil 4 to the output end 5a of the output circuit 5, and the secondary coil 4
The diode 17 is interposed on the path from the other end 4b of the output circuit 5 to the output terminal 5b of the output circuit 5 with the cathode of the diode 17 facing the secondary coil 4. The smoothing capacitor 19 has one end connected to the output terminal 5a side of the choke coil 18 and the other end connected to the anode side of the diode 17.

【0006】さらに、上記チョークコイル18よりも二
次コイル4側にはMOS−FET14のドレイン側が接
続され、このMOS−FET14のソース側は上記ダイ
オード17のアノード側に接続され、MOS−FET1
4のゲートは抵抗体15を介してダイオード17のカソ
ード側に接続されている。また、このMOS−FET1
4のドレイン側にはダイオード16のカソード側が接続
され、このダイオード16のアノード側は上記MOS−
FET14のソース側に接続されている。
Further, the drain side of the MOS-FET 14 is connected to the secondary coil 4 side of the choke coil 18 and the source side of the MOS-FET 14 is connected to the anode side of the diode 17.
The gate of 4 is connected to the cathode side of the diode 17 via the resistor 15. This MOS-FET 1
4 is connected to the cathode side of a diode 16, and the anode side of the diode 16 is connected to the MOS-
It is connected to the source side of FET14.

【0007】図12に示す出力回路5は上記のような回
路構成を有し、前述したように、二次コイル4のエネル
ギーをチョークインプット整流し、直流の出力電圧Vou
t・出力電流Ioutを負荷20に出力する。
The output circuit 5 shown in FIG. 12 has the above-described circuit configuration. As described above, the energy of the secondary coil 4 is choke-input rectified, and the DC output voltage Vou
t Output the output current Iout to the load 20.

【0008】前記制御電力供給回路7はダイオード2
1,22とチョークコイル23とコンデンサ24を有し
て構成されており、三次コイル6のエネルギーをチョー
クインプット整流して上記コンデンサ24に充電し、こ
のコンデンサ24の充電電圧を制御電力として制御回路
13に供給している。なお、起動時には、コンデンサ2
4に電荷が蓄積されていないために、制御電力供給回路
7から制御回路13に制御電力を供給することができな
い。そこで、起動時に一次回路3のスイッチ素子12を
オンさせる回路(図示せず)が設けられており、起動時
には、スイッチ素子12がオンし、入力電源8の電力が
抵抗体11とスイッチ素子12を通り制御電力として制
御回路13に供給される。
The control power supply circuit 7 includes a diode 2
1 and 22, a choke coil 23, and a capacitor 24. The energy of the tertiary coil 6 is choke-input rectified to charge the capacitor 24, and the control circuit 13 uses the charged voltage of the capacitor 24 as control power as control power. To supply. At startup, the capacitor 2
Since no charge is stored in the control circuit 4, the control power cannot be supplied from the control power supply circuit 7 to the control circuit 13. Therefore, a circuit (not shown) for turning on the switch element 12 of the primary circuit 3 at startup is provided. At startup, the switch element 12 is turned on, and the power of the input power supply 8 connects the resistor 11 and the switch element 12. As described above, the control power is supplied to the control circuit 13.

【0009】ところで、上記出力回路5から負荷20に
出力される電圧Vout(あるいは電流Iout)を検出する
検出回路(図示せず)が設けられており、前記制御回路
13は、上記検出回路によって検出された検出出力電圧
(あるいは検出出力電流)に基づいて、出力電圧Vout
(出力電流Iout)が設定値となるように、主スイッチ
素子Qのオン・オフ動作を制御する構成を備えている。
この制御回路13による出力の安定化制御によって、フ
ォワードコンバータは負荷20に安定的に出力電圧Vou
t(あるいは出力電流Iout)を供給することができる。
A detection circuit (not shown) for detecting the voltage Vout (or current Iout) output from the output circuit 5 to the load 20 is provided, and the control circuit 13 detects the voltage Vout (or the current Iout) by the detection circuit. Based on the detected output voltage (or detected output current), the output voltage Vout
A configuration is provided for controlling the ON / OFF operation of the main switch element Q so that (output current Iout) becomes a set value.
By the output stabilization control by the control circuit 13, the forward converter applies a stable output voltage Vou to the load 20.
t (or output current Iout).

【0010】[0010]

【発明が解決しようとする課題】ところで、上記主スイ
ッチ素子Qのオフ期間には、トランス1の励磁インダク
タンスLと主スイッチ素子Qの寄生容量CとのLC共振
によるトランス1のリセット動作が行われる。図12に
示すような共振リセットタイプのフォワードコンバータ
では、上記リセット期間中に、上記LC共振による次に
示すようなリセットパルス電圧が上記トランス1の各コ
イル2,4,6および主スイッチ素子Qに発生する。
During the off period of the main switching element Q, the transformer 1 is reset by LC resonance between the exciting inductance L of the transformer 1 and the parasitic capacitance C of the main switching element Q. . In the resonance reset type forward converter as shown in FIG. 12, during the reset period, the following reset pulse voltage due to the LC resonance is applied to each of the coils 2, 4, 6 and the main switch element Q of the transformer 1. appear.

【0011】図2の(e)、(f)には、主スイッチ素
子Qのドレイン側に発生するリセットパルス電圧Prの
波形例が示されており、図2の(e)は、入力電源8か
ら供給される入力電圧Vinが予め定められた規格の最小
値である場合の波形例であり、図2の(f)は、入力電
圧Vinが規格の最大値である場合の波形例である。
FIGS. 2 (e) and 2 (f) show waveform examples of the reset pulse voltage Pr generated on the drain side of the main switch element Q. FIG. FIG. 2F is a waveform example when the input voltage Vin supplied from is the minimum value of the predetermined standard, and FIG. 2F is a waveform example when the input voltage Vin is the maximum value of the standard.

【0012】これら図2の(e)、(f)に示すよう
に、共振リセットタイプのフォワードコンバータでは、
リセットパルス電圧Prのパルス幅Hは、入力電圧Vin
の大きさに関係なく、一定であり、リセットパルス電圧
Prのピーク値Vpは入力電圧Vinの大きさが大きくな
るに従って大きくなる。
As shown in FIGS. 2E and 2F, in the resonance reset type forward converter,
The pulse width H of the reset pulse voltage Pr is equal to the input voltage Vin.
Irrespective of the magnitude of the input voltage Vin, the peak value Vp of the reset pulse voltage Pr increases as the magnitude of the input voltage Vin increases.

【0013】このように、共振リセットタイプのフォワ
ードコンバータでは、入力電圧Vinの大きさが大きくな
るに従ってリセットパルス電圧Prのピーク値Vpが大
きくなることから、規格の最大入力電圧が供給される場
合に、その最大入力電圧に応じた大きなリセットパルス
電圧のピーク値Vpにも耐え得る高耐圧なMOS−FE
Tを主スイッチ素子Qとして用いなければならないとい
う問題が生じる。
As described above, in the resonance reset type forward converter, the peak value Vp of the reset pulse voltage Pr increases as the magnitude of the input voltage Vin increases. High withstand voltage MOS-FE that can withstand a large reset pulse voltage peak value Vp corresponding to the maximum input voltage.
There is a problem that T must be used as the main switching element Q.

【0014】そのように、高耐圧なMOS−FETを主
スイッチ素子Qとして用いると、高耐圧なMOS−FE
Tは価格が高価なものであるので、フォワードコンバー
タの価格上昇を招くという問題や、MOS−FETのオ
ン抵抗が非常に大きいので導通損失が多く、回路効率を
低下させるという問題等が生じる。
As described above, when a high breakdown voltage MOS-FET is used as the main switch element Q, a high breakdown voltage MOS-FE
Since T is expensive, there arises a problem that the price of the forward converter rises, and a problem that the ON-resistance of the MOS-FET is very large, which causes a large conduction loss and lowers the circuit efficiency.

【0015】また、共振リセットタイプのフォワードコ
ンバータでは、上記したように、入力電圧Vinの大きさ
に関係なく、リセットパルス電圧Prのパルス幅Hが一
定であることから、入力電圧Vinが大きくなるに従っ
て、図12に示す出力回路5の導通損失が多くなるとい
う問題発生の虞がある。
In the resonance reset type forward converter, as described above, the pulse width H of the reset pulse voltage Pr is constant regardless of the magnitude of the input voltage Vin. Therefore, there is a concern that a problem that conduction loss of the output circuit 5 shown in FIG.

【0016】それというのは次に示す理由による。図1
2に示す構成では、主スイッチ素子Qのオフ期間には、
リセットパルス電圧Prを利用してMOS−FET14
がオン駆動する構成である。また、入力電圧Vinが大き
くなるに従って主スイッチ素子Qがオフしている期間T
offが長くなる構成である。図2の(e)に示すよう
に、規格の最小入力電圧Vinが供給される場合の主スイ
ッチ素子Qのオフ期間Toffと、主スイッチ素子Qに発
生するリセットパルス電圧Prのパルス幅Hとがほぼ等
しくなるように回路を構成すると、最小入力電圧Vinの
供給時には主スイッチ素子Qのオフ期間の殆どでMOS
−FET14をオン駆動させることができるのに対し
て、規格の最大入力電圧Vinが供給される場合には、最
小入力電圧Vinの供給時に比べて、図2の(f)に示す
ように、主スイッチ素子Qのオフ期間Toffは長くなる
が、リセットパルス電圧Prのパルス幅Hは変化しない
ことから、主スイッチ素子Qのオフ期間であるのにも拘
わらず、MOS−FET14がオフしてしまうという時
間がかなり長くなってしまう。
This is for the following reason. FIG.
In the configuration shown in FIG. 2, during the off period of the main switch element Q,
MOS-FET 14 using reset pulse voltage Pr
Are turned on. Further, as the input voltage Vin increases, the period T during which the main switch element Q is turned off is reduced.
off is longer. As shown in FIG. 2E, the off period Toff of the main switch element Q when the standard minimum input voltage Vin is supplied and the pulse width H of the reset pulse voltage Pr generated in the main switch element Q are different. When the circuit is configured so as to be substantially equal to each other, when the minimum input voltage Vin is supplied, the MOS is almost completely turned off during the off period of the main switch element Q.
While the FET 14 can be turned on, when the standard maximum input voltage Vin is supplied, as compared to when the minimum input voltage Vin is supplied, as shown in FIG. Although the off-period Toff of the switch element Q becomes longer, the pulse width H of the reset pulse voltage Pr does not change, so that the MOS-FET 14 is turned off regardless of the off-period of the main switch element Q. The time will be quite long.

【0017】主スイッチ素子Qのオフ期間中に、MOS
−FET14がオフしてしまうと、電流はダイオード1
6を通って流れることとなり、ダイオード16はMOS
−FET14よりも順方向電圧降下が大きいので、電流
がダイオード16を流れる場合には、MOS−FET1
4を電流が流れる場合に比べて、出力回路5での導通損
失が増加してしまう。
During the off period of the main switch element Q, the MOS
-When the FET 14 is turned off, the current is
6 and the diode 16 is MOS
Since the forward voltage drop is larger than that of the FET 14, when the current flows through the diode 16, the MOS-FET 1
4, the conduction loss in the output circuit 5 increases.

【0018】このように、共振リセットタイプのフォワ
ードコンバータでは、入力電圧Vinが大きくなるに従っ
て、主スイッチ素子Qのオフ期間における出力回路5の
導通損失が増加してしまうという問題発生の虞がある。
As described above, in the forward reset converter of the resonance reset type, there is a concern that the conduction loss of the output circuit 5 during the off period of the main switching element Q increases as the input voltage Vin increases.

【0019】そこで、その導通損失増加問題を防止する
ために、規格の最大入力電圧Vinが供給される場合の主
スイッチ素子Qのオフ期間Toffと、リセットパルス電
圧Prのパルス幅Hとがほぼ等しくなるように回路を構
成することが考えられる。しかしながら、そのように、
回路を構成すると、入力電圧Vinが上記規格の最大値よ
りも小さいときには、リセットパルス電圧Prが発生し
ている途中で、つまり、トランス1のリセットが完了す
る前に、主スイッチ素子Qがオンしてしまうこととな
り、この場合には、主スイッチ素子Qの寄生容量の短絡
損失が生じると共に、MOS−FET14がオンしてい
る状態で主スイッチ素子Qがオンしてしまうので、MO
S−FET14に短絡電流が通電してしまうという問題
が生じる。
In order to prevent the problem of increased conduction loss, the off-period Toff of the main switch element Q when the standard maximum input voltage Vin is supplied is substantially equal to the pulse width H of the reset pulse voltage Pr. It is conceivable to configure the circuit so that However, as such,
When the circuit is configured, when the input voltage Vin is smaller than the maximum value of the standard, the main switch element Q is turned on during the generation of the reset pulse voltage Pr, that is, before the reset of the transformer 1 is completed. In this case, short-circuit loss of the parasitic capacitance of the main switch element Q occurs, and the main switch element Q is turned on while the MOS-FET 14 is on.
There is a problem that a short-circuit current flows through the S-FET 14.

【0020】共振リセットタイプのフォワードコンバー
タでは、上記のように、リセットパルス電圧Prのパル
ス幅Hが入力電源8の入力電圧Vinの大きさに関係な
く、一定であり、かつ、リセットパルス電圧Prのピー
ク値Vpは入力電圧Vinが大きくなるに従って大きくな
ることに起因して様々な問題発生の虞があった。
In the resonant reset type forward converter, as described above, the pulse width H of the reset pulse voltage Pr is constant irrespective of the magnitude of the input voltage Vin of the input power supply 8, and the reset pulse voltage Pr Since the peak value Vp increases as the input voltage Vin increases, various problems may occur.

【0021】これら問題発生を防止することが可能な図
10に示すようなアクティブリセットタイプのフォワー
ドコンバータが提案されている。なお、図10では、前
記図12に示す共振リセットタイプのフォワードコンバ
ータと同一構成部分には同一符号を付し、その共通部分
の重複説明は省略する。
An active reset type forward converter as shown in FIG. 10 capable of preventing occurrence of these problems has been proposed. In FIG. 10, the same components as those of the resonance reset type forward converter shown in FIG. 12 are denoted by the same reference numerals, and redundant description of the common portions will be omitted.

【0022】図10に示すアクティブリセットタイプの
フォワードコンバータにおいて特徴的なことは、一次回
路3にMOS−FET25を設けたことである。上記M
OS−FET25はソース側が主スイッチ素子Qのドレ
イン側に接続され、MOS−FET25のドレイン側は
コンデンサ10に接続され、MOS−FET25のゲー
トは制御回路13に接続されている。
A characteristic of the active reset type forward converter shown in FIG. 10 is that a MOS-FET 25 is provided in the primary circuit 3. M above
The source of the OS-FET 25 is connected to the drain of the main switch element Q, the drain of the MOS-FET 25 is connected to the capacitor 10, and the gate of the MOS-FET 25 is connected to the control circuit 13.

【0023】上記MOS−FET25は、制御回路13
によって、主スイッチ素子Qがオフしている期間中にオ
ンするようにスイッチング動作が制御されており、この
MOS−FET25によって、図2の(c)や(d)に
示すように、主スイッチ素子Qに発生するリセットパル
ス電圧Prを設定値にクランプすることができる。上記
図2の(c)に示すリセットパルス電圧Prの波形は規
格の最小入力電圧Vinが供給されている場合の波形例で
あり、図2の(d)に示すリセットパルス電圧Prの波
形は規格の最大入力電圧Vinが供給されている場合の波
形例である。
The MOS-FET 25 is connected to the control circuit 13
The switching operation is controlled so that the main switch element Q is turned on during the off-period, and the MOS-FET 25 controls the main switch element Q as shown in FIGS. 2C and 2D. The reset pulse voltage Pr generated in Q can be clamped to a set value. The waveform of the reset pulse voltage Pr shown in FIG. 2C is an example of a waveform when the standard minimum input voltage Vin is supplied, and the waveform of the reset pulse voltage Pr shown in FIG. 5 is a waveform example when the maximum input voltage Vin is supplied.

【0024】この図10に示すアクティブリセットタイ
プのフォワードコンバータでは、上記のように、主スイ
ッチ素子Qのリセットパルス電圧Prを設定値にクラン
プすることから、入力電圧Vinの大きさに関係なく、リ
セットパルス電圧Prのピーク値Vpをほぼ一定とする
ことができる。このことから、主スイッチ素子Qのオフ
期間に、主スイッチ素子Qに印加する電圧のピーク値を
抑制することができ、主スイッチ素子Qに高耐圧なMO
S−FETを用いなくとも済むという効果を得ることが
できる。
In the active reset type forward converter shown in FIG. 10, since the reset pulse voltage Pr of the main switch element Q is clamped to the set value as described above, the reset is performed regardless of the magnitude of the input voltage Vin. The peak value Vp of the pulse voltage Pr can be made substantially constant. From this, it is possible to suppress the peak value of the voltage applied to the main switching element Q during the OFF period of the main switching element Q, and to provide the high withstand voltage MO to the main switching element Q.
The effect of not using an S-FET can be obtained.

【0025】また、上記図2の(c)、(d)にも示さ
れるように、リセットパルス電圧Prを設定値にクラン
プすることによって、リセットパルス電圧Prのパルス
幅Hは入力電圧Vinの大きさに応じて可変することとな
り、入力電圧Vinの大小に関係なく、主スイッチ素子Q
のオフ期間Toffと、リセットパルス電圧Prのパルス
幅Hとをほぼ同様にすることが可能となる。
Also, as shown in FIGS. 2C and 2D, by clamping the reset pulse voltage Pr to a set value, the pulse width H of the reset pulse voltage Pr becomes larger than the input voltage Vin. Therefore, the main switching element Q can be changed regardless of the magnitude of the input voltage Vin.
And the pulse width H of the reset pulse voltage Pr can be made substantially the same.

【0026】主スイッチ素子Qのリセットパルス電圧P
rと同様な波形を持つリセットパルス電圧が二次コイル
4に発生するので、上記のように、主スイッチ素子Qの
リセットパルス電圧Prを設定値にクランプすることに
よって、出力回路5のMOS−FET14は、入力電圧
Vinの大小に関係なく、主スイッチ素子Qがオフしてい
る期間のほぼ全領域に亙り、オンすることとなり、前述
したような主スイッチ素子Qのオフ期間中にMOS−F
ET14がオフしてしまうことに起因した導通損失増加
問題を防止することができ、かつ、トランス1のリセッ
トが終了する前に主スイッチ素子Qがオンしてしまうこ
とに起因した主スイッチ素子Qの寄生容量の短絡損失発
生問題やMOS−FET14に短絡電流が通電する問題
等を回避することができる。
The reset pulse voltage P of the main switch element Q
r, a reset pulse voltage having a waveform similar to that of r is generated in the secondary coil 4. As described above, the reset pulse voltage Pr of the main switch element Q is clamped to a set value, so that the MOS-FET 14 Turns on over almost the entire area of the period when the main switch element Q is off, regardless of the magnitude of the input voltage Vin, and the MOS-F is turned on during the off period of the main switch element Q as described above.
It is possible to prevent an increase in conduction loss caused by the ET 14 being turned off, and to prevent the main switch element Q from being turned on before the reset of the transformer 1 ends. It is possible to avoid the problem of short-circuit loss due to parasitic capacitance and the problem of short-circuit current flowing through the MOS-FET 14.

【0027】しかしながら、図10に示すアクティブリ
セットタイプのフォワードコンバータでは、主スイッチ
素子Qのソース側の電位と、MOS−FET25のソー
ス側の電位とが異なることから、図示されていないが、
MOS−FET25を駆動させるためにドライブトラン
スを設けなければならず、フォワードコンバータが大型
化してしまうという問題が生じる。
However, in the active reset type forward converter shown in FIG. 10, since the source potential of the main switch element Q is different from the source potential of the MOS-FET 25, it is not shown.
A drive transformer must be provided to drive the MOS-FET 25, which causes a problem that the size of the forward converter is increased.

【0028】また、主スイッチ素子QとMOS−FET
25が共にオフしている図11に示すデッドタイムTd
を設けなければならず、そのデッドタイムTdを設けて
MOS−FET25のスイッチング制御を行うための回
路構成は非常に複雑であり、このことから、制御回路1
3の回路構成が非常に煩雑なものとなり、フォワードコ
ンバータの低価格化を妨げてしまうという問題がある。
The main switching element Q and the MOS-FET
Dead time Td shown in FIG.
The circuit configuration for providing the dead time Td and controlling the switching of the MOS-FET 25 is very complicated.
There is a problem that the circuit configuration of No. 3 becomes very complicated, which hinders the cost reduction of the forward converter.

【0029】本発明は上記課題を解決するために成され
たものであり、その目的は、簡単な回路構成で、主スイ
ッチ素子のリセットパルス電圧を設定値にクランプする
ことを可能したフォワードコンバータを提供することに
ある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a forward converter capable of clamping a reset pulse voltage of a main switch element to a set value with a simple circuit configuration. To provide.

【0030】[0030]

【課題を解決するための手段】上記目的を達成するため
に、この発明は次に示す構成をもって前記課題を解決す
る手段としている。すなわち、第1の発明は、主スイッ
チ素子のオン・オフ動作に基づいてトランスのエネルギ
ーを整流平滑して出力する出力回路を有し、上記主スイ
ッチ素子のオフ期間には主スイッチ素子およびトランス
にリセットパルス電圧が発生する構成と成しているフォ
ワードコンバータにおいて、トランスに設けられた補助
コイルから成る補助巻線部と;上記補助コイルに発生す
る上記リセットパルス電圧を設定値にクランプするリセ
ットパルス電圧クランプ回路と;を有し、上記補助巻線
部は第1の補助コイルと第2の補助コイルを有し、リセ
ットパルス電圧クランプ回路は、主スイッチ素子がオン
しているときに上記第1の補助コイルのエネルギーを整
流して第1の充電コンデンサ部に充電するオン−オン整
流充電回路と、主スイッチ素子がオフしているときに上
記第2の補助コイルのエネルギーを整流して第2の充電
コンデンサ部に充電するオン−オフ整流充電回路とを有
し、上記第1の充電コンデンサ部および第2の充電コン
デンサ部には充電電圧クランプ部に接続する接続部が設
けられ、上記充電電圧クランプ部によって、上記第1の
充電コンデンサ部の充電電圧値と第2の充電コンデンサ
部の充電電圧値とを合算した電圧値が設定値にクランプ
される構成と成し、上記リセットパルス電圧クランプ回
路は、上記第1の充電コンデンサ部の充電電圧値と第2
の充電コンデンサ部の充電電圧値との合算値がクランプ
されることによって、上記第2の補助コイルに発生する
リセットパルス電圧をクランプして、主スイッチ素子の
リセットパルス電圧をクランプする構成と成しているこ
とを特徴として構成されている。
In order to achieve the above-mentioned object, the present invention provides means for solving the above-mentioned problems with the following constitution. That is, the first invention has an output circuit that rectifies and smoothes the energy of the transformer based on the ON / OFF operation of the main switch element and outputs the rectified energy. In a forward converter configured to generate a reset pulse voltage, an auxiliary winding portion including an auxiliary coil provided in a transformer; and a reset pulse voltage for clamping the reset pulse voltage generated in the auxiliary coil to a set value. The auxiliary winding unit has a first auxiliary coil and a second auxiliary coil, and the reset pulse voltage clamp circuit is configured to switch the first pulse when the main switch element is turned on. An on-on rectification charging circuit for rectifying the energy of the auxiliary coil and charging the first charging capacitor unit, and a main switch element turned off And an on-off rectification charging circuit for rectifying the energy of the second auxiliary coil and charging the second charging capacitor unit when the first and second auxiliary coils are in operation. Is provided with a connection portion connected to a charging voltage clamp portion. The charging voltage clamp portion provides a voltage value obtained by adding the charging voltage value of the first charging capacitor portion and the charging voltage value of the second charging capacitor portion. Is clamped to a set value, and the reset pulse voltage clamp circuit includes a charge voltage value of the first charge capacitor unit and a second voltage value.
The reset pulse voltage generated in the second auxiliary coil is clamped by clamping the sum of the charge voltage value of the charge capacitor unit and the reset pulse voltage of the main switch element. It is characterized by having.

【0031】第2の発明は、主スイッチ素子のオン・オ
フ動作に基づいてトランスのエネルギーを整流平滑して
出力する出力回路を有し、上記主スイッチ素子のオフ期
間には主スイッチ素子およびトランスにリセットパルス
電圧が発生する構成と成しているフォワードコンバータ
において、トランスに設けられた補助コイルから成る補
助巻線部と;上記補助コイルに発生する上記リセットパ
ルス電圧を設定値にクランプするリセットパルス電圧ク
ランプ回路と;を有し、上記補助巻線部は補助コイルを
有し、リセットパルス電圧クランプ回路は多倍電圧整流
回路と成しており、この多倍電圧整流回路は上記補助コ
イルのエネルギーを多倍電圧整流してコンデンサ部に充
電する構成を備え、上記コンデンサ部には充電電圧クラ
ンプ部に接続する接続部が設けられ、上記充電電圧クラ
ンプ部によって上記コンデンサ部の充電電圧は設定値に
クランプされる構成と成し、リセットパルス電圧クラン
プ回路は、上記コンデンサ部の充電電圧がクランプされ
ることによって、補助コイルのリセットパルス電圧をク
ランプして、主スイッチ素子のリセットパルス電圧をク
ランプする構成と成していることを特徴として構成され
ている。
According to a second aspect of the present invention, there is provided an output circuit for rectifying and smoothing the energy of a transformer based on the on / off operation of the main switch element, and outputting the rectified energy. An auxiliary winding portion comprising an auxiliary coil provided in a transformer, and a reset pulse for clamping the reset pulse voltage generated in the auxiliary coil to a set value. A voltage clamp circuit, the auxiliary winding section has an auxiliary coil, the reset pulse voltage clamp circuit is a multiple voltage rectifier circuit, and the multiple voltage rectifier circuit has an energy of the auxiliary coil. Is configured to charge the capacitor section by multiplying the voltage by multiple times, and the capacitor section is connected to the charging voltage clamp section. A connection portion is provided, and the charging voltage of the capacitor portion is clamped to a set value by the charging voltage clamp portion.The reset pulse voltage clamp circuit is configured such that the charging voltage of the capacitor portion is clamped, The reset pulse voltage of the auxiliary coil is clamped, and the reset pulse voltage of the main switch element is clamped.

【0032】第3の発明は、上記第1又は第2の発明の
構成を備え、フォワードコンバータは負荷に出力する出
力電圧を安定化する回路構成を備え、上記負荷を充電電
圧クランプ部として機能させることを特徴として構成さ
れている。
A third aspect of the present invention has the configuration of the first or second aspect, wherein the forward converter has a circuit configuration for stabilizing an output voltage output to a load, and causes the load to function as a charging voltage clamping unit. It is configured as a feature.

【0033】第4の発明は、上記第2の発明の構成を備
え、フォワードコンバータから負荷に出力する出力電圧
を安定化する方向に主スイッチ素子のオン・オフ動作を
制御する制御回路が設けられ、リセットパルス電圧クラ
ンプ回路である多倍電圧整流回路のコンデンサ部は上記
負荷が接続される端子間に設けられており、また、トラ
ンスには制御電力供給用補助コイルが設けられ、さら
に、この制御電力供給用補助コイルのエネルギーを整流
して制御電力供給用コンデンサ部に充電する制御電力供
給用多倍電圧整流回路が設けられており、該制御電力供
給用多倍電圧整流回路は上記制御電力供給用コンデンサ
部の充電電圧を制御電力として上記制御回路に供給する
と共に、その制御電力供給用コンデンサ部の充電電圧に
応じた電圧をフォワードコンバータの検出出力電圧とし
て上記制御回路に加える構成と成し、上記制御回路は、
上記制御電力供給用多倍電圧整流回路から加えられたフ
ォワードコンバータの検出出力電圧に基づいて、フォワ
ードコンバータの出力電圧の安定化制御を行うことを特
徴として構成されている。
According to a fourth aspect of the present invention, there is provided the control circuit according to the second aspect of the present invention, wherein the control circuit controls the on / off operation of the main switch element in a direction to stabilize the output voltage output from the forward converter to the load. The capacitor portion of the multiple voltage rectifier circuit, which is a reset pulse voltage clamp circuit, is provided between terminals to which the load is connected, and the transformer is provided with a control power supply auxiliary coil. A control power supply multiple voltage rectifier circuit for rectifying the energy of the power supply auxiliary coil and charging the control power supply capacitor unit is provided. The control circuit supplies the charging voltage of the power supply capacitor section as control power to the control circuit, and forwards a voltage corresponding to the charging voltage of the control power supply capacitor section. Forms as a detection output voltage of de converter and configured to apply to the control circuit, the control circuit,
The stabilization control of the output voltage of the forward converter is performed based on the detected output voltage of the forward converter added from the control power supply multiple voltage rectifier circuit.

【0034】第5の発明は、上記第1〜第4の発明の何
れか1つの発明の構成を備え、出力回路は、リセットパ
ルス電圧に基づいてオン動作する転流側同期整流器を有
していることを特徴として構成されている。
According to a fifth aspect of the present invention, there is provided the configuration of any one of the first to fourth aspects of the present invention, wherein the output circuit includes a commutation-side synchronous rectifier that is turned on based on a reset pulse voltage. The feature is that it is.

【0035】上記構成の発明において、リセットパルス
電圧クランプ回路は、補助巻線部の補助コイルに発生す
るリセットパルス電圧を設定値にクランプする。補助コ
イルのリセットパルス電圧と同様な電圧波形のリセット
パルス電圧が主スイッチ素子に発生することから、上記
のように、リセットパルス電圧クランプ回路により、補
助コイルのリセットパルス電圧が設定値にクランプされ
ることによって、主スイッチ素子のリセットパルス電圧
をクランプすることができる。
In the invention having the above configuration, the reset pulse voltage clamp circuit clamps a reset pulse voltage generated in the auxiliary coil of the auxiliary winding unit to a set value. Since a reset pulse voltage having the same voltage waveform as the reset pulse voltage of the auxiliary coil is generated in the main switch element, the reset pulse voltage of the auxiliary coil is clamped to the set value by the reset pulse voltage clamp circuit as described above. Thereby, the reset pulse voltage of the main switch element can be clamped.

【0036】上記補助コイルのリセットパルス電圧をク
ランプするリセットパルス電圧クランプ回路は簡単な回
路構成で、しかも、高価な部品を用いずに構築すること
ができるので、フォワードコンバータの回路構成の煩雑
化および高価格化を抑制しつつ、前述したような主スイ
ッチ素子のリセットパルス電圧をクランプすることによ
って得られる優れた効果を得ることができ、前記課題を
解決することができる。
The reset pulse voltage clamp circuit for clamping the reset pulse voltage of the auxiliary coil can be constructed with a simple circuit configuration and without using expensive parts, so that the circuit configuration of the forward converter is complicated. The excellent effect obtained by clamping the reset pulse voltage of the main switch element as described above can be obtained while suppressing the increase in cost, and the above-mentioned problem can be solved.

【0037】[0037]

【発明の実施の形態】以下に、この発明に係る実施形態
例を図面に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0038】第1の実施形態例において特徴的なこと
は、前述したような共振リセットタイプのフォワードコ
ンバータに、図1の(a)や(b)に示すように、補助
巻線部26とリセットパルス電圧クランプ回路27を設
けたことである。
A characteristic of the first embodiment is that, as shown in FIG. 1A and FIG. 1B, the auxiliary winding portion 26 and the reset That is, a pulse voltage clamp circuit 27 is provided.

【0039】なお、図1の(a)、(b)に示すフォワ
ードコンバータは、両方共に、前記図12に示す共振リ
セットタイプのフォワードコンバータと同様に、主スイ
ッチ素子Qのオン・オフ動作によって、入力電源8の入
力エネルギーに基づいたトランス1のエネルギーを出力
回路5がチョークインプット整流・平滑して負荷20に
出力する構成を備えたものであり、図1の(a)の回路
と図1の(b)に示す回路の違いは出力回路5にMOS
−FET14が設けられているか否かである。これら図
1の(a)、(b)では、前記図12に示す回路と同一
構成部分には同一符号を付してあり、この第1の実施形
態例の説明において、その図12の回路と共通部分の重
複説明は省略する。なお、図1の(a)、(b)では図
示が省略されているが、これら図1の(a)、(b)の
フォワードコンバータにも、前記図12に示す回路と同
様に、一次回路3に抵抗体11とスイッチ素子12が設
けられ、また、制御回路13に制御電力を供給する回路
や、負荷20に出力される出力電圧Vout(あるいは出
力電流Iout)を検出する検出回路が設けられている。
The forward converters shown in FIGS. 1 (a) and 1 (b) both use the on / off operation of the main switch element Q as in the case of the resonance reset type forward converter shown in FIG. The output circuit 5 has a configuration in which the output circuit 5 performs choke input rectification and smoothing based on the input energy of the input power source 8 and outputs the energy to the load 20. The circuit shown in FIG. The difference between the circuits shown in FIG.
-Whether or not the FET 14 is provided. In FIGS. 1A and 1B, the same components as those in the circuit shown in FIG. 12 are denoted by the same reference numerals, and in the description of the first embodiment, the circuit shown in FIG. The duplicate description of the common part is omitted. Although not shown in FIGS. 1A and 1B, the forward converters shown in FIGS. 1A and 1B are also similar to the primary circuit shown in FIG. 3, a resistor 11 and a switch element 12 are provided, and a circuit for supplying control power to the control circuit 13 and a detection circuit for detecting an output voltage Vout (or an output current Iout) output to the load 20 are provided. ing.

【0040】この第1の実施形態例では、前述したよう
に、該第1の実施形態例において特徴的な補助巻線部2
6とリセットパルス電圧クランプ回路27が設けられて
いる。上記補助巻線部26はトランス1に設けた補助コ
イル28を有し、リセットパルス電圧クランプ回路27
はその補助コイル28に発生するリセットパルス電圧を
設定値にクランプする構成を備えている。
In the first embodiment, as described above, the auxiliary winding unit 2 which is characteristic in the first embodiment is used.
6 and a reset pulse voltage clamp circuit 27 are provided. The auxiliary winding section 26 has an auxiliary coil 28 provided in the transformer 1 and a reset pulse voltage clamp circuit 27.
Has a configuration in which the reset pulse voltage generated in the auxiliary coil 28 is clamped to a set value.

【0041】上記主スイッチ素子Qに発生するリセット
パルス電圧Prは補助コイル28のリセットパルス電圧
とほぼ同様な電圧波形と成すことから、上記リセットパ
ルス電圧クランプ回路27によって、補助コイル28の
リセットパルス電圧をクランプすることにより、図2の
(a)、(b)に示すように主スイッチ素子Qのリセッ
トパルス電圧Prをクランプすることができる。
Since the reset pulse voltage Pr generated in the main switch element Q has a voltage waveform substantially similar to the reset pulse voltage of the auxiliary coil 28, the reset pulse voltage clamp circuit 27 generates the reset pulse voltage Pr of the auxiliary coil 28. Is clamped, the reset pulse voltage Pr of the main switching element Q can be clamped as shown in FIGS.

【0042】図2の(a)に示す電圧波形は、この第1
の実施形態例に示す回路構成を備えたフォワードコンバ
ータにおいて、入力電圧Vinが規格の最小値である場合
に主スイッチ素子Qのドレイン側に発生するリセットパ
ルス電圧Prの波形例であり、図2の(b)に示す電圧
波形は入力電圧Vinが規格の最大値である場合に主スイ
ッチ素子Qのドレイン側に発生するリセットパルス電圧
Prの波形例である。これら図2の(a)、(b)に示
されるように、主スイッチ素子Qのリセットパルス電圧
Prをクランプすることによって、前記図10に示すア
クティブリセットタイプのフォワードコンバータと同様
に、入力電源8の入力電圧Vinの大小に関係なく、リセ
ットパルス電圧Prのピーク値をほぼ一定値に抑制する
ことができ、かつ、入力電圧Vinの大きさに応じて可変
する主スイッチ素子Qのオフ期間Toffと同様に、リセ
ットパルス電圧Prのパルス幅Hを可変させることがで
きることとなる。
The voltage waveform shown in FIG.
FIG. 2 is a waveform example of a reset pulse voltage Pr generated on the drain side of the main switching element Q when the input voltage Vin is the minimum value of the standard in the forward converter having the circuit configuration shown in the embodiment of FIG. The voltage waveform shown in (b) is a waveform example of the reset pulse voltage Pr generated on the drain side of the main switch element Q when the input voltage Vin is the maximum value of the standard. As shown in FIGS. 2 (a) and 2 (b), by clamping the reset pulse voltage Pr of the main switch element Q, the input power source 8 is switched in the same manner as in the active reset type forward converter shown in FIG. Irrespective of the magnitude of the input voltage Vin, the peak value of the reset pulse voltage Pr can be suppressed to a substantially constant value, and the off period Toff of the main switch element Q, which varies according to the magnitude of the input voltage Vin, Similarly, the pulse width H of the reset pulse voltage Pr can be varied.

【0043】前記補助巻線部26およびリセットパルス
電圧クランプ回路27は、後述するように、非常に簡単
な回路構成で、しかも、高価な部品を用いずに形成する
ことができることから、回路構成の煩雑化や価格上昇を
抑制しつつ、主スイッチ素子Qのリセットパルス電圧P
rをクランプすることによって得られる前述したような
優れた効果を奏することができる。
As will be described later, the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 can be formed with a very simple circuit configuration and without using expensive components. The reset pulse voltage P of the main switch element Q is reduced while suppressing complication and price increase.
The above-described excellent effects obtained by clamping r can be obtained.

【0044】以下に、上記補助巻線部26およびリセッ
トパルス電圧クランプ回路27の回路構成例を4例示
す。もちろん、上記補助巻線部26およびリセットパル
ス電圧クランプ回路27は、補助巻線部26の補助コイ
ル28に発生するリセットパルス電圧を設定値にクラン
プして主スイッチ素子Qのリセットパルス電圧Prをク
ランプすることが可能な回路構成を備えていればよく、
以下に示す回路構成に限定されるものではない。
Hereinafter, four examples of the circuit configuration of the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 will be described. Of course, the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 clamp the reset pulse voltage generated in the auxiliary coil 28 of the auxiliary winding section 26 to a set value to clamp the reset pulse voltage Pr of the main switch element Q. What is necessary is to have a circuit configuration that can
The present invention is not limited to the circuit configuration shown below.

【0045】図3には補助巻線部26およびリセットパ
ルス電圧クランプ回路27の第1の回路構成例が示され
ている。なお、この図3に示す補助巻線部26およびリ
セットパルス電圧クランプ回路27は前記図1の(a)
に示す回路に組み込まれた回路であるが、図1の(b)
に示す回路に組み込むこともできる。
FIG. 3 shows a first circuit configuration example of the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27. The auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 shown in FIG.
Is a circuit incorporated in the circuit shown in FIG.
Can be incorporated in the circuit shown in FIG.

【0046】この図3に示す補助巻線部26は第1の補
助コイル28aと第2の補助コイル28bを有して構成
されており、リセットパルス電圧クランプ回路27は第
1のダイオード30と第2のダイオード31と第1の充
電コンデンサ部32と第2の充電コンデンサ部33を有
して構成されている。
The auxiliary winding section 26 shown in FIG. 3 includes a first auxiliary coil 28a and a second auxiliary coil 28b, and the reset pulse voltage clamp circuit 27 includes a first diode 30 and a second auxiliary coil 28a. It has two diodes 31, a first charging capacitor unit 32, and a second charging capacitor unit 33.

【0047】つまり、第1の補助コイル28aの一端側
には第1のダイオード30のアノード側が接続され、こ
の第1のダイオード30のカソード側は第1の充電コン
デンサ部32の一端側に接続され、この第1の充電コン
デンサ部32の他端側は前記第1の補助コイル28aの
他端側に接続されている。
That is, the anode of the first diode 30 is connected to one end of the first auxiliary coil 28a, and the cathode of the first diode 30 is connected to one end of the first charging capacitor 32. The other end of the first charging capacitor section 32 is connected to the other end of the first auxiliary coil 28a.

【0048】また、第2の補助コイル28bの一端側に
は第2のダイオード31のアノード側が接続され、この
第2のダイオード31のカソード側は第2の充電コンデ
ンサ部33の一端側に接続され、第2の充電コンデンサ
部33の他端側は前記第2の補助コイル28bの他端側
に接続されている。上記第1の充電コンデンサ部32と
第2の充電コンデンサ部33は直列的に接続されてお
り、この第1の充電コンデンサ部32と第2の充電コン
デンサ部33との直列接続体の両端側はそれぞれ接続部
27a,27bを介して充電電圧クランプ部34に接続
されている。
The anode of the second diode 31 is connected to one end of the second auxiliary coil 28b, and the cathode of the second diode 31 is connected to one end of the second charging capacitor unit 33. The other end of the second charging capacitor section 33 is connected to the other end of the second auxiliary coil 28b. The first charging capacitor section 32 and the second charging capacitor section 33 are connected in series, and both ends of a series connection of the first charging capacitor section 32 and the second charging capacitor section 33 Each is connected to the charging voltage clamp section 34 via the connection sections 27a and 27b.

【0049】この図3に示す例では、上記充電電圧クラ
ンプ部34は抵抗体35とツェナーダイオード36との
直列接続体により構成されており、この直列接続体は前
記充電コンデンサ部32,33の直列接続体に並列的に
接続される。
In the example shown in FIG. 3, the charging voltage clamp section 34 is constituted by a series connection of a resistor 35 and a Zener diode 36, and this series connection is formed by connecting the charging capacitor sections 32, 33 in series. Connected in parallel to the connector.

【0050】この第1の回路構成例では、補助巻線部2
6およびリセットパルス電圧クランプ回路27は上記の
ように構成されており、主スイッチ素子Qがオンしてい
るときに、第1の補助コイル28aのエネルギーが第1
のダイオード30と第1の充電コンデンサ部32を順に
通る経路で通電する。つまり、上記第1のダイオード3
0によって第1の補助コイル28aのエネルギーは整流
されて第1の充電コンデンサ部32に充電される。上記
第1のダイオード30と第1の充電コンデンサ部32に
よって、オン−オン整流充電回路が構成されている。
In the first circuit configuration example, the auxiliary winding unit 2
6 and the reset pulse voltage clamp circuit 27 are configured as described above. When the main switch element Q is on, the energy of the first auxiliary coil 28a
Is supplied through a path that passes through the diode 30 and the first charging capacitor unit 32 in this order. That is, the first diode 3
By 0, the energy of the first auxiliary coil 28a is rectified and charged in the first charging capacitor unit 32. The first diode 30 and the first charging capacitor unit 32 constitute an on-on rectification charging circuit.

【0051】また、主スイッチ素子Qがオフしていると
きには、第2の補助コイル28bのエネルギーが第2の
ダイオード31と第2の充電コンデンサ部33を順に通
る経路で通電し、第2のダイオード31によって整流さ
れたエネルギーが第2の充電コンデンサ部33に充電さ
れる。上記第2のダイオード31と第2の充電コンデン
サ部33によって、オン−オフ整流充電回路が構成され
ている。
When the main switch element Q is off, the energy of the second auxiliary coil 28b is conducted through a path that passes through the second diode 31 and the second charging capacitor section 33 in that order. The energy rectified by 31 charges the second charging capacitor unit 33. The second diode 31 and the second charging capacitor unit 33 constitute an on-off rectification charging circuit.

【0052】前述したように、充電コンデンサ部32,
33の直列接続体は充電電圧クランプ部34の抵抗体3
5とツェナーダイオード36の直列接続体に並列的に接
続されていることから、充電コンデンサ部32,33の
直列接続体の充電電圧、つまり、第1の充電コンデンサ
部32の充電電圧値と第2の充電コンデンサ部33の充
電電圧値を合算した電圧値は、上記ツェナーダイオード
36のツェナー電圧に基づいた設定値にクランプされ
る。このように、第1の充電コンデンサ部32の充電電
圧値と第2の充電コンデンサ部33の充電電圧値を合算
した電圧値がクランプされることによって、第2の補助
コイル28bに発生するリセットパルス電圧がクランプ
される。
As described above, the charging capacitor section 32,
33 are connected in series with the resistor 3 of the charging voltage clamp unit 34.
5 and the Zener diode 36 are connected in parallel, so that the charging voltage of the series connection of the charging capacitor units 32 and 33, that is, the charging voltage value of the first charging capacitor unit 32 and the second The voltage value obtained by adding the charging voltage values of the charging capacitor unit 33 is clamped to a set value based on the Zener voltage of the Zener diode 36. In this way, the reset voltage generated in the second auxiliary coil 28b is generated by clamping the voltage value obtained by adding the charging voltage value of the first charging capacitor unit 32 and the charging voltage value of the second charging capacitor unit 33. The voltage is clamped.

【0053】このように、主スイッチ素子Qがオフして
いるときに、第2の補助コイル28bのリセットパルス
電圧がクランプされることによって、前記したように、
主スイッチ素子Qのリセットパルス電圧Prもクランプ
される。
As described above, when the reset pulse voltage of the second auxiliary coil 28b is clamped when the main switch element Q is off, as described above,
The reset pulse voltage Pr of the main switch element Q is also clamped.

【0054】なお、図3では、ツェナーダイオード36
に抵抗体35を直列的に接続しているが、この抵抗体3
5はツェナーダイオード36に過電流が流れてツェナー
ダイオード36が損傷するのを防止するためのものであ
り、例えば、ツェナーダイオード36の耐電流性が優れ
ている場合には上記抵抗体35を省略してもよい。
In FIG. 3, the Zener diode 36
The resistor 35 is connected in series to the resistor 3.
Numeral 5 is for preventing the Zener diode 36 from being damaged by an overcurrent flowing through the Zener diode 36. For example, when the Zener diode 36 has excellent current resistance, the resistor 35 is omitted. You may.

【0055】また、上記第1の補助コイル28aの巻線
数と、第2の補助コイル28bの巻線数とは等しくと
も、異なっていてもよく、適宜設定されるものである。
The number of windings of the first auxiliary coil 28a and the number of windings of the second auxiliary coil 28b may be equal or different, and are set as appropriate.

【0056】図4には補助巻線部26およびリセットパ
ルス電圧クランプ回路27の第2の回路構成例が示され
ている。この図4に示す補助巻線部26およびリセット
パルス電圧クランプ回路27は前記図1の(a)に示す
回路に組み込まれたものであるが、もちろん、この図4
に示す補助巻線部26およびリセットパルス電圧クラン
プ回路27は前記図1の(b)に示す回路にも組み込む
ことができる。
FIG. 4 shows a second circuit configuration example of the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27. The auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 shown in FIG. 4 are incorporated in the circuit shown in FIG.
The auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 shown in FIG. 1 can also be incorporated in the circuit shown in FIG.

【0057】この図4に示す補助巻線部26およびリセ
ットパルス電圧クランプ回路27は前記図3に示す第1
の回路構成例とほぼ同様な構成を有しているが、異なる
特徴的なことは、図3に示す第2の補助コイル28bが
省略され、リセットパルス電圧クランプ回路27は多倍
電圧整流回路である倍電圧整流回路と成していることで
ある。
The auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 shown in FIG.
3 is omitted, the reset pulse voltage clamp circuit 27 is a multiple voltage rectifier circuit, and the second auxiliary coil 28b shown in FIG. 3 is omitted. This is what constitutes a certain voltage doubler rectifier circuit.

【0058】すなわち、補助コイル28の一端側には第
1のダイオード30のアノード側と第2のダイオード3
1のカソード側がそれぞれ接続され、上記第1のダイオ
ード30のカソード側には第1の充電コンデンサ部32
の一端側が接続され、この第1の充電コンデンサ部32
の他端側は第2の充電コンデンサ部33の一端側に接続
され、この第2の充電コンデンサ部33の他端側は前記
第2のダイオード31のアノード側に接続されており、
上記充電コンデンサ部32,33の接続部は前記補助コ
イル28の他端側に接続されている。また、上記充電コ
ンデンサ部32,33の直列接続体は接続部27a,2
7bを介して充電電圧クランプ部34に接続されてい
る。
That is, the anode of the first diode 30 and the second diode 3 are connected to one end of the auxiliary coil 28.
1 is connected to the cathode side of the first diode 30, and the first charging capacitor section 32 is connected to the cathode side of the first diode 30.
Of the first charging capacitor unit 32
Is connected to one end of a second charging capacitor section 33, and the other end of the second charging capacitor section 33 is connected to the anode side of the second diode 31,
The connection between the charging capacitor units 32 and 33 is connected to the other end of the auxiliary coil 28. The series connection of the charging capacitor units 32 and 33 is connected to the connection units 27a and 27
7b is connected to the charging voltage clamp unit 34.

【0059】この図4に示す補助巻線部26およびリセ
ットパルス電圧クランプ回路27の第2の回路構成例は
上記のように構成されており、主スイッチ素子Qがオン
しているときに補助コイル28のエネルギーが第1のダ
イオード30を通って第1の充電コンデンサ部32に充
電され、主スイッチ素子Qがオフしているときには補助
コイル28のエネルギーは第2の充電コンデンサ部33
と第2のダイオード31を通る経路で通電して第2の充
電コンデンサ部33に充電される。つまり、この図4に
示す回路では、上記第1の充電コンデンサ部32と第2
の充電コンデンサ部33は倍電圧整流回路のコンデンサ
部を構成しており、補助コイル28のエネルギーは倍電
圧整流されて上記コンデンサ部に充電される。
The second example of the circuit configuration of the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 shown in FIG. 4 is configured as described above, and when the main switch element Q is on, the auxiliary coil When the main switch element Q is turned off, the energy of the auxiliary coil 28 is transferred to the second charge capacitor unit 33 when the energy of the first charge capacitor unit 32 is charged through the first diode 30.
Then, current is supplied through a path passing through the second diode 31 to charge the second charging capacitor unit 33. That is, in the circuit shown in FIG. 4, the first charging capacitor unit 32 and the second
The charging capacitor section 33 constitutes the capacitor section of the voltage doubler rectifier circuit, and the energy of the auxiliary coil 28 is double-voltage rectified and charged in the capacitor section.

【0060】この図4に示す第2の回路構成例において
も、前記図3に示す第1の回路構成例と同様に、上記倍
電圧整流回路27のコンデンサ部の充電電圧、つまり、
第1の充電コンデンサ部32の充電電圧値と第2の充電
コンデンサ部33の充電電圧値の合算値は、充電電圧ク
ランプ部34によって、ツェナーダイオード36のツェ
ナー電圧に基づいた設定値にクランプされる。
In the second circuit configuration example shown in FIG. 4, similarly to the first circuit configuration example shown in FIG. 3, the charging voltage of the capacitor section of the voltage doubler rectifier circuit 27, that is,
The sum of the charging voltage value of the first charging capacitor unit 32 and the charging voltage value of the second charging capacitor unit 33 is clamped by the charging voltage clamp unit 34 to a set value based on the Zener voltage of the Zener diode 36. .

【0061】このように、第1の充電コンデンサ部32
の充電電圧値と第2の充電コンデンサ部33の充電電圧
値の合算値が設定値にクランプされることによって、補
助コイル28のリセットパルス電圧がクランプされて、
前述したように、必然的に、主スイッチ素子Qのリセッ
トパルス電圧Prもクランプされる。
As described above, the first charging capacitor unit 32
Is clamped to a set value, and the reset pulse voltage of the auxiliary coil 28 is clamped,
As described above, the reset pulse voltage Pr of the main switch element Q is necessarily clamped.

【0062】なお、この図4に示す第2の回路構成例に
おいても、前記図3の回路構成例と同様に、充電電圧ク
ランプ部34の抵抗体35を省略してもよい。
In the second circuit configuration example shown in FIG. 4, the resistor 35 of the charging voltage clamp section 34 may be omitted as in the circuit configuration example of FIG.

【0063】図5には補助巻線部26およびリセットパ
ルス電圧クランプ回路27の第3の回路構成例が示され
ている。なお、この図5に示す補助巻線部26およびリ
セットパルス電圧クランプ回路27は前記図1の(a)
に示す回路に組み込まれたものであるが、もちろん、前
記図1の(b)に示す回路にも組み込みことが可能であ
る。
FIG. 5 shows a third circuit configuration example of the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27. The auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 shown in FIG.
However, it is needless to say that the circuit can be incorporated in the circuit shown in FIG. 1B.

【0064】この第3の回路構成例では、制御回路13
によって出力電圧Voutの安定化制御が行われるフォワ
ードコンバータを対象としており、この第3の回路構成
例において特徴的なことは、リセットパルス電圧クラン
プ回路27は接続部27a,27bを介して負荷20に
接続されていることである。それ以外の構成は前記図4
に示す第2の回路構成例と同様であり、その共通部分の
重複説明は省略する。
In the third circuit configuration example, the control circuit 13
The third circuit configuration example is characterized in that the reset pulse voltage clamp circuit 27 is connected to the load 20 via the connection portions 27a and 27b. It is connected. The other configuration is shown in FIG.
Is the same as that of the second circuit configuration example shown in FIG.

【0065】この図5に示す第3の回路構成例では、リ
セットパルス電圧クランプ回路27における第1の充電
コンデンサ部32と第2の充電コンデンサ部33の直列
接続体は接続部27a,27bを介して負荷20に並列
的に接続されている。
In the third circuit configuration example shown in FIG. 5, the series connection of the first charging capacitor section 32 and the second charging capacitor section 33 in the reset pulse voltage clamp circuit 27 is connected via the connection sections 27a and 27b. And connected in parallel to the load 20.

【0066】前記したように、フォワードコンバータか
ら負荷20に出力される出力電圧Voutは安定化制御が
成されており、ほぼ一定であることから、第1の充電コ
ンデンサ部32の充電電圧値と第2の充電コンデンサ部
33の充電電圧値の合算値は上記負荷20への出力電圧
Voutに基づいた設定値にクランプされることとなる。
つまり、負荷20は前記図3や図4に示した充電電圧ク
ランプ部34と同様の機能を果たすことができる。
As described above, the output voltage Vout output from the forward converter to the load 20 is subjected to the stabilization control and is substantially constant, so that the output voltage Vout of the first charging capacitor unit 32 and the output voltage Vout are substantially constant. The sum of the charging voltage values of the second charging capacitor unit 33 is clamped to a set value based on the output voltage Vout to the load 20.
That is, the load 20 can perform the same function as the charging voltage clamp unit 34 shown in FIGS.

【0067】このように、負荷20によって、前記第1
や第2の回路構成例と同様に、第1の充電コンデンサ部
32の充電電圧値と第2の充電コンデンサ部33の充電
電圧値の合算値が設定値にクランプされることにより、
補助コイル28のリセットパルス電圧がクランプされて
主スイッチ素子Qのリセットパルス電圧Prもクランプ
されることとなる。
As described above, the load 20 causes the first
Similarly to the second circuit configuration example, the sum of the charging voltage value of the first charging capacitor unit 32 and the charging voltage value of the second charging capacitor unit 33 is clamped to a set value,
The reset pulse voltage of the auxiliary coil 28 is clamped, and the reset pulse voltage Pr of the main switch element Q is also clamped.

【0068】なお、図5では、補助巻線部26およびリ
セットパルス電圧クランプ回路27は前記図4とほぼ同
様の回路構成であったが、もちろん、補助巻線部26お
よびリセットパルス電圧クランプ回路27を図3に示す
回路とほぼ同様の構成とし、リセットパルス電圧クラン
プ回路27は、充電電圧クランプ部34に代えて、接続
部27a,27bを介して負荷20に接続する構成とし
てもよい。
In FIG. 5, the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 have substantially the same circuit configuration as in FIG. 3 is substantially the same as the circuit shown in FIG. 3, and the reset pulse voltage clamp circuit 27 may be connected to the load 20 via the connection portions 27a and 27b instead of the charging voltage clamp portion 34.

【0069】図6および図7には補助巻線部26および
リセットパルス電圧クランプ回路27の第4の回路構成
例が示されている。なお、図6に示す補助巻線部26お
よびリセットパルス電圧クランプ回路27は前記図1の
(a)に示す回路に組み込まれたものであり、図7に示
す補助巻線部26およびリセットパルス電圧クランプ回
路27は前記図1の(b)に示す回路に組み込まれたも
のであり、図6の補助巻線部26、リセットパルス電圧
クランプ回路27と、図7の補助巻線部26、リセット
パルス電圧クランプ回路27とは同一の回路構成を備え
ている。
FIGS. 6 and 7 show a fourth circuit configuration example of the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27. FIG. The auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 shown in FIG. 6 are incorporated in the circuit shown in FIG. 1A, and the auxiliary winding section 26 and the reset pulse voltage shown in FIG. The clamp circuit 27 is incorporated in the circuit shown in FIG. 1B, and includes an auxiliary winding unit 26 and a reset pulse voltage clamp circuit 27 shown in FIG. 6 and an auxiliary winding unit 26 and a reset pulse unit shown in FIG. The voltage clamp circuit 27 has the same circuit configuration.

【0070】図6、図7に示す第4の回路構成例におい
て特徴的なことは、リセットパルス電圧クランプ回路2
7の前記第1の充電コンデンサ部32が省略され、出力
回路5の平滑コンデンサ19がその第1の充電コンデン
サ部32と同様に機能することであり、リセットパルス
電圧クランプ回路27は倍電圧整流回路と成している。
それ以外の構成は、図5に示す回路とほぼ同様であり、
ここでは、その共通部分の重複説明は省略する。
A characteristic of the fourth circuit configuration example shown in FIGS. 6 and 7 is that the reset pulse voltage clamp circuit 2
7 is omitted, the smoothing capacitor 19 of the output circuit 5 functions in the same manner as the first charging capacitor unit 32, and the reset pulse voltage clamp circuit 27 is a voltage doubler rectifier circuit. And
The rest of the configuration is almost the same as the circuit shown in FIG.
Here, the duplicate description of the common part is omitted.

【0071】この図6、図7に示す第4の回路構成例で
は、平滑コンデンサ19の充電電圧値と第2の充電コン
デンサ部33の充電電圧値との合算値が負荷20によっ
て設定値にクランプされ、このことによって、補助コイ
ル28のリセットパルス電圧がクランプされて、必然的
に、主スイッチ素子Qのリセットパルス電圧Prもクラ
ンプされる。
In the fourth circuit configuration example shown in FIGS. 6 and 7, the sum of the charging voltage value of the smoothing capacitor 19 and the charging voltage value of the second charging capacitor unit 33 is clamped to a set value by the load 20. As a result, the reset pulse voltage of the auxiliary coil 28 is clamped, and the reset pulse voltage Pr of the main switch element Q is also clamped.

【0072】この第1の実施形態例によれば、補助巻線
部26およびリセットパルス電圧クランプ回路27を設
け、上記リセットパルス電圧クランプ回路27によっ
て、補助巻線部26の補助コイル28のリセットパルス
電圧をクランプし、このように、補助コイル28のリセ
ットパルス電圧をクランプすることによって、必然的
に、主スイッチ素子Qのリセットパルス電圧Prをクラ
ンプする構成とし、その補助巻線部26およびリセット
パルス電圧クランプ回路27は簡単な回路構成であり、
高価な部品を用いずに形成することができるので、回路
の煩雑化および高価格化を抑制しつつ、主スイッチ素子
Qのリセットパルス電圧Prをクランプすることから得
られる前記したような優れた効果を奏することができ
る。
According to the first embodiment, the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 are provided, and the reset pulse voltage clamp circuit 27 controls the reset pulse of the auxiliary coil 28 of the auxiliary winding section 26. By clamping the voltage and thus the reset pulse voltage of the auxiliary coil 28, the reset pulse voltage Pr of the main switch element Q is inevitably clamped. The voltage clamp circuit 27 has a simple circuit configuration,
Since it can be formed without using expensive components, the above-described excellent effects obtained by clamping the reset pulse voltage Pr of the main switch element Q while suppressing the complexity and cost of the circuit are suppressed. Can be played.

【0073】つまり、入力電源8の入力電圧Vinの大き
さに関係なく、主スイッチ素子Qのリセットパルス電圧
Prのピーク値をほぼ一定値にクランプすることができ
ることから、リセットパルス電圧Prに起因した大きな
電圧が主スイッチ素子Qに印加するのを防止することが
できる。このことによって、主スイッチ素子Qとして高
耐圧なMOS−FETを用いなくとも済む。このよう
に、高耐圧なMOS−FETを主スイッチ素子Qとして
用いなくとも済むので、主スイッチ素子Qでの導通損失
を低減させることができるという効果等を得ることがで
きる。
In other words, the peak value of the reset pulse voltage Pr of the main switch element Q can be clamped to a substantially constant value regardless of the magnitude of the input voltage Vin of the input power supply 8, so that the reset pulse voltage Pr causes the reset pulse voltage Pr. It is possible to prevent a large voltage from being applied to the main switch element Q. Thus, it is not necessary to use a high breakdown voltage MOS-FET as the main switch element Q. As described above, it is not necessary to use a high-breakdown-voltage MOS-FET as the main switch element Q, so that it is possible to obtain an effect that the conduction loss in the main switch element Q can be reduced.

【0074】また、主スイッチ素子Qのリセットパルス
電圧Prをクランプすることによって、入力電源8の入
力電圧Vinの大きさに応じて上記リセットパルス電圧P
rのパルス幅Hを可変させることができる。このことに
より、上記入力電圧Vinの大きさに応じて変動する主ス
イッチ素子Qのオフ期間Toffと同様に、リセットパル
ス電圧Prのパルス幅Hを可変させることができ、入力
電圧Vinの大小に拘わらず、主スイッチ素子Qのオフ期
間Toffと、リセットパルス電圧Prのパルス幅Hとほ
ぼ同様にすることができる。
Further, by clamping the reset pulse voltage Pr of the main switch element Q, the reset pulse voltage P is set in accordance with the magnitude of the input voltage Vin of the input power supply 8.
The pulse width H of r can be varied. As a result, the pulse width H of the reset pulse voltage Pr can be varied similarly to the off-period Toff of the main switch element Q which varies according to the magnitude of the input voltage Vin, regardless of the magnitude of the input voltage Vin. Instead, the off period Toff of the main switch element Q and the pulse width H of the reset pulse voltage Pr can be made substantially the same.

【0075】二次コイル4に発生するリセットパルス電
圧は主スイッチ素子Qのリセットパルス電圧Prと同様
な波形を持つものであり、上記のように、入力電圧Vin
の大小に拘わらず、主スイッチ素子Qのオフ期間Toff
と、リセットパルス電圧Prのパルス幅Hとほぼ同様に
することができることによって、前記図1の(b)に示
すように、出力回路5が、リセットパルス電圧を利用し
てオン駆動するMOS−FET14を有して構成されて
いる場合には、入力電圧Vinの大小に関係なく、主スイ
ッチ素子Qのオフ期間Toffのほぼ全領域に亙り、MO
S−FET14をオン駆動させることができることとな
り、電流はMOS−FET14を介して通電し、ダイオ
ード16には殆ど流れないことから、従来のような、入
力電源Vinの大きさが大きくなるに従って、主スイッチ
素子Qのオフ期間における出力回路5の導通損失が多く
なるという問題を防止することができる。
The reset pulse voltage generated in the secondary coil 4 has the same waveform as the reset pulse voltage Pr of the main switch element Q, and as described above, the input voltage Vin
Of the main switch element Q regardless of the magnitude of
And the pulse width H of the reset pulse voltage Pr, the output circuit 5 can turn on the MOS-FET 14 using the reset pulse voltage, as shown in FIG. , The MO is applied over almost the entire off-period Toff of the main switch element Q irrespective of the magnitude of the input voltage Vin.
Since the S-FET 14 can be turned on, current flows through the MOS-FET 14 and hardly flows through the diode 16, so that as the magnitude of the input power source Vin increases as in the related art, The problem that the conduction loss of the output circuit 5 increases during the off period of the switch element Q can be prevented.

【0076】また、トランス1のリセットが終了する前
に、主スイッチ素子Qがオンしてしまうという事態発生
を防止することができ、このことにより、主スイッチ素
子Qの寄生容量の短絡損失発生問題や、主スイッチ素子
Qがオンしたときに、オン状態のMOS−FET14に
短絡電流が通電してしまうという問題を防止することが
できる。
Further, it is possible to prevent a situation in which the main switch element Q is turned on before the reset of the transformer 1 is completed, thereby causing a problem of short-circuit loss of the parasitic capacitance of the main switch element Q. Further, it is possible to prevent a problem that a short-circuit current flows through the ON-state MOS-FET 14 when the main switch element Q is turned on.

【0077】このように、主スイッチ素子Qのリセット
パルス電圧Prをクランプすることにより、入力電圧V
inの大小に応じて、リセットパルス電圧Prのパルス幅
Hを主スイッチ素子Qのオフ期間Toffとほぼ同様に自
動可変制御することができることから、主スイッチ素子
Qのオフ期間における出力回路5の導通損失増加問題
と、主スイッチ素子Qの寄生容量の短絡損失発生問題と
を共に回避することができ、このことにより、フォワー
ドコンバータの回路効率を向上させることができる。
As described above, by clamping the reset pulse voltage Pr of the main switch element Q, the input voltage V
Since the pulse width H of the reset pulse voltage Pr can be automatically and variably controlled in substantially the same manner as the off-period Toff of the main switch element Q in accordance with the magnitude of in, the conduction of the output circuit 5 during the off-period of the main switch element Q Both the loss increase problem and the short-circuit loss occurrence problem of the parasitic capacitance of the main switching element Q can be avoided, and thereby the circuit efficiency of the forward converter can be improved.

【0078】上記のように、この第1の実施形態例に示
す構成では、回路の煩雑化および高価格化を抑制しつ
つ、主スイッチ素子Qのリセットパルス電圧Prをクラ
ンプすることにより得られる優れた効果を奏することが
できる。
As described above, in the configuration shown in the first embodiment, an excellent configuration obtained by clamping the reset pulse voltage Pr of the main switch element Q while suppressing the complexity and cost of the circuit. The effect can be obtained.

【0079】また、前記補助巻線部26およびリセット
パルス電圧クランプ回路27の第2の回路構成例等に示
すように、リセットパルス電圧クランプ回路27を倍電
圧整流回路により構成した場合には、補助コイル28を
唯1個設けるだけでよく、トランス1の大型化を回避す
ることができる。
As shown in the second circuit configuration example of the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27, when the reset pulse voltage clamp circuit 27 is configured by a voltage doubler rectifier circuit, Only one coil 28 needs to be provided, and it is possible to avoid an increase in the size of the transformer 1.

【0080】さらに、前記補助巻線部26およびリセッ
トパルス電圧クランプ回路27の第3の回路構成例等に
示すように、負荷20を充電電圧クランプ部として機能
させる構成とした場合には、回路構成をより一層簡略化
することができ、また、補助コイル28に発生したリセ
ットパルス電圧が損失とならず、負荷20に回生される
ので、回路効率をさらに向上させることができる。
Further, as shown in the third circuit configuration example of the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27, when the load 20 is configured to function as a charging voltage clamp section, the circuit configuration Can be further simplified, and the reset pulse voltage generated in the auxiliary coil 28 is not lost and is regenerated to the load 20, so that the circuit efficiency can be further improved.

【0081】以下に、第2の実施形態例を説明する。Hereinafter, a second embodiment will be described.

【0082】この第2の実施形態例では、前記第1の実
施形態例に示したようにリセットパルス電圧クランプ回
路27が倍電圧整流回路と成し、そのリセットパルス電
圧クランプ回路27は負荷20に並列的に接続されてい
る場合に、図8に示すような制御電力供給用補助コイル
37および制御電力供給回路38を設けたことを特徴と
している。それ以外の構成は前記第1の実施形態例の構
成と同様であり、前記第1の実施形態例と同一構成部分
には同一符号を付し、その共通部分の重複説明は省略す
る。
In the second embodiment, the reset pulse voltage clamp circuit 27 is a voltage doubler rectifier circuit as shown in the first embodiment, and the reset pulse voltage clamp circuit 27 is connected to the load 20. When connected in parallel, a control power supply auxiliary coil 37 and a control power supply circuit 38 as shown in FIG. 8 are provided. The other configuration is the same as that of the first embodiment. The same components as those of the first embodiment are denoted by the same reference numerals, and the description of the common portions will not be repeated.

【0083】図8に示すように、この第2の実施形態例
では、トランス1に制御電力供給用補助コイル37が設
けられ、この制御電力供給用補助コイル37には制御電
力供給回路38が接続されている。この制御電力供給回
路38は制御電力供給用多倍電圧整流回路である倍電圧
整流回路と成しており、上記リセットパルス電圧クラン
プ回路27の回路構成とほぼ同様な回路構成を有してい
る。
As shown in FIG. 8, in the second embodiment, a transformer 1 is provided with a control power supply auxiliary coil 37, and a control power supply circuit 38 is connected to the control power supply auxiliary coil 37. Have been. The control power supply circuit 38 is a voltage doubler rectifier circuit which is a multiple voltage rectifier circuit for control power supply, and has a circuit configuration substantially similar to that of the reset pulse voltage clamp circuit 27.

【0084】つまり、図8に示すように、制御電力供給
用補助コイル37の一端側にはダイオード39のアノー
ド側が接続され、このダイオード39のカソード側はコ
ンデンサ41の一端側に接続され、このコンデンサ41
の他端側は前記制御電力供給用補助コイル37の他端側
に接続されている。
That is, as shown in FIG. 8, one end of the control power supply auxiliary coil 37 is connected to the anode side of the diode 39, and the cathode side of the diode 39 is connected to one end side of the capacitor 41. 41
Is connected to the other end of the control power supply auxiliary coil 37.

【0085】また、上記ダイオード39のアノード側に
はダイオード40のカソード側が接続され、このダイオ
ード40のアノード側はコンデンサ42の一端側に接続
され、このコンデンサ42の他端側は前記制御電力供給
用補助コイル37に接続されている。上記コンデンサ4
1,42は直列的に接続されている。
The anode side of the diode 39 is connected to the cathode side of the diode 40, the anode side of the diode 40 is connected to one end of a capacitor 42, and the other end of the capacitor 42 is connected to the control power supply. It is connected to the auxiliary coil 37. The above capacitor 4
1, 42 are connected in series.

【0086】このコンデンサ41,42の直列接続体は
倍電圧整流回路である制御電力供給回路38のコンデン
サ部を構成しており、このコンデンサ部は抵抗体43
a,43bの直列接続体に並列的に接続されている。ま
た、上記コンデンサ41,42の直列接続体は前記制御
回路13に接続され、さらに、上記抵抗体43aと抵抗
体43bの接続部は前記制御回路13に接続されてい
る。
The series connection of the capacitors 41 and 42 constitutes a capacitor section of a control power supply circuit 38 which is a voltage doubler rectifier circuit.
a, 43b in parallel. The series connection of the capacitors 41 and 42 is connected to the control circuit 13, and the connection between the resistors 43 a and 43 b is connected to the control circuit 13.

【0087】この第2の実施形態例において特徴的な制
御電力供給用補助コイル37および制御電力供給回路3
8は上記のように構成されている。その制御電力供給回
路38のコンデンサ部における充電電圧値(つまり、コ
ンデンサ41の充電電圧値とコンデンサ42の充電電圧
値の合算値)は、上記リセットパルス電圧クランプ回路
27のコンデンサ部の充電電圧値(図8に示す例では第
2の充電コンデンサ部33の充電電圧値)に比例した電
圧値となる。前記第1の実施形態例で述べたように、リ
セットパルス電圧クランプ回路27のコンデンサ部の充
電電圧値はほぼ一定にクランプされることから、制御電
力供給回路38のコンデンサ部の充電電圧値もほぼ一定
値に安定することとなる。
The control power supply auxiliary coil 37 and the control power supply circuit 3 which are characteristic in the second embodiment
8 is configured as described above. The charge voltage value of the capacitor portion of the control power supply circuit 38 (that is, the sum of the charge voltage value of the capacitor 41 and the charge voltage value of the capacitor 42) is determined by the charge voltage value of the capacitor portion of the reset pulse voltage clamp circuit 27 ( In the example shown in FIG. 8, the voltage value is proportional to the charging voltage value of the second charging capacitor unit 33). As described in the first embodiment, since the charging voltage value of the capacitor section of the reset pulse voltage clamping circuit 27 is clamped to be substantially constant, the charging voltage value of the capacitor section of the control power supply circuit 38 is also substantially It will be stabilized at a constant value.

【0088】この第2の実施形態例では、そのほぼ一定
値に安定している制御電力供給回路38のコンデンサ部
の充電電圧を制御電力として制御回路13に供給する。
In the second embodiment, the charging voltage of the capacitor section of the control power supply circuit 38, which is stabilized at a substantially constant value, is supplied to the control circuit 13 as control power.

【0089】また、上記リセットパルス電圧クランプ回
路27は負荷20に接続されており、該リセットパルス
電圧クランプ回路27のコンデンサ部の充電電圧値は負
荷20への出力電圧Voutに応じた電圧値にクランプさ
れており、このことから、制御電力供給回路38のコン
デンサ部の充電電圧値も上記出力電圧Voutに応じた電
圧値となる。
The reset pulse voltage clamp circuit 27 is connected to the load 20, and the charge voltage value of the capacitor section of the reset pulse voltage clamp circuit 27 is clamped to a voltage value corresponding to the output voltage Vout to the load 20. Therefore, the charging voltage value of the capacitor section of the control power supply circuit 38 also becomes a voltage value corresponding to the output voltage Vout.

【0090】この第2の実施形態例では、その制御電力
供給回路38のコンデンサ部の充電電圧を抵抗体43
a,43bによって分圧し、負荷20への出力電圧Vou
tに応じた検出出力電圧として制御回路13に供給す
る。
In the second embodiment, the charging voltage of the capacitor of the control power supply circuit 38 is
a, 43b and the output voltage Vou to the load 20
It is supplied to the control circuit 13 as a detection output voltage corresponding to t.

【0091】制御回路13は上記制御電力供給回路38
から供給された制御電力を用い、かつ、制御電力供給回
路38から加えられた出力電圧Voutの検出値に基づい
て、負荷20に供給される出力電圧Voutの安定化制御
を行う。
The control circuit 13 includes the control power supply circuit 38
, And based on the detected value of the output voltage Vout applied from the control power supply circuit 38, the output voltage Vout supplied to the load 20 is stabilized.

【0092】この第2の実施形態例によれば、前記第1
の実施形態例と同様に補助巻線部26とリセットパルス
電圧クランプ回路27を備えているので、前記第1の実
施形態例に述べたような効果、つまり、回路の煩雑化お
よび高価格化を抑制しつつ、主スイッチ素子Qのリセッ
トパルス電圧Prをクランプすることができ、主スイッ
チ素子Qのリセットパルス電圧Prをクランプすること
から得られる前記優れた効果を奏することができる。
According to the second embodiment, the first
Since the auxiliary winding section 26 and the reset pulse voltage clamp circuit 27 are provided in the same manner as in the second embodiment, the effect as described in the first embodiment, that is, the circuit is complicated and the price is high. While suppressing, the reset pulse voltage Pr of the main switch element Q can be clamped, and the excellent effect obtained by clamping the reset pulse voltage Pr of the main switch element Q can be obtained.

【0093】その上、この第2の実施形態例では、リセ
ットパルス電圧クランプ回路27と同様な回路構成を持
つ制御電力供給回路38を設けたので、安定した制御電
力を制御回路13に供給することができる。
In addition, in the second embodiment, the control power supply circuit 38 having the same circuit configuration as the reset pulse voltage clamp circuit 27 is provided, so that stable control power can be supplied to the control circuit 13. Can be.

【0094】また、制御電力供給回路38は制御電力供
給用補助コイル37のエネルギーを倍電圧整流したもの
を制御電力として制御回路13に供給しているので、前
記図10や図12に示したようなチョークインプット整
流方式の制御電力供給回路7を設ける場合に比べて、制
御電力供給用補助コイル37の巻線数を図7に示す三次
コイル6の巻線数の1/3〜1/4に削減することがで
き、トランス1の小型化を図ることができる。
Since the control power supply circuit 38 supplies the control power supply voltage obtained by rectifying the energy of the control power supply auxiliary coil 37 by double voltage to the control circuit 13 as shown in FIGS. The number of turns of the control power supply auxiliary coil 37 is reduced to one third to one fourth of the number of turns of the tertiary coil 6 shown in FIG. Thus, the size of the transformer 1 can be reduced.

【0095】さらに、この第2の実施形態例に示す制御
電力供給回路38は上記のように制御回路13に制御電
力を供給する機能の他に、負荷20への出力電圧Vout
に応じた検出出力電圧を出力する機能を備えていること
から、制御電力供給回路の他に出力電圧Voutを検出す
るための検出回路を別個に設ける場合に比べて、その検
出回路を省略することができることから、回路構成のよ
り一層の簡素化を図ることができる。
Further, the control power supply circuit 38 shown in the second embodiment has a function of supplying control power to the control circuit 13 as described above, as well as an output voltage Vout to the load 20.
Is provided with a function of outputting a detection output voltage corresponding to the control voltage supply circuit, so that the detection circuit is omitted as compared with a case where a detection circuit for detecting the output voltage Vout is separately provided in addition to the control power supply circuit. Therefore, the circuit configuration can be further simplified.

【0096】さらに、負荷20に出力される出力電圧V
outを直接的に検出する際には、フォトカプラやシャン
トレギュレータを備えた検出回路が設けられるが、上記
フォトカプラは寿命が短い部品であることから、フォワ
ードコンバータが短命となってしまうという問題が生じ
る。これに対して、この第2の実施形態例に示すよう
に、フォトカプラを用いない制御電力供給回路38によ
って、出力電圧Voutを検出する構成とすることによ
り、短寿命の部品に起因したフォワードコンバータの短
寿命化の問題を防止することができる。さらにまた、上
記フォトカプラやシャントレギュレータは価格が高価で
あるのに対して、この第2の実施形態例に示した制御電
力供給回路38はそのような高価な部品を用いなくとも
構成することができることから、フォワードコンバータ
の価格上昇を抑制することができる。
Further, the output voltage V output to the load 20
When detecting out directly, a detection circuit including a photocoupler and a shunt regulator is provided.However, since the photocoupler has a short life, the forward converter has a short life. Occurs. On the other hand, as shown in the second embodiment, the output voltage Vout is detected by the control power supply circuit 38 that does not use a photocoupler. The problem of shortening the life of the device can be prevented. Furthermore, while the photocoupler and the shunt regulator are expensive, the control power supply circuit 38 shown in the second embodiment can be configured without using such expensive components. As a result, the increase in the price of the forward converter can be suppressed.

【0097】なお、この発明は上記各実施形態例に限定
されるものではなく、様々な実施の形態を採り得る。例
えば、図1の(b)に示すように、出力回路5のMOS
−FET14は二次コイル4のリセットパルス電圧を利
用してオン駆動するように回路に組み込まれていたが、
例えば、図9に示すように、MOS−FET14を駆動
させるための専用の補助コイル45をトランス1に設
け、この補助コイル45のエネルギーを利用してMOS
−FET14をオン駆動させる構成としてもよい。
[0097] The present invention is not limited to the above embodiments, but may take various embodiments. For example, as shown in FIG.
-The FET 14 has been incorporated in the circuit so as to be turned on using the reset pulse voltage of the secondary coil 4,
For example, as shown in FIG. 9, a dedicated auxiliary coil 45 for driving the MOS-FET 14 is provided in the transformer 1, and the energy of the auxiliary coil 45
-It may be configured to drive the FET 14 on.

【0098】また、上記各実施形態例では、リセットパ
ルス電圧クランプ回路27には、補助コイル28のエネ
ルギーを整流するために、ダイオード30,31が設け
られていたが、それらダイオード30,31の一方ある
いは両方に代えて、MOS−FET等の同期整流器を設
けてもよい。上記ダイオード30に代えて同期整流器が
設けられる場合には、その同期整流器を駆動制御する回
路が設けられ、該回路によって、その同期整流器は、出
力回路5のダイオード17が導通状態となるときに導通
状態となるようにオン駆動制御が行われる。
Further, in each of the above embodiments, the reset pulse voltage clamp circuit 27 is provided with the diodes 30 and 31 for rectifying the energy of the auxiliary coil 28, but one of the diodes 30 and 31 is provided. Alternatively, a synchronous rectifier such as a MOS-FET may be provided instead of both. When a synchronous rectifier is provided in place of the diode 30, a circuit for controlling the synchronous rectifier is provided. The circuit allows the synchronous rectifier to conduct when the diode 17 of the output circuit 5 becomes conductive. ON drive control is performed so as to be in the state.

【0099】また、ダイオード31に代えて同期整流器
が設けられる場合には、その同期整流器を駆動制御する
回路が設けられ、該回路によって、その同期整流器は、
出力回路5のダイオード16が導通状態となるときに導
通状態となるようにオン駆動制御が行われる。
When a synchronous rectifier is provided instead of the diode 31, a circuit for controlling the drive of the synchronous rectifier is provided.
On-drive control is performed so that the diode 16 of the output circuit 5 becomes conductive when the diode 16 becomes conductive.

【0100】さらに、上記第1の実施形態例では、リセ
ットパルス電圧クランプ回路27が倍電圧整流回路と成
す場合の回路構成例を示したが、リセットパルス電圧ク
ランプ回路27を3倍以上の多倍電圧整流回路により構
成してもよい。
Further, in the first embodiment, an example of a circuit configuration in which the reset pulse voltage clamp circuit 27 is formed as a voltage doubler rectifier circuit has been described. It may be constituted by a voltage rectifier circuit.

【0101】さらに、前記図6〜図8の各回路構成例で
は、図3に示す第1の充電コンデンサ部32を省略した
例が示されているが、第1の充電コンデンサ部32を省
略するのではなく、第2の充電コンデンサ部33を省略
する構成としてもよい。この場合には、平滑コンデンサ
19が上記第2の充電コンデンサ部33の機能を果たす
こととなる。
Further, in each of the circuit configuration examples shown in FIGS. 6 to 8, an example in which the first charging capacitor section 32 shown in FIG. 3 is omitted is shown, but the first charging capacitor section 32 is omitted. Instead, the configuration may be such that the second charging capacitor unit 33 is omitted. In this case, the smoothing capacitor 19 performs the function of the second charging capacitor unit 33.

【0102】さらに、上記第2の実施形態例に示した図
8に示すリセットパルス電圧クランプ回路27は、図
6、図7に示す倍電圧整流回路と同様な回路構成であっ
たが、この第2の実施形態例に示すリセットパルス電圧
クランプ回路27は、図5に示すような倍電圧整流回路
と同様な回路構成としてもよし、リセットパルス電圧ク
ランプ回路27は3倍以上の多倍電圧整流回路としても
よい。さらに、上記第2の実施形態例では、制御電力供
給回路38は倍電圧整流回路であったが、制御電力供給
回路38は3倍以上の多倍電圧整流回路としてもよい。
The reset pulse voltage clamp circuit 27 shown in FIG. 8 in the second embodiment has the same circuit configuration as the voltage doubler rectifier circuit shown in FIGS. 6 and 7. The reset pulse voltage clamp circuit 27 shown in the second embodiment may have the same circuit configuration as the voltage doubler rectifier circuit as shown in FIG. It may be. Further, in the second embodiment, the control power supply circuit 38 is a voltage doubler rectifier circuit. However, the control power supply circuit 38 may be a triple or more multiple voltage rectifier circuit.

【0103】さらに、上記各実施形態例では、単出力タ
イプのフォワードコンバータを例にして説明したが、本
発明は、多出力タイプのフォワードコンバータにも適用
することができる。
Further, in each of the above embodiments, a single output type forward converter has been described as an example, but the present invention can be applied to a multiple output type forward converter.

【0104】[0104]

【発明の効果】この発明によれば、補助巻線部とリセッ
トパルス電圧クランプ回路を設け、そのリセットパルス
電圧クランプ回路によって、補助巻線部の補助コイルの
リセットパルスをクランプして主スイッチ素子のリセッ
トパルス電圧をクランプする構成であるので、簡単な回
路構成で、しかも、高価な部品を用いることなく、主ス
イッチ素子のリセットパルス電圧をクランプすることが
できる。
According to the present invention, an auxiliary winding section and a reset pulse voltage clamp circuit are provided, and the reset pulse voltage clamp circuit clamps the reset pulse of the auxiliary coil of the auxiliary winding section to thereby reset the main switch element. Since the configuration is such that the reset pulse voltage is clamped, the reset pulse voltage of the main switch element can be clamped with a simple circuit configuration and without using expensive components.

【0105】従来では、主スイッチ素子のリセットパル
ス電圧をクランプするための回路を設けたことに起因し
て、フォワードコンバータの回路が複雑となって大型化
してしまうという問題や価格が上昇してしまうという問
題等が発生していたが、この発明では、上記のように簡
単な回路構成で、しかも、高価な部品を用いることな
く、主スイッチ素子のリセットパルス電圧をクランプす
ることができるので、上記フォワードコンバータの大型
化や回路の煩雑化や価格上昇の問題を防止することがで
きる。
Conventionally, the provision of a circuit for clamping the reset pulse voltage of the main switch element causes a problem that the circuit of the forward converter becomes complicated and large, and increases the price. However, according to the present invention, the reset pulse voltage of the main switch element can be clamped with a simple circuit configuration as described above and without using expensive components. It is possible to prevent problems such as an increase in the size of the forward converter, complexity of the circuit, and an increase in price.

【0106】また、上記のように、主スイッチ素子のリ
セットパルス電圧をクランプすることができることか
ら、主スイッチ素子に大きなリセットパルス電圧が印加
するのを回避することができ、このことによって、主ス
イッチ素子として高耐圧な部品を用いなくとも済む。高
耐圧な主スイッチ素子は価格が高価であり、また、導通
損失が多いものであるが、この発明では、そのような高
耐圧な主スイッチ素子を用いなくともよいので、安価な
主スイッチ素子を採用することができ、また、主スイッ
チ素子での導通損失を抑制することができる。
As described above, since the reset pulse voltage of the main switch element can be clamped, application of a large reset pulse voltage to the main switch element can be avoided. It is not necessary to use a component with a high breakdown voltage as an element. The high-withstand voltage main switch element is expensive and has a large conduction loss. However, in the present invention, such a high-withstand voltage main switch element does not have to be used. In addition, conduction loss in the main switch element can be suppressed.

【0107】さらに、主スイッチ素子のリセットパルス
電圧がクランプされることによって、リセットパルス電
圧のパルス幅が、フォワードコンバータに供給される入
力電圧の大きさに応じて、自動的に可変することとな
り、このことにより、リセットパルス電圧のパルス幅
を、入力電圧に応じて変動する主スイッチ素子のオフ期
間とほぼ同様に可変させることが可能となる。このため
に、トランスのリセットが終了する前に、主スイッチ素
子がオンしてしまい、主スイッチ素子の寄生容量の短絡
損失が発生するという問題を防止することができる。
Further, by clamping the reset pulse voltage of the main switch element, the pulse width of the reset pulse voltage automatically changes according to the magnitude of the input voltage supplied to the forward converter. This makes it possible to vary the pulse width of the reset pulse voltage substantially in the same manner as the off period of the main switch element that varies according to the input voltage. For this reason, it is possible to prevent a problem that the main switching element is turned on before the reset of the transformer is completed, thereby causing a short-circuit loss of the parasitic capacitance of the main switching element.

【0108】出力回路はリセットパルス電圧に基づいて
オン駆動する転流側同期整流器を有しているものにあっ
ては、上記のように、主スイッチ素子のリセットパルス
電圧をクランプすることによって、リセットパルス電圧
のパルス幅を、入力電圧に応じて変動する主スイッチ素
子のオフ期間とほぼ同様に可変させることが可能となる
ことから、主スイッチ素子がオフしている期間のほぼ全
期間に亙り、転流側同期整流器をオン駆動させることが
可能となり、前記したような出力回路の導通損失増加問
題を防止することができる。かつ、主スイッチ素子がオ
ンしたときに上記転流側同期整流器がオン状態であるた
めに、その転流側同期整流器に短絡電流が通電してしま
うという問題を回避することができる。
In the case where the output circuit has a commutation-side synchronous rectifier that is turned on based on the reset pulse voltage, the reset pulse voltage of the main switch element is clamped as described above to reset. Since the pulse width of the pulse voltage can be varied almost in the same manner as the OFF period of the main switch element which varies according to the input voltage, over almost the entire period during which the main switch element is OFF, The commutation-side synchronous rectifier can be turned on, and the above-described problem of an increase in conduction loss of the output circuit can be prevented. Further, since the commutation-side synchronous rectifier is in the ON state when the main switch element is turned on, it is possible to avoid a problem that a short-circuit current flows through the commutation-side synchronous rectifier.

【0109】補助巻線部は第1の補助コイルと第2の補
助コイルを有し、リセットパルス電圧クランプ回路はオ
ン−オン整流充電回路とオン−オフ整流充電回路を有し
ているものにあっては、非常に簡単な回路構成で、主ス
イッチ素子のリセットパルス電圧をクランプすることが
でき、上記同様の効果を得ることができる。
The auxiliary winding section has a first auxiliary coil and a second auxiliary coil, and the reset pulse voltage clamp circuit has an on-on rectification charging circuit and an on-off rectification charging circuit. Therefore, the reset pulse voltage of the main switch element can be clamped with a very simple circuit configuration, and the same effect as described above can be obtained.

【0110】リセットパルス電圧クランプ回路は多倍電
圧整流回路と成しているものにあっては、より一層簡単
な回路構成で、トランスの大型化を防止しながら、主ス
イッチ素子のリセットパルス電圧をクランプすることが
でき、上記したような効果を得ることができる。
When the reset pulse voltage clamp circuit is a multiple voltage rectifier circuit, the reset pulse voltage of the main switch element can be reduced by a simpler circuit configuration while preventing the transformer from becoming large. Clamping can be performed, and the above-described effects can be obtained.

【0111】フォワードコンバータから安定的に出力電
圧が供給される負荷を充電電圧クランプ部として機能さ
せる構成にあっては、回路構成のより一層の簡素化を促
進させることができ、また、補助巻線部の補助コイルの
エネルギーは損失されることなく、フォワードコンバー
タの出力として回生することが可能であることから、フ
ォワードコンバータの回路効率を格段に向上させること
ができる。
In the configuration in which the load to which the output voltage is stably supplied from the forward converter functions as the charging voltage clamp unit, further simplification of the circuit configuration can be promoted. Since the energy of the auxiliary coil of the unit can be regenerated as the output of the forward converter without loss, the circuit efficiency of the forward converter can be significantly improved.

【0112】制御電力供給用補助コイルおよび制御電力
供給用多倍電圧整流回路が設けられているものにあって
は、制御電力供給用補助コイルのエネルギーを多倍電圧
整流して利用するので、少ない巻線数の補助コイルでも
って大きな電力を得ることができることとなり、従来の
ように、補助コイルのエネルギーをチョークインプット
整流して制御電力として制御回路に供給する場合に比べ
て、補助コイルの巻線数を格段に削減することができ、
トランスの小型化を図ることが容易となる。
In the case where the control power supply auxiliary coil and the control power supply multi-voltage rectifier circuit are provided, the energy of the control power supply auxiliary coil is multi-voltage rectified and used. A large amount of power can be obtained with the auxiliary coil having the number of windings, which is smaller than the conventional case where the energy of the auxiliary coil is choke-input rectified and supplied to the control circuit as control power. The number can be significantly reduced,
It is easy to reduce the size of the transformer.

【0113】また、制御電力供給用多倍電圧整流回路
は、フォワードコンバータから負荷に出力される出力電
圧に応じた電圧を検出する機能を兼用していることか
ら、出力電圧を検出するための検出回路を別個に設ける
必要が無く、制御電力供給用の回路と別に検出回路を設
けなければならない場合に比べて、回路構成のより簡素
化を図ることができる。
Further, since the multiplying voltage rectifier circuit for supplying control power also has a function of detecting a voltage corresponding to the output voltage output from the forward converter to the load, the detection for detecting the output voltage is performed. There is no need to provide a separate circuit, and the circuit configuration can be further simplified as compared with a case where a detection circuit must be provided separately from the control power supply circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態例において特徴的な回路構成例
を示す回路図である。
FIG. 1 is a circuit diagram showing an example of a characteristic circuit configuration in a first embodiment.

【図2】第1の実施形態例に示す主スイッチ素子のリセ
ットパルス電圧の波形例をアクティブリセットタイプと
従来の共振リセットタイプの各フォワードコンバータの
主スイッチ素子のリセットパルス電圧の波形例と共に示
す波形図である。
FIG. 2 shows a waveform example of a reset pulse voltage of a main switch element shown in the first embodiment together with an example of a reset pulse voltage waveform of a main switch element of each forward converter of an active reset type and a conventional resonance reset type. FIG.

【図3】第1の実施形態例において特徴的な補助巻線部
およびリセットパルス電圧クランプ回路の第1の回路構
成例を示す回路図である。
FIG. 3 is a circuit diagram showing a first example of a circuit configuration of a characteristic auxiliary winding unit and a reset pulse voltage clamp circuit in the first embodiment;

【図4】第1の実施形態例において特徴的な補助巻線部
およびリセットパルス電圧クランプ回路の第2の回路構
成例を示す回路図である。
FIG. 4 is a circuit diagram illustrating a second example of a circuit configuration of a characteristic auxiliary winding unit and a reset pulse voltage clamp circuit in the first embodiment;

【図5】第1の実施形態例において特徴的な補助巻線部
およびリセットパルス電圧クランプ回路の第3の回路構
成例を示す回路図である。
FIG. 5 is a circuit diagram showing a third example of a circuit configuration of a characteristic auxiliary winding unit and a reset pulse voltage clamp circuit in the first embodiment;

【図6】第1の実施形態例において特徴的な補助巻線部
およびリセットパルス電圧クランプ回路の第4の回路構
成例を示す回路図である。
FIG. 6 is a circuit diagram showing a fourth example of a circuit configuration of a characteristic auxiliary winding unit and a reset pulse voltage clamp circuit in the first embodiment;

【図7】さらに、第1の実施形態例において特徴的な補
助巻線部およびリセットパルス電圧クランプ回路の第4
の回路構成例を示す回路図である。
FIG. 7 is a diagram showing a fourth embodiment of the auxiliary winding unit and the reset pulse voltage clamp circuit which are characteristic in the first embodiment.
FIG. 3 is a circuit diagram showing an example of the circuit configuration of FIG.

【図8】第2の実施形態例において特徴的な回路構成例
を示す回路図である。
FIG. 8 is a circuit diagram showing a characteristic circuit configuration example in the second embodiment.

【図9】その他の実施形態例を示す回路図である。FIG. 9 is a circuit diagram showing another embodiment.

【図10】アクティブリセットタイプのフォワードコン
バータの回路構成の一例を示す回路図である。
FIG. 10 is a circuit diagram showing an example of a circuit configuration of an active reset type forward converter.

【図11】アクティブリセットタイプのフォワードコン
バータの課題を示す説明図である。
FIG. 11 is an explanatory diagram showing a problem of an active reset type forward converter.

【図12】従来の共振リセットタイプのフォワードコン
バータの回路構成例を示す回路図である。
FIG. 12 is a circuit diagram showing a circuit configuration example of a conventional resonance reset type forward converter.

【符号の説明】[Explanation of symbols]

1 トランス 5 出力回路 13 制御回路 14 MOS−FET 20 負荷 26 補助巻線部 27 リセットパルス電圧クランプ回路 27a,27b 接続部 28 補助コイル 28a 第1の補助コイル 28b 第2の補助コイル 32 第1の充電コンデンサ部 33 第2の充電コンデンサ部 34 充電電圧クランプ部 37 制御電力供給用補助コイル 38 制御電力供給回路 41,42 コンデンサ Q 主スイッチ素子 Reference Signs List 1 transformer 5 output circuit 13 control circuit 14 MOS-FET 20 load 26 auxiliary winding part 27 reset pulse voltage clamp circuit 27a, 27b connection part 28 auxiliary coil 28a first auxiliary coil 28b second auxiliary coil 32 first charging Capacitor unit 33 Second charging capacitor unit 34 Charging voltage clamp unit 37 Control power supply auxiliary coil 38 Control power supply circuit 41, 42 Capacitor Q Main switch element

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 主スイッチ素子のオン・オフ動作に基づ
いてトランスのエネルギーを整流平滑して出力する出力
回路を有し、上記主スイッチ素子のオフ期間には主スイ
ッチ素子およびトランスにリセットパルス電圧が発生す
る構成と成しているフォワードコンバータにおいて、ト
ランスに設けられた補助コイルから成る補助巻線部と;
上記補助コイルに発生する上記リセットパルス電圧を設
定値にクランプするリセットパルス電圧クランプ回路
と;を有し、上記補助巻線部は第1の補助コイルと第2
の補助コイルを有し、リセットパルス電圧クランプ回路
は、主スイッチ素子がオンしているときに上記第1の補
助コイルのエネルギーを整流して第1の充電コンデンサ
部に充電するオン−オン整流充電回路と、主スイッチ素
子がオフしているときに上記第2の補助コイルのエネル
ギーを整流して第2の充電コンデンサ部に充電するオン
−オフ整流充電回路とを有し、上記第1の充電コンデン
サ部および第2の充電コンデンサ部には充電電圧クラン
プ部に接続する接続部が設けられ、上記充電電圧クラン
プ部によって、上記第1の充電コンデンサ部の充電電圧
値と第2の充電コンデンサ部の充電電圧値とを合算した
電圧値が設定値にクランプされる構成と成し、上記リセ
ットパルス電圧クランプ回路は、上記第1の充電コンデ
ンサ部の充電電圧値と第2の充電コンデンサ部の充電電
圧値との合算値がクランプされることによって、上記第
2の補助コイルに発生するリセットパルス電圧をクラン
プして、主スイッチ素子のリセットパルス電圧をクラン
プする構成と成していることを特徴とするフォワードコ
ンバータ。
An output circuit for rectifying and smoothing the energy of a transformer based on the on / off operation of a main switch element and outputting the rectified energy, wherein a reset pulse voltage is applied to the main switch element and the transformer during an off period of the main switch element. An auxiliary winding portion comprising an auxiliary coil provided in a transformer in a forward converter configured to generate
A reset pulse voltage clamp circuit that clamps the reset pulse voltage generated in the auxiliary coil to a set value, wherein the auxiliary winding unit includes a first auxiliary coil and a second auxiliary coil.
The reset pulse voltage clamp circuit rectifies the energy of the first auxiliary coil and charges the first charging capacitor unit when the main switch element is turned on. And an on-off rectification charging circuit for rectifying the energy of the second auxiliary coil and charging the second charging capacitor when the main switch element is off, wherein the first charging is performed. The capacitor unit and the second charge capacitor unit are provided with a connection unit connected to a charge voltage clamp unit. The charge voltage clamp unit allows the charge voltage value of the first charge capacitor unit and the charge voltage of the second charge capacitor unit to be connected. A voltage value obtained by adding the charging voltage value is clamped to a set value, and the reset pulse voltage clamping circuit includes a charging voltage of the first charging capacitor unit. A configuration in which the reset pulse voltage generated in the second auxiliary coil is clamped and the reset pulse voltage of the main switch element is clamped by clamping the sum of the reset voltage and the charging voltage value of the second charging capacitor unit And a forward converter.
【請求項2】 主スイッチ素子のオン・オフ動作に基づ
いてトランスのエネルギーを整流平滑して出力する出力
回路を有し、上記主スイッチ素子のオフ期間には主スイ
ッチ素子およびトランスにリセットパルス電圧が発生す
る構成と成しているフォワードコンバータにおいて、ト
ランスに設けられた補助コイルから成る補助巻線部と;
上記補助コイルに発生する上記リセットパルス電圧を設
定値にクランプするリセットパルス電圧クランプ回路
と;を有し、上記補助巻線部は補助コイルを有し、リセ
ットパルス電圧クランプ回路は多倍電圧整流回路と成し
ており、この多倍電圧整流回路は上記補助コイルのエネ
ルギーを多倍電圧整流してコンデンサ部に充電する構成
を備え、上記コンデンサ部には充電電圧クランプ部に接
続する接続部が設けられ、上記充電電圧クランプ部によ
って上記コンデンサ部の充電電圧は設定値にクランプさ
れる構成と成し、リセットパルス電圧クランプ回路は、
上記コンデンサ部の充電電圧がクランプされることによ
って、補助コイルのリセットパルス電圧をクランプし
て、主スイッチ素子のリセットパルス電圧をクランプす
る構成と成していることを特徴とするフォワードコンバ
ータ。
2. An output circuit for rectifying and smoothing the energy of a transformer based on the on / off operation of a main switch element, and outputting a reset pulse voltage to the main switch element and the transformer during an off period of the main switch element. An auxiliary winding portion comprising an auxiliary coil provided in a transformer in a forward converter configured to generate
A reset pulse voltage clamp circuit for clamping the reset pulse voltage generated in the auxiliary coil to a set value; the auxiliary winding unit has an auxiliary coil; and the reset pulse voltage clamp circuit is a multiple voltage rectifier circuit. The multiple voltage rectifier circuit has a configuration in which the energy of the auxiliary coil is multiply rectified and charged to the capacitor unit, and the capacitor unit is provided with a connection unit connected to a charging voltage clamp unit. The charging voltage of the capacitor unit is clamped to a set value by the charging voltage clamping unit.
A forward converter characterized in that the charging voltage of the capacitor section is clamped to clamp a reset pulse voltage of an auxiliary coil and a reset pulse voltage of a main switch element.
【請求項3】 フォワードコンバータは負荷に出力する
出力電圧を安定化する回路構成を備え、上記負荷を充電
電圧クランプ部として機能させることを特徴とする請求
項1又は請求項2記載のフォワードコンバータ。
3. The forward converter according to claim 1, wherein the forward converter has a circuit configuration for stabilizing an output voltage output to a load, and causes the load to function as a charging voltage clamp unit.
【請求項4】 フォワードコンバータから負荷に出力す
る出力電圧を安定化する方向に主スイッチ素子のオン・
オフ動作を制御する制御回路が設けられ、リセットパル
ス電圧クランプ回路である多倍電圧整流回路のコンデン
サ部は上記負荷が接続される端子間に設けられており、
また、トランスには制御電力供給用補助コイルが設けら
れ、さらに、この制御電力供給用補助コイルのエネルギ
ーを整流して制御電力供給用コンデンサ部に充電する制
御電力供給用多倍電圧整流回路が設けられており、該制
御電力供給用多倍電圧整流回路は上記制御電力供給用コ
ンデンサ部の充電電圧を制御電力として上記制御回路に
供給すると共に、その制御電力供給用コンデンサ部の充
電電圧に応じた電圧をフォワードコンバータの検出出力
電圧として上記制御回路に加える構成と成し、上記制御
回路は、上記制御電力供給用多倍電圧整流回路から加え
られたフォワードコンバータの検出出力電圧に基づい
て、フォワードコンバータの出力電圧の安定化制御を行
うことを特徴とする請求項2記載のフォワードコンバー
タ。
4. An on / off operation of a main switch element in a direction to stabilize an output voltage output from a forward converter to a load.
A control circuit for controlling the OFF operation is provided, and a capacitor portion of the multiple voltage rectifier circuit which is a reset pulse voltage clamp circuit is provided between terminals to which the load is connected,
The transformer is provided with a control power supply auxiliary coil, and a control power supply multiple voltage rectifier circuit is provided for rectifying the energy of the control power supply auxiliary coil and charging the control power supply capacitor unit. The control power supply multiplying voltage rectifier circuit supplies the charging voltage of the control power supply capacitor unit as control power to the control circuit, and responds to the charging voltage of the control power supply capacitor unit. A voltage that is applied to the control circuit as a detected output voltage of the forward converter. The control circuit is configured to apply a forward converter based on the detected output voltage of the forward converter applied from the control power supply multiple voltage rectifier circuit. 3. The forward converter according to claim 2, wherein the output voltage is stabilized.
【請求項5】 出力回路は、リセットパルス電圧に基づ
いてオン動作する転流側同期整流器を有していることを
特徴とする請求項1乃至請求項4の何れか1つに記載の
フォワードコンバータ。
5. The forward converter according to claim 1, wherein the output circuit has a commutation-side synchronous rectifier that is turned on based on a reset pulse voltage. .
JP13870699A 1999-05-19 1999-05-19 Forward converter Expired - Fee Related JP3562385B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13870699A JP3562385B2 (en) 1999-05-19 1999-05-19 Forward converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13870699A JP3562385B2 (en) 1999-05-19 1999-05-19 Forward converter

Publications (2)

Publication Number Publication Date
JP2000333452A true JP2000333452A (en) 2000-11-30
JP3562385B2 JP3562385B2 (en) 2004-09-08

Family

ID=15228233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13870699A Expired - Fee Related JP3562385B2 (en) 1999-05-19 1999-05-19 Forward converter

Country Status (1)

Country Link
JP (1) JP3562385B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037977A (en) * 2001-07-26 2003-02-07 Nichicon Corp Switching power device
JP2006006057A (en) * 2004-06-18 2006-01-05 Murata Mfg Co Ltd Forward converter
JP2012034525A (en) * 2010-08-02 2012-02-16 Nippon Soken Inc Switching power supply device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037977A (en) * 2001-07-26 2003-02-07 Nichicon Corp Switching power device
JP2006006057A (en) * 2004-06-18 2006-01-05 Murata Mfg Co Ltd Forward converter
JP2012034525A (en) * 2010-08-02 2012-02-16 Nippon Soken Inc Switching power supply device

Also Published As

Publication number Publication date
JP3562385B2 (en) 2004-09-08

Similar Documents

Publication Publication Date Title
US7023186B2 (en) Two stage boost converter topology
US6501193B1 (en) Power converter having regulated dual outputs
EP2096746B1 (en) Device and method for extending the input voltage range of a DC/DC converter
JP3337009B2 (en) Switching power supply
US6778412B2 (en) Synchronous converter with reverse current protection through variable inductance
US11784560B2 (en) Power conversion circuit
JP3365356B2 (en) DC-DC converter
JP2006129548A (en) Power converter
US9490717B2 (en) Switching power supply circuit
WO2018216401A1 (en) Isolated switching power supply
JP2010124567A (en) Switching power supply device
JP2004201385A (en) Dc-dc converter circuit
US6487094B1 (en) High efficiency DC-DC power converter
US20070159865A1 (en) DC-DC converter
US20110310638A1 (en) Power factor corrector and driving method thereof
JP3290746B2 (en) Low-loss power supply including DC / DC converter
JPH11146647A (en) Control power supply circuit
JP3562385B2 (en) Forward converter
JP3159261B2 (en) Snubber circuit and switching power supply using the same
CA2214217C (en) Switching power supply apparatus
JP6393962B2 (en) Switching power supply
JP4355712B2 (en) Switching power supply
JP2004153990A (en) Power factor improving converter
JP2803186B2 (en) Switching power supply
JP4403663B2 (en) DC / DC converter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees