JP2000333452A - フォワードコンバータ - Google Patents

Abstract

(57)【要約】 【課題】 主スイッチ素子Ｑのリセットパルス電圧をク
ランプする。 【解決手段】 トランス１に補助コイル２８を設けると
共に、リセットパルス電圧クランプ回路２７を設ける。
リセットパルス電圧クランプ回路２７は補助コイル２８
のリセットパルス電圧を設定値にクランプするものであ
り、多倍電圧整流回路と成している。負荷２０に出力さ
れる出力電圧Ｖoutはほぼ設定値に安定化制御が成され
ており、この負荷２０によって、コンデンサ１９の充電
電圧値とコンデンサ３３の充電電圧値の合算値を設定値
にクランプする。このようにすると、補助コイル２８の
リセットパルス電圧はクランプされて、必然的に、主ス
イッチ素子Ｑのリセットパルス電圧もクランプされる。
非常に簡単な構成で、しかも、高価な部品を用いずに、
主スイッチ素子Ｑのリセットパルス電圧をクランプでき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランスを有した
ＤＣ−ＤＣコンバータ等の絶縁型のフォワードコンバー
タに関するものである。

【０００２】

【従来の技術】図１２には共振リセットタイプのフォワ
ードコンバータの一例が示されている。この図１２に示
すように、このフォワードコンバータはトランス１を有
し、トランス１の一次コイル２には一次回路３が接続さ
れ、二次コイル４には出力回路（二次回路）５が接続さ
れている。また、トランス１には三次コイル６が設けら
れており、この三次コイル６には制御電力供給回路７が
接続されている。

【０００３】上記一次回路３は主スイッチ素子Ｑ（図１
２に示す例ではＭＯＳ−ＦＥＴ）とコンデンサ１０と抵
抗体１１とスイッチ素子１２を有して構成されており、
この一次回路３の入力端３ａには直流の入力電源８の正
極側が接続され、また、入力端３ｂには入力電源８の負
極側が接続される。さらに、上記主スイッチ素子Ｑのゲ
ートには該主スイッチ素子Ｑのオン・オフ動作を制御す
る制御回路１３が接続されている。

【０００４】上記出力回路５は転流側同期整流器である
ＭＯＳ−ＦＥＴ１４と抵抗体１５とダイオード１６，１
７とチョークコイル１８と平滑コンデンサ１９を有して
構成されており、この出力回路５の出力端５ａ，５ｂは
負荷２０に接続される。この出力回路５は、前記主スイ
ッチ素子Ｑのオン・オフ動作に基づいてトランス１のエ
ネルギーを整流・平滑して上記負荷２０に直流の電圧
（電流）を出力する機能を備えている。

【０００５】つまり、図１２に示すように、二次コイル
４の一端側４ａから出力回路５の出力端５ａに至る経路
上に上記チョークコイル１８が介設され、二次コイル４
の他端側４ｂから出力回路５の出力端５ｂに至る経路上
には上記ダイオード１７がカソードを二次コイル４側に
して介設されている。また、上記平滑コンデンサ１９は
一端側が上記チョークコイル１８よりも出力端５ａ側に
接続され、他端側が上記ダイオード１７のアノード側に
接続されている。

【０００６】さらに、上記チョークコイル１８よりも二
次コイル４側にはＭＯＳ−ＦＥＴ１４のドレイン側が接
続され、このＭＯＳ−ＦＥＴ１４のソース側は上記ダイ
オード１７のアノード側に接続され、ＭＯＳ−ＦＥＴ１
４のゲートは抵抗体１５を介してダイオード１７のカソ
ード側に接続されている。また、このＭＯＳ−ＦＥＴ１
４のドレイン側にはダイオード１６のカソード側が接続
され、このダイオード１６のアノード側は上記ＭＯＳ−
ＦＥＴ１４のソース側に接続されている。

【０００７】図１２に示す出力回路５は上記のような回
路構成を有し、前述したように、二次コイル４のエネル
ギーをチョークインプット整流し、直流の出力電圧Ｖou
t・出力電流Ｉoutを負荷２０に出力する。

【０００８】前記制御電力供給回路７はダイオード２
１，２２とチョークコイル２３とコンデンサ２４を有し
て構成されており、三次コイル６のエネルギーをチョー
クインプット整流して上記コンデンサ２４に充電し、こ
のコンデンサ２４の充電電圧を制御電力として制御回路
１３に供給している。なお、起動時には、コンデンサ２
４に電荷が蓄積されていないために、制御電力供給回路
７から制御回路１３に制御電力を供給することができな
い。そこで、起動時に一次回路３のスイッチ素子１２を
オンさせる回路（図示せず）が設けられており、起動時
には、スイッチ素子１２がオンし、入力電源８の電力が
抵抗体１１とスイッチ素子１２を通り制御電力として制
御回路１３に供給される。

【０００９】ところで、上記出力回路５から負荷２０に
出力される電圧Ｖout（あるいは電流Ｉout）を検出する
検出回路（図示せず）が設けられており、前記制御回路
１３は、上記検出回路によって検出された検出出力電圧
（あるいは検出出力電流）に基づいて、出力電圧Ｖout
（出力電流Ｉout）が設定値となるように、主スイッチ
素子Ｑのオン・オフ動作を制御する構成を備えている。
この制御回路１３による出力の安定化制御によって、フ
ォワードコンバータは負荷２０に安定的に出力電圧Ｖou
t（あるいは出力電流Ｉout）を供給することができる。

【００１０】

【発明が解決しようとする課題】ところで、上記主スイ
ッチ素子Ｑのオフ期間には、トランス１の励磁インダク
タンスＬと主スイッチ素子Ｑの寄生容量ＣとのＬＣ共振
によるトランス１のリセット動作が行われる。図１２に
示すような共振リセットタイプのフォワードコンバータ
では、上記リセット期間中に、上記ＬＣ共振による次に
示すようなリセットパルス電圧が上記トランス１の各コ
イル２，４，６および主スイッチ素子Ｑに発生する。

【００１１】図２の（ｅ）、（ｆ）には、主スイッチ素
子Ｑのドレイン側に発生するリセットパルス電圧Ｐｒの
波形例が示されており、図２の（ｅ）は、入力電源８か
ら供給される入力電圧Ｖinが予め定められた規格の最小
値である場合の波形例であり、図２の（ｆ）は、入力電
圧Ｖinが規格の最大値である場合の波形例である。

【００１２】これら図２の（ｅ）、（ｆ）に示すよう
に、共振リセットタイプのフォワードコンバータでは、
リセットパルス電圧Ｐｒのパルス幅Ｈは、入力電圧Ｖin
の大きさに関係なく、一定であり、リセットパルス電圧
Ｐｒのピーク値Ｖｐは入力電圧Ｖinの大きさが大きくな
るに従って大きくなる。

【００１３】このように、共振リセットタイプのフォワ
ードコンバータでは、入力電圧Ｖinの大きさが大きくな
るに従ってリセットパルス電圧Ｐｒのピーク値Ｖｐが大
きくなることから、規格の最大入力電圧が供給される場
合に、その最大入力電圧に応じた大きなリセットパルス
電圧のピーク値Ｖｐにも耐え得る高耐圧なＭＯＳ−ＦＥ
Ｔを主スイッチ素子Ｑとして用いなければならないとい
う問題が生じる。

【００１４】そのように、高耐圧なＭＯＳ−ＦＥＴを主
スイッチ素子Ｑとして用いると、高耐圧なＭＯＳ−ＦＥ
Ｔは価格が高価なものであるので、フォワードコンバー
タの価格上昇を招くという問題や、ＭＯＳ−ＦＥＴのオ
ン抵抗が非常に大きいので導通損失が多く、回路効率を
低下させるという問題等が生じる。

【００１５】また、共振リセットタイプのフォワードコ
ンバータでは、上記したように、入力電圧Ｖinの大きさ
に関係なく、リセットパルス電圧Ｐｒのパルス幅Ｈが一
定であることから、入力電圧Ｖinが大きくなるに従っ
て、図１２に示す出力回路５の導通損失が多くなるとい
う問題発生の虞がある。

【００１６】それというのは次に示す理由による。図１
２に示す構成では、主スイッチ素子Ｑのオフ期間には、
リセットパルス電圧Ｐｒを利用してＭＯＳ−ＦＥＴ１４
がオン駆動する構成である。また、入力電圧Ｖinが大き
くなるに従って主スイッチ素子Ｑがオフしている期間Ｔ
offが長くなる構成である。図２の（ｅ）に示すよう
に、規格の最小入力電圧Ｖinが供給される場合の主スイ
ッチ素子Ｑのオフ期間Ｔoffと、主スイッチ素子Ｑに発
生するリセットパルス電圧Ｐｒのパルス幅Ｈとがほぼ等
しくなるように回路を構成すると、最小入力電圧Ｖinの
供給時には主スイッチ素子Ｑのオフ期間の殆どでＭＯＳ
−ＦＥＴ１４をオン駆動させることができるのに対し
て、規格の最大入力電圧Ｖinが供給される場合には、最
小入力電圧Ｖinの供給時に比べて、図２の（ｆ）に示す
ように、主スイッチ素子Ｑのオフ期間Ｔoffは長くなる
が、リセットパルス電圧Ｐｒのパルス幅Ｈは変化しない
ことから、主スイッチ素子Ｑのオフ期間であるのにも拘
わらず、ＭＯＳ−ＦＥＴ１４がオフしてしまうという時
間がかなり長くなってしまう。

【００１７】主スイッチ素子Ｑのオフ期間中に、ＭＯＳ
−ＦＥＴ１４がオフしてしまうと、電流はダイオード１
６を通って流れることとなり、ダイオード１６はＭＯＳ
−ＦＥＴ１４よりも順方向電圧降下が大きいので、電流
がダイオード１６を流れる場合には、ＭＯＳ−ＦＥＴ１
４を電流が流れる場合に比べて、出力回路５での導通損
失が増加してしまう。

【００１８】このように、共振リセットタイプのフォワ
ードコンバータでは、入力電圧Ｖinが大きくなるに従っ
て、主スイッチ素子Ｑのオフ期間における出力回路５の
導通損失が増加してしまうという問題発生の虞がある。

【００１９】そこで、その導通損失増加問題を防止する
ために、規格の最大入力電圧Ｖinが供給される場合の主
スイッチ素子Ｑのオフ期間Ｔoffと、リセットパルス電
圧Ｐｒのパルス幅Ｈとがほぼ等しくなるように回路を構
成することが考えられる。しかしながら、そのように、
回路を構成すると、入力電圧Ｖinが上記規格の最大値よ
りも小さいときには、リセットパルス電圧Ｐｒが発生し
ている途中で、つまり、トランス１のリセットが完了す
る前に、主スイッチ素子Ｑがオンしてしまうこととな
り、この場合には、主スイッチ素子Ｑの寄生容量の短絡
損失が生じると共に、ＭＯＳ−ＦＥＴ１４がオンしてい
る状態で主スイッチ素子Ｑがオンしてしまうので、ＭＯ
Ｓ−ＦＥＴ１４に短絡電流が通電してしまうという問題
が生じる。

【００２０】共振リセットタイプのフォワードコンバー
タでは、上記のように、リセットパルス電圧Ｐｒのパル
ス幅Ｈが入力電源８の入力電圧Ｖinの大きさに関係な
く、一定であり、かつ、リセットパルス電圧Ｐｒのピー
ク値Ｖｐは入力電圧Ｖinが大きくなるに従って大きくな
ることに起因して様々な問題発生の虞があった。

【００２１】これら問題発生を防止することが可能な図
１０に示すようなアクティブリセットタイプのフォワー
ドコンバータが提案されている。なお、図１０では、前
記図１２に示す共振リセットタイプのフォワードコンバ
ータと同一構成部分には同一符号を付し、その共通部分
の重複説明は省略する。

【００２２】図１０に示すアクティブリセットタイプの
フォワードコンバータにおいて特徴的なことは、一次回
路３にＭＯＳ−ＦＥＴ２５を設けたことである。上記Ｍ
ＯＳ−ＦＥＴ２５はソース側が主スイッチ素子Ｑのドレ
イン側に接続され、ＭＯＳ−ＦＥＴ２５のドレイン側は
コンデンサ１０に接続され、ＭＯＳ−ＦＥＴ２５のゲー
トは制御回路１３に接続されている。

【００２３】上記ＭＯＳ−ＦＥＴ２５は、制御回路１３
によって、主スイッチ素子Ｑがオフしている期間中にオ
ンするようにスイッチング動作が制御されており、この
ＭＯＳ−ＦＥＴ２５によって、図２の（ｃ）や（ｄ）に
示すように、主スイッチ素子Ｑに発生するリセットパル
ス電圧Ｐｒを設定値にクランプすることができる。上記
図２の（ｃ）に示すリセットパルス電圧Ｐｒの波形は規
格の最小入力電圧Ｖinが供給されている場合の波形例で
あり、図２の（ｄ）に示すリセットパルス電圧Ｐｒの波
形は規格の最大入力電圧Ｖinが供給されている場合の波
形例である。

【００２４】この図１０に示すアクティブリセットタイ
プのフォワードコンバータでは、上記のように、主スイ
ッチ素子Ｑのリセットパルス電圧Ｐｒを設定値にクラン
プすることから、入力電圧Ｖinの大きさに関係なく、リ
セットパルス電圧Ｐｒのピーク値Ｖｐをほぼ一定とする
ことができる。このことから、主スイッチ素子Ｑのオフ
期間に、主スイッチ素子Ｑに印加する電圧のピーク値を
抑制することができ、主スイッチ素子Ｑに高耐圧なＭＯ
Ｓ−ＦＥＴを用いなくとも済むという効果を得ることが
できる。

【００２５】また、上記図２の（ｃ）、（ｄ）にも示さ
れるように、リセットパルス電圧Ｐｒを設定値にクラン
プすることによって、リセットパルス電圧Ｐｒのパルス
幅Ｈは入力電圧Ｖinの大きさに応じて可変することとな
り、入力電圧Ｖinの大小に関係なく、主スイッチ素子Ｑ
のオフ期間Ｔoffと、リセットパルス電圧Ｐｒのパルス
幅Ｈとをほぼ同様にすることが可能となる。

【００２６】主スイッチ素子Ｑのリセットパルス電圧Ｐ
ｒと同様な波形を持つリセットパルス電圧が二次コイル
４に発生するので、上記のように、主スイッチ素子Ｑの
リセットパルス電圧Ｐｒを設定値にクランプすることに
よって、出力回路５のＭＯＳ−ＦＥＴ１４は、入力電圧
Ｖinの大小に関係なく、主スイッチ素子Ｑがオフしてい
る期間のほぼ全領域に亙り、オンすることとなり、前述
したような主スイッチ素子Ｑのオフ期間中にＭＯＳ−Ｆ
ＥＴ１４がオフしてしまうことに起因した導通損失増加
問題を防止することができ、かつ、トランス１のリセッ
トが終了する前に主スイッチ素子Ｑがオンしてしまうこ
とに起因した主スイッチ素子Ｑの寄生容量の短絡損失発
生問題やＭＯＳ−ＦＥＴ１４に短絡電流が通電する問題
等を回避することができる。

【００２７】しかしながら、図１０に示すアクティブリ
セットタイプのフォワードコンバータでは、主スイッチ
素子Ｑのソース側の電位と、ＭＯＳ−ＦＥＴ２５のソー
ス側の電位とが異なることから、図示されていないが、
ＭＯＳ−ＦＥＴ２５を駆動させるためにドライブトラン
スを設けなければならず、フォワードコンバータが大型
化してしまうという問題が生じる。

【００２８】また、主スイッチ素子ＱとＭＯＳ−ＦＥＴ
２５が共にオフしている図１１に示すデッドタイムＴｄ
を設けなければならず、そのデッドタイムＴｄを設けて
ＭＯＳ−ＦＥＴ２５のスイッチング制御を行うための回
路構成は非常に複雑であり、このことから、制御回路１
３の回路構成が非常に煩雑なものとなり、フォワードコ
ンバータの低価格化を妨げてしまうという問題がある。

【００２９】本発明は上記課題を解決するために成され
たものであり、その目的は、簡単な回路構成で、主スイ
ッチ素子のリセットパルス電圧を設定値にクランプする
ことを可能したフォワードコンバータを提供することに
ある。

【００３０】

【課題を解決するための手段】上記目的を達成するため
に、この発明は次に示す構成をもって前記課題を解決す
る手段としている。すなわち、第１の発明は、主スイッ
チ素子のオン・オフ動作に基づいてトランスのエネルギ
ーを整流平滑して出力する出力回路を有し、上記主スイ
ッチ素子のオフ期間には主スイッチ素子およびトランス
にリセットパルス電圧が発生する構成と成しているフォ
ワードコンバータにおいて、トランスに設けられた補助
コイルから成る補助巻線部と；上記補助コイルに発生す
る上記リセットパルス電圧を設定値にクランプするリセ
ットパルス電圧クランプ回路と；を有し、上記補助巻線
部は第１の補助コイルと第２の補助コイルを有し、リセ
ットパルス電圧クランプ回路は、主スイッチ素子がオン
しているときに上記第１の補助コイルのエネルギーを整
流して第１の充電コンデンサ部に充電するオン−オン整
流充電回路と、主スイッチ素子がオフしているときに上
記第２の補助コイルのエネルギーを整流して第２の充電
コンデンサ部に充電するオン−オフ整流充電回路とを有
し、上記第１の充電コンデンサ部および第２の充電コン
デンサ部には充電電圧クランプ部に接続する接続部が設
けられ、上記充電電圧クランプ部によって、上記第１の
充電コンデンサ部の充電電圧値と第２の充電コンデンサ
部の充電電圧値とを合算した電圧値が設定値にクランプ
される構成と成し、上記リセットパルス電圧クランプ回
路は、上記第１の充電コンデンサ部の充電電圧値と第２
の充電コンデンサ部の充電電圧値との合算値がクランプ
されることによって、上記第２の補助コイルに発生する
リセットパルス電圧をクランプして、主スイッチ素子の
リセットパルス電圧をクランプする構成と成しているこ
とを特徴として構成されている。

【００３１】第２の発明は、主スイッチ素子のオン・オ
フ動作に基づいてトランスのエネルギーを整流平滑して
出力する出力回路を有し、上記主スイッチ素子のオフ期
間には主スイッチ素子およびトランスにリセットパルス
電圧が発生する構成と成しているフォワードコンバータ
において、トランスに設けられた補助コイルから成る補
助巻線部と；上記補助コイルに発生する上記リセットパ
ルス電圧を設定値にクランプするリセットパルス電圧ク
ランプ回路と；を有し、上記補助巻線部は補助コイルを
有し、リセットパルス電圧クランプ回路は多倍電圧整流
回路と成しており、この多倍電圧整流回路は上記補助コ
イルのエネルギーを多倍電圧整流してコンデンサ部に充
電する構成を備え、上記コンデンサ部には充電電圧クラ
ンプ部に接続する接続部が設けられ、上記充電電圧クラ
ンプ部によって上記コンデンサ部の充電電圧は設定値に
クランプされる構成と成し、リセットパルス電圧クラン
プ回路は、上記コンデンサ部の充電電圧がクランプされ
ることによって、補助コイルのリセットパルス電圧をク
ランプして、主スイッチ素子のリセットパルス電圧をク
ランプする構成と成していることを特徴として構成され
ている。

【００３２】第３の発明は、上記第１又は第２の発明の
構成を備え、フォワードコンバータは負荷に出力する出
力電圧を安定化する回路構成を備え、上記負荷を充電電
圧クランプ部として機能させることを特徴として構成さ
れている。

【００３３】第４の発明は、上記第２の発明の構成を備
え、フォワードコンバータから負荷に出力する出力電圧
を安定化する方向に主スイッチ素子のオン・オフ動作を
制御する制御回路が設けられ、リセットパルス電圧クラ
ンプ回路である多倍電圧整流回路のコンデンサ部は上記
負荷が接続される端子間に設けられており、また、トラ
ンスには制御電力供給用補助コイルが設けられ、さら
に、この制御電力供給用補助コイルのエネルギーを整流
して制御電力供給用コンデンサ部に充電する制御電力供
給用多倍電圧整流回路が設けられており、該制御電力供
給用多倍電圧整流回路は上記制御電力供給用コンデンサ
部の充電電圧を制御電力として上記制御回路に供給する
と共に、その制御電力供給用コンデンサ部の充電電圧に
応じた電圧をフォワードコンバータの検出出力電圧とし
て上記制御回路に加える構成と成し、上記制御回路は、
上記制御電力供給用多倍電圧整流回路から加えられたフ
ォワードコンバータの検出出力電圧に基づいて、フォワ
ードコンバータの出力電圧の安定化制御を行うことを特
徴として構成されている。

【００３４】第５の発明は、上記第１〜第４の発明の何
れか１つの発明の構成を備え、出力回路は、リセットパ
ルス電圧に基づいてオン動作する転流側同期整流器を有
していることを特徴として構成されている。

【００３５】上記構成の発明において、リセットパルス
電圧クランプ回路は、補助巻線部の補助コイルに発生す
るリセットパルス電圧を設定値にクランプする。補助コ
イルのリセットパルス電圧と同様な電圧波形のリセット
パルス電圧が主スイッチ素子に発生することから、上記
のように、リセットパルス電圧クランプ回路により、補
助コイルのリセットパルス電圧が設定値にクランプされ
ることによって、主スイッチ素子のリセットパルス電圧
をクランプすることができる。

【００３６】上記補助コイルのリセットパルス電圧をク
ランプするリセットパルス電圧クランプ回路は簡単な回
路構成で、しかも、高価な部品を用いずに構築すること
ができるので、フォワードコンバータの回路構成の煩雑
化および高価格化を抑制しつつ、前述したような主スイ
ッチ素子のリセットパルス電圧をクランプすることによ
って得られる優れた効果を得ることができ、前記課題を
解決することができる。

【００３７】

【発明の実施の形態】以下に、この発明に係る実施形態
例を図面に基づいて説明する。

【００３８】第１の実施形態例において特徴的なこと
は、前述したような共振リセットタイプのフォワードコ
ンバータに、図１の（ａ）や（ｂ）に示すように、補助
巻線部２６とリセットパルス電圧クランプ回路２７を設
けたことである。

【００３９】なお、図１の（ａ）、（ｂ）に示すフォワ
ードコンバータは、両方共に、前記図１２に示す共振リ
セットタイプのフォワードコンバータと同様に、主スイ
ッチ素子Ｑのオン・オフ動作によって、入力電源８の入
力エネルギーに基づいたトランス１のエネルギーを出力
回路５がチョークインプット整流・平滑して負荷２０に
出力する構成を備えたものであり、図１の（ａ）の回路
と図１の（ｂ）に示す回路の違いは出力回路５にＭＯＳ
−ＦＥＴ１４が設けられているか否かである。これら図
１の（ａ）、（ｂ）では、前記図１２に示す回路と同一
構成部分には同一符号を付してあり、この第１の実施形
態例の説明において、その図１２の回路と共通部分の重
複説明は省略する。なお、図１の（ａ）、（ｂ）では図
示が省略されているが、これら図１の（ａ）、（ｂ）の
フォワードコンバータにも、前記図１２に示す回路と同
様に、一次回路３に抵抗体１１とスイッチ素子１２が設
けられ、また、制御回路１３に制御電力を供給する回路
や、負荷２０に出力される出力電圧Ｖout（あるいは出
力電流Ｉout）を検出する検出回路が設けられている。

【００４０】この第１の実施形態例では、前述したよう
に、該第１の実施形態例において特徴的な補助巻線部２
６とリセットパルス電圧クランプ回路２７が設けられて
いる。上記補助巻線部２６はトランス１に設けた補助コ
イル２８を有し、リセットパルス電圧クランプ回路２７
はその補助コイル２８に発生するリセットパルス電圧を
設定値にクランプする構成を備えている。

【００４１】上記主スイッチ素子Ｑに発生するリセット
パルス電圧Ｐｒは補助コイル２８のリセットパルス電圧
とほぼ同様な電圧波形と成すことから、上記リセットパ
ルス電圧クランプ回路２７によって、補助コイル２８の
リセットパルス電圧をクランプすることにより、図２の
（ａ）、（ｂ）に示すように主スイッチ素子Ｑのリセッ
トパルス電圧Ｐｒをクランプすることができる。

【００４２】図２の（ａ）に示す電圧波形は、この第１
の実施形態例に示す回路構成を備えたフォワードコンバ
ータにおいて、入力電圧Ｖinが規格の最小値である場合
に主スイッチ素子Ｑのドレイン側に発生するリセットパ
ルス電圧Ｐｒの波形例であり、図２の（ｂ）に示す電圧
波形は入力電圧Ｖinが規格の最大値である場合に主スイ
ッチ素子Ｑのドレイン側に発生するリセットパルス電圧
Ｐｒの波形例である。これら図２の（ａ）、（ｂ）に示
されるように、主スイッチ素子Ｑのリセットパルス電圧
Ｐｒをクランプすることによって、前記図１０に示すア
クティブリセットタイプのフォワードコンバータと同様
に、入力電源８の入力電圧Ｖinの大小に関係なく、リセ
ットパルス電圧Ｐｒのピーク値をほぼ一定値に抑制する
ことができ、かつ、入力電圧Ｖinの大きさに応じて可変
する主スイッチ素子Ｑのオフ期間Ｔoffと同様に、リセ
ットパルス電圧Ｐｒのパルス幅Ｈを可変させることがで
きることとなる。

【００４３】前記補助巻線部２６およびリセットパルス
電圧クランプ回路２７は、後述するように、非常に簡単
な回路構成で、しかも、高価な部品を用いずに形成する
ことができることから、回路構成の煩雑化や価格上昇を
抑制しつつ、主スイッチ素子Ｑのリセットパルス電圧Ｐ
ｒをクランプすることによって得られる前述したような
優れた効果を奏することができる。

【００４４】以下に、上記補助巻線部２６およびリセッ
トパルス電圧クランプ回路２７の回路構成例を４例示
す。もちろん、上記補助巻線部２６およびリセットパル
ス電圧クランプ回路２７は、補助巻線部２６の補助コイ
ル２８に発生するリセットパルス電圧を設定値にクラン
プして主スイッチ素子Ｑのリセットパルス電圧Ｐｒをク
ランプすることが可能な回路構成を備えていればよく、
以下に示す回路構成に限定されるものではない。

【００４５】図３には補助巻線部２６およびリセットパ
ルス電圧クランプ回路２７の第１の回路構成例が示され
ている。なお、この図３に示す補助巻線部２６およびリ
セットパルス電圧クランプ回路２７は前記図１の（ａ）
に示す回路に組み込まれた回路であるが、図１の（ｂ）
に示す回路に組み込むこともできる。

【００４６】この図３に示す補助巻線部２６は第１の補
助コイル２８ａと第２の補助コイル２８ｂを有して構成
されており、リセットパルス電圧クランプ回路２７は第
１のダイオード３０と第２のダイオード３１と第１の充
電コンデンサ部３２と第２の充電コンデンサ部３３を有
して構成されている。

【００４７】つまり、第１の補助コイル２８ａの一端側
には第１のダイオード３０のアノード側が接続され、こ
の第１のダイオード３０のカソード側は第１の充電コン
デンサ部３２の一端側に接続され、この第１の充電コン
デンサ部３２の他端側は前記第１の補助コイル２８ａの
他端側に接続されている。

【００４８】また、第２の補助コイル２８ｂの一端側に
は第２のダイオード３１のアノード側が接続され、この
第２のダイオード３１のカソード側は第２の充電コンデ
ンサ部３３の一端側に接続され、第２の充電コンデンサ
部３３の他端側は前記第２の補助コイル２８ｂの他端側
に接続されている。上記第１の充電コンデンサ部３２と
第２の充電コンデンサ部３３は直列的に接続されてお
り、この第１の充電コンデンサ部３２と第２の充電コン
デンサ部３３との直列接続体の両端側はそれぞれ接続部
２７ａ，２７ｂを介して充電電圧クランプ部３４に接続
されている。

【００４９】この図３に示す例では、上記充電電圧クラ
ンプ部３４は抵抗体３５とツェナーダイオード３６との
直列接続体により構成されており、この直列接続体は前
記充電コンデンサ部３２，３３の直列接続体に並列的に
接続される。

【００５０】この第１の回路構成例では、補助巻線部２
６およびリセットパルス電圧クランプ回路２７は上記の
ように構成されており、主スイッチ素子Ｑがオンしてい
るときに、第１の補助コイル２８ａのエネルギーが第１
のダイオード３０と第１の充電コンデンサ部３２を順に
通る経路で通電する。つまり、上記第１のダイオード３
０によって第１の補助コイル２８ａのエネルギーは整流
されて第１の充電コンデンサ部３２に充電される。上記
第１のダイオード３０と第１の充電コンデンサ部３２に
よって、オン−オン整流充電回路が構成されている。

【００５１】また、主スイッチ素子Ｑがオフしていると
きには、第２の補助コイル２８ｂのエネルギーが第２の
ダイオード３１と第２の充電コンデンサ部３３を順に通
る経路で通電し、第２のダイオード３１によって整流さ
れたエネルギーが第２の充電コンデンサ部３３に充電さ
れる。上記第２のダイオード３１と第２の充電コンデン
サ部３３によって、オン−オフ整流充電回路が構成され
ている。

【００５２】前述したように、充電コンデンサ部３２，
３３の直列接続体は充電電圧クランプ部３４の抵抗体３
５とツェナーダイオード３６の直列接続体に並列的に接
続されていることから、充電コンデンサ部３２，３３の
直列接続体の充電電圧、つまり、第１の充電コンデンサ
部３２の充電電圧値と第２の充電コンデンサ部３３の充
電電圧値を合算した電圧値は、上記ツェナーダイオード
３６のツェナー電圧に基づいた設定値にクランプされ
る。このように、第１の充電コンデンサ部３２の充電電
圧値と第２の充電コンデンサ部３３の充電電圧値を合算
した電圧値がクランプされることによって、第２の補助
コイル２８ｂに発生するリセットパルス電圧がクランプ
される。

【００５３】このように、主スイッチ素子Ｑがオフして
いるときに、第２の補助コイル２８ｂのリセットパルス
電圧がクランプされることによって、前記したように、
主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクランプ
される。

【００５４】なお、図３では、ツェナーダイオード３６
に抵抗体３５を直列的に接続しているが、この抵抗体３
５はツェナーダイオード３６に過電流が流れてツェナー
ダイオード３６が損傷するのを防止するためのものであ
り、例えば、ツェナーダイオード３６の耐電流性が優れ
ている場合には上記抵抗体３５を省略してもよい。

【００５５】また、上記第１の補助コイル２８ａの巻線
数と、第２の補助コイル２８ｂの巻線数とは等しくと
も、異なっていてもよく、適宜設定されるものである。

【００５６】図４には補助巻線部２６およびリセットパ
ルス電圧クランプ回路２７の第２の回路構成例が示され
ている。この図４に示す補助巻線部２６およびリセット
パルス電圧クランプ回路２７は前記図１の（ａ）に示す
回路に組み込まれたものであるが、もちろん、この図４
に示す補助巻線部２６およびリセットパルス電圧クラン
プ回路２７は前記図１の（ｂ）に示す回路にも組み込む
ことができる。

【００５７】この図４に示す補助巻線部２６およびリセ
ットパルス電圧クランプ回路２７は前記図３に示す第１
の回路構成例とほぼ同様な構成を有しているが、異なる
特徴的なことは、図３に示す第２の補助コイル２８ｂが
省略され、リセットパルス電圧クランプ回路２７は多倍
電圧整流回路である倍電圧整流回路と成していることで
ある。

【００５８】すなわち、補助コイル２８の一端側には第
１のダイオード３０のアノード側と第２のダイオード３
１のカソード側がそれぞれ接続され、上記第１のダイオ
ード３０のカソード側には第１の充電コンデンサ部３２
の一端側が接続され、この第１の充電コンデンサ部３２
の他端側は第２の充電コンデンサ部３３の一端側に接続
され、この第２の充電コンデンサ部３３の他端側は前記
第２のダイオード３１のアノード側に接続されており、
上記充電コンデンサ部３２，３３の接続部は前記補助コ
イル２８の他端側に接続されている。また、上記充電コ
ンデンサ部３２，３３の直列接続体は接続部２７ａ，２
７ｂを介して充電電圧クランプ部３４に接続されてい
る。

【００５９】この図４に示す補助巻線部２６およびリセ
ットパルス電圧クランプ回路２７の第２の回路構成例は
上記のように構成されており、主スイッチ素子Ｑがオン
しているときに補助コイル２８のエネルギーが第１のダ
イオード３０を通って第１の充電コンデンサ部３２に充
電され、主スイッチ素子Ｑがオフしているときには補助
コイル２８のエネルギーは第２の充電コンデンサ部３３
と第２のダイオード３１を通る経路で通電して第２の充
電コンデンサ部３３に充電される。つまり、この図４に
示す回路では、上記第１の充電コンデンサ部３２と第２
の充電コンデンサ部３３は倍電圧整流回路のコンデンサ
部を構成しており、補助コイル２８のエネルギーは倍電
圧整流されて上記コンデンサ部に充電される。

【００６０】この図４に示す第２の回路構成例において
も、前記図３に示す第１の回路構成例と同様に、上記倍
電圧整流回路２７のコンデンサ部の充電電圧、つまり、
第１の充電コンデンサ部３２の充電電圧値と第２の充電
コンデンサ部３３の充電電圧値の合算値は、充電電圧ク
ランプ部３４によって、ツェナーダイオード３６のツェ
ナー電圧に基づいた設定値にクランプされる。

【００６１】このように、第１の充電コンデンサ部３２
の充電電圧値と第２の充電コンデンサ部３３の充電電圧
値の合算値が設定値にクランプされることによって、補
助コイル２８のリセットパルス電圧がクランプされて、
前述したように、必然的に、主スイッチ素子Ｑのリセッ
トパルス電圧Ｐｒもクランプされる。

【００６２】なお、この図４に示す第２の回路構成例に
おいても、前記図３の回路構成例と同様に、充電電圧ク
ランプ部３４の抵抗体３５を省略してもよい。

【００６３】図５には補助巻線部２６およびリセットパ
ルス電圧クランプ回路２７の第３の回路構成例が示され
ている。なお、この図５に示す補助巻線部２６およびリ
セットパルス電圧クランプ回路２７は前記図１の（ａ）
に示す回路に組み込まれたものであるが、もちろん、前
記図１の（ｂ）に示す回路にも組み込みことが可能であ
る。

【００６４】この第３の回路構成例では、制御回路１３
によって出力電圧Ｖoutの安定化制御が行われるフォワ
ードコンバータを対象としており、この第３の回路構成
例において特徴的なことは、リセットパルス電圧クラン
プ回路２７は接続部２７ａ，２７ｂを介して負荷２０に
接続されていることである。それ以外の構成は前記図４
に示す第２の回路構成例と同様であり、その共通部分の
重複説明は省略する。

【００６５】この図５に示す第３の回路構成例では、リ
セットパルス電圧クランプ回路２７における第１の充電
コンデンサ部３２と第２の充電コンデンサ部３３の直列
接続体は接続部２７ａ，２７ｂを介して負荷２０に並列
的に接続されている。

【００６６】前記したように、フォワードコンバータか
ら負荷２０に出力される出力電圧Ｖoutは安定化制御が
成されており、ほぼ一定であることから、第１の充電コ
ンデンサ部３２の充電電圧値と第２の充電コンデンサ部
３３の充電電圧値の合算値は上記負荷２０への出力電圧
Ｖoutに基づいた設定値にクランプされることとなる。
つまり、負荷２０は前記図３や図４に示した充電電圧ク
ランプ部３４と同様の機能を果たすことができる。

【００６７】このように、負荷２０によって、前記第１
や第２の回路構成例と同様に、第１の充電コンデンサ部
３２の充電電圧値と第２の充電コンデンサ部３３の充電
電圧値の合算値が設定値にクランプされることにより、
補助コイル２８のリセットパルス電圧がクランプされて
主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクランプ
されることとなる。

【００６８】なお、図５では、補助巻線部２６およびリ
セットパルス電圧クランプ回路２７は前記図４とほぼ同
様の回路構成であったが、もちろん、補助巻線部２６お
よびリセットパルス電圧クランプ回路２７を図３に示す
回路とほぼ同様の構成とし、リセットパルス電圧クラン
プ回路２７は、充電電圧クランプ部３４に代えて、接続
部２７ａ，２７ｂを介して負荷２０に接続する構成とし
てもよい。

【００６９】図６および図７には補助巻線部２６および
リセットパルス電圧クランプ回路２７の第４の回路構成
例が示されている。なお、図６に示す補助巻線部２６お
よびリセットパルス電圧クランプ回路２７は前記図１の
（ａ）に示す回路に組み込まれたものであり、図７に示
す補助巻線部２６およびリセットパルス電圧クランプ回
路２７は前記図１の（ｂ）に示す回路に組み込まれたも
のであり、図６の補助巻線部２６、リセットパルス電圧
クランプ回路２７と、図７の補助巻線部２６、リセット
パルス電圧クランプ回路２７とは同一の回路構成を備え
ている。

【００７０】図６、図７に示す第４の回路構成例におい
て特徴的なことは、リセットパルス電圧クランプ回路２
７の前記第１の充電コンデンサ部３２が省略され、出力
回路５の平滑コンデンサ１９がその第１の充電コンデン
サ部３２と同様に機能することであり、リセットパルス
電圧クランプ回路２７は倍電圧整流回路と成している。
それ以外の構成は、図５に示す回路とほぼ同様であり、
ここでは、その共通部分の重複説明は省略する。

【００７１】この図６、図７に示す第４の回路構成例で
は、平滑コンデンサ１９の充電電圧値と第２の充電コン
デンサ部３３の充電電圧値との合算値が負荷２０によっ
て設定値にクランプされ、このことによって、補助コイ
ル２８のリセットパルス電圧がクランプされて、必然的
に、主スイッチ素子Ｑのリセットパルス電圧Ｐｒもクラ
ンプされる。

【００７２】この第１の実施形態例によれば、補助巻線
部２６およびリセットパルス電圧クランプ回路２７を設
け、上記リセットパルス電圧クランプ回路２７によっ
て、補助巻線部２６の補助コイル２８のリセットパルス
電圧をクランプし、このように、補助コイル２８のリセ
ットパルス電圧をクランプすることによって、必然的
に、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクラ
ンプする構成とし、その補助巻線部２６およびリセット
パルス電圧クランプ回路２７は簡単な回路構成であり、
高価な部品を用いずに形成することができるので、回路
の煩雑化および高価格化を抑制しつつ、主スイッチ素子
Ｑのリセットパルス電圧Ｐｒをクランプすることから得
られる前記したような優れた効果を奏することができ
る。

【００７３】つまり、入力電源８の入力電圧Ｖinの大き
さに関係なく、主スイッチ素子Ｑのリセットパルス電圧
Ｐｒのピーク値をほぼ一定値にクランプすることができ
ることから、リセットパルス電圧Ｐｒに起因した大きな
電圧が主スイッチ素子Ｑに印加するのを防止することが
できる。このことによって、主スイッチ素子Ｑとして高
耐圧なＭＯＳ−ＦＥＴを用いなくとも済む。このよう
に、高耐圧なＭＯＳ−ＦＥＴを主スイッチ素子Ｑとして
用いなくとも済むので、主スイッチ素子Ｑでの導通損失
を低減させることができるという効果等を得ることがで
きる。

【００７４】また、主スイッチ素子Ｑのリセットパルス
電圧Ｐｒをクランプすることによって、入力電源８の入
力電圧Ｖinの大きさに応じて上記リセットパルス電圧Ｐ
ｒのパルス幅Ｈを可変させることができる。このことに
より、上記入力電圧Ｖinの大きさに応じて変動する主ス
イッチ素子Ｑのオフ期間Ｔoffと同様に、リセットパル
ス電圧Ｐｒのパルス幅Ｈを可変させることができ、入力
電圧Ｖinの大小に拘わらず、主スイッチ素子Ｑのオフ期
間Ｔoffと、リセットパルス電圧Ｐｒのパルス幅Ｈとほ
ぼ同様にすることができる。

【００７５】二次コイル４に発生するリセットパルス電
圧は主スイッチ素子Ｑのリセットパルス電圧Ｐｒと同様
な波形を持つものであり、上記のように、入力電圧Ｖin
の大小に拘わらず、主スイッチ素子Ｑのオフ期間Ｔoff
と、リセットパルス電圧Ｐｒのパルス幅Ｈとほぼ同様に
することができることによって、前記図１の（ｂ）に示
すように、出力回路５が、リセットパルス電圧を利用し
てオン駆動するＭＯＳ−ＦＥＴ１４を有して構成されて
いる場合には、入力電圧Ｖinの大小に関係なく、主スイ
ッチ素子Ｑのオフ期間Ｔoffのほぼ全領域に亙り、ＭＯ
Ｓ−ＦＥＴ１４をオン駆動させることができることとな
り、電流はＭＯＳ−ＦＥＴ１４を介して通電し、ダイオ
ード１６には殆ど流れないことから、従来のような、入
力電源Ｖinの大きさが大きくなるに従って、主スイッチ
素子Ｑのオフ期間における出力回路５の導通損失が多く
なるという問題を防止することができる。

【００７６】また、トランス１のリセットが終了する前
に、主スイッチ素子Ｑがオンしてしまうという事態発生
を防止することができ、このことにより、主スイッチ素
子Ｑの寄生容量の短絡損失発生問題や、主スイッチ素子
Ｑがオンしたときに、オン状態のＭＯＳ−ＦＥＴ１４に
短絡電流が通電してしまうという問題を防止することが
できる。

【００７７】このように、主スイッチ素子Ｑのリセット
パルス電圧Ｐｒをクランプすることにより、入力電圧Ｖ
inの大小に応じて、リセットパルス電圧Ｐｒのパルス幅
Ｈを主スイッチ素子Ｑのオフ期間Ｔoffとほぼ同様に自
動可変制御することができることから、主スイッチ素子
Ｑのオフ期間における出力回路５の導通損失増加問題
と、主スイッチ素子Ｑの寄生容量の短絡損失発生問題と
を共に回避することができ、このことにより、フォワー
ドコンバータの回路効率を向上させることができる。

【００７８】上記のように、この第１の実施形態例に示
す構成では、回路の煩雑化および高価格化を抑制しつ
つ、主スイッチ素子Ｑのリセットパルス電圧Ｐｒをクラ
ンプすることにより得られる優れた効果を奏することが
できる。

【００７９】また、前記補助巻線部２６およびリセット
パルス電圧クランプ回路２７の第２の回路構成例等に示
すように、リセットパルス電圧クランプ回路２７を倍電
圧整流回路により構成した場合には、補助コイル２８を
唯１個設けるだけでよく、トランス１の大型化を回避す
ることができる。

【００８０】さらに、前記補助巻線部２６およびリセッ
トパルス電圧クランプ回路２７の第３の回路構成例等に
示すように、負荷２０を充電電圧クランプ部として機能
させる構成とした場合には、回路構成をより一層簡略化
することができ、また、補助コイル２８に発生したリセ
ットパルス電圧が損失とならず、負荷２０に回生される
ので、回路効率をさらに向上させることができる。

【００８１】以下に、第２の実施形態例を説明する。

【００８２】この第２の実施形態例では、前記第１の実
施形態例に示したようにリセットパルス電圧クランプ回
路２７が倍電圧整流回路と成し、そのリセットパルス電
圧クランプ回路２７は負荷２０に並列的に接続されてい
る場合に、図８に示すような制御電力供給用補助コイル
３７および制御電力供給回路３８を設けたことを特徴と
している。それ以外の構成は前記第１の実施形態例の構
成と同様であり、前記第１の実施形態例と同一構成部分
には同一符号を付し、その共通部分の重複説明は省略す
る。

【００８３】図８に示すように、この第２の実施形態例
では、トランス１に制御電力供給用補助コイル３７が設
けられ、この制御電力供給用補助コイル３７には制御電
力供給回路３８が接続されている。この制御電力供給回
路３８は制御電力供給用多倍電圧整流回路である倍電圧
整流回路と成しており、上記リセットパルス電圧クラン
プ回路２７の回路構成とほぼ同様な回路構成を有してい
る。

【００８４】つまり、図８に示すように、制御電力供給
用補助コイル３７の一端側にはダイオード３９のアノー
ド側が接続され、このダイオード３９のカソード側はコ
ンデンサ４１の一端側に接続され、このコンデンサ４１
の他端側は前記制御電力供給用補助コイル３７の他端側
に接続されている。

【００８５】また、上記ダイオード３９のアノード側に
はダイオード４０のカソード側が接続され、このダイオ
ード４０のアノード側はコンデンサ４２の一端側に接続
され、このコンデンサ４２の他端側は前記制御電力供給
用補助コイル３７に接続されている。上記コンデンサ４
１，４２は直列的に接続されている。

【００８６】このコンデンサ４１，４２の直列接続体は
倍電圧整流回路である制御電力供給回路３８のコンデン
サ部を構成しており、このコンデンサ部は抵抗体４３
ａ，４３ｂの直列接続体に並列的に接続されている。ま
た、上記コンデンサ４１，４２の直列接続体は前記制御
回路１３に接続され、さらに、上記抵抗体４３ａと抵抗
体４３ｂの接続部は前記制御回路１３に接続されてい
る。

【００８７】この第２の実施形態例において特徴的な制
御電力供給用補助コイル３７および制御電力供給回路３
８は上記のように構成されている。その制御電力供給回
路３８のコンデンサ部における充電電圧値（つまり、コ
ンデンサ４１の充電電圧値とコンデンサ４２の充電電圧
値の合算値）は、上記リセットパルス電圧クランプ回路
２７のコンデンサ部の充電電圧値（図８に示す例では第
２の充電コンデンサ部３３の充電電圧値）に比例した電
圧値となる。前記第１の実施形態例で述べたように、リ
セットパルス電圧クランプ回路２７のコンデンサ部の充
電電圧値はほぼ一定にクランプされることから、制御電
力供給回路３８のコンデンサ部の充電電圧値もほぼ一定
値に安定することとなる。

【００８８】この第２の実施形態例では、そのほぼ一定
値に安定している制御電力供給回路３８のコンデンサ部
の充電電圧を制御電力として制御回路１３に供給する。

【００８９】また、上記リセットパルス電圧クランプ回
路２７は負荷２０に接続されており、該リセットパルス
電圧クランプ回路２７のコンデンサ部の充電電圧値は負
荷２０への出力電圧Ｖoutに応じた電圧値にクランプさ
れており、このことから、制御電力供給回路３８のコン
デンサ部の充電電圧値も上記出力電圧Ｖoutに応じた電
圧値となる。

【００９０】この第２の実施形態例では、その制御電力
供給回路３８のコンデンサ部の充電電圧を抵抗体４３
ａ，４３ｂによって分圧し、負荷２０への出力電圧Ｖou
tに応じた検出出力電圧として制御回路１３に供給す
る。

【００９１】制御回路１３は上記制御電力供給回路３８
から供給された制御電力を用い、かつ、制御電力供給回
路３８から加えられた出力電圧Ｖoutの検出値に基づい
て、負荷２０に供給される出力電圧Ｖoutの安定化制御
を行う。

【００９２】この第２の実施形態例によれば、前記第１
の実施形態例と同様に補助巻線部２６とリセットパルス
電圧クランプ回路２７を備えているので、前記第１の実
施形態例に述べたような効果、つまり、回路の煩雑化お
よび高価格化を抑制しつつ、主スイッチ素子Ｑのリセッ
トパルス電圧Ｐｒをクランプすることができ、主スイッ
チ素子Ｑのリセットパルス電圧Ｐｒをクランプすること
から得られる前記優れた効果を奏することができる。

【００９３】その上、この第２の実施形態例では、リセ
ットパルス電圧クランプ回路２７と同様な回路構成を持
つ制御電力供給回路３８を設けたので、安定した制御電
力を制御回路１３に供給することができる。

【００９４】また、制御電力供給回路３８は制御電力供
給用補助コイル３７のエネルギーを倍電圧整流したもの
を制御電力として制御回路１３に供給しているので、前
記図１０や図１２に示したようなチョークインプット整
流方式の制御電力供給回路７を設ける場合に比べて、制
御電力供給用補助コイル３７の巻線数を図７に示す三次
コイル６の巻線数の１／３〜１／４に削減することがで
き、トランス１の小型化を図ることができる。

【００９５】さらに、この第２の実施形態例に示す制御
電力供給回路３８は上記のように制御回路１３に制御電
力を供給する機能の他に、負荷２０への出力電圧Ｖout
に応じた検出出力電圧を出力する機能を備えていること
から、制御電力供給回路の他に出力電圧Ｖoutを検出す
るための検出回路を別個に設ける場合に比べて、その検
出回路を省略することができることから、回路構成のよ
り一層の簡素化を図ることができる。

【００９６】さらに、負荷２０に出力される出力電圧Ｖ
outを直接的に検出する際には、フォトカプラやシャン
トレギュレータを備えた検出回路が設けられるが、上記
フォトカプラは寿命が短い部品であることから、フォワ
ードコンバータが短命となってしまうという問題が生じ
る。これに対して、この第２の実施形態例に示すよう
に、フォトカプラを用いない制御電力供給回路３８によ
って、出力電圧Ｖoutを検出する構成とすることによ
り、短寿命の部品に起因したフォワードコンバータの短
寿命化の問題を防止することができる。さらにまた、上
記フォトカプラやシャントレギュレータは価格が高価で
あるのに対して、この第２の実施形態例に示した制御電
力供給回路３８はそのような高価な部品を用いなくとも
構成することができることから、フォワードコンバータ
の価格上昇を抑制することができる。

【００９７】なお、この発明は上記各実施形態例に限定
されるものではなく、様々な実施の形態を採り得る。例
えば、図１の（ｂ）に示すように、出力回路５のＭＯＳ
−ＦＥＴ１４は二次コイル４のリセットパルス電圧を利
用してオン駆動するように回路に組み込まれていたが、
例えば、図９に示すように、ＭＯＳ−ＦＥＴ１４を駆動
させるための専用の補助コイル４５をトランス１に設
け、この補助コイル４５のエネルギーを利用してＭＯＳ
−ＦＥＴ１４をオン駆動させる構成としてもよい。

【００９８】また、上記各実施形態例では、リセットパ
ルス電圧クランプ回路２７には、補助コイル２８のエネ
ルギーを整流するために、ダイオード３０，３１が設け
られていたが、それらダイオード３０，３１の一方ある
いは両方に代えて、ＭＯＳ−ＦＥＴ等の同期整流器を設
けてもよい。上記ダイオード３０に代えて同期整流器が
設けられる場合には、その同期整流器を駆動制御する回
路が設けられ、該回路によって、その同期整流器は、出
力回路５のダイオード１７が導通状態となるときに導通
状態となるようにオン駆動制御が行われる。

【００９９】また、ダイオード３１に代えて同期整流器
が設けられる場合には、その同期整流器を駆動制御する
回路が設けられ、該回路によって、その同期整流器は、
出力回路５のダイオード１６が導通状態となるときに導
通状態となるようにオン駆動制御が行われる。

【０１００】さらに、上記第１の実施形態例では、リセ
ットパルス電圧クランプ回路２７が倍電圧整流回路と成
す場合の回路構成例を示したが、リセットパルス電圧ク
ランプ回路２７を３倍以上の多倍電圧整流回路により構
成してもよい。

【０１０１】さらに、前記図６〜図８の各回路構成例で
は、図３に示す第１の充電コンデンサ部３２を省略した
例が示されているが、第１の充電コンデンサ部３２を省
略するのではなく、第２の充電コンデンサ部３３を省略
する構成としてもよい。この場合には、平滑コンデンサ
１９が上記第２の充電コンデンサ部３３の機能を果たす
こととなる。

【０１０２】さらに、上記第２の実施形態例に示した図
８に示すリセットパルス電圧クランプ回路２７は、図
６、図７に示す倍電圧整流回路と同様な回路構成であっ
たが、この第２の実施形態例に示すリセットパルス電圧
クランプ回路２７は、図５に示すような倍電圧整流回路
と同様な回路構成としてもよし、リセットパルス電圧ク
ランプ回路２７は３倍以上の多倍電圧整流回路としても
よい。さらに、上記第２の実施形態例では、制御電力供
給回路３８は倍電圧整流回路であったが、制御電力供給
回路３８は３倍以上の多倍電圧整流回路としてもよい。

【０１０３】さらに、上記各実施形態例では、単出力タ
イプのフォワードコンバータを例にして説明したが、本
発明は、多出力タイプのフォワードコンバータにも適用
することができる。

【０１０４】

【発明の効果】この発明によれば、補助巻線部とリセッ
トパルス電圧クランプ回路を設け、そのリセットパルス
電圧クランプ回路によって、補助巻線部の補助コイルの
リセットパルスをクランプして主スイッチ素子のリセッ
トパルス電圧をクランプする構成であるので、簡単な回
路構成で、しかも、高価な部品を用いることなく、主ス
イッチ素子のリセットパルス電圧をクランプすることが
できる。

【０１０５】従来では、主スイッチ素子のリセットパル
ス電圧をクランプするための回路を設けたことに起因し
て、フォワードコンバータの回路が複雑となって大型化
してしまうという問題や価格が上昇してしまうという問
題等が発生していたが、この発明では、上記のように簡
単な回路構成で、しかも、高価な部品を用いることな
く、主スイッチ素子のリセットパルス電圧をクランプす
ることができるので、上記フォワードコンバータの大型
化や回路の煩雑化や価格上昇の問題を防止することがで
きる。

【０１０６】また、上記のように、主スイッチ素子のリ
セットパルス電圧をクランプすることができることか
ら、主スイッチ素子に大きなリセットパルス電圧が印加
するのを回避することができ、このことによって、主ス
イッチ素子として高耐圧な部品を用いなくとも済む。高
耐圧な主スイッチ素子は価格が高価であり、また、導通
損失が多いものであるが、この発明では、そのような高
耐圧な主スイッチ素子を用いなくともよいので、安価な
主スイッチ素子を採用することができ、また、主スイッ
チ素子での導通損失を抑制することができる。

【０１０７】さらに、主スイッチ素子のリセットパルス
電圧がクランプされることによって、リセットパルス電
圧のパルス幅が、フォワードコンバータに供給される入
力電圧の大きさに応じて、自動的に可変することとな
り、このことにより、リセットパルス電圧のパルス幅
を、入力電圧に応じて変動する主スイッチ素子のオフ期
間とほぼ同様に可変させることが可能となる。このため
に、トランスのリセットが終了する前に、主スイッチ素
子がオンしてしまい、主スイッチ素子の寄生容量の短絡
損失が発生するという問題を防止することができる。

【０１０８】出力回路はリセットパルス電圧に基づいて
オン駆動する転流側同期整流器を有しているものにあっ
ては、上記のように、主スイッチ素子のリセットパルス
電圧をクランプすることによって、リセットパルス電圧
のパルス幅を、入力電圧に応じて変動する主スイッチ素
子のオフ期間とほぼ同様に可変させることが可能となる
ことから、主スイッチ素子がオフしている期間のほぼ全
期間に亙り、転流側同期整流器をオン駆動させることが
可能となり、前記したような出力回路の導通損失増加問
題を防止することができる。かつ、主スイッチ素子がオ
ンしたときに上記転流側同期整流器がオン状態であるた
めに、その転流側同期整流器に短絡電流が通電してしま
うという問題を回避することができる。

【０１０９】補助巻線部は第１の補助コイルと第２の補
助コイルを有し、リセットパルス電圧クランプ回路はオ
ン−オン整流充電回路とオン−オフ整流充電回路を有し
ているものにあっては、非常に簡単な回路構成で、主ス
イッチ素子のリセットパルス電圧をクランプすることが
でき、上記同様の効果を得ることができる。

【０１１０】リセットパルス電圧クランプ回路は多倍電
圧整流回路と成しているものにあっては、より一層簡単
な回路構成で、トランスの大型化を防止しながら、主ス
イッチ素子のリセットパルス電圧をクランプすることが
でき、上記したような効果を得ることができる。

【０１１１】フォワードコンバータから安定的に出力電
圧が供給される負荷を充電電圧クランプ部として機能さ
せる構成にあっては、回路構成のより一層の簡素化を促
進させることができ、また、補助巻線部の補助コイルの
エネルギーは損失されることなく、フォワードコンバー
タの出力として回生することが可能であることから、フ
ォワードコンバータの回路効率を格段に向上させること
ができる。

【０１１２】制御電力供給用補助コイルおよび制御電力
供給用多倍電圧整流回路が設けられているものにあって
は、制御電力供給用補助コイルのエネルギーを多倍電圧
整流して利用するので、少ない巻線数の補助コイルでも
って大きな電力を得ることができることとなり、従来の
ように、補助コイルのエネルギーをチョークインプット
整流して制御電力として制御回路に供給する場合に比べ
て、補助コイルの巻線数を格段に削減することができ、
トランスの小型化を図ることが容易となる。

【０１１３】また、制御電力供給用多倍電圧整流回路
は、フォワードコンバータから負荷に出力される出力電
圧に応じた電圧を検出する機能を兼用していることか
ら、出力電圧を検出するための検出回路を別個に設ける
必要が無く、制御電力供給用の回路と別に検出回路を設
けなければならない場合に比べて、回路構成のより簡素
化を図ることができる。

【図面の簡単な説明】

【図１】第１の実施形態例において特徴的な回路構成例
を示す回路図である。

【図２】第１の実施形態例に示す主スイッチ素子のリセ
ットパルス電圧の波形例をアクティブリセットタイプと
従来の共振リセットタイプの各フォワードコンバータの
主スイッチ素子のリセットパルス電圧の波形例と共に示
す波形図である。

【図３】第１の実施形態例において特徴的な補助巻線部
およびリセットパルス電圧クランプ回路の第１の回路構
成例を示す回路図である。

【図４】第１の実施形態例において特徴的な補助巻線部
およびリセットパルス電圧クランプ回路の第２の回路構
成例を示す回路図である。

【図５】第１の実施形態例において特徴的な補助巻線部
およびリセットパルス電圧クランプ回路の第３の回路構
成例を示す回路図である。

【図６】第１の実施形態例において特徴的な補助巻線部
およびリセットパルス電圧クランプ回路の第４の回路構
成例を示す回路図である。

【図７】さらに、第１の実施形態例において特徴的な補
助巻線部およびリセットパルス電圧クランプ回路の第４
の回路構成例を示す回路図である。

【図８】第２の実施形態例において特徴的な回路構成例
を示す回路図である。

【図９】その他の実施形態例を示す回路図である。

【図１０】アクティブリセットタイプのフォワードコン
バータの回路構成の一例を示す回路図である。

【図１１】アクティブリセットタイプのフォワードコン
バータの課題を示す説明図である。

【図１２】従来の共振リセットタイプのフォワードコン
バータの回路構成例を示す回路図である。

【符号の説明】

１ トランス ５ 出力回路 １３ 制御回路 １４ ＭＯＳ−ＦＥＴ ２０ 負荷 ２６ 補助巻線部 ２７ リセットパルス電圧クランプ回路 ２７ａ，２７ｂ 接続部 ２８ 補助コイル ２８ａ 第１の補助コイル ２８ｂ 第２の補助コイル ３２ 第１の充電コンデンサ部 ３３ 第２の充電コンデンサ部 ３４ 充電電圧クランプ部 ３７ 制御電力供給用補助コイル ３８ 制御電力供給回路 ４１，４２ コンデンサ Ｑ 主スイッチ素子

Claims (5)

【特許請求の範囲】
1. 【請求項１】 主スイッチ素子のオン・オフ動作に基づ
   いてトランスのエネルギーを整流平滑して出力する出力
   回路を有し、上記主スイッチ素子のオフ期間には主スイ
   ッチ素子およびトランスにリセットパルス電圧が発生す
   る構成と成しているフォワードコンバータにおいて、ト
   ランスに設けられた補助コイルから成る補助巻線部と；
   上記補助コイルに発生する上記リセットパルス電圧を設
   定値にクランプするリセットパルス電圧クランプ回路
   と；を有し、上記補助巻線部は第１の補助コイルと第２
   の補助コイルを有し、リセットパルス電圧クランプ回路
   は、主スイッチ素子がオンしているときに上記第１の補
   助コイルのエネルギーを整流して第１の充電コンデンサ
   部に充電するオン−オン整流充電回路と、主スイッチ素
   子がオフしているときに上記第２の補助コイルのエネル
   ギーを整流して第２の充電コンデンサ部に充電するオン
   −オフ整流充電回路とを有し、上記第１の充電コンデン
   サ部および第２の充電コンデンサ部には充電電圧クラン
   プ部に接続する接続部が設けられ、上記充電電圧クラン
   プ部によって、上記第１の充電コンデンサ部の充電電圧
   値と第２の充電コンデンサ部の充電電圧値とを合算した
   電圧値が設定値にクランプされる構成と成し、上記リセ
   ットパルス電圧クランプ回路は、上記第１の充電コンデ
   ンサ部の充電電圧値と第２の充電コンデンサ部の充電電
   圧値との合算値がクランプされることによって、上記第
   ２の補助コイルに発生するリセットパルス電圧をクラン
   プして、主スイッチ素子のリセットパルス電圧をクラン
   プする構成と成していることを特徴とするフォワードコ
   ンバータ。
2. 【請求項２】 主スイッチ素子のオン・オフ動作に基づ
   いてトランスのエネルギーを整流平滑して出力する出力
   回路を有し、上記主スイッチ素子のオフ期間には主スイ
   ッチ素子およびトランスにリセットパルス電圧が発生す
   る構成と成しているフォワードコンバータにおいて、ト
   ランスに設けられた補助コイルから成る補助巻線部と；
   上記補助コイルに発生する上記リセットパルス電圧を設
   定値にクランプするリセットパルス電圧クランプ回路
   と；を有し、上記補助巻線部は補助コイルを有し、リセ
   ットパルス電圧クランプ回路は多倍電圧整流回路と成し
   ており、この多倍電圧整流回路は上記補助コイルのエネ
   ルギーを多倍電圧整流してコンデンサ部に充電する構成
   を備え、上記コンデンサ部には充電電圧クランプ部に接
   続する接続部が設けられ、上記充電電圧クランプ部によ
   って上記コンデンサ部の充電電圧は設定値にクランプさ
   れる構成と成し、リセットパルス電圧クランプ回路は、
   上記コンデンサ部の充電電圧がクランプされることによ
   って、補助コイルのリセットパルス電圧をクランプし
   て、主スイッチ素子のリセットパルス電圧をクランプす
   る構成と成していることを特徴とするフォワードコンバ
   ータ。
3. 【請求項３】 フォワードコンバータは負荷に出力する
   出力電圧を安定化する回路構成を備え、上記負荷を充電
   電圧クランプ部として機能させることを特徴とする請求
   項１又は請求項２記載のフォワードコンバータ。
4. 【請求項４】 フォワードコンバータから負荷に出力す
   る出力電圧を安定化する方向に主スイッチ素子のオン・
   オフ動作を制御する制御回路が設けられ、リセットパル
   ス電圧クランプ回路である多倍電圧整流回路のコンデン
   サ部は上記負荷が接続される端子間に設けられており、
   また、トランスには制御電力供給用補助コイルが設けら
   れ、さらに、この制御電力供給用補助コイルのエネルギ
   ーを整流して制御電力供給用コンデンサ部に充電する制
   御電力供給用多倍電圧整流回路が設けられており、該制
   御電力供給用多倍電圧整流回路は上記制御電力供給用コ
   ンデンサ部の充電電圧を制御電力として上記制御回路に
   供給すると共に、その制御電力供給用コンデンサ部の充
   電電圧に応じた電圧をフォワードコンバータの検出出力
   電圧として上記制御回路に加える構成と成し、上記制御
   回路は、上記制御電力供給用多倍電圧整流回路から加え
   られたフォワードコンバータの検出出力電圧に基づい
   て、フォワードコンバータの出力電圧の安定化制御を行
   うことを特徴とする請求項２記載のフォワードコンバー
   タ。
5. 【請求項５】 出力回路は、リセットパルス電圧に基づ
   いてオン動作する転流側同期整流器を有していることを
   特徴とする請求項１乃至請求項４の何れか１つに記載の
   フォワードコンバータ。