JP2000338523A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000338523A JP2000338523A JP11145465A JP14546599A JP2000338523A JP 2000338523 A JP2000338523 A JP 2000338523A JP 11145465 A JP11145465 A JP 11145465A JP 14546599 A JP14546599 A JP 14546599A JP 2000338523 A JP2000338523 A JP 2000338523A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gate signal
- signal line
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000003860 storage Methods 0.000 claims description 43
- 239000010408 film Substances 0.000 claims description 29
- 230000008859 change Effects 0.000 claims description 15
- 230000007423 decrease Effects 0.000 claims description 14
- 238000009826 distribution Methods 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 3
- 238000000149 argon plasma sintering Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 101000701286 Pseudomonas aeruginosa (strain ATCC 15692 / DSM 22644 / CIP 104116 / JCM 14847 / LMG 12228 / 1C / PRS 101 / PAO1) Alkanesulfonate monooxygenase Proteins 0.000 description 1
- 101000983349 Solanum commersonii Osmotin-like protein OSML13 Proteins 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/1336—Illuminating devices
- G02F1/133615—Edge-illuminating devices, i.e. illuminating from the side
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 表示画面内のフィードスルー電圧成分を均一
にし、表示パネルの全表示画面内における表示焼き付き
やシミ等を抑えると共に、輝度を均一にして、表示品位
を向上せしめた液晶表示装置を提供する。 【解決手段】 ＴＦＴ基板に微小間隔で対向される対向
基板と、ＴＦＴ基板と対向基板との間隙に液晶材料が挟
持された液晶パネル１と、この液晶パネル１の一辺に沿
って設けられたゲート信号入力部２と、液晶パネル１の
表示部裏側に設けられたバックライト４とからなる液晶
表示装置において、複数の画素電極のそれぞれに付加的
に設けられる補助容量を、ゲート信号入力部２から離れ
るに従ってゲート信号線１３の幅を狭くすることによ
り、その容量値が小さくなるように構成すると共に、バ
ックライト４の輝度は、ゲート信号入力部２から離れる
に従って下がるように構成した。
にし、表示パネルの全表示画面内における表示焼き付き
やシミ等を抑えると共に、輝度を均一にして、表示品位
を向上せしめた液晶表示装置を提供する。 【解決手段】 ＴＦＴ基板に微小間隔で対向される対向
基板と、ＴＦＴ基板と対向基板との間隙に液晶材料が挟
持された液晶パネル１と、この液晶パネル１の一辺に沿
って設けられたゲート信号入力部２と、液晶パネル１の
表示部裏側に設けられたバックライト４とからなる液晶
表示装置において、複数の画素電極のそれぞれに付加的
に設けられる補助容量を、ゲート信号入力部２から離れ
るに従ってゲート信号線１３の幅を狭くすることによ
り、その容量値が小さくなるように構成すると共に、バ
ックライト４の輝度は、ゲート信号入力部２から離れる
に従って下がるように構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
わり、特に、輝度を高くすると共に、表示品位を向上せ
しめた液晶表示装置に関する。
わり、特に、輝度を高くすると共に、表示品位を向上せ
しめた液晶表示装置に関する。
【０００２】
【従来の技術】基板表面上にマトリクス状に配置された
画素電極の各々にＴＦＴを付加したアクティブマトリク
ス型液晶パネルは、近年になり極性反転駆動の採用等に
より、コントラストや動画に対する応答速度等の表示品
質が向上したため、携帯型パソコンやデスクトップパソ
コンのモニタまたは投写型モニタ等幅広く利用されるよ
うになった。しかし、大画面化、高精細化及び高開口率
化が進むことで、ゲート配線長増加、ゲート配線幅縮小
化等が必然的となり、ゲート配線抵抗の増加は不可避と
なった。
画素電極の各々にＴＦＴを付加したアクティブマトリク
ス型液晶パネルは、近年になり極性反転駆動の採用等に
より、コントラストや動画に対する応答速度等の表示品
質が向上したため、携帯型パソコンやデスクトップパソ
コンのモニタまたは投写型モニタ等幅広く利用されるよ
うになった。しかし、大画面化、高精細化及び高開口率
化が進むことで、ゲート配線長増加、ゲート配線幅縮小
化等が必然的となり、ゲート配線抵抗の増加は不可避と
なった。
【０００３】ゲート配線長増加や配線幅縮小化は、ゲー
ト配線抵抗の増加だけでなく駆動する画素電極に容量が
存在しているので、ゲートパルスが入力された際にはパ
ルス波形のなまりが生じており、更にゲートパルスの入
力端から離れるにしたがってゲート配線抵抗値が大きく
なるために、パルス波形のなまりもゲートパルスの入力
端から離れるにしたがって大きくなる。
ト配線抵抗の増加だけでなく駆動する画素電極に容量が
存在しているので、ゲートパルスが入力された際にはパ
ルス波形のなまりが生じており、更にゲートパルスの入
力端から離れるにしたがってゲート配線抵抗値が大きく
なるために、パルス波形のなまりもゲートパルスの入力
端から離れるにしたがって大きくなる。
【０００４】例えば、図１１に示したような液晶パネル
１の左辺と下辺にそれぞれ信号入力部２、３が配置さ
れ、左辺がゲート信号入力部２として構成されている場
合には、表示画面のｃ点、ｂ点、ａ点の順、あるいはＣ
点、Ｂ点、Ａ点の順でゲート信号入力部２から離れるこ
とになり、ゲート配線抵抗が大きくなる。
１の左辺と下辺にそれぞれ信号入力部２、３が配置さ
れ、左辺がゲート信号入力部２として構成されている場
合には、表示画面のｃ点、ｂ点、ａ点の順、あるいはＣ
点、Ｂ点、Ａ点の順でゲート信号入力部２から離れるこ
とになり、ゲート配線抵抗が大きくなる。
【０００５】この結果、ゲートパルスのなまりの違いに
対応してゲートパルスがオフになる際に生じる画素電極
の電位の変動、即ち、フィードスルー電圧の大きさが異
なるようになる。
対応してゲートパルスがオフになる際に生じる画素電極
の電位の変動、即ち、フィードスルー電圧の大きさが異
なるようになる。
【０００６】図５の信号波形図に示すように、フィード
スルー電圧は、ＤＰＣ（ドレインパルスセンター）とＳ
ＰＣ（ソースパルスセンター）の電圧差（ＶＦＤＩＮ、
ＶＦ ＤＯＵＴ）になる。ここでＶＦＤＩＮはゲート入力
端、ＶＦＤＯＵＴはゲート入力端と反対側のフィードス
ルー電圧とすると、ゲートパルスの入力側から離れると
ともにフィードスルー電圧は小さくなるので、Ｖ
ＦＤＩＮ＞ＶＦＤＯＵＴの関係になる。
スルー電圧は、ＤＰＣ（ドレインパルスセンター）とＳ
ＰＣ（ソースパルスセンター）の電圧差（ＶＦＤＩＮ、
ＶＦ ＤＯＵＴ）になる。ここでＶＦＤＩＮはゲート入力
端、ＶＦＤＯＵＴはゲート入力端と反対側のフィードス
ルー電圧とすると、ゲートパルスの入力側から離れると
ともにフィードスルー電圧は小さくなるので、Ｖ
ＦＤＩＮ＞ＶＦＤＯＵＴの関係になる。
【０００７】このように、フィードスルー電圧が表示画
面内で差が大きくなると、焼き付け、シミ等が発生し表
示品位劣化の原因となる。従来は表示画面内でフィード
スルー電圧の差が最小になるように、例えば、表示画面
中央部でフィードスルーによるドレイン信号オフセット
値の落ち込みに合わせて、対向電極の電圧値を下げて調
整を行っていた。しかし、表示部中心では最適値でも表
示部周辺では最適値からズレることになる。このズレに
より液晶には直流成分が印加されることになるため、液
晶の焼き付きやシミ等が発生し、表示品位は著しく劣化
してしまう。つまり、表示部中央で調整しても表示部周
辺では液晶に直流成分が印加されるようになり、前述し
た表示品位劣化を有効に解消することは困難である。
面内で差が大きくなると、焼き付け、シミ等が発生し表
示品位劣化の原因となる。従来は表示画面内でフィード
スルー電圧の差が最小になるように、例えば、表示画面
中央部でフィードスルーによるドレイン信号オフセット
値の落ち込みに合わせて、対向電極の電圧値を下げて調
整を行っていた。しかし、表示部中心では最適値でも表
示部周辺では最適値からズレることになる。このズレに
より液晶には直流成分が印加されることになるため、液
晶の焼き付きやシミ等が発生し、表示品位は著しく劣化
してしまう。つまり、表示部中央で調整しても表示部周
辺では液晶に直流成分が印加されるようになり、前述し
た表示品位劣化を有効に解消することは困難である。
【０００８】ここで、ゲートパルス波形のなまりにより
フィードスルー電圧が変化する理由を述べる。
フィードスルー電圧が変化する理由を述べる。
【０００９】図４に画素部における等価回路図に示すよ
うに、フィードスルー電圧ＶＦＤは、ゲート信号線１
３、ドレイン信号線１５に接続されるＴＦＴ１４のゲー
ト・ソース間容ＣＧＳと、液晶容量ＣＬＣ、ストレージ
容量ＣＳＣ、及びゲートパルス振幅△ＶＧとを使って、
近似的に以下のように表される。
うに、フィードスルー電圧ＶＦＤは、ゲート信号線１
３、ドレイン信号線１５に接続されるＴＦＴ１４のゲー
ト・ソース間容ＣＧＳと、液晶容量ＣＬＣ、ストレージ
容量ＣＳＣ、及びゲートパルス振幅△ＶＧとを使って、
近似的に以下のように表される。
【００１０】 ＶＦＤ＝〔ＣＧＳ／（ＣＬＣ＋ＣＳＣ＋ＣＧＳ）〕・△ＶＧ …（１） 一方、ゲート配線抵抗によりゲートパルスの立ち下がり
がなまると、ＴＦＴがオフになるまでの期間に、ソース
電極からドレイン配線に電流が流れ込む。その総量
がなまると、ＴＦＴがオフになるまでの期間に、ソース
電極からドレイン配線に電流が流れ込む。その総量
【００１１】
【数１】
【００１２】を考慮に入れるとすると、ＶＦＤは以下の
ようになる。
ようになる。
【００１３】
【数２】
【００１４】ここで、
【００１５】
【数３】
【００１６】はゲートパルスのなまりに比例することか
ら、ゲートパルス入力側では
ら、ゲートパルス入力側では
【００１７】
【数４】
【００１８】となる。
【００１９】従って、表示画面のゲート信号入力２側と
その反対側ではフィードスルー電圧成分が変化し、式
（２）と式（１）の差分として次に示すようなフィード
スルー面内差電圧△ＶＦＤが生ずる。
その反対側ではフィードスルー電圧成分が変化し、式
（２）と式（１）の差分として次に示すようなフィード
スルー面内差電圧△ＶＦＤが生ずる。
【００２０】
【数５】
【００２１】このようなフィードスルー電圧成分の表示
面内均一化を実施する方法としては、まずゲートパルス
なまりを縮小する目的で、ゲート配線抵抗の低減化が挙
げられる。これを実現する方法としては、ゲート配線幅
もしくは膜厚の拡大、及び比抵抗値の低い配線材料（例
えば、アルミニウム、金等）への変更が挙げられる。し
かし、配線膜厚の拡大及び材料の変更には製造プロセス
の変更が伴い、また配線幅の拡大には開口率の低下を伴
うという問題が生ずる。
面内均一化を実施する方法としては、まずゲートパルス
なまりを縮小する目的で、ゲート配線抵抗の低減化が挙
げられる。これを実現する方法としては、ゲート配線幅
もしくは膜厚の拡大、及び比抵抗値の低い配線材料（例
えば、アルミニウム、金等）への変更が挙げられる。し
かし、配線膜厚の拡大及び材料の変更には製造プロセス
の変更が伴い、また配線幅の拡大には開口率の低下を伴
うという問題が生ずる。
【００２２】例えば、特開平１０−３９３２８号公報で
は、フィードスルー電圧成分を表示画面内で均一化する
ことで、液晶への直流電圧成分印加の表面ばらつきを抑
え、液晶パネルの表示焼き付け、シミ等を改善して表示
品位を改善した液晶表示装置を提供している。
は、フィードスルー電圧成分を表示画面内で均一化する
ことで、液晶への直流電圧成分印加の表面ばらつきを抑
え、液晶パネルの表示焼き付け、シミ等を改善して表示
品位を改善した液晶表示装置を提供している。
【００２３】この液晶表示装置は、ＴＦＴ基板に形成さ
れる複数の画素電極のそれぞれに付加的に補助容量が設
けられており、この補助容量は各画素電極に接続される
ゲート信号線の入力端から離れるに従ってその容量値が
小さくなるように構成している。
れる複数の画素電極のそれぞれに付加的に補助容量が設
けられており、この補助容量は各画素電極に接続される
ゲート信号線の入力端から離れるに従ってその容量値が
小さくなるように構成している。
【００２４】例えば、各画素電極ごとに付加的に設けら
れる補助容量は、ゲート信号線と層間絶縁膜を介して重
畳している画素電極の対向面積により設定され、この対
向面積がゲート信号線の入力端から離れるに従って小さ
くなっている。
れる補助容量は、ゲート信号線と層間絶縁膜を介して重
畳している画素電極の対向面積により設定され、この対
向面積がゲート信号線の入力端から離れるに従って小さ
くなっている。
【００２５】図１１は、特開平１０−３９３２８号公報
の液晶表示装置に示された液晶パネル１の平面図であ
り、左辺と下辺にそれぞれ信号入力部２、３が設けら
れ、左辺のゲート信号入力部２からゲートパルスが入力
されるものとする。図１２（ａ）〜（ｃ）は、図１１の
Ａ、Ｂ、Ｃの各部位における画素部拡大図であり、図１
３（ａ）〜（ｃ）はそれぞれのＡ−Ａ’線、Ｂ−Ｂ’
線、Ｃ−Ｃ’線の拡大図である。
の液晶表示装置に示された液晶パネル１の平面図であ
り、左辺と下辺にそれぞれ信号入力部２、３が設けら
れ、左辺のゲート信号入力部２からゲートパルスが入力
されるものとする。図１２（ａ）〜（ｃ）は、図１１の
Ａ、Ｂ、Ｃの各部位における画素部拡大図であり、図１
３（ａ）〜（ｃ）はそれぞれのＡ−Ａ’線、Ｂ−Ｂ’
線、Ｃ−Ｃ’線の拡大図である。
【００２６】図１２及び図１３において、ガラス基板１
９上にゲート信号線１３が所要のパターンに形成され、
層間絶縁膜２３が形成され、アモルファスシリコン等か
らなるソース・ドレインが形成されてＴＦＴ１４が形成
される。そして、ドレインにはドレイン信号線１５が接
続され、且つ、層間絶縁膜２３上には画素電極１６が形
成され、ソースに接続される。この画素電極１６は、前
段のＴＦＴ及び画素電極１６に接続される画素のゲート
信号線１３とその一部において重なるようにパターン形
成されており、保護膜２７により被覆される。また、対
向するガラス基板２０には対向電極２１が形成されてお
り、この対向電極２１と前記保護膜２７の間の間隙内に
液晶２２が充填されている。
９上にゲート信号線１３が所要のパターンに形成され、
層間絶縁膜２３が形成され、アモルファスシリコン等か
らなるソース・ドレインが形成されてＴＦＴ１４が形成
される。そして、ドレインにはドレイン信号線１５が接
続され、且つ、層間絶縁膜２３上には画素電極１６が形
成され、ソースに接続される。この画素電極１６は、前
段のＴＦＴ及び画素電極１６に接続される画素のゲート
信号線１３とその一部において重なるようにパターン形
成されており、保護膜２７により被覆される。また、対
向するガラス基板２０には対向電極２１が形成されてお
り、この対向電極２１と前記保護膜２７の間の間隙内に
液晶２２が充填されている。
【００２７】この構成により、図４に示すように各画素
においては、ＴＦＴ１４のソースには、ゲート・ソース
間容量ＣＧＳと、液晶容量ＣＬＣ、ストレージ容量Ｃ
ＳＣが形成される。特に、ストレージ容量ＣＳＣは、層
間絶縁膜２３を介してゲート信号線１３と画素電極１６
が容量結合することで形成されている。そして、Ａ部か
らＣ部へとゲート信号入力部２から離れるに従ってゲー
ト信号線１３と画素電極１６とのオーバーラップ面積が
小さくなるように構成されており、その結果、Ａ部から
Ｃ部に向けてストレージ容量が小さくなるようになって
いる。この構成によれば、ゲート信号入力部２から離れ
るに従い、ゲートパルスのなまりによるＴＦＴリークの
フィードスルー電圧成分は大きくなるが、ストレージ容
量ＣＳＣの大きさがゲート信号入力部２から離れるに従
って小さく形成されているため、このストレージ容量変
化によって補正することができる。即ち、図１１のＡ部
のフィードスルー電圧成分ＶＦＤＩＮ及びストレージ容
量ＣＳＣと、図１１のＣ部のフィードスルー電圧成分Ｖ
ＦＤＯＵＴ及びストレージ容量ＣＳＣ’のそれぞれにつ
いてみると、ＶＦＤＩＮ及びＶＦＤＯＵＴは、それぞれ
（４）式、（５）式で示される。
においては、ＴＦＴ１４のソースには、ゲート・ソース
間容量ＣＧＳと、液晶容量ＣＬＣ、ストレージ容量Ｃ
ＳＣが形成される。特に、ストレージ容量ＣＳＣは、層
間絶縁膜２３を介してゲート信号線１３と画素電極１６
が容量結合することで形成されている。そして、Ａ部か
らＣ部へとゲート信号入力部２から離れるに従ってゲー
ト信号線１３と画素電極１６とのオーバーラップ面積が
小さくなるように構成されており、その結果、Ａ部から
Ｃ部に向けてストレージ容量が小さくなるようになって
いる。この構成によれば、ゲート信号入力部２から離れ
るに従い、ゲートパルスのなまりによるＴＦＴリークの
フィードスルー電圧成分は大きくなるが、ストレージ容
量ＣＳＣの大きさがゲート信号入力部２から離れるに従
って小さく形成されているため、このストレージ容量変
化によって補正することができる。即ち、図１１のＡ部
のフィードスルー電圧成分ＶＦＤＩＮ及びストレージ容
量ＣＳＣと、図１１のＣ部のフィードスルー電圧成分Ｖ
ＦＤＯＵＴ及びストレージ容量ＣＳＣ’のそれぞれにつ
いてみると、ＶＦＤＩＮ及びＶＦＤＯＵＴは、それぞれ
（４）式、（５）式で示される。
【００２８】 ＶＦＤＩＮ＝〔ＣＧＳ／（ＣＬＣ＋ＣＳＣ＋ＣＧＳ）〕・△ＶＧ …（４）
【００２９】
【数６】
【００３０】これら（４）式、（５）式において、スト
レージ容量ＣＳＣとＣＳＣ’とが同じならばＶＦＤＩＮ
＞ＶＦＤＯＵＴなので、ＶＦＤＩＮ及びＶＦＤＯＵＴが
等しくなるようにＣＳＣとＣＳＣ’とを定めれば、Ａ部
とＣ部とでフィードスルー成分は均一にできる。
レージ容量ＣＳＣとＣＳＣ’とが同じならばＶＦＤＩＮ
＞ＶＦＤＯＵＴなので、ＶＦＤＩＮ及びＶＦＤＯＵＴが
等しくなるようにＣＳＣとＣＳＣ’とを定めれば、Ａ部
とＣ部とでフィードスルー成分は均一にできる。
【００３１】これを信号波形図で説明する。
【００３２】図５（ａ）は前記Ａ部の信号波形を示して
おり、図５（ｂ）はＣ部の信号波形を示している。図示
上側の波形は信号線に入力されるゲートパルスＧＰ及び
ドレインパルスＤＰの波形であり、図示下側の波形は画
素電極に実際に書き込まれるソースパルスＳＰの波形で
ある。Ａ部ではソースパルスＳＰがゲートパルスＧＰの
立ち下がりの影響を受けるため、ソースパルスセンター
ＳＰＣは、ドレインパルスセンターＤＰＣに対してＶ
ＦＤＩＮだけ低くなる。それに対して、Ｃ部ではＴＦＴ
リークがあるため、ゲートパルスＧＰの立ち下がりの影
響が小さくなる。そこで前述したように、ＴＦＴリーク
分を見込んで、ゲートパルスＧＰ入力側のストレージ容
量に対して、反対側のストレージ容量を小さくすること
で、ゲートパルスＧＰの立ち下がりの影響を大きくし、
ＶＦＤＩＮとＶＦＤＯＵＴとを同じ値にすることができ
る。
おり、図５（ｂ）はＣ部の信号波形を示している。図示
上側の波形は信号線に入力されるゲートパルスＧＰ及び
ドレインパルスＤＰの波形であり、図示下側の波形は画
素電極に実際に書き込まれるソースパルスＳＰの波形で
ある。Ａ部ではソースパルスＳＰがゲートパルスＧＰの
立ち下がりの影響を受けるため、ソースパルスセンター
ＳＰＣは、ドレインパルスセンターＤＰＣに対してＶ
ＦＤＩＮだけ低くなる。それに対して、Ｃ部ではＴＦＴ
リークがあるため、ゲートパルスＧＰの立ち下がりの影
響が小さくなる。そこで前述したように、ＴＦＴリーク
分を見込んで、ゲートパルスＧＰ入力側のストレージ容
量に対して、反対側のストレージ容量を小さくすること
で、ゲートパルスＧＰの立ち下がりの影響を大きくし、
ＶＦＤＩＮとＶＦＤＯＵＴとを同じ値にすることができ
る。
【００３３】実際に補正するにあたっては、事前にシミ
ュレーションや実験を実施し、
ュレーションや実験を実施し、
【００３４】
【数７】
【００３５】を見積もった上で、ストレージ容量の変化
量を定め、ゲートパルス入力側２から離れるに従って、
段階的にストレージ容量を小さくしていく。以下に、ス
トレージ容量ＣＳＣとＣＳＣ’との関係を示す。
量を定め、ゲートパルス入力側２から離れるに従って、
段階的にストレージ容量を小さくしていく。以下に、ス
トレージ容量ＣＳＣとＣＳＣ’との関係を示す。
【００３６】
【数８】
【００３７】これにより、Ｃ部のストレージ容量値Ｃ
ＳＣ’を求め、ＣＳＣからＣＳＣ’へとゲート信号入力
側２から反対側へ段階的に小さくしていく。具体的に
は、図１２に示したように、画素電極１６と前段ゲート
信号線１３とのオーバーラップ面積、即ち、オーバーラ
ップ距離を段階的に小さくしていくことで、ストレージ
容量を小さくする。
ＳＣ’を求め、ＣＳＣからＣＳＣ’へとゲート信号入力
側２から反対側へ段階的に小さくしていく。具体的に
は、図１２に示したように、画素電極１６と前段ゲート
信号線１３とのオーバーラップ面積、即ち、オーバーラ
ップ距離を段階的に小さくしていくことで、ストレージ
容量を小さくする。
【００３８】この液晶パネルを実際に製造して、表示画
面内のフィードスルー変化について測定を行った結果が
図１４である。従来品はゲートパルス入力側から離れて
行くほどフィードスルー値は小さくなっているが、この
液晶パネルではゲートパルス入力側からの長さにかかわ
らずＡ部、Ｃ部で同一の値になっている。表示画面内の
フィードスルー電圧成分は均一化され、表示パネルの全
表示画面内における表示焼き付きやシミ等を抑えること
ができ、表示品位を改善することができる効果がある。
面内のフィードスルー変化について測定を行った結果が
図１４である。従来品はゲートパルス入力側から離れて
行くほどフィードスルー値は小さくなっているが、この
液晶パネルではゲートパルス入力側からの長さにかかわ
らずＡ部、Ｃ部で同一の値になっている。表示画面内の
フィードスルー電圧成分は均一化され、表示パネルの全
表示画面内における表示焼き付きやシミ等を抑えること
ができ、表示品位を改善することができる効果がある。
【００３９】
【発明が解決しようとする課題】本発明の目的は、上記
した従来例と異なる構成で、表示画面内のフィードスル
ー電圧成分を均一にし、表示パネルの全表示画面内にお
ける表示焼き付きやシミ等を抑えると共に、輝度を均一
にして、表示品位を向上せしめた新規な液晶表示装置を
提供するものである。
した従来例と異なる構成で、表示画面内のフィードスル
ー電圧成分を均一にし、表示パネルの全表示画面内にお
ける表示焼き付きやシミ等を抑えると共に、輝度を均一
にして、表示品位を向上せしめた新規な液晶表示装置を
提供するものである。
【００４０】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【００４１】即ち、本発明に係わる液晶表示装置の第１
態様は、ゲート信号線とドレイン信号線とがマトリクス
状に配置され、これら信号線の交差位置にそれぞれ薄膜
トランジスタと画素電極とが形成されたＴＦＴ基板と、
このＴＦＴ基板に微小間隔で対向される対向基板と、Ｔ
ＦＴ基板と対向基板との間隙に液晶材料が挟持された液
晶パネルと、この液晶パネルの一辺に沿って設けられた
ゲート信号入力部と、前記液晶パネルの表示部裏側に設
けられたバックライトとからなる液晶表示装置におい
て、複数の前記画素電極のそれぞれに付加的に設けられ
る補助容量を、前記ゲート信号入力部から離れるに従っ
てゲート信号線幅を狭くすることにより、その容量値が
小さくなるように構成すると共に、前記バックライトの
輝度は、前記ゲート信号入力部から離れるに従って下が
るように構成したことを特徴とするものであり、叉、第
２態様は、前記画素の開口部面積は、ゲート信号入力部
から離れるに従って大になるように構成したことを特徴
とするものであり、叉、第３態様は、前記補助容量は、
前記ゲート信号線とこのゲート信号線に対向する画素電
極との対向面積と、前記ゲート信号線と前記画素電極と
の間の層間絶縁膜とで設定されることを特徴とするもの
であり、叉、第４態様は、前記補助容量は、前記ゲート
信号線とこのゲート信号線に対向する画素電極との対向
面積と、前記ゲート信号線と前記画素電極との間の層間
絶縁膜と窒化膜とで設定されることを特徴とするもので
あり、叉、第５態様は、前記バックライトは少なくとも
１灯以上のライトを有し、このライトは、前記液晶パネ
ルの表示部裏側に設けられた導光板の端部に組み付けら
れると共に、前記導光板の表面には光散乱を利用した印
刷を施して、バックライトの輝度分布を変えたことを特
徴とするものであり、叉、第６態様は、前記バックライ
トは、前記ゲート信号入力部側に配置したことを特徴と
するものである。
態様は、ゲート信号線とドレイン信号線とがマトリクス
状に配置され、これら信号線の交差位置にそれぞれ薄膜
トランジスタと画素電極とが形成されたＴＦＴ基板と、
このＴＦＴ基板に微小間隔で対向される対向基板と、Ｔ
ＦＴ基板と対向基板との間隙に液晶材料が挟持された液
晶パネルと、この液晶パネルの一辺に沿って設けられた
ゲート信号入力部と、前記液晶パネルの表示部裏側に設
けられたバックライトとからなる液晶表示装置におい
て、複数の前記画素電極のそれぞれに付加的に設けられ
る補助容量を、前記ゲート信号入力部から離れるに従っ
てゲート信号線幅を狭くすることにより、その容量値が
小さくなるように構成すると共に、前記バックライトの
輝度は、前記ゲート信号入力部から離れるに従って下が
るように構成したことを特徴とするものであり、叉、第
２態様は、前記画素の開口部面積は、ゲート信号入力部
から離れるに従って大になるように構成したことを特徴
とするものであり、叉、第３態様は、前記補助容量は、
前記ゲート信号線とこのゲート信号線に対向する画素電
極との対向面積と、前記ゲート信号線と前記画素電極と
の間の層間絶縁膜とで設定されることを特徴とするもの
であり、叉、第４態様は、前記補助容量は、前記ゲート
信号線とこのゲート信号線に対向する画素電極との対向
面積と、前記ゲート信号線と前記画素電極との間の層間
絶縁膜と窒化膜とで設定されることを特徴とするもので
あり、叉、第５態様は、前記バックライトは少なくとも
１灯以上のライトを有し、このライトは、前記液晶パネ
ルの表示部裏側に設けられた導光板の端部に組み付けら
れると共に、前記導光板の表面には光散乱を利用した印
刷を施して、バックライトの輝度分布を変えたことを特
徴とするものであり、叉、第６態様は、前記バックライ
トは、前記ゲート信号入力部側に配置したことを特徴と
するものである。
【００４２】
【発明の実施の形態】本発明に係わる液晶表示装置は、
画素電極のそれぞれに付加的に設けられる補助容量を、
前記ゲート信号入力部から離れるに従ってゲート信号線
幅を狭くすることにより、その容量値が小さくなるよう
に構成すると共に、前記バックライトの輝度は、前記ゲ
ート信号入力部から離れるに従って下がるように構成し
たので、表示画面内のフィードスルー電圧成分を均一に
し、表示パネルの全表示画面内における表示焼き付きや
シミ等を抑え、更に、輝度を均一にして、表示品位を向
上させることを可能にしたものである。
画素電極のそれぞれに付加的に設けられる補助容量を、
前記ゲート信号入力部から離れるに従ってゲート信号線
幅を狭くすることにより、その容量値が小さくなるよう
に構成すると共に、前記バックライトの輝度は、前記ゲ
ート信号入力部から離れるに従って下がるように構成し
たので、表示画面内のフィードスルー電圧成分を均一に
し、表示パネルの全表示画面内における表示焼き付きや
シミ等を抑え、更に、輝度を均一にして、表示品位を向
上させることを可能にしたものである。
【００４３】
【実施例】以下に、本発明に係わる液晶表示装置の具体
例を図面を参照しながら詳細に説明する。
例を図面を参照しながら詳細に説明する。
【００４４】（第１の具体例）図１乃至図３は、本発明
に係わる液晶表示装置の第１の具体例の構造を示す図で
あって、これらの図には、ゲート信号線１３とドレイン
信号線１５とがマトリクス状に配置され、これら信号線
の交差位置にそれぞれ薄膜トランジスタ１４と画素電極
１６とが形成されたＴＦＴ基板１９と、このＴＦＴ基板
１９に微小間隔で対向される対向基板２０と、ＴＦＴ基
板１９と対向基板２０との間隙に液晶材料２２が挟持さ
れた液晶パネル１と、この液晶パネル１の一辺に沿って
設けられたゲート信号入力部２と、前記液晶パネル１の
表示部裏側に設けられたバックライト４とからなる液晶
表示装置において、複数の前記画素電極１６のそれぞれ
に付加的に設けられる補助容量１７を、前記ゲート信号
入力部２から離れるに従ってゲート信号線１３の幅を狭
くすることにより、その容量値が小さくなるように構成
すると共に、前記バックライト４の輝度は、前記ゲート
信号入力部２から離れるに従って下がるように構成した
液晶表示装置が示されている。
に係わる液晶表示装置の第１の具体例の構造を示す図で
あって、これらの図には、ゲート信号線１３とドレイン
信号線１５とがマトリクス状に配置され、これら信号線
の交差位置にそれぞれ薄膜トランジスタ１４と画素電極
１６とが形成されたＴＦＴ基板１９と、このＴＦＴ基板
１９に微小間隔で対向される対向基板２０と、ＴＦＴ基
板１９と対向基板２０との間隙に液晶材料２２が挟持さ
れた液晶パネル１と、この液晶パネル１の一辺に沿って
設けられたゲート信号入力部２と、前記液晶パネル１の
表示部裏側に設けられたバックライト４とからなる液晶
表示装置において、複数の前記画素電極１６のそれぞれ
に付加的に設けられる補助容量１７を、前記ゲート信号
入力部２から離れるに従ってゲート信号線１３の幅を狭
くすることにより、その容量値が小さくなるように構成
すると共に、前記バックライト４の輝度は、前記ゲート
信号入力部２から離れるに従って下がるように構成した
液晶表示装置が示されている。
【００４５】以下に、第１の具体例を更に詳細に説明す
る。
る。
【００４６】図１（ａ）は、第１の具体例の液晶パネル
１とバックライト４との平面図であり、液晶パネルの左
辺と上辺にそれぞれ信号入力部２、３が設けられ、左辺
のゲート信号入力部２からゲートパルスが入力されるも
のとする。図１（ｂ）は液晶表示装置を矢印Ａ方向から
見た断面図であり、図示したように、液晶パネル１の下
側にバックライトの導光板８及びバックライト４が設け
られる。
１とバックライト４との平面図であり、液晶パネルの左
辺と上辺にそれぞれ信号入力部２、３が設けられ、左辺
のゲート信号入力部２からゲートパルスが入力されるも
のとする。図１（ｂ）は液晶表示装置を矢印Ａ方向から
見た断面図であり、図示したように、液晶パネル１の下
側にバックライトの導光板８及びバックライト４が設け
られる。
【００４７】図２（ａ）は、図１（ａ）のゲート信号入
力部２側の画素５、図２（ｂ）は、中間画素６、図２
（ｃ）は、液晶パネル１を挟み、ゲート信号入力部２と
反対側の画素７の拡大図である。図３（ａ）〜（ｃ）
は、それぞれの図２のＡ１−Ａ１’線、Ｂ１−Ｂ１’
線、Ｃ１−Ｃ１’線の拡大断面図である。
力部２側の画素５、図２（ｂ）は、中間画素６、図２
（ｃ）は、液晶パネル１を挟み、ゲート信号入力部２と
反対側の画素７の拡大図である。図３（ａ）〜（ｃ）
は、それぞれの図２のＡ１−Ａ１’線、Ｂ１−Ｂ１’
線、Ｃ１−Ｃ１’線の拡大断面図である。
【００４８】図２及び図３において、ガラス基板１９上
にゲート信号線１３が所要のパターンに形成され、且
つ、これを覆う層間絶縁膜２３が形成され、アモルファ
スシリコン等からなるソース・ドレインが形成されてＴ
ＦＴ１４が形成される。そして、ドレインにはドレイン
信号線１５が接続され、且つ、ソースは、画素電極１６
に接続される。この画素電極１６は、前段のＴＦＴ及び
画素電極１６に接続される画素のゲート信号線１３とそ
の一部において重なるようにパターン形成がされてお
り、このオーバーラップがストレージ容量を形成し、補
助容量部１７となる。更に、ＰＡ窒化膜２４により被覆
され、図示していないが、このＰＡ窒化膜２４は所要の
パターンに形成される。
にゲート信号線１３が所要のパターンに形成され、且
つ、これを覆う層間絶縁膜２３が形成され、アモルファ
スシリコン等からなるソース・ドレインが形成されてＴ
ＦＴ１４が形成される。そして、ドレインにはドレイン
信号線１５が接続され、且つ、ソースは、画素電極１６
に接続される。この画素電極１６は、前段のＴＦＴ及び
画素電極１６に接続される画素のゲート信号線１３とそ
の一部において重なるようにパターン形成がされてお
り、このオーバーラップがストレージ容量を形成し、補
助容量部１７となる。更に、ＰＡ窒化膜２４により被覆
され、図示していないが、このＰＡ窒化膜２４は所要の
パターンに形成される。
【００４９】また、対向するガラス基板２０には、対向
電極２１が形成されており、この対向電極２１とＰＡ窒
化膜２４の間の間隙内に液晶２２が充填されている。
電極２１が形成されており、この対向電極２１とＰＡ窒
化膜２４の間の間隙内に液晶２２が充填されている。
【００５０】画素部における等価回路は、図４に示すよ
うに、各画素においては、ＴＦＴ１４のソースには、ゲ
ート・ソース間容量ＣＧＳと、液晶容量ＣＬＣ、ストレ
ージ容量ＣＳＣが形成される。特に、ストレージ容量Ｃ
ＳＣは、層間絶縁膜２３を介してゲート信号線１３と画
素電極１６とが容量結合することで形成されている。
うに、各画素においては、ＴＦＴ１４のソースには、ゲ
ート・ソース間容量ＣＧＳと、液晶容量ＣＬＣ、ストレ
ージ容量ＣＳＣが形成される。特に、ストレージ容量Ｃ
ＳＣは、層間絶縁膜２３を介してゲート信号線１３と画
素電極１６とが容量結合することで形成されている。
【００５１】そして、図２及び図３に示すようにＡ部か
らＣ部へとゲート信号入力部２から離れるに従って、ゲ
ート信号線１３を狭くして、画素電極１６とのオーバー
ラップ面積が小さくなるように構成されており、この結
果、Ａ部からＣ部に向けてストレージ容量が小さくな
る。なお、画素電極１６は一定である。
らＣ部へとゲート信号入力部２から離れるに従って、ゲ
ート信号線１３を狭くして、画素電極１６とのオーバー
ラップ面積が小さくなるように構成されており、この結
果、Ａ部からＣ部に向けてストレージ容量が小さくな
る。なお、画素電極１６は一定である。
【００５２】この構成によれば、ゲートパルス入力部２
から離れるにしたがい、ゲートパルスのなまりによるＴ
ＦＴリークによりフィードスルー電圧成分は大きくなる
が、ストレージ容量ＣＳＣの大きさがゲート信号入力部
２から離れるにしたがって小さくなっているため、この
ストレージ容量変化によって補正することができる。
から離れるにしたがい、ゲートパルスのなまりによるＴ
ＦＴリークによりフィードスルー電圧成分は大きくなる
が、ストレージ容量ＣＳＣの大きさがゲート信号入力部
２から離れるにしたがって小さくなっているため、この
ストレージ容量変化によって補正することができる。
【００５３】即ち、図１のＡ部のフィードスルー電圧成
分ＶＦＤＩＮ及びストレージ容量Ｃ ＳＣと、図１のＣ部
のフィードスルー電圧成分ＶＦＤＯＵＴ及びストレージ
容量ＣＳＣ’のそれぞれについてみると、ＶＦＤＩＮ及
びＶＦＤＯＵＴは、それぞれ（４）式、（５）式で示さ
れる。
分ＶＦＤＩＮ及びストレージ容量Ｃ ＳＣと、図１のＣ部
のフィードスルー電圧成分ＶＦＤＯＵＴ及びストレージ
容量ＣＳＣ’のそれぞれについてみると、ＶＦＤＩＮ及
びＶＦＤＯＵＴは、それぞれ（４）式、（５）式で示さ
れる。
【００５４】 ＶＦＤＩＮ＝〔ＣＧＳ／（ＣＬＣ＋ＣＳＣ＋ＣＧＳ）〕・△ＶＧ …（４）
【００５５】
【数９】
【００５６】これら（４）式、（５）式において、スト
レージ容量ＣＳＣとＣＳＣ’とが同じならばＶＦＤＩＮ
＞ＶＦＤＯＵＴなので、ＶＦＤＩＮ及びＶＦＤＯＵＴが
等しくなるようにＣＳＣとＣＳＣ’とを定めれば、Ａ部
とＣ部とでフィードスルー成分は均一にできる。
レージ容量ＣＳＣとＣＳＣ’とが同じならばＶＦＤＩＮ
＞ＶＦＤＯＵＴなので、ＶＦＤＩＮ及びＶＦＤＯＵＴが
等しくなるようにＣＳＣとＣＳＣ’とを定めれば、Ａ部
とＣ部とでフィードスルー成分は均一にできる。
【００５７】これを信号波形図で説明する。
【００５８】図５（ａ）は、前記Ａ部の信号波形を示し
ており、図５（ｂ）は、Ｃ部の信号波形を示している。
図示した上側の波形は、信号線に入力されるゲートパル
スＧＰ及びドレインパルスＤＰの波形であり、下側の波
形は画素電極に実際に書き込まれるソースパルスＳＰの
波形である。Ａ部では、ソースパルスＳＰがゲートパル
スＧＰの立ち下がりの影響を受けるため、ソースパルス
センターＳＰＣは、ドレインパルスセンターＤＰＣに対
してＶＦＤＩＮだけ低くなる。それに対して、Ｃ部で
は、ＴＦＴリークがあるため、ゲートパルスＧＰの立ち
下がりの影響が小さくなる。そこで前述したように、Ｔ
ＦＴリーク分を見込んで、ゲートパルスＧＰ入力側のス
トレージ容量に対して、反対側のストレージ容量を小さ
くすることで、ゲートパルスＧＰの立ち下がりの影響を
大きくし、ＶＦＤＩＮとＶＦＤＯＵ Ｔとを同じ値にする
ことができる。
ており、図５（ｂ）は、Ｃ部の信号波形を示している。
図示した上側の波形は、信号線に入力されるゲートパル
スＧＰ及びドレインパルスＤＰの波形であり、下側の波
形は画素電極に実際に書き込まれるソースパルスＳＰの
波形である。Ａ部では、ソースパルスＳＰがゲートパル
スＧＰの立ち下がりの影響を受けるため、ソースパルス
センターＳＰＣは、ドレインパルスセンターＤＰＣに対
してＶＦＤＩＮだけ低くなる。それに対して、Ｃ部で
は、ＴＦＴリークがあるため、ゲートパルスＧＰの立ち
下がりの影響が小さくなる。そこで前述したように、Ｔ
ＦＴリーク分を見込んで、ゲートパルスＧＰ入力側のス
トレージ容量に対して、反対側のストレージ容量を小さ
くすることで、ゲートパルスＧＰの立ち下がりの影響を
大きくし、ＶＦＤＩＮとＶＦＤＯＵ Ｔとを同じ値にする
ことができる。
【００５９】実際に補正するにあたっては、事前にシミ
ュレーションや実験を実施し、
ュレーションや実験を実施し、
【００６０】
【数１０】
【００６１】を見積もった上で、ストレージ容量の変化
量を定め、ゲート信号入力側から離れるに従って、段階
的にストレージ容量を小さくしていく。以下に、ＣＳＣ
とＣＳ Ｃ’との関係を示す。
量を定め、ゲート信号入力側から離れるに従って、段階
的にストレージ容量を小さくしていく。以下に、ＣＳＣ
とＣＳ Ｃ’との関係を示す。
【００６２】
【数１１】
【００６３】これにより、Ｃ部のストレージ容量値Ｃ
ＳＣ’を求め、ＣＳＣからＣＳＣ’へとゲート信号入力
側２から反対側へ段階的に小さくする。
ＳＣ’を求め、ＣＳＣからＣＳＣ’へとゲート信号入力
側２から反対側へ段階的に小さくする。
【００６４】具体的には、図２に示したように、画素電
極１６を一定にしておいて、前段ゲート信号線１３の幅
を狭くすることによって、画素電極１６とのオーバーラ
ップ面積を段階的に小さくして、ストレージ容量を小さ
くしていく。
極１６を一定にしておいて、前段ゲート信号線１３の幅
を狭くすることによって、画素電極１６とのオーバーラ
ップ面積を段階的に小さくして、ストレージ容量を小さ
くしていく。
【００６５】これにより、表示画面内のフィードスルー
電圧成分は均一化され、表示パネルの全表示画面内にお
ける表示焼き付きやシミ等を抑えることができ、表示品
位を改善することができる効果がある。
電圧成分は均一化され、表示パネルの全表示画面内にお
ける表示焼き付きやシミ等を抑えることができ、表示品
位を改善することができる効果がある。
【００６６】ところで従来のものは、ゲート配線幅が一
定なので、図７に示すように、開口部面積は均一で、そ
れに組み合わせるバックライトも均一にして、最終的に
全表示画面で輝度を均一にしている。
定なので、図７に示すように、開口部面積は均一で、そ
れに組み合わせるバックライトも均一にして、最終的に
全表示画面で輝度を均一にしている。
【００６７】しかし、本発明は、図２に示すように、ゲ
ート信号入力端２から離れるに従って、ゲート信号線１
３の幅を狭くしているため、液晶表示に利用される光の
透過する面積、つまり画素の開口部１８の面積が増加し
ている。画素の開口部１８の面積は、図示しないカラー
フィルターの遮光膜とＴＦＴのＣｒ、Ａｌ等金属膜でで
きているゲート信号線とで規定されるので、ゲート信号
線の幅が狭くなり、その結果、画素の開口部面積が広く
なる。
ート信号入力端２から離れるに従って、ゲート信号線１
３の幅を狭くしているため、液晶表示に利用される光の
透過する面積、つまり画素の開口部１８の面積が増加し
ている。画素の開口部１８の面積は、図示しないカラー
フィルターの遮光膜とＴＦＴのＣｒ、Ａｌ等金属膜でで
きているゲート信号線とで規定されるので、ゲート信号
線の幅が狭くなり、その結果、画素の開口部面積が広く
なる。
【００６８】この液晶パネルは、開口部１８の面積がゲ
ート信号入力端２から離れるに従って増加しているの
で、図６（ａ）に示すように、ゲート信号入力端２で従
来と同じ開口部面積だが、反対側は、ゲート信号入力端
２より開口部面積は広くなっていて、液晶パネルの全表
示画面として開口部面積は広くなっている。
ート信号入力端２から離れるに従って増加しているの
で、図６（ａ）に示すように、ゲート信号入力端２で従
来と同じ開口部面積だが、反対側は、ゲート信号入力端
２より開口部面積は広くなっていて、液晶パネルの全表
示画面として開口部面積は広くなっている。
【００６９】この為、組み合わせるバックライトは、不
均一な開口部面積を補正するために、図６（ｂ）に示す
ように、ゲート信号入力端２側では明るくし、反対側
は、ゲート信号入力端２側より暗い輝度分布としている
ので、表示部全体としては均一な輝度分布になり、さら
に高輝度になる。
均一な開口部面積を補正するために、図６（ｂ）に示す
ように、ゲート信号入力端２側では明るくし、反対側
は、ゲート信号入力端２側より暗い輝度分布としている
ので、表示部全体としては均一な輝度分布になり、さら
に高輝度になる。
【００７０】ここでバックライトについて説明する。
【００７１】図１（ｂ）に示すように、特にノートパソ
コンのような省電力や省スペースが要求されるものにお
いては、バックライト４は通常１灯で、バックライト４
は全表示画面を照らすための導光板８のエッジあるいは
サイドにマウントされている。通常、輝度はバックライ
ト４に近いほど輝度は高く、遠いほど輝度は低いが、導
光板８により全表示画面の輝度を調整している。輝度の
調整は、導光板８の表面に印刷９を設けていて、バック
ライト４に近いほど印刷９を少なく、遠いほど印刷９を
多くしている。光１０はこの印刷９にあたると乱反射し
て表示画面側に散乱１１して明るくなり、印刷９のない
部分では、全反射して導光板側に反射１２する。反射し
た光は、導光板８の表示画面側の反対側で再度全反射し
て光１０は再利用される。表示に利用する光は全体とし
て変化しないので、輝度分布を変えても全表示画面とし
て明るさは変化していない。
コンのような省電力や省スペースが要求されるものにお
いては、バックライト４は通常１灯で、バックライト４
は全表示画面を照らすための導光板８のエッジあるいは
サイドにマウントされている。通常、輝度はバックライ
ト４に近いほど輝度は高く、遠いほど輝度は低いが、導
光板８により全表示画面の輝度を調整している。輝度の
調整は、導光板８の表面に印刷９を設けていて、バック
ライト４に近いほど印刷９を少なく、遠いほど印刷９を
多くしている。光１０はこの印刷９にあたると乱反射し
て表示画面側に散乱１１して明るくなり、印刷９のない
部分では、全反射して導光板側に反射１２する。反射し
た光は、導光板８の表示画面側の反対側で再度全反射し
て光１０は再利用される。表示に利用する光は全体とし
て変化しないので、輝度分布を変えても全表示画面とし
て明るさは変化していない。
【００７２】このように、本発明によると、液晶パネル
は、全表示画面で見ると開口部面積は増加し、又、輝度
分布はバックライトで補正しているので、液晶表示装置
としては均一な輝度分布でしかも高輝度になるから明る
くなる。
は、全表示画面で見ると開口部面積は増加し、又、輝度
分布はバックライトで補正しているので、液晶表示装置
としては均一な輝度分布でしかも高輝度になるから明る
くなる。
【００７３】（第２の具体例）次に、図８、９に基づ
き、本発明の第２の具体例について説明する。
き、本発明の第２の具体例について説明する。
【００７４】図８（ａ）〜（ｃ）は、夫々、図１（ａ）
のゲート信号入力部２側の画素５、ゲート入力部２と反
対側との中間画素６、液晶パネルを挟んで、ゲート信号
入力部２と反対側の画素７の拡大図である。
のゲート信号入力部２側の画素５、ゲート入力部２と反
対側との中間画素６、液晶パネルを挟んで、ゲート信号
入力部２と反対側の画素７の拡大図である。
【００７５】図９（ａ）〜（ｃ）は、図８（ａ）〜
（ｃ）のＡ１−Ａ１’線、Ｂ１−Ｂ１’線、Ｃ１−Ｃ
１’線の拡大断面図である。
（ｃ）のＡ１−Ａ１’線、Ｂ１−Ｂ１’線、Ｃ１−Ｃ
１’線の拡大断面図である。
【００７６】図８及び図９において、ガラス基板１９上
にゲート信号線１３が所要のパターンに形成され、且
つ、これを覆う層間絶縁膜２３が形成され、アモルファ
スシリコン等からなるソース・ドレインが形成されてＴ
ＦＴ１４が形成される。そしてドレインにはドレイン信
号線１５が接続され、且つ、これを覆うように形成され
たＰＡ窒化膜２４上には画素電極１６が形成され、前記
ソース２５にコンタクトホール２６を介して接続され
る。この画素電極１６は、前段のＴＦＴ及び画素電極１
６に接続される画素のゲート信号線１３とその一部にお
いて重なるようにパターン形成されていて、このオーバ
ーラップがストレージ容量を形成し、補助容量部１７と
なる。
にゲート信号線１３が所要のパターンに形成され、且
つ、これを覆う層間絶縁膜２３が形成され、アモルファ
スシリコン等からなるソース・ドレインが形成されてＴ
ＦＴ１４が形成される。そしてドレインにはドレイン信
号線１５が接続され、且つ、これを覆うように形成され
たＰＡ窒化膜２４上には画素電極１６が形成され、前記
ソース２５にコンタクトホール２６を介して接続され
る。この画素電極１６は、前段のＴＦＴ及び画素電極１
６に接続される画素のゲート信号線１３とその一部にお
いて重なるようにパターン形成されていて、このオーバ
ーラップがストレージ容量を形成し、補助容量部１７と
なる。
【００７７】また、対向するガラス基板２０には対向電
極２１が形成されており、この対向電極２１と画素電極
１６の間の間隙内に液晶２２が充填されている。
極２１が形成されており、この対向電極２１と画素電極
１６の間の間隙内に液晶２２が充填されている。
【００７８】この構成は、ドレイン信号線１５及びソー
ス２５と画素電極１６を層間分離した構造でプロセスを
短縮することができる。
ス２５と画素電極１６を層間分離した構造でプロセスを
短縮することができる。
【００７９】図４の等価回路図に示すように、各画素に
おいては、ＴＦＴ１４のソースには、ゲート・ソース間
容量ＣＧＳと、液晶容量ＣＬＣ、ストレージ容量ＣＳＣ
が形成される。
おいては、ＴＦＴ１４のソースには、ゲート・ソース間
容量ＣＧＳと、液晶容量ＣＬＣ、ストレージ容量ＣＳＣ
が形成される。
【００８０】図９（ａ）〜（ｃ）に示すように、ストレ
ージ容量は、層間絶縁膜２３及びＰＡ窒化膜２４を介し
てゲート信号線１３と画素電極１６とが容量結合するこ
とで形成されている。
ージ容量は、層間絶縁膜２３及びＰＡ窒化膜２４を介し
てゲート信号線１３と画素電極１６とが容量結合するこ
とで形成されている。
【００８１】ストレージ容量は、ＰＡ窒化膜２４を余分
に介しているため容量は小さくなり、これを補うために
は図８及び９の補助容量部１７の面積は大きくなり、面
積を確保するためにゲート入力部２側では配線幅が太く
なってしまうが、本発明ではＡ部からＣ部へとゲートパ
ルス入力部２から離れるに従って、画素電極１６を一定
にして、ゲート信号線１３の幅を狭くすることができ、
画素電極１６とのオーバーラップ面積が小さくなるよう
にできる。
に介しているため容量は小さくなり、これを補うために
は図８及び９の補助容量部１７の面積は大きくなり、面
積を確保するためにゲート入力部２側では配線幅が太く
なってしまうが、本発明ではＡ部からＣ部へとゲートパ
ルス入力部２から離れるに従って、画素電極１６を一定
にして、ゲート信号線１３の幅を狭くすることができ、
画素電極１６とのオーバーラップ面積が小さくなるよう
にできる。
【００８２】このように第２の具体例でも、液晶表示に
利用される光の透過する面積、つまり画素の開口部１８
の面積を増加することができるため、第１の具体例と同
様な効果が得られる。
利用される光の透過する面積、つまり画素の開口部１８
の面積を増加することができるため、第１の具体例と同
様な効果が得られる。
【００８３】特に、第１の具体例に比べて、ゲート入力
端でゲート配線幅が太いので、ゲートパルスの立ち下が
りの影響が大きく、ストレージ容量はＰＡ窒化膜２４を
余分に介しているので、容量を変化させるためには補助
容量１７の面積は大きく変化する、つまり、ゲート信号
入力部２から離れるに従ってゲート配線幅をより狭くす
ることになるので、開口部面積の増加の効果が期待でき
る。
端でゲート配線幅が太いので、ゲートパルスの立ち下が
りの影響が大きく、ストレージ容量はＰＡ窒化膜２４を
余分に介しているので、容量を変化させるためには補助
容量１７の面積は大きく変化する、つまり、ゲート信号
入力部２から離れるに従ってゲート配線幅をより狭くす
ることになるので、開口部面積の増加の効果が期待でき
る。
【００８４】（第３の具体例）図１０（ａ）は本発明の
第３の具体例を示す液晶パネル１とバックライト４の平
面図で、図示の左辺と上辺にそれぞれ信号入力部２、３
が設けられ、左辺のゲート信号入力部２からゲートパル
スが入力されるものとする。
第３の具体例を示す液晶パネル１とバックライト４の平
面図で、図示の左辺と上辺にそれぞれ信号入力部２、３
が設けられ、左辺のゲート信号入力部２からゲートパル
スが入力されるものとする。
【００８５】図１０（ｂ）は、液晶表示装置を矢印Ｂ方
向下側から見た断面図であり、図示のように液晶パネル
１の下側にバックライトの導光板８があり、バックライ
ト４は液晶パネル１下側でゲートパルス入力部２側に配
置する。
向下側から見た断面図であり、図示のように液晶パネル
１の下側にバックライトの導光板８があり、バックライ
ト４は液晶パネル１下側でゲートパルス入力部２側に配
置する。
【００８６】通常輝度はバックライト４に近いほど輝度
は高く、遠いほど輝度は低いが、導光板８により全表示
画面の輝度を調整している。輝度の調整は、導光板８の
表面に印刷９を設けていて、バックライト４に近いほど
印刷９を少なく、遠いほど印刷９を多くしている。図１
０（ｂ）のようにバックライト４をゲート信号入力部２
側に配置すると、導光板８の印刷９を比較的均一に配置
すれば、図６（ｂ）のような輝度分布になるので、導光
板８の印刷９の設計が容易になるという効果がある。
は高く、遠いほど輝度は低いが、導光板８により全表示
画面の輝度を調整している。輝度の調整は、導光板８の
表面に印刷９を設けていて、バックライト４に近いほど
印刷９を少なく、遠いほど印刷９を多くしている。図１
０（ｂ）のようにバックライト４をゲート信号入力部２
側に配置すると、導光板８の印刷９を比較的均一に配置
すれば、図６（ｂ）のような輝度分布になるので、導光
板８の印刷９の設計が容易になるという効果がある。
【００８７】
【発明の効果】本発明に係わる液晶表示装置は、ゲート
信号線を狭くしているため、液晶表示に利用される光の
透過する面積、つまり画素の開口部の面積が増加してい
る。従って、この液晶パネルと組み合わせるバックライ
トは、不均一な開口部面積を補正するために、ゲート入
力端では明るくし、反対側は入力端より暗い輝度分布と
する構成になっているから、高輝度な表示装置を実現す
ることが出来る。になる。
信号線を狭くしているため、液晶表示に利用される光の
透過する面積、つまり画素の開口部の面積が増加してい
る。従って、この液晶パネルと組み合わせるバックライ
トは、不均一な開口部面積を補正するために、ゲート入
力端では明るくし、反対側は入力端より暗い輝度分布と
する構成になっているから、高輝度な表示装置を実現す
ることが出来る。になる。
【００８８】更に、表示画面内のフィードスルー電圧成
分が均一化され、表示パネルの全表示画面内における表
示焼き付きやシミ等を抑えることができるから、表示品
位を向上させる効果を奏する。
分が均一化され、表示パネルの全表示画面内における表
示焼き付きやシミ等を抑えることができるから、表示品
位を向上させる効果を奏する。
【図１】本発明に係わる液晶表示装置を示し、（ａ）は
平面図、（ｂ）は断面図である。
平面図、（ｂ）は断面図である。
【図２】図１のＡ、Ｂ、Ｃの各点における内部構成を示
す拡大平面図である。
す拡大平面図である。
【図３】図１のＡ、Ｂ、Ｃの各点における画素の断面図
である。
である。
【図４】画素部の等価回路図である。
【図５】駆動波形なまりによるフィードスルーの変化を
説明するための信号波形図である。
説明するための信号波形図である。
【図６】（ａ）乃至（ｃ）は、夫々、本発明の液晶パネ
ルの開口部の面積、バックライトの輝度分布、表示部の
輝度分布を示すグラフである。
ルの開口部の面積、バックライトの輝度分布、表示部の
輝度分布を示すグラフである。
【図７】（ａ）乃至（ｃ）は、夫々、従来の液晶パネル
の開口部の面積、バックライトの輝度分布、表示部の輝
度分布を示すグラフである。
の開口部の面積、バックライトの輝度分布、表示部の輝
度分布を示すグラフである。
【図８】本発明の第２の具体例の拡大平面図である。
【図９】図８の各点の断面図である。
【図１０】本発明の第３の具体例を示す図である。
【図１１】液晶パネルの平面図である。
【図１２】図１１のＡ、Ｂ、Ｃの各点における内部構成
を示す拡大平面図である。
を示す拡大平面図である。
【図１３】（ａ）〜（ｃ）は、図１２のＡ−Ａ’、Ｂ−
Ｂ’、Ｃ−Ｃ’断面図である。
Ｂ’、Ｃ−Ｃ’断面図である。
【図１４】水平方向のフィードスルーの変化を示す図で
ある。
ある。
【符号の説明】 １ 液晶パネル ２ ゲート信号入力部 ３ 信号入力部 ４ バックライト ５ ゲート入力端の画素 ６ 中間の画素 ７ 信号入力端の反対側の画素 ８ 導光板 ９ 印刷 １３ ゲート信号線 １４ ＴＦＴ １５ ドレイン信号線 １６ 画素電極 １７ 補助容量部 １８ 開口部 １９、２０ ガラス基板 ２１ 対向電極 ２２ 液晶 ２３ 層間絶縁膜 ２４ ＰＡ窒化膜 ２６ コンタクトホール ２７ 保護膜
フロントページの続き Ｆターム(参考） 2H091 FA23Z FA41Z FC12 FD22 GA13 LA18 2H092 JA24 JB23 JB64 JB68 KA05 KA22 KB25 NA01 NA07 NA23 PA13 5F110 BB01 DD02 EE37 HK09 HK16 NN02 NN24 NN73 5G435 AA03 BB12 BB15 EE27 EE33 EE37 FF03 FF06 FF08 GG24 HH02 HH12 HH14
Claims (6)
- 【請求項１】 ゲート信号線とドレイン信号線とがマト
リクス状に配置され、これら信号線の交差位置にそれぞ
れ薄膜トランジスタと画素電極とが形成されたＴＦＴ基
板と、このＴＦＴ基板に微小間隔で対向される対向基板
と、ＴＦＴ基板と対向基板との間隙に液晶材料が挟持さ
れた液晶パネルと、この液晶パネルの一辺に沿って設け
られたゲート信号入力部と、前記液晶パネルの表示部裏
側に設けられたバックライトとからなる液晶表示装置に
おいて、 複数の前記画素電極のそれぞれに付加的に設けられる補
助容量を、前記ゲート信号入力部から離れるに従ってゲ
ート信号線幅を狭くすることにより、その容量値が小さ
くなるように構成すると共に、前記バックライトの輝度
は、前記ゲート信号入力部から離れるに従って下がるよ
うに構成したことを特徴とする液晶表示装置。 - 【請求項２】 前記画素の開口部面積は、ゲート信号入
力部から離れるに従って大になるように構成したことを
特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 前記補助容量は、前記ゲート信号線とこ
のゲート信号線に対向する画素電極との対向面積と、前
記ゲート信号線と前記画素電極との間の層間絶縁膜とで
設定されることを特徴とする請求項１又は２記載の液晶
表示装置。 - 【請求項４】 前記補助容量は、前記ゲート信号線とこ
のゲート信号線に対向する画素電極との対向面積と、前
記ゲート信号線と前記画素電極との間の層間絶縁膜と窒
化膜とで設定されることを特徴とする請求項１又は２記
載の液晶表示装置。 - 【請求項５】 前記バックライトは少なくとも１灯以上
のライトを有し、このライトは、前記液晶パネルの表示
部裏側に設けられた導光板の端部に組み付けられると共
に、前記導光板の表面には光散乱を利用した印刷を施し
て、バックライトの輝度分布を変えたことを特徴とする
請求項１乃至４の何れかに記載の液晶表示装置。 - 【請求項６】 前記バックライトは、前記ゲート信号入
力部側に配置したことを特徴とする請求項１乃至５の何
れかに記載の液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11145465A JP2000338523A (ja) | 1999-05-25 | 1999-05-25 | 液晶表示装置 |
| TW89109894A TW573198B (en) | 1999-05-25 | 2000-05-23 | Liquid crystal display device having uniform feedthrough voltage components |
| US09/577,734 US6760081B2 (en) | 1999-05-25 | 2000-05-23 | Liquid crystal display device having uniform feedthrough voltage components |
| KR10-2000-0028439A KR100374372B1 (ko) | 1999-05-25 | 2000-05-25 | 균일한 피드스루 전압 성분을 갖는 액정 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11145465A JP2000338523A (ja) | 1999-05-25 | 1999-05-25 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000338523A true JP2000338523A (ja) | 2000-12-08 |
Family
ID=15385877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11145465A Pending JP2000338523A (ja) | 1999-05-25 | 1999-05-25 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6760081B2 (ja) |
| JP (1) | JP2000338523A (ja) |
| KR (1) | KR100374372B1 (ja) |
| TW (1) | TW573198B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005164677A (ja) * | 2003-11-28 | 2005-06-23 | Chi Mei Electronics Corp | 画像表示装置 |
| KR100756666B1 (ko) * | 2000-12-30 | 2007-09-07 | 엘지.필립스 엘시디 주식회사 | 2-도트 인버젼 방식 액정 패널 구동장치 |
| JP2009180916A (ja) * | 2008-01-30 | 2009-08-13 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、及び表示装置 |
| KR100933455B1 (ko) * | 2005-06-27 | 2009-12-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2010256624A (ja) * | 2009-04-24 | 2010-11-11 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| WO2015083639A1 (ja) * | 2013-12-02 | 2015-06-11 | シャープ株式会社 | 液晶パネルおよびそれに用いられるアクティブマトリクス基板 |
| JP2020091401A (ja) * | 2018-12-05 | 2020-06-11 | 株式会社ジャパンディスプレイ | 表示装置 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002040480A (ja) * | 2000-07-24 | 2002-02-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US6897908B2 (en) * | 2001-11-23 | 2005-05-24 | Chi Mei Optoelectronics Corporation | Liquid crystal display panel having reduced flicker |
| KR100848554B1 (ko) * | 2001-12-31 | 2008-07-25 | 엘지디스플레이 주식회사 | 액정표시소자 |
| KR100902244B1 (ko) * | 2002-12-31 | 2009-06-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터형 액정 표시 장치 |
| US7417782B2 (en) | 2005-02-23 | 2008-08-26 | Pixtronix, Incorporated | Methods and apparatus for spatial light modulation |
| US7372528B2 (en) * | 2003-06-09 | 2008-05-13 | Samsung Electronics Co., Ltd. | Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same |
| US9082353B2 (en) | 2010-01-05 | 2015-07-14 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US8159428B2 (en) | 2005-02-23 | 2012-04-17 | Pixtronix, Inc. | Display methods and apparatus |
| US7304785B2 (en) | 2005-02-23 | 2007-12-04 | Pixtronix, Inc. | Display methods and apparatus |
| US8519945B2 (en) | 2006-01-06 | 2013-08-27 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US9158106B2 (en) * | 2005-02-23 | 2015-10-13 | Pixtronix, Inc. | Display methods and apparatus |
| US7999994B2 (en) | 2005-02-23 | 2011-08-16 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US9229222B2 (en) | 2005-02-23 | 2016-01-05 | Pixtronix, Inc. | Alignment methods in fluid-filled MEMS displays |
| US7746529B2 (en) * | 2005-02-23 | 2010-06-29 | Pixtronix, Inc. | MEMS display apparatus |
| US8482496B2 (en) | 2006-01-06 | 2013-07-09 | Pixtronix, Inc. | Circuits for controlling MEMS display apparatus on a transparent substrate |
| US7405852B2 (en) | 2005-02-23 | 2008-07-29 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US8310442B2 (en) | 2005-02-23 | 2012-11-13 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US20070205969A1 (en) | 2005-02-23 | 2007-09-06 | Pixtronix, Incorporated | Direct-view MEMS display devices and methods for generating images thereon |
| US9261694B2 (en) | 2005-02-23 | 2016-02-16 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US7304786B2 (en) | 2005-02-23 | 2007-12-04 | Pixtronix, Inc. | Methods and apparatus for bi-stable actuation of displays |
| TWI263082B (en) * | 2005-03-02 | 2006-10-01 | Chi Mei Optoelectronics Corp | Liquid crystal display, pixel array substrate and method for preventing flicker in display panel applied thereto |
| US7652649B2 (en) * | 2005-06-15 | 2010-01-26 | Au Optronics Corporation | LCD device with improved optical performance |
| KR101202530B1 (ko) * | 2005-12-27 | 2012-11-16 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조방법 |
| JP4628268B2 (ja) * | 2006-01-10 | 2011-02-09 | 株式会社日立製作所 | 照明装置及びそれを用いた液晶表示装置 |
| US8526096B2 (en) | 2006-02-23 | 2013-09-03 | Pixtronix, Inc. | Mechanical light modulators with stressed beams |
| US7876489B2 (en) | 2006-06-05 | 2011-01-25 | Pixtronix, Inc. | Display apparatus with optical cavities |
| EP2080045A1 (en) | 2006-10-20 | 2009-07-22 | Pixtronix Inc. | Light guides and backlight systems incorporating light redirectors at varying densities |
| US9176318B2 (en) | 2007-05-18 | 2015-11-03 | Pixtronix, Inc. | Methods for manufacturing fluid-filled MEMS displays |
| US7852546B2 (en) | 2007-10-19 | 2010-12-14 | Pixtronix, Inc. | Spacers for maintaining display apparatus alignment |
| US8248560B2 (en) | 2008-04-18 | 2012-08-21 | Pixtronix, Inc. | Light guides and backlight systems incorporating prismatic structures and light redirectors |
| KR20100021094A (ko) * | 2008-08-14 | 2010-02-24 | 삼성전자주식회사 | 디스플레이장치 및 디스플레이장치의 휘도보정방법 |
| US8169679B2 (en) | 2008-10-27 | 2012-05-01 | Pixtronix, Inc. | MEMS anchors |
| TWI410939B (zh) * | 2008-12-26 | 2013-10-01 | Au Optronics Corp | 液晶顯示面板驅動方法 |
| TWI393974B (zh) * | 2009-06-25 | 2013-04-21 | Chunghwa Picture Tubes Ltd | 液晶顯示面板 |
| WO2011097252A2 (en) * | 2010-02-02 | 2011-08-11 | Pixtronix, Inc. | Methods for manufacturing cold seal fluid-filled display apparatus |
| BR112012019383A2 (pt) | 2010-02-02 | 2017-09-12 | Pixtronix Inc | Circuitos para controlar aparelho de exibição |
| JP5299872B2 (ja) * | 2010-11-30 | 2013-09-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN102364387B (zh) * | 2011-10-12 | 2013-07-24 | 深圳市华星光电技术有限公司 | 液晶显示面板 |
| KR20140035613A (ko) * | 2012-09-14 | 2014-03-24 | 삼성전자주식회사 | 디스플레이패널 및 이를 포함하는 디스플레이장치 |
| US9134552B2 (en) | 2013-03-13 | 2015-09-15 | Pixtronix, Inc. | Display apparatus with narrow gap electrostatic actuators |
| KR102481182B1 (ko) | 2015-11-20 | 2022-12-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US9972271B2 (en) * | 2016-05-12 | 2018-05-15 | Novatek Microelectronics Corp. | Display panel |
| CN106896607A (zh) * | 2017-04-27 | 2017-06-27 | 武汉华星光电技术有限公司 | 一种阵列基板及显示装置 |
| JP7181776B2 (ja) | 2018-12-05 | 2022-12-01 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194232A (ja) | 1987-02-09 | 1988-08-11 | Matsushita Electric Ind Co Ltd | 液晶表示パネル |
| JPH04237023A (ja) | 1991-01-21 | 1992-08-25 | Toshiba Corp | 液晶表示装置 |
| JP3005696B2 (ja) | 1991-06-28 | 2000-01-31 | 未来工業株式会社 | 配線・配管材布設用シュータ及び配線・配管材布設装置 |
| JPH05232509A (ja) | 1992-02-21 | 1993-09-10 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH06160901A (ja) | 1992-11-20 | 1994-06-07 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP3014291B2 (ja) | 1995-03-10 | 2000-02-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示パネル、液晶表示装置及び液晶表示パネルの製造方法 |
| JP3062090B2 (ja) * | 1996-07-19 | 2000-07-10 | 日本電気株式会社 | 液晶表示装置 |
| JPH1055138A (ja) | 1996-08-09 | 1998-02-24 | Toshiba Corp | 液晶表示パネル |
| JPH1090668A (ja) | 1996-09-13 | 1998-04-10 | Toshiba Corp | 表示装置 |
| US6334689B1 (en) * | 1997-01-30 | 2002-01-01 | Hitachi, Ltd. | Liquid crystal display |
| JP3819104B2 (ja) | 1997-03-28 | 2006-09-06 | 東芝電子エンジニアリング株式会社 | 液晶表示装置 |
| TW495635B (en) | 1997-07-11 | 2002-07-21 | Hitachi Ltd | Liquid crystal display device |
| JP3072984B2 (ja) | 1997-07-11 | 2000-08-07 | 株式会社日立製作所 | 液晶表示装置 |
| JP2985838B2 (ja) | 1997-07-18 | 1999-12-06 | 日本電気株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
| JPH11109369A (ja) | 1997-09-30 | 1999-04-23 | Toshiba Corp | 液晶表示装置 |
| US6528357B2 (en) * | 1998-03-13 | 2003-03-04 | Kabushiki Kaisha Toshiba | Method of manufacturing array substrate |
-
1999
- 1999-05-25 JP JP11145465A patent/JP2000338523A/ja active Pending
-
2000
- 2000-05-23 US US09/577,734 patent/US6760081B2/en not_active Expired - Lifetime
- 2000-05-23 TW TW89109894A patent/TW573198B/zh not_active IP Right Cessation
- 2000-05-25 KR KR10-2000-0028439A patent/KR100374372B1/ko not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100756666B1 (ko) * | 2000-12-30 | 2007-09-07 | 엘지.필립스 엘시디 주식회사 | 2-도트 인버젼 방식 액정 패널 구동장치 |
| JP2005164677A (ja) * | 2003-11-28 | 2005-06-23 | Chi Mei Electronics Corp | 画像表示装置 |
| KR100933455B1 (ko) * | 2005-06-27 | 2009-12-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2009180916A (ja) * | 2008-01-30 | 2009-08-13 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、及び表示装置 |
| JP2010256624A (ja) * | 2009-04-24 | 2010-11-11 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| CN105793773A (zh) * | 2013-12-02 | 2016-07-20 | 夏普株式会社 | 液晶面板及其使用的有源矩阵基板 |
| WO2015083639A1 (ja) * | 2013-12-02 | 2015-06-11 | シャープ株式会社 | 液晶パネルおよびそれに用いられるアクティブマトリクス基板 |
| JPWO2015083639A1 (ja) * | 2013-12-02 | 2017-03-16 | シャープ株式会社 | 液晶パネルおよびそれに用いられるアクティブマトリクス基板 |
| US9933676B2 (en) | 2013-12-02 | 2018-04-03 | Sharp Kabushiki Kaisha | Liquid crystal panel and active matrix substrate used therefor |
| CN105793773B (zh) * | 2013-12-02 | 2019-01-01 | 夏普株式会社 | 液晶面板及其使用的有源矩阵基板 |
| JP2020091401A (ja) * | 2018-12-05 | 2020-06-11 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2020116540A1 (ja) * | 2018-12-05 | 2020-06-11 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP7181777B2 (ja) | 2018-12-05 | 2022-12-01 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW573198B (en) | 2004-01-21 |
| US20030063233A1 (en) | 2003-04-03 |
| US6760081B2 (en) | 2004-07-06 |
| KR100374372B1 (ko) | 2003-03-04 |
| KR20000077435A (ko) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000338523A (ja) | 液晶表示装置 | |
| KR100263397B1 (ko) | 액정 표시장치 및 구동방법 | |
| JPH1039328A (ja) | 液晶表示装置 | |
| JP3639830B2 (ja) | 液晶表示装置 | |
| EP2541314B1 (en) | Liquid crystal display device | |
| CN101968588B (zh) | 显示装置及滤色器基板 | |
| US7907106B2 (en) | Liquid crystal display and driving method thereof | |
| JP2000155343A (ja) | 液晶表示装置 | |
| US9052558B2 (en) | Display device, method of driving display device, liquid crystal display, and television receiver | |
| JP2003075871A (ja) | 液晶表示素子 | |
| WO2019037186A1 (zh) | 改善液晶面板显示状态的方法、液晶面板及液晶显示器 | |
| JP2001281682A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4078394B2 (ja) | 液晶表示パネル | |
| JP4480821B2 (ja) | 液晶表示装置 | |
| US6738106B1 (en) | Liquid crystal display device | |
| JP4767588B2 (ja) | 液晶表示装置 | |
| US20030123006A1 (en) | Liquid crystal display device and method of fabricating the same | |
| US6396555B1 (en) | LCD panel in which the scanning line and the line connected to the drain of the TFT are parallel | |
| JP2006330609A (ja) | 液晶表示装置 | |
| JP2001051254A (ja) | 液晶表示装置 | |
| KR100966438B1 (ko) | 스토리지 배선의 저항을 감소시킨 액정표시패널 | |
| US7253870B2 (en) | Liquid crystal display having a bimetal layer allowing the first substrate to selectively make contact with the ITO layer | |
| KR20120114108A (ko) | 박막트랜지스터 어레이 기판 | |
| JP2000147539A (ja) | 液晶表示装置の製造方法 | |
| KR100785160B1 (ko) | 플리커 방지용 액정표시장치 |