JP2000338925A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JP2000338925A JP2000338925A JP11150727A JP15072799A JP2000338925A JP 2000338925 A JP2000338925 A JP 2000338925A JP 11150727 A JP11150727 A JP 11150727A JP 15072799 A JP15072799 A JP 15072799A JP 2000338925 A JP2000338925 A JP 2000338925A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- format
- circuit
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 大容量のメモリを必要とせずに、異なる規格
の、複数種類の映像信号を表示させることができる映像
表示装置を提供する。 【解決手段】 映像表示装置に、入力映像信号を処理す
る映像信号処理回路２１と、クロック信号を生成するＰ
ＬＬ回路４と、入力映像信号の形式を判別する判別手段
１と、表示させる映像の形式を指定する指定手段とを備
えた。また、表示させる映像の形式に対応させて、表示
パネルを駆動するゲート及びソースドライバーの制御信
号を生成するドライバー制御信号発生手段と、入力映像
信号の形式判別及び表示形式の指定に基づいて、ドライ
バー制御信号発生手段から出力されるゲート及びソース
ドライバーの制御信号を選択するドライバー制御信号切
り替え手段と、入力映像信号の形式判別及び表示形式の
指定に基づいて、ＰＬＬ回路のクロック信号を制御する
ＰＬＬ信号制御手段２とを備えた。
の、複数種類の映像信号を表示させることができる映像
表示装置を提供する。 【解決手段】 映像表示装置に、入力映像信号を処理す
る映像信号処理回路２１と、クロック信号を生成するＰ
ＬＬ回路４と、入力映像信号の形式を判別する判別手段
１と、表示させる映像の形式を指定する指定手段とを備
えた。また、表示させる映像の形式に対応させて、表示
パネルを駆動するゲート及びソースドライバーの制御信
号を生成するドライバー制御信号発生手段と、入力映像
信号の形式判別及び表示形式の指定に基づいて、ドライ
バー制御信号発生手段から出力されるゲート及びソース
ドライバーの制御信号を選択するドライバー制御信号切
り替え手段と、入力映像信号の形式判別及び表示形式の
指定に基づいて、ＰＬＬ回路のクロック信号を制御する
ＰＬＬ信号制御手段２とを備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣＤ等の映像表
示装置に関し、特に、異なる規格の、複数種類の映像信
号を表示させることができる映像表示装置に関する。
示装置に関し、特に、異なる規格の、複数種類の映像信
号を表示させることができる映像表示装置に関する。
【０００２】
【従来の技術】今後のマルチメディア対応の情報端末機
器では、多種多様な画像ソ−スを受信して表示する機能
を備えることが必須になる。この機能を実現する代表的
な方法としては、表示系で対処する方法と、信号処理で
対処する方法とが知られている。前者の方法は、表示部
の偏向系の動作範囲を広く設定し、入力画像の信号フォ
−マットと合致した形態で走査を行って画像を表示する
もので、マルチスキャン方式として実用化されている。
これは、表示部がＣＲＴの場合には比較的低コストで実
現でき有効な方法であるが、順次走査で表示画素数が一
定のＬＣＤやＰＤＰなどの平面ディスプレイでは適用が
困難という問題がある。
器では、多種多様な画像ソ−スを受信して表示する機能
を備えることが必須になる。この機能を実現する代表的
な方法としては、表示系で対処する方法と、信号処理で
対処する方法とが知られている。前者の方法は、表示部
の偏向系の動作範囲を広く設定し、入力画像の信号フォ
−マットと合致した形態で走査を行って画像を表示する
もので、マルチスキャン方式として実用化されている。
これは、表示部がＣＲＴの場合には比較的低コストで実
現でき有効な方法であるが、順次走査で表示画素数が一
定のＬＣＤやＰＤＰなどの平面ディスプレイでは適用が
困難という問題がある。
【０００３】後者の方法は、入力画像信号に対してＩＰ
変換やフォ−マット変換の信号処理を行い、表示部のフ
ォ−マットの信号に変換して画像を表示する。このた
め、ＣＲＴに限らず、ＬＣＤやＰＤＰなどの平面ディス
プレイにも柔軟に対応できるが、飛び越し〜順次の走査
変換、フレ−ムレ−ト変換、画面のサイズ縮小拡大変換
などの信号処理に、膨大な容量のメモリが必要になる。
変換やフォ−マット変換の信号処理を行い、表示部のフ
ォ−マットの信号に変換して画像を表示する。このた
め、ＣＲＴに限らず、ＬＣＤやＰＤＰなどの平面ディス
プレイにも柔軟に対応できるが、飛び越し〜順次の走査
変換、フレ−ムレ−ト変換、画面のサイズ縮小拡大変換
などの信号処理に、膨大な容量のメモリが必要になる。
【０００４】従って、画像ＩＰ変換では、輝度信号に対
してはサブナイキスト標本化の信号処理で標本点の数を
１／２に削減し、この信号系列をメモリに記憶する。そ
してメモリから読み出した信号系列を復号処理で元の標
本点数の輝度信号に再生し、この輝度信号をもとに動き
適応型の補間処理で補間走査線の信号を生成することで
メモリの容量を１／２に削減する方法が提案されてい
る。
してはサブナイキスト標本化の信号処理で標本点の数を
１／２に削減し、この信号系列をメモリに記憶する。そ
してメモリから読み出した信号系列を復号処理で元の標
本点数の輝度信号に再生し、この輝度信号をもとに動き
適応型の補間処理で補間走査線の信号を生成することで
メモリの容量を１／２に削減する方法が提案されてい
る。
【０００５】
【発明が解決しようとする課題】しかし、上記の方法で
は大容量のメモリを必要とするので、装置のコストが高
くなり、また消費電力も大きくなるという問題がある。
は大容量のメモリを必要とするので、装置のコストが高
くなり、また消費電力も大きくなるという問題がある。
【０００６】本発明は、上記の問題を解決するためにな
されたもので、大容量のメモリを必要とせずに、異なる
規格の、複数種類の映像信号を表示させることができる
映像表示装置を提供するものである。
されたもので、大容量のメモリを必要とせずに、異なる
規格の、複数種類の映像信号を表示させることができる
映像表示装置を提供するものである。
【０００７】
【課題を解決するための手段】本発明の映像表示装置
は、入力映像信号を、該入力映像信号の形式と異なる形
式の映像として、複数の画素がマトリクス配置された表
示パネルに表示させる映像表示装置であって、前記入力
映像信号をデジタル信号に変換するとともに、変換され
たデジタル信号を処理する映像信号処理回路と、該映像
信号処理回路のクロック信号を生成するＰＬＬ回路と、
前記入力映像信号から、該入力映像信号の形式を判別す
る判別手段と、前記表示パネルに表示させる映像の形式
を指定する指定手段と、前記表示パネルに表示させる映
像の形式に対応させて、前記表示パネルを駆動するゲー
トドライバーの制御信号及び前記表示パネルを駆動する
ソースドライバーの制御信号を生成するドライバー制御
信号発生手段と、前記判別手段による入力映像信号の形
式判別及び前記指定手段による表示形式の指定に基づい
て、前記ドライバー制御信号発生手段から出力されるゲ
ートドライバーの制御信号及びソースドライバーの制御
信号を選択するドライバー制御信号切り替え手段と、前
記判別手段による入力映像信号の形式判別及び前記指定
手段による表示形式の指定に基づいて前記ＰＬＬ回路の
クロック信号を制御するＰＬＬ信号制御手段とを備えた
ものである。
は、入力映像信号を、該入力映像信号の形式と異なる形
式の映像として、複数の画素がマトリクス配置された表
示パネルに表示させる映像表示装置であって、前記入力
映像信号をデジタル信号に変換するとともに、変換され
たデジタル信号を処理する映像信号処理回路と、該映像
信号処理回路のクロック信号を生成するＰＬＬ回路と、
前記入力映像信号から、該入力映像信号の形式を判別す
る判別手段と、前記表示パネルに表示させる映像の形式
を指定する指定手段と、前記表示パネルに表示させる映
像の形式に対応させて、前記表示パネルを駆動するゲー
トドライバーの制御信号及び前記表示パネルを駆動する
ソースドライバーの制御信号を生成するドライバー制御
信号発生手段と、前記判別手段による入力映像信号の形
式判別及び前記指定手段による表示形式の指定に基づい
て、前記ドライバー制御信号発生手段から出力されるゲ
ートドライバーの制御信号及びソースドライバーの制御
信号を選択するドライバー制御信号切り替え手段と、前
記判別手段による入力映像信号の形式判別及び前記指定
手段による表示形式の指定に基づいて前記ＰＬＬ回路の
クロック信号を制御するＰＬＬ信号制御手段とを備えた
ものである。
【０００８】本発明の映像表示装置によれば、入力映像
信号の形式判別及び表示形式の指定に基づいて、ゲート
ドライバーの制御信号及びソースドライバーの制御信号
をそれぞれ切り替えてソースドライバー及びゲートドラ
イバーを制御すると同時に、入力映像信号の形式判別及
び表示形式の指定に基づいてＰＬＬ回路のクロック信号
を制御して映像信号処理回路の処理を行うので、大容量
のメモリを用いることなく、入力映像信号を、入力映像
信号と異なる形式の映像として表示パネルに表示させる
ことが出来る。
信号の形式判別及び表示形式の指定に基づいて、ゲート
ドライバーの制御信号及びソースドライバーの制御信号
をそれぞれ切り替えてソースドライバー及びゲートドラ
イバーを制御すると同時に、入力映像信号の形式判別及
び表示形式の指定に基づいてＰＬＬ回路のクロック信号
を制御して映像信号処理回路の処理を行うので、大容量
のメモリを用いることなく、入力映像信号を、入力映像
信号と異なる形式の映像として表示パネルに表示させる
ことが出来る。
【０００９】入力映像信号の形式を入力映像信号のアス
ペクト比及び走査線の本数から判別することは、入力映
像信号の同期信号を利用して入力映像信号の形式を判別
でき、判別回路の回路構成を簡単にする点で望ましい。
また、入力映像信号がＮＴＳＣ方式であるか、ＰＡＬ方
式であるか、またはＨＤＴＶ方式であるかの判別は、一
垂直期間中の走査線の数だけから行える。
ペクト比及び走査線の本数から判別することは、入力映
像信号の同期信号を利用して入力映像信号の形式を判別
でき、判別回路の回路構成を簡単にする点で望ましい。
また、入力映像信号がＮＴＳＣ方式であるか、ＰＡＬ方
式であるか、またはＨＤＴＶ方式であるかの判別は、一
垂直期間中の走査線の数だけから行える。
【００１０】表示パネルに表示させる映像の形式をアス
ペクト比または走査線の本数により指定するようにする
ことは、表示形式が入力映像信号の形式に対して、単に
アスペクト比だけが異なる場合または走査線の本数だけ
が異なる場合に有効である。
ペクト比または走査線の本数により指定するようにする
ことは、表示形式が入力映像信号の形式に対して、単に
アスペクト比だけが異なる場合または走査線の本数だけ
が異なる場合に有効である。
【００１１】映像信号処理回路がデジタル信号の映像期
間と映像期間以外の期間とにおいて互いに異なる周期の
クロック信号によって処理されることは、入力映像信号
の有効表示画素が表示パネルの画素数より少ない場合、
限られた時間内に表示パネルの全画素を表示することが
可能となるため望ましい。
間と映像期間以外の期間とにおいて互いに異なる周期の
クロック信号によって処理されることは、入力映像信号
の有効表示画素が表示パネルの画素数より少ない場合、
限られた時間内に表示パネルの全画素を表示することが
可能となるため望ましい。
【００１２】表示パネルを駆動するソースドライバーが
デジタル信号の映像期間と映像期間以外の期間とにおい
て互いに異なる周期のクロック信号によって駆動される
ことは、入力映像信号の有効表示画素が表示パネルの画
素数より少ない場合、限られた時間内に表示パネルの全
画素を表示することが可能となるため望ましい。
デジタル信号の映像期間と映像期間以外の期間とにおい
て互いに異なる周期のクロック信号によって駆動される
ことは、入力映像信号の有効表示画素が表示パネルの画
素数より少ない場合、限られた時間内に表示パネルの全
画素を表示することが可能となるため望ましい。
【００１３】
【発明の実施の形態】図１を参照し、本発明の一実施形
態である映像表示装置の構成を説明する。水平同期信号
ＨＤと垂直同期信号ＶＤとが、自動判別回路１に入力さ
れている。この自動判別回路１は、映像表示装置に入力
された映像信号が、ＮＴＳＣなのか、あるいはＰＡＬな
のかを自動判別する回路である。自動判別回路１が出力
する自動判別信号ＡＤは、ＰＬＬコントロール信号発生
回路２、ＴＦＴ−ＬＣＤドライバーコントロール回路３
および分周クロック切り替え回路７に入力されている。
ＰＬＬコントロール信号発生回路２およびＴＦＴ−ＬＣ
Ｄドライバーコントロール回路３には、さらに、４：３
／１６：９切り替え信号Ｋ１、ノーマル／拡大切り替え
信号Ｋ２、ＨＤＴＶ切り替え信号Ｋ３、１０８０／１０
３５切り替え信号Ｋ４が入力されている。
態である映像表示装置の構成を説明する。水平同期信号
ＨＤと垂直同期信号ＶＤとが、自動判別回路１に入力さ
れている。この自動判別回路１は、映像表示装置に入力
された映像信号が、ＮＴＳＣなのか、あるいはＰＡＬな
のかを自動判別する回路である。自動判別回路１が出力
する自動判別信号ＡＤは、ＰＬＬコントロール信号発生
回路２、ＴＦＴ−ＬＣＤドライバーコントロール回路３
および分周クロック切り替え回路７に入力されている。
ＰＬＬコントロール信号発生回路２およびＴＦＴ−ＬＣ
Ｄドライバーコントロール回路３には、さらに、４：３
／１６：９切り替え信号Ｋ１、ノーマル／拡大切り替え
信号Ｋ２、ＨＤＴＶ切り替え信号Ｋ３、１０８０／１０
３５切り替え信号Ｋ４が入力されている。
【００１４】前記水平同期信号ＨＤ、垂直同期信号Ｖ
Ｄ、およびクロック信号ＣＬＫは、前記ＰＬＬコントロ
ール信号発生回路２に入力され、このＰＬＬコントロー
ル信号発生回路２は制御信号ＣＮＴを出力し、この制御
信号ＣＮＴはＰＬＬ回路４に入力されている。ＰＬＬ回
路４からは、前記クロック信号ＣＬＫが出力されてい
る。
Ｄ、およびクロック信号ＣＬＫは、前記ＰＬＬコントロ
ール信号発生回路２に入力され、このＰＬＬコントロー
ル信号発生回路２は制御信号ＣＮＴを出力し、この制御
信号ＣＮＴはＰＬＬ回路４に入力されている。ＰＬＬ回
路４からは、前記クロック信号ＣＬＫが出力されてい
る。
【００１５】前記水平同期信号ＨＤおよび垂直同期信号
ＶＤは、Ｖカウンター５にも入力されていて、このＶカ
ウンター５の出力は、前記ＴＦＴ−ＬＣＤドライバーコ
ントロール回路３に入力されている。また、水平同期信
号ＨＤおよびクロック信号ＣＬＫは、Ｈカウンター６に
入力されていて、このＨカウンター６の出力は、前記Ｔ
ＦＴ−ＬＣＤドライバーコントロール回路３に入力され
ている。なお、前記クロック信号ＣＬＫは、前記ＴＦＴ
−ＬＣＤドライバーコントロール回路３に直接入力され
てもいる。
ＶＤは、Ｖカウンター５にも入力されていて、このＶカ
ウンター５の出力は、前記ＴＦＴ−ＬＣＤドライバーコ
ントロール回路３に入力されている。また、水平同期信
号ＨＤおよびクロック信号ＣＬＫは、Ｈカウンター６に
入力されていて、このＨカウンター６の出力は、前記Ｔ
ＦＴ−ＬＣＤドライバーコントロール回路３に入力され
ている。なお、前記クロック信号ＣＬＫは、前記ＴＦＴ
−ＬＣＤドライバーコントロール回路３に直接入力され
てもいる。
【００１６】クロック信号ＣＬＫ、前記各切り替え信号
Ｋ１〜Ｋ４および自動判別信号ＡＤが、分周クロック切
り替え回路７に入力され、この分周クロック切り替え回
路７の出力であるドライバークロックは、ソースドライ
バー８に入力されている。また、前記ＴＦＴ−ＬＣＤド
ライバーコントロール回路３の出力は、ソースドライバ
ー８およびゲートドライバー９に入力されている。ソー
スドライバー８およびゲートドライバー９の出力は、Ｔ
ＦＴ−ＬＣＤ１０に入力されている。
Ｋ１〜Ｋ４および自動判別信号ＡＤが、分周クロック切
り替え回路７に入力され、この分周クロック切り替え回
路７の出力であるドライバークロックは、ソースドライ
バー８に入力されている。また、前記ＴＦＴ−ＬＣＤド
ライバーコントロール回路３の出力は、ソースドライバ
ー８およびゲートドライバー９に入力されている。ソー
スドライバー８およびゲートドライバー９の出力は、Ｔ
ＦＴ−ＬＣＤ１０に入力されている。
【００１７】映像表示装置に入力された映像信号は、映
像信号処理回路２１に入力される。この映像信号処理回
路２１は、Ａ／Ｄ変換回路２２、ピーキング回路１１、
ブランキングマーカー挿入回路１２、余白挿入回路１
３、タリー／インジケーター挿入回路１４、映像データ
並べ替え回路１５を内蔵している。映像信号処理回路２
１に入力された映像信号は、Ａ／Ｄ変換回路２２に入力
され、このＡ／Ｄ変換回路２２の出力はピーキング回路
１１に入力され、このピーキング回路１１の出力はブラ
ンキングマーカー挿入回路１２に入力され、このブラン
キングマーカー挿入回路１２の出力は余白挿入回路１３
に入力され、この余白挿入回路１３の出力はタリー／イ
ンジケーター挿入回路１４に入力され、このタリー／イ
ンジケーター挿入回路１４の出力は映像データ並べ替え
回路１５に入力されている。この映像データ並べ替え回
路１５の出力は、映像信号処理回路２１の出力となって
いて、この出力は、前記ソースドライバー８に入力され
ている。
像信号処理回路２１に入力される。この映像信号処理回
路２１は、Ａ／Ｄ変換回路２２、ピーキング回路１１、
ブランキングマーカー挿入回路１２、余白挿入回路１
３、タリー／インジケーター挿入回路１４、映像データ
並べ替え回路１５を内蔵している。映像信号処理回路２
１に入力された映像信号は、Ａ／Ｄ変換回路２２に入力
され、このＡ／Ｄ変換回路２２の出力はピーキング回路
１１に入力され、このピーキング回路１１の出力はブラ
ンキングマーカー挿入回路１２に入力され、このブラン
キングマーカー挿入回路１２の出力は余白挿入回路１３
に入力され、この余白挿入回路１３の出力はタリー／イ
ンジケーター挿入回路１４に入力され、このタリー／イ
ンジケーター挿入回路１４の出力は映像データ並べ替え
回路１５に入力されている。この映像データ並べ替え回
路１５の出力は、映像信号処理回路２１の出力となって
いて、この出力は、前記ソースドライバー８に入力され
ている。
【００１８】分周クロック切り替え回路７の第１の出力
ＣＬＫ１が、前記ピーキング回路１１に入力されてい
る。また、分周クロック切り替え回路７の第２の出力Ｃ
ＬＫ２が、前記ピーキング回路１１、ブランキングマー
カー挿入回路１２、余白挿入回路１３、タリー／インジ
ケーター挿入回路１４および映像データ並べ替え回路１
５に入力されている。また、前記ＴＦＴ−ＬＣＤドライ
バーコントロール回路３の出力が、ブランキングマーカ
ー挿入回路１２、余白挿入回路１３、タリー／インジケ
ーター挿入回路１４および映像データ並べ替え回路１５
に入力されている。
ＣＬＫ１が、前記ピーキング回路１１に入力されてい
る。また、分周クロック切り替え回路７の第２の出力Ｃ
ＬＫ２が、前記ピーキング回路１１、ブランキングマー
カー挿入回路１２、余白挿入回路１３、タリー／インジ
ケーター挿入回路１４および映像データ並べ替え回路１
５に入力されている。また、前記ＴＦＴ−ＬＣＤドライ
バーコントロール回路３の出力が、ブランキングマーカ
ー挿入回路１２、余白挿入回路１３、タリー／インジケ
ーター挿入回路１４および映像データ並べ替え回路１５
に入力されている。
【００１９】次に、図２を参照し、自動判別回路１の内
部構成を説明する。自動判別回路１は、カウンター１
６、デコーダー１７およびラッチ１８を内蔵している。
自動判別回路１に入力された水平同期信号ＨＤおよび垂
直同期信号ＶＤはカウンター１６に入力され、また前記
垂直同期信号ＶＤはラッチ１８にも入力されている。カ
ウンター１６の出力はデコーダー１７に入力され、この
デコーダー１７の出力はラッチ１８に入力され、このラ
ッチ１８は自動判別信号ＡＤを出力している。この自動
判別信号ＡＤは、自動判別回路１の外部に出力され、こ
の出力は、前記ＰＬＬコントロール信号発生回路２、Ｔ
ＦＴ−ＬＣＤドライバーコントロール回路３および分周
クロック切り替え回路７に入力されている。
部構成を説明する。自動判別回路１は、カウンター１
６、デコーダー１７およびラッチ１８を内蔵している。
自動判別回路１に入力された水平同期信号ＨＤおよび垂
直同期信号ＶＤはカウンター１６に入力され、また前記
垂直同期信号ＶＤはラッチ１８にも入力されている。カ
ウンター１６の出力はデコーダー１７に入力され、この
デコーダー１７の出力はラッチ１８に入力され、このラ
ッチ１８は自動判別信号ＡＤを出力している。この自動
判別信号ＡＤは、自動判別回路１の外部に出力され、こ
の出力は、前記ＰＬＬコントロール信号発生回路２、Ｔ
ＦＴ−ＬＣＤドライバーコントロール回路３および分周
クロック切り替え回路７に入力されている。
【００２０】次に、図３を参照し、ＴＦＴ−ＬＣＤドラ
イバーコントロール回路３の内部構成を説明する。ＴＦ
Ｔ−ＬＣＤドライバーコントロール回路３は、ＮＴＳＣ
ノーマル４：３ＬＣＤドライバーコントロール回路２
３、ＮＴＳＣノーマル１６：９ＬＣＤドライバーコント
ロール回路２４、ＮＴＳＣ拡大４：３ＬＣＤドライバー
コントロール回路２５、ＮＴＳＣ拡大１６：９ＬＣＤド
ライバーコントロール回路２６、ＰＡＬ４：３ＬＣＤド
ライバーコントロール回路２７、ＰＡＬ１６：９ＬＣＤ
ドライバーコントロール回路２８、ＨＤＴＶ１０８０Ｌ
ＣＤドライバーコントロール回路２９、ＨＤＴＶ１０３
５ＬＣＤドライバーコントロール回路３０、切り替え回
路３１を内蔵している。
イバーコントロール回路３の内部構成を説明する。ＴＦ
Ｔ−ＬＣＤドライバーコントロール回路３は、ＮＴＳＣ
ノーマル４：３ＬＣＤドライバーコントロール回路２
３、ＮＴＳＣノーマル１６：９ＬＣＤドライバーコント
ロール回路２４、ＮＴＳＣ拡大４：３ＬＣＤドライバー
コントロール回路２５、ＮＴＳＣ拡大１６：９ＬＣＤド
ライバーコントロール回路２６、ＰＡＬ４：３ＬＣＤド
ライバーコントロール回路２７、ＰＡＬ１６：９ＬＣＤ
ドライバーコントロール回路２８、ＨＤＴＶ１０８０Ｌ
ＣＤドライバーコントロール回路２９、ＨＤＴＶ１０３
５ＬＣＤドライバーコントロール回路３０、切り替え回
路３１を内蔵している。
【００２１】前記Ｖカウンター５の出力Ｖ＿ＣおよびＨ
カウンター６の出力Ｈ＿Ｃが、前記各ＬＣＤドライバー
コントロール回路２３〜３０に入力されていて、各ＬＣ
Ｄドライバーコントロール回路２３〜３０の出力は、前
記切り替え回路３１に入力されている。切り替え回路３
１には、前記４：３／１６：９切り替え信号Ｋ１、ノー
マル／拡大切り替え信号Ｋ２、ＨＤＴＶ切り替え信号Ｋ
３、１０８０／１０３５切り替え信号Ｋ４、自動判別信
号ＡＤも入力されている。切り替え回路３１からは、ソ
ースドライバーコントロール信号、ゲートドライバーコ
ントロール信号が出力され、これらの出力は、それぞれ
前記ソースドライバー８、ゲートドライバー９に入力さ
れている。
カウンター６の出力Ｈ＿Ｃが、前記各ＬＣＤドライバー
コントロール回路２３〜３０に入力されていて、各ＬＣ
Ｄドライバーコントロール回路２３〜３０の出力は、前
記切り替え回路３１に入力されている。切り替え回路３
１には、前記４：３／１６：９切り替え信号Ｋ１、ノー
マル／拡大切り替え信号Ｋ２、ＨＤＴＶ切り替え信号Ｋ
３、１０８０／１０３５切り替え信号Ｋ４、自動判別信
号ＡＤも入力されている。切り替え回路３１からは、ソ
ースドライバーコントロール信号、ゲートドライバーコ
ントロール信号が出力され、これらの出力は、それぞれ
前記ソースドライバー８、ゲートドライバー９に入力さ
れている。
【００２２】次に、図１を参照し、本実施形態の動作を
説明する。自動判別回路１は、１Ｖ期間、すなわち垂直
同期信号ＶＤの立ち下がりから次の立ち上がりまでの期
間に、水平同期信号ＨＤが何回立ち下がるかをカウント
し、映像表示装置に入力された信号が、ＮＴＳＣかＰＡ
Ｌかを判断する。
説明する。自動判別回路１は、１Ｖ期間、すなわち垂直
同期信号ＶＤの立ち下がりから次の立ち上がりまでの期
間に、水平同期信号ＨＤが何回立ち下がるかをカウント
し、映像表示装置に入力された信号が、ＮＴＳＣかＰＡ
Ｌかを判断する。
【００２３】図２を参照し、前記自動判別回路１内部の
詳細な動作を説明する。垂直同期信号ＶＤの立ち下がり
がカウンター１６に入力されると、このカウンター１６
はリセットされ、このリセット後、同じくこのカウンタ
ー１６に入力されるＨＤ信号の、立ち下がり回数のカウ
ントを開始する。カウント数は、デコーダー１７に送ら
れ、ここでデコードされる。デコーダー１７は、例え
ば、カウンター１６によるカウント数が１になったらＬ
ｏｗレベルを出力し、カウント数が３１０になったらＨ
ｉｇｈレベルを出力する。この出力は、ラッチ１８に入
力され、このラッチ１８は、デコーダー１７の出力を、
垂直同期信号ＶＤの立ち下がりでラッチする。
詳細な動作を説明する。垂直同期信号ＶＤの立ち下がり
がカウンター１６に入力されると、このカウンター１６
はリセットされ、このリセット後、同じくこのカウンタ
ー１６に入力されるＨＤ信号の、立ち下がり回数のカウ
ントを開始する。カウント数は、デコーダー１７に送ら
れ、ここでデコードされる。デコーダー１７は、例え
ば、カウンター１６によるカウント数が１になったらＬ
ｏｗレベルを出力し、カウント数が３１０になったらＨ
ｉｇｈレベルを出力する。この出力は、ラッチ１８に入
力され、このラッチ１８は、デコーダー１７の出力を、
垂直同期信号ＶＤの立ち下がりでラッチする。
【００２４】映像表示装置に入力される信号がＮＴＳＣ
の場合には、このＮＴＳＣはインターレース信号であ
り、１Ｖ期間における水平同期信号ＨＤの立ち下がり回
数は、映像期間の走査線本数４８５本にブランキング期
間の走査線本数４０本を加えた５２５本の約半分の２７
２回なので、前記デコーダー１７の出力は、１Ｖ期間終
了時点（垂直同期信号ＶＤの立ち上がり時点）でＬｏｗ
レベルとなる。このＬｏｗレベルが、ラッチ１８によっ
て、垂直同期信号ＶＤの次の立ち下がりでラッチされる
ので、このラッチ１８の出力である自動判別信号ＡＤは
Ｌｏｗレベルとなる。
の場合には、このＮＴＳＣはインターレース信号であ
り、１Ｖ期間における水平同期信号ＨＤの立ち下がり回
数は、映像期間の走査線本数４８５本にブランキング期
間の走査線本数４０本を加えた５２５本の約半分の２７
２回なので、前記デコーダー１７の出力は、１Ｖ期間終
了時点（垂直同期信号ＶＤの立ち上がり時点）でＬｏｗ
レベルとなる。このＬｏｗレベルが、ラッチ１８によっ
て、垂直同期信号ＶＤの次の立ち下がりでラッチされる
ので、このラッチ１８の出力である自動判別信号ＡＤは
Ｌｏｗレベルとなる。
【００２５】また、映像表示装置に入力される信号がＰ
ＡＬの場合には、１Ｖ期間における水平同期信号ＨＤの
立ち下がり回数は、映像期間の走査線本数５７５本にブ
ランキング期間の走査線を加えた合計の走査線本数の約
半分の３２０回なので、デコーダー１７の出力は、１Ｖ
期間終了時点（垂直同期信号ＶＤの立ち上がり時点）で
Ｈｉｇｈレベルとなる。このＨｉｇｈレベルが、ラッチ
１８によって、垂直同期信号ＶＤの次の立ち下がりでラ
ッチされるので、このラッチ１８の出力である自動判別
信号ＡＤはＨｉｇｈレベルとなる。
ＡＬの場合には、１Ｖ期間における水平同期信号ＨＤの
立ち下がり回数は、映像期間の走査線本数５７５本にブ
ランキング期間の走査線を加えた合計の走査線本数の約
半分の３２０回なので、デコーダー１７の出力は、１Ｖ
期間終了時点（垂直同期信号ＶＤの立ち上がり時点）で
Ｈｉｇｈレベルとなる。このＨｉｇｈレベルが、ラッチ
１８によって、垂直同期信号ＶＤの次の立ち下がりでラ
ッチされるので、このラッチ１８の出力である自動判別
信号ＡＤはＨｉｇｈレベルとなる。
【００２６】次に、図１に戻り、ＰＬＬコントロール信
号発生回路２およびＰＬＬ回路４の動作を説明する。Ｐ
ＬＬコントロール信号発生回路２によって、１Ｈ期間
（１水平期間）に何クロックのカウントを行うかが検出
され、この検出に基づいて、ＰＬＬ回路４が出力するク
ロック信号ＣＬＫの周波数が決定される。
号発生回路２およびＰＬＬ回路４の動作を説明する。Ｐ
ＬＬコントロール信号発生回路２によって、１Ｈ期間
（１水平期間）に何クロックのカウントを行うかが検出
され、この検出に基づいて、ＰＬＬ回路４が出力するク
ロック信号ＣＬＫの周波数が決定される。
【００２７】ＴＦＴ−ＬＣＤ１０は、横方向に９６０画
素、縦方向に５４０画素を有する。この画面に、画素数
あるいは縦横比が異なる映像を表示させると、映像が表
示されない余白領域が生じる。
素、縦方向に５４０画素を有する。この画面に、画素数
あるいは縦横比が異なる映像を表示させると、映像が表
示されない余白領域が生じる。
【００２８】映像表示装置に入力される映像信号の種類
には、ＮＴＳＣ、ＰＡＬ、ＨＤＴＶがある。さらに、Ｈ
ＤＴＶには、走査線本数が１０８０本のものと、１０３
５本のものがある。
には、ＮＴＳＣ、ＰＡＬ、ＨＤＴＶがある。さらに、Ｈ
ＤＴＶには、走査線本数が１０８０本のものと、１０３
５本のものがある。
【００２９】また、ＴＦＴ−ＬＣＤ１０に映像を表示さ
せる際の選択肢として、ＮＴＳＣが入力された場合に
は、入力された映像をそのまま表示させる方法、すなわ
ちノーマル表示と、拡大して表示させる方法、すなわち
拡大表示とがある。また、ＮＴＳＣまたはＰＡＬが入力
された場合、縦横比を４：３のままで表示させるか、あ
るいは１６：９として表示させるかが選択される。
せる際の選択肢として、ＮＴＳＣが入力された場合に
は、入力された映像をそのまま表示させる方法、すなわ
ちノーマル表示と、拡大して表示させる方法、すなわち
拡大表示とがある。また、ＮＴＳＣまたはＰＡＬが入力
された場合、縦横比を４：３のままで表示させるか、あ
るいは１６：９として表示させるかが選択される。
【００３０】図４に、上記の入力信号の種類と表示方法
との組み合わせ、すなわちＮＴＳＣノーマル４：３、Ｎ
ＴＳＣノーマル１６：９、ＮＴＳＣ拡大４：３、ＮＴＳ
Ｃ拡大１６：９、ＰＡＬ４：３、ＰＡＬ１６：９、ＨＤ
ＴＶ１０８０、ＨＤＴＶ１０３５に対する画素数、走査
線本数、走査線変更方法、クロックの周波数、クロック
の分周数の一覧表を示す。
との組み合わせ、すなわちＮＴＳＣノーマル４：３、Ｎ
ＴＳＣノーマル１６：９、ＮＴＳＣ拡大４：３、ＮＴＳ
Ｃ拡大１６：９、ＰＡＬ４：３、ＰＡＬ１６：９、ＨＤ
ＴＶ１０８０、ＨＤＴＶ１０３５に対する画素数、走査
線本数、走査線変更方法、クロックの周波数、クロック
の分周数の一覧表を示す。
【００３１】ＮＴＳＣノーマル４：３表示での余白領域
の表示方法について説明する。図５にＮＴＳＣの水平同
期信号ＨＤと映像信号ＶＳとの関係を示す。ＮＴＳＣの
垂直方向の有効走査線数は４８５本であり、アスペクト
比４：３から換算すると水平方向の有効画素数は、４８
５×４／３＝６４７画素である。従って、図５における
映像期間５２．６５６μｓに、６４７画素分のデータを
サンプリングするのに必要なクロック周期は、１画素を
１クロックでサンプリングすると仮定した場合、５２．
６５６μｓ／６４７画素＝８１．３８ｎｓである。
の表示方法について説明する。図５にＮＴＳＣの水平同
期信号ＨＤと映像信号ＶＳとの関係を示す。ＮＴＳＣの
垂直方向の有効走査線数は４８５本であり、アスペクト
比４：３から換算すると水平方向の有効画素数は、４８
５×４／３＝６４７画素である。従って、図５における
映像期間５２．６５６μｓに、６４７画素分のデータを
サンプリングするのに必要なクロック周期は、１画素を
１クロックでサンプリングすると仮定した場合、５２．
６５６μｓ／６４７画素＝８１．３８ｎｓである。
【００３２】従って、映像を表示しない余白領域の画素
数は、９６０−６４７＝３１３画素である。この画素
を、前記のクロック周期８１．３８ｎｓをもつクロック
でサンプリングすると、８１．３８ｎｓ×３１３画素＝
２５．４７μｓの時間が必要になる。ところが、１水平
期間６３．５５６μｓから映像期間５２．６５６μｓを
除いた残りの期間である水平ブランキング期間は１０．
９μｓであり、この水平ブランキング期間に全ての余白
領域をサンプリングすることはできない。
数は、９６０−６４７＝３１３画素である。この画素
を、前記のクロック周期８１．３８ｎｓをもつクロック
でサンプリングすると、８１．３８ｎｓ×３１３画素＝
２５．４７μｓの時間が必要になる。ところが、１水平
期間６３．５５６μｓから映像期間５２．６５６μｓを
除いた残りの期間である水平ブランキング期間は１０．
９μｓであり、この水平ブランキング期間に全ての余白
領域をサンプリングすることはできない。
【００３３】余白領域３１３画素を水平ブランキング期
間１０．９μｓの間に表示させるには、余白領域におけ
るクロックの周期を１０．９μｓ／３１３画素＝３４．
８ｎｓより短くすればよい。余白領域におけるサンプリ
ングクロックの周波数を、映像期間のサンプリングクロ
ックの３倍に設定すれば、このクロックの周期は、８
１．３８ｎｓ／３＝２７．１３ｎｓとなり、前記３４．
８ｎｓより短くなる。すなわち、余白領域のサンプリン
グに必要な時間は、２７．１３ｎｓ×３１３画素＝８．
４９μｓであり、これは、前記水平ブランキング期間１
０．９μｓ内に収まる。
間１０．９μｓの間に表示させるには、余白領域におけ
るクロックの周期を１０．９μｓ／３１３画素＝３４．
８ｎｓより短くすればよい。余白領域におけるサンプリ
ングクロックの周波数を、映像期間のサンプリングクロ
ックの３倍に設定すれば、このクロックの周期は、８
１．３８ｎｓ／３＝２７．１３ｎｓとなり、前記３４．
８ｎｓより短くなる。すなわち、余白領域のサンプリン
グに必要な時間は、２７．１３ｎｓ×３１３画素＝８．
４９μｓであり、これは、前記水平ブランキング期間１
０．９μｓ内に収まる。
【００３４】従って、ＮＴＳＣノーマル４：３表示の場
合には、クロック信号ＣＬＫの周期を２７．１３ｎｓに
設定し、余白領域のサンプリング、すなわち水平ブラン
キング期間には、このクロック信号ＣＬＫをそのまま用
い、映像期間には、前記クロック信号ＣＬＫを、分周ク
ロック切り替え回路７によって３分周し、周期が８１．
３８ｎｓの分周クロックを用いる。１水平期間のクロッ
ク数は、６３．５５６μｓ／２７．１３ｎｓ＝２３４３
クロックとなる。クロック信号ＣＬＫの周期の設定は、
前記ＰＬＬコントロール信号発生回路２によって行われ
る。
合には、クロック信号ＣＬＫの周期を２７．１３ｎｓに
設定し、余白領域のサンプリング、すなわち水平ブラン
キング期間には、このクロック信号ＣＬＫをそのまま用
い、映像期間には、前記クロック信号ＣＬＫを、分周ク
ロック切り替え回路７によって３分周し、周期が８１．
３８ｎｓの分周クロックを用いる。１水平期間のクロッ
ク数は、６３．５５６μｓ／２７．１３ｎｓ＝２３４３
クロックとなる。クロック信号ＣＬＫの周期の設定は、
前記ＰＬＬコントロール信号発生回路２によって行われ
る。
【００３５】次に、ＮＴＳＣノーマル１６：９表示での
余白領域の表示方法について説明する。ＮＴＳＣである
から、上記４：３表示の場合と同様に、垂直方向の有効
走査線数は４８５本である。アスペクト比１６：９から
換算すると、水平方向の有効画素数は、４８５×１６／
９＝８６２画素である。１画素を１クロックでサンプリ
ングすると仮定すると、サンプリングクロックの周期
は、５２．６５６μｓ／８６２画素＝６１．０９ｎｓで
ある。
余白領域の表示方法について説明する。ＮＴＳＣである
から、上記４：３表示の場合と同様に、垂直方向の有効
走査線数は４８５本である。アスペクト比１６：９から
換算すると、水平方向の有効画素数は、４８５×１６／
９＝８６２画素である。１画素を１クロックでサンプリ
ングすると仮定すると、サンプリングクロックの周期
は、５２．６５６μｓ／８６２画素＝６１．０９ｎｓで
ある。
【００３６】このクロックをそのまま用いて、余白領域
におけるサンプリングも行うとすると、このサンプリン
グに必要な時間は、余白領域の画素が９６０−８６２＝
９８画素なので、６１．０９ｎｓ×９８画素＝５．９９
μｓとなり、水平ブランキング期間１０．９μｓ内に余
白領域の全ての画素をサンプリングすることが可能であ
る。従って、ＮＴＳＣノーマル１６：９表示の場合に
は、映像期間と水平ブランキング期間で共通のクロック
を用いることが可能である。
におけるサンプリングも行うとすると、このサンプリン
グに必要な時間は、余白領域の画素が９６０−８６２＝
９８画素なので、６１．０９ｎｓ×９８画素＝５．９９
μｓとなり、水平ブランキング期間１０．９μｓ内に余
白領域の全ての画素をサンプリングすることが可能であ
る。従って、ＮＴＳＣノーマル１６：９表示の場合に
は、映像期間と水平ブランキング期間で共通のクロック
を用いることが可能である。
【００３７】ただし、前記ＮＴＳＣノーマル４：３表示
の場合のクロック周波数は、１／２７．１３ｎｓ＝３
６．８６ＭＨｚである。これに対して、１６：９表示の
クロック周波数を、１／６１．０９ｎｓ＝１６．３７Ｍ
Ｈｚとすると、この周波数は、４：３表示の周波数の１
／２以下となる。周波数の変更はＰＬＬ回路４によって
行われるが、一般に、ＰＬＬ回路４から出力されるクロ
ック信号ＣＬＫの周波数可変範囲を広くすると、ＰＬＬ
回路４の安定性が悪くなる。従って、ＮＴＳＣノーマル
１６：９表示の場合のクロック信号ＣＬＫの周波数は、
１６．３７ＭＨｚの２倍である３２．７４ＭＨｚに設定
し、１画素を２クロックでサンプリングするものとす
る。
の場合のクロック周波数は、１／２７．１３ｎｓ＝３
６．８６ＭＨｚである。これに対して、１６：９表示の
クロック周波数を、１／６１．０９ｎｓ＝１６．３７Ｍ
Ｈｚとすると、この周波数は、４：３表示の周波数の１
／２以下となる。周波数の変更はＰＬＬ回路４によって
行われるが、一般に、ＰＬＬ回路４から出力されるクロ
ック信号ＣＬＫの周波数可変範囲を広くすると、ＰＬＬ
回路４の安定性が悪くなる。従って、ＮＴＳＣノーマル
１６：９表示の場合のクロック信号ＣＬＫの周波数は、
１６．３７ＭＨｚの２倍である３２．７４ＭＨｚに設定
し、１画素を２クロックでサンプリングするものとす
る。
【００３８】次に、ＨＤＴＶ１０８０表示の場合につい
て説明する。この場合、垂直方向の有効走査線数は１０
８０本であり、ＴＦＴ−ＬＣＤ１０の画面の縦方向の画
素数５４０を超えているので、奇数フィールドと偶数フ
ィールドを重ね書きし、走査線を５４０本に間引いて表
示する。アスペクト比は１６：９なので、水平方向の有
効画素数は、５４０×１６／９＝９６０画素となり、１
画素を１クロックでサンプリングすると仮定した場合の
サンプリングクロックの周期は、ＨＤＴＶの規格による
と、１水平期間内の映像期間が２５．８６μｓなので、
２５．８６μｓ／９６０画素＝２６．９４ｎｓ、すなわ
ちサンプリングクロックの周波数は１／２６．９４ｎｓ
＝３７．１２５ＭＨｚとなる。この周波数は、前記ＮＴ
ＳＣノーマル４：３表示の場合とほぼ同じであり、か
つ、余白を表示する必要がないので、分周せずに３７．
１２５ＭＨｚのクロックを用いる。
て説明する。この場合、垂直方向の有効走査線数は１０
８０本であり、ＴＦＴ−ＬＣＤ１０の画面の縦方向の画
素数５４０を超えているので、奇数フィールドと偶数フ
ィールドを重ね書きし、走査線を５４０本に間引いて表
示する。アスペクト比は１６：９なので、水平方向の有
効画素数は、５４０×１６／９＝９６０画素となり、１
画素を１クロックでサンプリングすると仮定した場合の
サンプリングクロックの周期は、ＨＤＴＶの規格による
と、１水平期間内の映像期間が２５．８６μｓなので、
２５．８６μｓ／９６０画素＝２６．９４ｎｓ、すなわ
ちサンプリングクロックの周波数は１／２６．９４ｎｓ
＝３７．１２５ＭＨｚとなる。この周波数は、前記ＮＴ
ＳＣノーマル４：３表示の場合とほぼ同じであり、か
つ、余白を表示する必要がないので、分周せずに３７．
１２５ＭＨｚのクロックを用いる。
【００３９】同様の考え方で、その他の表示、すなわち
ＮＴＳＣ拡大４：３、ＮＴＳＣ拡大１６：９、ＰＡＬ
４：３、ＰＡＬ１６：９、ＨＤＴＶ１０３５のサンプリ
ングクロックの周波数も決められる。各表示におけるサ
ンプリングクロックの周波数は図５に示されている。
ＮＴＳＣ拡大４：３、ＮＴＳＣ拡大１６：９、ＰＡＬ
４：３、ＰＡＬ１６：９、ＨＤＴＶ１０３５のサンプリ
ングクロックの周波数も決められる。各表示におけるサ
ンプリングクロックの周波数は図５に示されている。
【００４０】次に、ＴＦＴ−ＬＣＤドライバーコントロ
ール回路３、Ｖカウンター５、Ｈカウンター６および分
周クロック切り替え回路７の動作を説明する。Ｖカウン
ター５は、１Ｖ期間のＨＤのパルス数をカウントし、Ｈ
カウンター６は、１Ｈ期間のＣＬＫの立ち上がりの数の
パルス数をカウントする。Ｖカウンター５およびＨカウ
ンター６は、これらのカウンターでのカウント数に基づ
いてＴＦＴ−ＬＣＤドライバーコントロール回路３を制
御する。
ール回路３、Ｖカウンター５、Ｈカウンター６および分
周クロック切り替え回路７の動作を説明する。Ｖカウン
ター５は、１Ｖ期間のＨＤのパルス数をカウントし、Ｈ
カウンター６は、１Ｈ期間のＣＬＫの立ち上がりの数の
パルス数をカウントする。Ｖカウンター５およびＨカウ
ンター６は、これらのカウンターでのカウント数に基づ
いてＴＦＴ−ＬＣＤドライバーコントロール回路３を制
御する。
【００４１】次に、図３を参照し、ＴＦＴ−ＬＣＤドラ
イバーコントロール回路３内部の動作を説明する。前記
Ｖカウンター５の出力Ｖ＿ＣおよびＨカウンター６の出
力Ｈ＿Ｃが、各ＬＣＤドライバーコントロール回路２３
〜３０に入力される。各ＬＣＤドライバーコントロール
回路２３〜３０は、各表示形式に応じたドライバーコン
トロール信号を出力する。これらのドライバーコントロ
ール信号は、全て、切り替え回路３１に入力される。切
り替え回路３１では、入力されたドライバーコントロー
ル信号の中から、所望のドライバーコントロール信号の
みが選択され、出力される。
イバーコントロール回路３内部の動作を説明する。前記
Ｖカウンター５の出力Ｖ＿ＣおよびＨカウンター６の出
力Ｈ＿Ｃが、各ＬＣＤドライバーコントロール回路２３
〜３０に入力される。各ＬＣＤドライバーコントロール
回路２３〜３０は、各表示形式に応じたドライバーコン
トロール信号を出力する。これらのドライバーコントロ
ール信号は、全て、切り替え回路３１に入力される。切
り替え回路３１では、入力されたドライバーコントロー
ル信号の中から、所望のドライバーコントロール信号の
みが選択され、出力される。
【００４２】ドライバーコントロール信号の選択は、切
り替え回路３１に入力される４：３／１６：９切り替え
信号Ｋ１、ノーマル／拡大切り替え信号Ｋ２、ＨＤＴＶ
切り替え信号Ｋ３、１０８０／１０３５切り替え信号Ｋ
４、自動判別信号ＡＤに基づいて行われる。切り替え回
路３１からの出力は、ソースドライバーコントロール信
号とゲートドライバーコントロール信号とに分割されて
出力され、これらの出力は、それぞれソースドライバー
８とゲートドライバー９とに入力される。
り替え回路３１に入力される４：３／１６：９切り替え
信号Ｋ１、ノーマル／拡大切り替え信号Ｋ２、ＨＤＴＶ
切り替え信号Ｋ３、１０８０／１０３５切り替え信号Ｋ
４、自動判別信号ＡＤに基づいて行われる。切り替え回
路３１からの出力は、ソースドライバーコントロール信
号とゲートドライバーコントロール信号とに分割されて
出力され、これらの出力は、それぞれソースドライバー
８とゲートドライバー９とに入力される。
【００４３】ＴＦＴ−ＬＣＤドライバーコントロール回
路３は、例えば、水平方向の表示開始位置を決めるため
に、ソースドライバー８にスタートパルスを送る。ソー
スドライバー８は、１水平期間中のスタートパルスが入
力された時点から余白領域の描画を開始する。
路３は、例えば、水平方向の表示開始位置を決めるため
に、ソースドライバー８にスタートパルスを送る。ソー
スドライバー８は、１水平期間中のスタートパルスが入
力された時点から余白領域の描画を開始する。
【００４４】スタートパルス出力タイミングの切替方法
について説明する。ＴＦＴ−ＬＣＤドライバーコントロ
ール回路３が内蔵する各ＬＣＤドライバーコントロール
回路２３〜３０は、全ての表示方式に対応したスタート
パルスを作成する。これらのスタートパルスの中から、
表示する形式に合ったスタートパルスが、図７に示す、
切り替え回路３１が内蔵するマルチプレクサー１９によ
って選択される。選択されたスタートパルスは、ソース
ドライバーコントロール信号として、ソースドライバー
８に送られる。
について説明する。ＴＦＴ−ＬＣＤドライバーコントロ
ール回路３が内蔵する各ＬＣＤドライバーコントロール
回路２３〜３０は、全ての表示方式に対応したスタート
パルスを作成する。これらのスタートパルスの中から、
表示する形式に合ったスタートパルスが、図７に示す、
切り替え回路３１が内蔵するマルチプレクサー１９によ
って選択される。選択されたスタートパルスは、ソース
ドライバーコントロール信号として、ソースドライバー
８に送られる。
【００４５】マルチプレクサー１９で、図６のフローチ
ャートに示す切り替え動作が可能なように、図７に示
す、やはり切り替え回路３１に内蔵されたゲート回路２
０によって、この回路に入力される各切り替え信号Ｋ１
〜Ｋ４および自動判別信号ＡＤを、マルチプレクサー制
御信号ＳＥＬ１〜ＳＥＬ３に変換し、これらの信号を前
記マルチプレクサー１９に送る。マルチプレクサー１９
は、送られたＳＥＬ１〜ＳＥＬ３に基づいて、複数種類
入力されているスタートパルスの中から、１つのスター
トパルスを選択する。マルチプレクサー制御信号ＳＥＬ
１〜ＳＥＬ３と、選択されるスタートパルスとの関係を
図８に示す。
ャートに示す切り替え動作が可能なように、図７に示
す、やはり切り替え回路３１に内蔵されたゲート回路２
０によって、この回路に入力される各切り替え信号Ｋ１
〜Ｋ４および自動判別信号ＡＤを、マルチプレクサー制
御信号ＳＥＬ１〜ＳＥＬ３に変換し、これらの信号を前
記マルチプレクサー１９に送る。マルチプレクサー１９
は、送られたＳＥＬ１〜ＳＥＬ３に基づいて、複数種類
入力されているスタートパルスの中から、１つのスター
トパルスを選択する。マルチプレクサー制御信号ＳＥＬ
１〜ＳＥＬ３と、選択されるスタートパルスとの関係を
図８に示す。
【００４６】以上の様な切り替えを、ソースドライバー
８およびゲートドライバー９の、全てのコントロール信
号に適用し、表示を切り替える。
８およびゲートドライバー９の、全てのコントロール信
号に適用し、表示を切り替える。
【００４７】なお、各切り替え信号Ｋ１〜Ｋ４は、ＰＬ
Ｌコントロール信号発生回路４にも入力され、このＰＬ
Ｌコントロール信号発生回路４が出力するＰＬＬコント
ロール信号ＣＮＴが切り替えられ、この切り替えによっ
て、ＰＬＬ回路４が出力するクロック信号ＣＬＫの周波
数が切り替えられる。
Ｌコントロール信号発生回路４にも入力され、このＰＬ
Ｌコントロール信号発生回路４が出力するＰＬＬコント
ロール信号ＣＮＴが切り替えられ、この切り替えによっ
て、ＰＬＬ回路４が出力するクロック信号ＣＬＫの周波
数が切り替えられる。
【００４８】次に、図６に示すフローチャートを参照
し、表示方式を切り替える動作を説明する。なお、以下
の文中におけるＳ１等は、フローチャート中のステップ
を表わしている。
し、表示方式を切り替える動作を説明する。なお、以下
の文中におけるＳ１等は、フローチャート中のステップ
を表わしている。
【００４９】まず、自動判別回路１が出力する自動判別
信号ＡＤのレベルが調べられ、この自動判別信号ＡＤが
Ｈｉｇｈレベルであれば、映像表示装置に入力されてい
る映像信号の形式はＰＡＬまたはＨＤＴＶなので、Ｓ２
へ進む。自動判別信号がＬｏｗレベルであれば、映像信
号の形式はＮＴＳＣまたはＨＤＴＶなので、Ｓ５へ進
む。
信号ＡＤのレベルが調べられ、この自動判別信号ＡＤが
Ｈｉｇｈレベルであれば、映像表示装置に入力されてい
る映像信号の形式はＰＡＬまたはＨＤＴＶなので、Ｓ２
へ進む。自動判別信号がＬｏｗレベルであれば、映像信
号の形式はＮＴＳＣまたはＨＤＴＶなので、Ｓ５へ進
む。
【００５０】Ｓ２では、ＨＤＴＶ切り替え信号Ｋ３のレ
ベルが調べられ、このＨＤＴＶ切り替え信号Ｋ３がＨｉ
ｇｈであれば、映像信号の形式はＨＤＴＶなので、Ｓ３
へ進む。ＨＤＴＶ切り替え信号Ｋ３がＬｏｗであれば、
映像信号の形式はＰＡＬなので、Ｓ４へ進む。
ベルが調べられ、このＨＤＴＶ切り替え信号Ｋ３がＨｉ
ｇｈであれば、映像信号の形式はＨＤＴＶなので、Ｓ３
へ進む。ＨＤＴＶ切り替え信号Ｋ３がＬｏｗであれば、
映像信号の形式はＰＡＬなので、Ｓ４へ進む。
【００５１】Ｓ３では、１０８０／１０３５切り替え信
号Ｋ４が調べられ、この１０８０／１０３５切り替え信
号Ｋ４がＨｉｇｈであれば、映像信号の形式はＨＤＴＶ
１０３５であることが判明するので、この表示方式に切
り替えられる。１０８０／１０３５切り替え信号Ｋ４が
Ｌｏｗであれば、映像信号の形式はＨＤＴＶ１０８０で
あることが判明するので、この表示方式に切り替えられ
る。
号Ｋ４が調べられ、この１０８０／１０３５切り替え信
号Ｋ４がＨｉｇｈであれば、映像信号の形式はＨＤＴＶ
１０３５であることが判明するので、この表示方式に切
り替えられる。１０８０／１０３５切り替え信号Ｋ４が
Ｌｏｗであれば、映像信号の形式はＨＤＴＶ１０８０で
あることが判明するので、この表示方式に切り替えられ
る。
【００５２】Ｓ４では、４：３／１６：９切り替え信号
Ｋ１が調べられ、この４：３／１６：９切り替え信号Ｋ
１がＨｉｇｈであれば、映像信号の形式はＰＡＬで、こ
の信号をアスペクト比１６：９で表示させることが判明
するので、この表示方式に切り替えられる。４：３／１
６：９切り替え信号Ｋ１がＬｏｗであれば、映像信号の
形式はＰＡＬで、この信号をアスペクト比４：３で表示
させることが判明するので、この表示方式に切り替えら
れる。
Ｋ１が調べられ、この４：３／１６：９切り替え信号Ｋ
１がＨｉｇｈであれば、映像信号の形式はＰＡＬで、こ
の信号をアスペクト比１６：９で表示させることが判明
するので、この表示方式に切り替えられる。４：３／１
６：９切り替え信号Ｋ１がＬｏｗであれば、映像信号の
形式はＰＡＬで、この信号をアスペクト比４：３で表示
させることが判明するので、この表示方式に切り替えら
れる。
【００５３】Ｓ５では、ＨＤＴＶ切り替え信号Ｋ３が調
べられ、このＨＤＴＶ切り替え信号Ｋ３がＨｉｇｈであ
れば、映像信号の形式はＨＤＴＶなので、Ｓ６へ進む。
ＨＤＴＶ切り替え信号Ｋ３がＬｏｗであれば、映像信号
の形式はＮＴＳＣなので、Ｓ７へ進む。
べられ、このＨＤＴＶ切り替え信号Ｋ３がＨｉｇｈであ
れば、映像信号の形式はＨＤＴＶなので、Ｓ６へ進む。
ＨＤＴＶ切り替え信号Ｋ３がＬｏｗであれば、映像信号
の形式はＮＴＳＣなので、Ｓ７へ進む。
【００５４】Ｓ６では、１０８０／１０３５切り替え信
号Ｋ４が調べられ、この１０８０／１０３５切り替え信
号Ｋ４がＨｉｇｈであれば、映像信号の形式はＨＤＴＶ
１０３５であることが判明するので、この表示方式に切
り替えられる。１０８０／１０３５切り替え信号Ｋ４が
Ｌｏｗであれば、映像信号の形式はＨＤＴＶ１０８０で
あることが判明するので、この表示方式に切り替えられ
る。
号Ｋ４が調べられ、この１０８０／１０３５切り替え信
号Ｋ４がＨｉｇｈであれば、映像信号の形式はＨＤＴＶ
１０３５であることが判明するので、この表示方式に切
り替えられる。１０８０／１０３５切り替え信号Ｋ４が
Ｌｏｗであれば、映像信号の形式はＨＤＴＶ１０８０で
あることが判明するので、この表示方式に切り替えられ
る。
【００５５】Ｓ７では、４：３／１６：９切り替え信号
Ｋ１が調べられ、この４：３／１６：９切り替え信号Ｋ
１がＨｉｇｈであれば、映像信号の形式はＮＴＳＣで、
この信号をアスペクト比１６：９で表示させることが判
明するのでＳ８へ進む。４：３／１６：９切り替え信号
Ｋ１がＬｏｗであれば、映像信号の形式はＮＴＳＣで、
この信号をアスペクト比４：３で表示させることが判明
するのでＳ９へ進む。
Ｋ１が調べられ、この４：３／１６：９切り替え信号Ｋ
１がＨｉｇｈであれば、映像信号の形式はＮＴＳＣで、
この信号をアスペクト比１６：９で表示させることが判
明するのでＳ８へ進む。４：３／１６：９切り替え信号
Ｋ１がＬｏｗであれば、映像信号の形式はＮＴＳＣで、
この信号をアスペクト比４：３で表示させることが判明
するのでＳ９へ進む。
【００５６】Ｓ８では、ノーマル／拡大切り替え信号Ｋ
２が調べられ、このノーマル／拡大切り替え信号Ｋ２が
Ｈｉｇｈであれば、映像の拡大表示を行うので、ＮＴＳ
Ｃ１６：９の拡大表示となり、この表示方式に切り替え
られる。ノーマル／拡大切り替え信号Ｋ２がＬｏｗであ
れば、映像は拡大されず、ノーマル表示が行われるの
で、ＮＴＳＣ１６：９のノーマル表示となり、この表示
方式に切り替えられる。
２が調べられ、このノーマル／拡大切り替え信号Ｋ２が
Ｈｉｇｈであれば、映像の拡大表示を行うので、ＮＴＳ
Ｃ１６：９の拡大表示となり、この表示方式に切り替え
られる。ノーマル／拡大切り替え信号Ｋ２がＬｏｗであ
れば、映像は拡大されず、ノーマル表示が行われるの
で、ＮＴＳＣ１６：９のノーマル表示となり、この表示
方式に切り替えられる。
【００５７】Ｓ９では、ノーマル／拡大切り替え信号Ｋ
２が調べられ、このノーマル／拡大切り替え信号Ｋ２が
Ｈｉｇｈであれば、映像の拡大表示を行うので、ＮＴＳ
Ｃ４：３の拡大表示となり、この表示方式に切り替えら
れる。ノーマル／拡大切り替え信号Ｋ２がＬｏｗであれ
ば、映像は拡大されず、ノーマル表示が行われるので、
ＮＴＳＣ４：３のノーマル表示となり、この表示方式に
切り替えられる。
２が調べられ、このノーマル／拡大切り替え信号Ｋ２が
Ｈｉｇｈであれば、映像の拡大表示を行うので、ＮＴＳ
Ｃ４：３の拡大表示となり、この表示方式に切り替えら
れる。ノーマル／拡大切り替え信号Ｋ２がＬｏｗであれ
ば、映像は拡大されず、ノーマル表示が行われるので、
ＮＴＳＣ４：３のノーマル表示となり、この表示方式に
切り替えられる。
【００５８】
【発明の効果】本発明によれば、大容量のメモリを用い
ることなく、映像表示装置に各種の形式の映像を表示さ
せることができるので、装置のコストを抑え、また消費
電力をも抑えることができる。
ることなく、映像表示装置に各種の形式の映像を表示さ
せることができるので、装置のコストを抑え、また消費
電力をも抑えることができる。
【図１】 本発明の一実施形態である映像表示装置のブ
ロック図。
ロック図。
【図２】 自動判別回路１の内部構成図。
【図３】 ＴＦＴ−ＬＣＤドライバーコントロール回路
３の内部構成図。
３の内部構成図。
【図４】 各表示形式に対する諸特性を示す一覧表。
【図５】 １水平期間における映像信号の波形図。
【図６】 表示方式を切り替える動作を説明するための
フローチャート。
フローチャート。
【図７】 切り替え回路３１に内蔵されたマルチプレク
サー１９およびゲート回路２０の構成図。
サー１９およびゲート回路２０の構成図。
【図８】 マルチプレクサー制御信号ＳＥＬ１〜ＳＥＬ
３と選択される表示方式との関係を示す表。
３と選択される表示方式との関係を示す表。
１ 自動判別回路（判別手段） ２ ＰＬＬコントロール信号発生回路（ＰＬＬ信号制御
手段） ３ ＴＦＴ−ＬＣＤドライバーコントロール回路 ４ ＰＬＬ回路 ５ Ｖカウンター ６ Ｈカウンター ７ 分周クロック切り替
え回路 ８ ソースドライバー ９ ゲートドライバー １０ ＴＦＴ−ＬＣＤ １１ ピーキング回路 １２ ブランキングマー
カー挿入回路 １３ 余白挿入回路 １４ タリー／インジケ
ーター挿入回路 １５ 映像データ並べ替え回路 １６ カウンター １７ デコーダー １８ ラッチ １９ マルチプレクサー ２０ ゲート回路 ２１ 映像信号処理回路 ２２ Ａ／Ｄ変換回路 ２３ ＮＴＳＣノーマル４：３ＬＣＤドライバーコント
ロール回路 ２４ ＮＴＳＣノーマル１６：９ＬＣＤドライバーコン
トロール回路 ２５ ＮＴＳＣ拡大４：３ＬＣＤドライバーコントロー
ル回路 ２６ ＮＴＳＣ拡大１６：９ＬＣＤドライバーコントロ
ール回路 ２７ ＰＡＬ４：３ＬＣＤドライバーコントロール回路 ２８ ＰＡＬ１６：９ＬＣＤドライバーコントロール回
路 ２９ ＨＤＴＶ１０８０ＬＣＤドライバーコントロール
回路 ３０ ＨＤＴＶ１０３５ＬＣＤドライバーコントロール
回路 ３１ 切り替え回路
手段） ３ ＴＦＴ−ＬＣＤドライバーコントロール回路 ４ ＰＬＬ回路 ５ Ｖカウンター ６ Ｈカウンター ７ 分周クロック切り替
え回路 ８ ソースドライバー ９ ゲートドライバー １０ ＴＦＴ−ＬＣＤ １１ ピーキング回路 １２ ブランキングマー
カー挿入回路 １３ 余白挿入回路 １４ タリー／インジケ
ーター挿入回路 １５ 映像データ並べ替え回路 １６ カウンター １７ デコーダー １８ ラッチ １９ マルチプレクサー ２０ ゲート回路 ２１ 映像信号処理回路 ２２ Ａ／Ｄ変換回路 ２３ ＮＴＳＣノーマル４：３ＬＣＤドライバーコント
ロール回路 ２４ ＮＴＳＣノーマル１６：９ＬＣＤドライバーコン
トロール回路 ２５ ＮＴＳＣ拡大４：３ＬＣＤドライバーコントロー
ル回路 ２６ ＮＴＳＣ拡大１６：９ＬＣＤドライバーコントロ
ール回路 ２７ ＰＡＬ４：３ＬＣＤドライバーコントロール回路 ２８ ＰＡＬ１６：９ＬＣＤドライバーコントロール回
路 ２９ ＨＤＴＶ１０８０ＬＣＤドライバーコントロール
回路 ３０ ＨＤＴＶ１０３５ＬＣＤドライバーコントロール
回路 ３１ 切り替え回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上子 充雄 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内 (72)発明者 勝山 智康 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 伊達 義浩 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 萩原 直樹 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5C058 AA09 BA01 BA22 BB04 BB08 BB10 BB19 BB25 5C080 AA10 BB05 CC03 DD21 DD22 EE29 FF09 GG09 GG10 JJ02 JJ04 JJ07 5C082 AA01 AA02 BA02 BA12 BA34 BA35 BA41 BC03 BC16 BD02 BD09 CA84 CB01 DA51 DA76 MM09 MM10
Claims (6)
- 【請求項１】 入力映像信号を、該入力映像信号の形式
と異なる表示形式の映像として、複数の画素がマトリク
ス配置された表示パネルに表示させる映像表示装置であ
って、 前記入力映像信号をデジタル信号に変換するとともに、
変換されたデジタル信号を処理する映像信号処理回路
と、 該映像信号処理回路のクロック信号を生成するＰＬＬ回
路と、 前記入力映像信号から、該入力映像信号の形式を判別す
る判別手段と、 前記表示パネルに表示させる映像の形式を指定する指定
手段と、 前記表示パネルに表示させる映像の形式に対応させて、
前記表示パネルを駆動するゲートドライバーの制御信号
及び前記表示パネルを駆動するソースドライバーの制御
信号を生成するドライバー制御信号発生手段と、 前記判別手段による入力映像信号の形式判別及び前記指
定手段による表示形式の指定に基づいて、前記ドライバ
ー制御信号発生手段から出力されるゲートドライバーの
制御信号及びソースドライバーの制御信号を選択するド
ライバー制御信号切り替え手段と、 前記判別手段による入力映像信号の形式判別及び前記指
定手段による表示形式の指定に基づいて前記ＰＬＬ回路
のクロック信号を制御するＰＬＬ信号制御手段とを備え
たことを特徴とする映像表示装置。 - 【請求項２】 前記判別手段が、入力映像信号のアスペ
クト比及び走査線の本数から入力映像信号の形式を判別
することを特徴とする請求項１記載の映像表示装置。 - 【請求項３】 前記判別手段は、入力される映像信号が
ＮＴＳＣ方式であるか、ＰＡＬ方式であるか、またはＨ
ＤＴＶ方式であるかを判別することを特徴とする請求項
２記載の映像表示装置。 - 【請求項４】 前記指定手段が、表示パネルに表示させ
る映像の形式をアスペクト比または走査線の本数により
指定することを特徴とする請求項１記載の映像表示装
置。 - 【請求項５】 前記映像信号処理回路が、前記デジタル
信号の映像期間と該映像期間以外の期間とにおいて、互
いに異なる周期のクロック信号によって処理されること
を特徴とする請求項１記載の映像表示装置。 - 【請求項６】 前記表示パネルを駆動するソースドライ
バーが、前記デジタル信号の映像期間と該映像期間以外
の期間とにおいて、互いに異なる周期のクロック信号に
よって駆動されることを特徴とする請求項１記載の映像
表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11150727A JP2000338925A (ja) | 1999-05-28 | 1999-05-28 | 映像表示装置 |
| TW089109858A TW465240B (en) | 1999-05-28 | 2000-05-22 | Image display |
| EP00304328A EP1056285A3 (en) | 1999-05-28 | 2000-05-23 | Video display apparatus capable of displaying video signals of a plurality of types with different specifications |
| US09/579,005 US6384867B1 (en) | 1999-05-28 | 2000-05-25 | Video display apparatus capable of displaying video signals of a plurality of types with different specifications |
| KR1020000028694A KR100339898B1 (ko) | 1999-05-28 | 2000-05-26 | 영상표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11150727A JP2000338925A (ja) | 1999-05-28 | 1999-05-28 | 映像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000338925A true JP2000338925A (ja) | 2000-12-08 |
Family
ID=15503102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11150727A Pending JP2000338925A (ja) | 1999-05-28 | 1999-05-28 | 映像表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6384867B1 (ja) |
| EP (1) | EP1056285A3 (ja) |
| JP (1) | JP2000338925A (ja) |
| KR (1) | KR100339898B1 (ja) |
| TW (1) | TW465240B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006047995A (ja) * | 2004-06-30 | 2006-02-16 | Canon Inc | 表示装置及び駆動方法 |
| JP2006171342A (ja) * | 2004-12-15 | 2006-06-29 | Sharp Corp | 液晶表示装置 |
| JP2006184619A (ja) * | 2004-12-28 | 2006-07-13 | Sharp Corp | 映像表示装置 |
| US7119855B2 (en) | 2002-03-28 | 2006-10-10 | Seiko Epson Corporation | Image display with display-switching function |
| WO2006126483A1 (ja) * | 2005-05-25 | 2006-11-30 | Sharp Kabushiki Kaisha | 映像表示装置 |
| US7362342B2 (en) | 2003-06-24 | 2008-04-22 | Lg.Philips Lcd Co., Ltd. | Driving apparatus and method for liquid crystal display |
| US8330874B2 (en) | 2007-06-29 | 2012-12-11 | Sony Corporation | Video signal conversion device, video signal conversion method and video display device |
| JP2015139181A (ja) * | 2014-01-24 | 2015-07-30 | キヤノン株式会社 | 画像処理装置及びプログラム |
| CN108093193A (zh) * | 2017-12-28 | 2018-05-29 | 浙江大华技术股份有限公司 | 一种视频制式切换方法及装置 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331862B1 (en) * | 1988-07-06 | 2001-12-18 | Lg Philips Lcd Co., Ltd. | Image expansion display and driver |
| KR100281885B1 (ko) * | 1998-12-28 | 2001-02-15 | 윤종용 | 디지털 신호 수신장치의 클럭 주파수 변환장치 |
| JP4144193B2 (ja) * | 2000-10-25 | 2008-09-03 | ソニー株式会社 | 表示パネル、及びディスプレイ装置 |
| KR100467447B1 (ko) | 2001-11-12 | 2005-01-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치 |
| JP3796751B2 (ja) * | 2002-05-02 | 2006-07-12 | ソニー株式会社 | 映像信号処理装置および方法、記録媒体、並びにプログラム |
| CN100435564C (zh) * | 2003-05-28 | 2008-11-19 | 松下电器产业株式会社 | 数字接口解码接收装置 |
| US20050030386A1 (en) * | 2003-08-04 | 2005-02-10 | John Kamieniecki | Method and apparatus for determining video formats supported by a digital television receiver |
| US6972803B2 (en) * | 2003-09-10 | 2005-12-06 | Gennum Corporation | Video signal format detector and generator system and method |
| US7432991B1 (en) * | 2003-10-01 | 2008-10-07 | Darwin Chang | Random access display monitor |
| US20050094030A1 (en) * | 2003-11-03 | 2005-05-05 | Lsi Logic Corporation | Method and/or circuitry for video frame rate and/or size conversion |
| US7830348B2 (en) * | 2003-12-11 | 2010-11-09 | Au Optronics Corporation | Integrated circuit for liquid crystal display device |
| KR100747499B1 (ko) * | 2005-07-26 | 2007-08-08 | 삼성전자주식회사 | 영상처리장치 및 영상처리방법 |
| US7532252B2 (en) * | 2005-09-20 | 2009-05-12 | National Semiconductor Corporation | Video mode detection circuit |
| DE102005048826B3 (de) * | 2005-10-10 | 2007-04-12 | Infineon Technologies Ag | Halbleiterbauteil mit Halbleiterchip und Klebstofffolie und Verfahren zur Herstellung des Halbleiterchips und Halbleiterbauteils |
| JP4932517B2 (ja) * | 2007-02-08 | 2012-05-16 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置及びその周波数調整方法 |
| JP2009141570A (ja) * | 2007-12-05 | 2009-06-25 | Sony Corp | クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器 |
| US20100253840A1 (en) * | 2009-04-06 | 2010-10-07 | Texas Instruments Inc | Automatic detection of graphics format for video data |
| KR101064477B1 (ko) * | 2009-05-06 | 2011-09-15 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 구동방법 |
| JP2011059351A (ja) * | 2009-09-09 | 2011-03-24 | Toshiba Corp | 映像信号処理装置および映像信号処理方法 |
| US9473710B2 (en) * | 2014-01-31 | 2016-10-18 | Rosemount Aerospace Inc. | Video signal termination detection circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237280A (ja) * | 1989-03-10 | 1990-09-19 | Hitachi Ltd | 標準／高品位テレビジョン受信装置 |
| JPH04183185A (ja) * | 1990-11-19 | 1992-06-30 | Sony Corp | 液晶表示装置 |
| KR0159109B1 (ko) | 1991-09-19 | 1999-01-15 | 강진구 | 화상신호의 종횡비 및 주사선 수 변환장치 |
| JP2531426B2 (ja) * | 1993-02-01 | 1996-09-04 | 日本電気株式会社 | マルチスキャン型液晶ディスプレイ装置 |
| JPH0993517A (ja) * | 1995-09-22 | 1997-04-04 | Toshiba Corp | 液晶表示装置 |
-
1999
- 1999-05-28 JP JP11150727A patent/JP2000338925A/ja active Pending
-
2000
- 2000-05-22 TW TW089109858A patent/TW465240B/zh not_active IP Right Cessation
- 2000-05-23 EP EP00304328A patent/EP1056285A3/en not_active Withdrawn
- 2000-05-25 US US09/579,005 patent/US6384867B1/en not_active Expired - Fee Related
- 2000-05-26 KR KR1020000028694A patent/KR100339898B1/ko not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7119855B2 (en) | 2002-03-28 | 2006-10-10 | Seiko Epson Corporation | Image display with display-switching function |
| CN100424748C (zh) * | 2002-03-28 | 2008-10-08 | 精工爱普生株式会社 | 图像显示装置 |
| US7362342B2 (en) | 2003-06-24 | 2008-04-22 | Lg.Philips Lcd Co., Ltd. | Driving apparatus and method for liquid crystal display |
| US7411633B2 (en) | 2004-06-30 | 2008-08-12 | Canon Kabushiki Kaisha | Display apparatus and method for controlling the same |
| JP2006047995A (ja) * | 2004-06-30 | 2006-02-16 | Canon Inc | 表示装置及び駆動方法 |
| JP2006171342A (ja) * | 2004-12-15 | 2006-06-29 | Sharp Corp | 液晶表示装置 |
| JP2006184619A (ja) * | 2004-12-28 | 2006-07-13 | Sharp Corp | 映像表示装置 |
| WO2006126483A1 (ja) * | 2005-05-25 | 2006-11-30 | Sharp Kabushiki Kaisha | 映像表示装置 |
| US8330874B2 (en) | 2007-06-29 | 2012-12-11 | Sony Corporation | Video signal conversion device, video signal conversion method and video display device |
| JP2015139181A (ja) * | 2014-01-24 | 2015-07-30 | キヤノン株式会社 | 画像処理装置及びプログラム |
| US9686447B2 (en) | 2014-01-24 | 2017-06-20 | Canon Kabushiki Kaisha | Display apparatus |
| CN108093193A (zh) * | 2017-12-28 | 2018-05-29 | 浙江大华技术股份有限公司 | 一种视频制式切换方法及装置 |
| CN108093193B (zh) * | 2017-12-28 | 2020-04-03 | 浙江大华技术股份有限公司 | 一种视频制式切换方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1056285A2 (en) | 2000-11-29 |
| US6384867B1 (en) | 2002-05-07 |
| KR20000077461A (ko) | 2000-12-26 |
| KR100339898B1 (ko) | 2002-06-10 |
| EP1056285A3 (en) | 2003-09-17 |
| TW465240B (en) | 2001-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384867B1 (en) | Video display apparatus capable of displaying video signals of a plurality of types with different specifications | |
| KR100246088B1 (ko) | 화소수변환장치 | |
| US7030934B2 (en) | Video system for combining multiple video signals on a single display | |
| US20020012006A1 (en) | Image display device and driver circuit therefor | |
| KR980013377A (ko) | 영상신호 변환장치와 델레비젼신호처리장치 | |
| EP1036389B1 (en) | System and methods for 2-tap/3-tap flicker filtering | |
| US5003388A (en) | Apparatus for displaying a video signal | |
| KR100385975B1 (ko) | 비디오 포맷 변환장치 및 방법 | |
| JP2003198980A (ja) | 映像表示装置 | |
| JP3804893B2 (ja) | 映像信号処理回路 | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| JP2006184619A (ja) | 映像表示装置 | |
| JP3469596B2 (ja) | マトリクス型表示装置 | |
| JPH0698276A (ja) | スクロール制御装置 | |
| KR0166758B1 (ko) | Vga영상신호를 액정패널에 표시하는 방법 및 장치 | |
| JPH0686188A (ja) | 表示装置 | |
| JPH1124624A (ja) | マトリクス表示装置、及びマトリクス表示装置駆動方法 | |
| JP2002116740A (ja) | 画面表示制御装置および表示制御方法 | |
| JP3109897B2 (ja) | マトリクス表示装置 | |
| JPH0856322A (ja) | 液晶表示装置 | |
| JP2000341602A (ja) | 映像信号処理回路、映像表示装置および映像表示方法 | |
| WO1999046935A2 (en) | Image and/or data signal processing | |
| JPH099165A (ja) | 多画面表示装置 | |
| JPH05344440A (ja) | フィールド倍速表示のための管面表示装置 | |
| JPH0690416A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |