JP2000338931A - ディスプレイパネルの駆動方法 - Google Patents
ディスプレイパネルの駆動方法Info
- Publication number
- JP2000338931A JP2000338931A JP14860799A JP14860799A JP2000338931A JP 2000338931 A JP2000338931 A JP 2000338931A JP 14860799 A JP14860799 A JP 14860799A JP 14860799 A JP14860799 A JP 14860799A JP 2000338931 A JP2000338931 A JP 2000338931A
- Authority
- JP
- Japan
- Prior art keywords
- period
- subfields
- field
- display
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000007599 discharging Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 13
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000004020 luminiscence type Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】走査線変換処理を不要にしてコストを低減する
と共に、発光輝度の低下を抑制することができるディス
プレイパネルの駆動方法を提供する。 【解決手段】２フィールドの表示期間ＴFを１フィール
ド（Ａフィールド又はＢフィールド）分の画素データに
応じてＮ個（６個）のサブフィールドＳＦ1〜ＳＦ6に分
割し、各サブフィールドＳＦ1〜ＳＦ6において、ディス
プレイパネルの表示ラインを駆動すると共に、サブフィ
ールドＳＦ1〜ＳＦ6の配列順番を、隣接する表示ライン
において１フィールド分ずらしてディスプレイパネルの
表示ラインを駆動する。
と共に、発光輝度の低下を抑制することができるディス
プレイパネルの駆動方法を提供する。 【解決手段】２フィールドの表示期間ＴFを１フィール
ド（Ａフィールド又はＢフィールド）分の画素データに
応じてＮ個（６個）のサブフィールドＳＦ1〜ＳＦ6に分
割し、各サブフィールドＳＦ1〜ＳＦ6において、ディス
プレイパネルの表示ラインを駆動すると共に、サブフィ
ールドＳＦ1〜ＳＦ6の配列順番を、隣接する表示ライン
において１フィールド分ずらしてディスプレイパネルの
表示ラインを駆動する。
Description
【０００１】
【産業上の利用分野】本発明は、プラズマディスプレイ
パネル（以下、ＰＤＰと記す）等のディスプレイパネル
の駆動方法に関する。
パネル（以下、ＰＤＰと記す）等のディスプレイパネル
の駆動方法に関する。
【０００２】
【従来の技術】従来、ＰＤＰ等のマトリクス表示パネル
を階調表示させる方法として、サブフィールド法が知ら
れている。このサブフィールド法では、１フィールドの
表示期間を、Ｎビットの画素データの各ビット桁の重み
付けに対応した回数だけ発光させるＮ個のサブフィール
ドに分割して表示を行っている。例えば、１画素当たり
の画素データが６ビットの場合、１フィールドの表示期
間を６個のサブフィールドＳＦ1〜ＳＦ6に分割する。こ
の際、各サブフィールドＳＦ1〜ＳＦ6の維持放電発光回
数を、例えば、順番に１回、２回、４回、８回、１６
回、３２回に設定し、これら６個のサブフィールドの組
合わせによって６４階調の表示を行っている。
を階調表示させる方法として、サブフィールド法が知ら
れている。このサブフィールド法では、１フィールドの
表示期間を、Ｎビットの画素データの各ビット桁の重み
付けに対応した回数だけ発光させるＮ個のサブフィール
ドに分割して表示を行っている。例えば、１画素当たり
の画素データが６ビットの場合、１フィールドの表示期
間を６個のサブフィールドＳＦ1〜ＳＦ6に分割する。こ
の際、各サブフィールドＳＦ1〜ＳＦ6の維持放電発光回
数を、例えば、順番に１回、２回、４回、８回、１６
回、３２回に設定し、これら６個のサブフィールドの組
合わせによって６４階調の表示を行っている。
【０００３】このようなＰＤＰ等のマトリクス表示パネ
ルを駆動する際、ＮＴＳＣ方式等の飛越し走査された映
像信号（インターレース映像信号）によって画像表示を
行う場合には、その発光輝度の低さを補うべく、走査線
変換処理によりインターレース映像信号を順次走査のノ
ンインターレース映像信号に変換して、順次走査にて表
示駆動を行うようにしている。
ルを駆動する際、ＮＴＳＣ方式等の飛越し走査された映
像信号（インターレース映像信号）によって画像表示を
行う場合には、その発光輝度の低さを補うべく、走査線
変換処理によりインターレース映像信号を順次走査のノ
ンインターレース映像信号に変換して、順次走査にて表
示駆動を行うようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
従来の駆動方法では、走査線変換処理を行うのに大容量
のメモリや演算回路等が必要となるため、回路全体が大
きくなったりコスト高を招来するという課題があった。
従来の駆動方法では、走査線変換処理を行うのに大容量
のメモリや演算回路等が必要となるため、回路全体が大
きくなったりコスト高を招来するという課題があった。
【０００５】本発明は、上記従来の課題を解決するため
になされたものであり、走査線変換処理を不要にしてコ
ストを低減すると共に、発光輝度の低下を抑制すること
ができるディスプレイパネルの駆動方法を提供すること
を目的とする。
になされたものであり、走査線変換処理を不要にしてコ
ストを低減すると共に、発光輝度の低下を抑制すること
ができるディスプレイパネルの駆動方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明は、Ｎ個のサブフィールドを用いて階調表示を行
うディスプレイパネルの駆動方法であって、２フィール
ドの表示期間を１フィールド分の画素データに応じてＮ
個のサブフィールドに分割し、上記サブフィールド各々
においてディスプレイパネルの表示ラインを駆動すると
共に、上記サブフィールドの配列順番を隣接する表示ラ
インにおいて１フィールド分ずらすことを特徴とする。
本発明は、Ｎ個のサブフィールドを用いて階調表示を行
うディスプレイパネルの駆動方法であって、２フィール
ドの表示期間を１フィールド分の画素データに応じてＮ
個のサブフィールドに分割し、上記サブフィールド各々
においてディスプレイパネルの表示ラインを駆動すると
共に、上記サブフィールドの配列順番を隣接する表示ラ
インにおいて１フィールド分ずらすことを特徴とする。
【０００７】かかる駆動方法によれば、発光輝度の低下
を防止できると共に、走査線変換処理が不要となって回
路の簡素化等によるコストの低減化を実現できる。ま
た、各放電セルに対する選択放電の数が従来の１／２と
なるため、アドレス時の消費電力が低減できる。
を防止できると共に、走査線変換処理が不要となって回
路の簡素化等によるコストの低減化を実現できる。ま
た、各放電セルに対する選択放電の数が従来の１／２と
なるため、アドレス時の消費電力が低減できる。
【０００８】また、上記Ｎ個のサブフィールドの内の連
続配置されたＭ個（２≦Ｍ≦Ｎ）のサブフィールドをサ
ブフィールド群とし、上記サブフィールド群内のサブフ
ィールドの各々において、上記画素データに応じて放電
セル各々を発光セル又は非発光セルのいずれか一方に設
定するアドレス期間と、上記サブフィールドの各々に対
応した数の維持パルスを上記表示ラインに供給し上記発
光セルのみを発光させる維持放電期間とを設け、上記サ
ブフィールド群内で最初に配列されるサブフィールドに
おいてのみ上記アドレス期間の前に全ての放電セルを放
電せしめることにより上記放電セル各々を発光セル又は
非発光セルのいずれか一方の状態に初期化するリセット
期間を設け、上記サブフィールド群内のいずれか一のサ
ブフィールドのアドレス期間において上記画素データに
応じて放電セル各々を選択的に放電せしめて発光セル又
は非発光セルのいずれか一方の状態に設定せしめること
を特徴とする。
続配置されたＭ個（２≦Ｍ≦Ｎ）のサブフィールドをサ
ブフィールド群とし、上記サブフィールド群内のサブフ
ィールドの各々において、上記画素データに応じて放電
セル各々を発光セル又は非発光セルのいずれか一方に設
定するアドレス期間と、上記サブフィールドの各々に対
応した数の維持パルスを上記表示ラインに供給し上記発
光セルのみを発光させる維持放電期間とを設け、上記サ
ブフィールド群内で最初に配列されるサブフィールドに
おいてのみ上記アドレス期間の前に全ての放電セルを放
電せしめることにより上記放電セル各々を発光セル又は
非発光セルのいずれか一方の状態に初期化するリセット
期間を設け、上記サブフィールド群内のいずれか一のサ
ブフィールドのアドレス期間において上記画素データに
応じて放電セル各々を選択的に放電せしめて発光セル又
は非発光セルのいずれか一方の状態に設定せしめること
を特徴とする。
【０００９】かかる駆動方法によれば、各放電セルに対
するリセット放電の数及び選択放電の数が２フィールド
で例えば１回となるため、コントラストの向上及びアド
レス時の消費電力を低減する。
するリセット放電の数及び選択放電の数が２フィールド
で例えば１回となるため、コントラストの向上及びアド
レス時の消費電力を低減する。
【００１０】また、上記２フィールドの表示期間の内の
時間的に後側のフィールドにおけるサブフィールドの維
持放電期間を複数の分割維持放電期間に分離し、１フィ
ールド内における維持パルスの供給タイミングを隣接す
る表示ラインにおいて同一に設定することを特徴とす
る。
時間的に後側のフィールドにおけるサブフィールドの維
持放電期間を複数の分割維持放電期間に分離し、１フィ
ールド内における維持パルスの供給タイミングを隣接す
る表示ラインにおいて同一に設定することを特徴とす
る。
【００１１】かかる駆動方法によれば、ディスプレイパ
ネルの奇数行の表示ライン群と偶数行の表示ライン群を
駆動する際に、一方の表示ライン群のアドレス期間と他
方の表示ライン群の維持放電期間との時間的重なりを防
止して、これらのアドレス期間における選択放電の安定
性を確保する。
ネルの奇数行の表示ライン群と偶数行の表示ライン群を
駆動する際に、一方の表示ライン群のアドレス期間と他
方の表示ライン群の維持放電期間との時間的重なりを防
止して、これらのアドレス期間における選択放電の安定
性を確保する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。尚、一実施形態として、プラズマ
ディスプレイパネル（ＰＤＰ）の駆動方法について説明
する。
を参照して説明する。尚、一実施形態として、プラズマ
ディスプレイパネル（ＰＤＰ）の駆動方法について説明
する。
【００１３】（第１の実施の形態）第１の実施形態を図
１ないし図４を参照して説明する。図１は、本実施形態
の駆動方法に基づいてＰＤＰを駆動する駆動装置の構成
を示すブロック図、図２は、フレームメモリにおける画
素データの書込みと読出しの関係を説明するためのタイ
ミングチャート、図３は、各フィールドとフレームメモ
リに書込まれるデータとの関係を説明するための説明
図、図４は、駆動フォーマットを説明するための説明図
である。
１ないし図４を参照して説明する。図１は、本実施形態
の駆動方法に基づいてＰＤＰを駆動する駆動装置の構成
を示すブロック図、図２は、フレームメモリにおける画
素データの書込みと読出しの関係を説明するためのタイ
ミングチャート、図３は、各フィールドとフレームメモ
リに書込まれるデータとの関係を説明するための説明
図、図４は、駆動フォーマットを説明するための説明図
である。
【００１４】図１において、本実施形態の駆動装置１
は、Ａ／Ｄ変換器２、データ処理部３、フレームメモリ
４、制御部５、アドレスドライバ６、サスティンドライ
バであるＹ電極ドライバ７，８及びＸ電極ドライバ９，
１０を備えて構成されている。
は、Ａ／Ｄ変換器２、データ処理部３、フレームメモリ
４、制御部５、アドレスドライバ６、サスティンドライ
バであるＹ電極ドライバ７，８及びＸ電極ドライバ９，
１０を備えて構成されている。
【００１５】Ａ／Ｄ変換器２は、入力される飛越し走査
の映像信号Ｓinを、制御部５から供給される所定周波数
のクロック信号ＣＫに同期して１画素当たりＮビット
（本実施形態では、Ｎ＝８ビットとしている）の入力画
素データＤinに変換して、データ処埋部３に供給する。
の映像信号Ｓinを、制御部５から供給される所定周波数
のクロック信号ＣＫに同期して１画素当たりＮビット
（本実施形態では、Ｎ＝８ビットとしている）の入力画
素データＤinに変換して、データ処埋部３に供給する。
【００１６】データ処理部３は、制御部５から供給され
る上記クロック信号ＣＫに同期した制御信号ＣＮＴに応
じて、誤差拡散処理又はディザ処理等の多階調化処理を
行うことにより、入力画素データＤinの下位２ビットを
圧縮処理する。これにより、８ビットの入力画素データ
Ｄinを６ビットの画素データＰinに圧縮変換してフレー
ムメモリ４に供給する。
る上記クロック信号ＣＫに同期した制御信号ＣＮＴに応
じて、誤差拡散処理又はディザ処理等の多階調化処理を
行うことにより、入力画素データＤinの下位２ビットを
圧縮処理する。これにより、８ビットの入力画素データ
Ｄinを６ビットの画素データＰinに圧縮変換してフレー
ムメモリ４に供給する。
【００１７】フレームメモリ４は、制御部５から供給さ
れるリードライト制御信号ＲＷ等の同期信号に応じて、
各画素データＰinの書込みと読み出しを行う。すなわ
ち、図２のタイミングチャートに示すように、フレーム
メモリ４は、飛び越し走査された各画素データＰinを奇
数フィールド（以下、Ａフィールドという）と偶数フィ
ールド（以下、Ｂフィールドという）の順に交互に書き
込む。そして、現Ａフィールド期間中に書き込んだ奇数
ラインの各画素データＰinを現フレーム期間内（現Ａフ
ィールドと現Ｂフィールドの期間内）に読み出すと共
に、Ｂフィールド期間中に書き込んだ偶数ラインの各画
素データＰinを現Ｂフィールドと次のＡフィールドの期
間内に読み出す。
れるリードライト制御信号ＲＷ等の同期信号に応じて、
各画素データＰinの書込みと読み出しを行う。すなわ
ち、図２のタイミングチャートに示すように、フレーム
メモリ４は、飛び越し走査された各画素データＰinを奇
数フィールド（以下、Ａフィールドという）と偶数フィ
ールド（以下、Ｂフィールドという）の順に交互に書き
込む。そして、現Ａフィールド期間中に書き込んだ奇数
ラインの各画素データＰinを現フレーム期間内（現Ａフ
ィールドと現Ｂフィールドの期間内）に読み出すと共
に、Ｂフィールド期間中に書き込んだ偶数ラインの各画
素データＰinを現Ｂフィールドと次のＡフィールドの期
間内に読み出す。
【００１８】より具体的には、図３に示すように、ＰＤ
Ｐの奇数行の表示ラインに対応したＡフィールドの各画
素データＰinをＡ1,1〜Ａ2n-1,m、ＰＤＰの偶数行の表
示ラインに対応したＢフィールドの画素データＰinをＡ
2,1〜Ａ2n,m（ただし、ｎ，ｍは自然数）で表すものと
すると、画素データＡ1,1〜Ａ2n-1,mを、奇数行の表示
ラインに対応するフレームメモリ４の各奇数アドレスの
記憶領域に順番に書き込み、次にＢフィールドの画素デ
ータＡ2,1〜Ａ2n,mを、偶数行の表示ラインに対応する
フレームメモリ４の偶数アドレスの記憶領域に順次に書
き込む。
Ｐの奇数行の表示ラインに対応したＡフィールドの各画
素データＰinをＡ1,1〜Ａ2n-1,m、ＰＤＰの偶数行の表
示ラインに対応したＢフィールドの画素データＰinをＡ
2,1〜Ａ2n,m（ただし、ｎ，ｍは自然数）で表すものと
すると、画素データＡ1,1〜Ａ2n-1,mを、奇数行の表示
ラインに対応するフレームメモリ４の各奇数アドレスの
記憶領域に順番に書き込み、次にＢフィールドの画素デ
ータＡ2,1〜Ａ2n,mを、偶数行の表示ラインに対応する
フレームメモリ４の偶数アドレスの記憶領域に順次に書
き込む。
【００１９】一方、読み出しの際には、フレームメモリ
４に書き込んだ画素データＡ1,1〜Ａ2n-1,m及びＡ2,1〜
Ａ2n,mを、後述する各サブフィールドに対応したビット
桁のビットデータずつ分けて、表示ラインの走査周期
（１水平走査周期）に同期してアドレスドライバ６に供
給する。
４に書き込んだ画素データＡ1,1〜Ａ2n-1,m及びＡ2,1〜
Ａ2n,mを、後述する各サブフィールドに対応したビット
桁のビットデータずつ分けて、表示ラインの走査周期
（１水平走査周期）に同期してアドレスドライバ６に供
給する。
【００２０】制御部５は、入力映像信号Ｓin中に含まれ
ている水平及び垂直同期信号に基づいて、リセットタイ
ミング信号、走査タイミング信号、維持タイミング信
号、消去タイミング信号を生成し、これらの生成信号を
Ｙ電極ドライバ７，８及びＸ電極ドライバ９，１０に供
給する。
ている水平及び垂直同期信号に基づいて、リセットタイ
ミング信号、走査タイミング信号、維持タイミング信
号、消去タイミング信号を生成し、これらの生成信号を
Ｙ電極ドライバ７，８及びＸ電極ドライバ９，１０に供
給する。
【００２１】Ｙ電極ドライバ７，８及びＸ電極ドライバ
９，１０は、上記の各生成信号で設定されるタイミング
に応じて、ＰＤＰの各放電セルの壁電荷量を初期化する
ためのリセットパルス、アドレスドライバ６より供給さ
れる後述の画素データパルスを書き込むための走査パル
ス、放電発光状態を維持するための維持パルス、上記各
放電セルの放電発光を停止させるための消去パルスを生
成し、これらの生成パルスを、後述する所定のタイミン
グで行電極対Ｙ1〜Ｙ2n及びＸ1〜Ｘ2nに供給する。
９，１０は、上記の各生成信号で設定されるタイミング
に応じて、ＰＤＰの各放電セルの壁電荷量を初期化する
ためのリセットパルス、アドレスドライバ６より供給さ
れる後述の画素データパルスを書き込むための走査パル
ス、放電発光状態を維持するための維持パルス、上記各
放電セルの放電発光を停止させるための消去パルスを生
成し、これらの生成パルスを、後述する所定のタイミン
グで行電極対Ｙ1〜Ｙ2n及びＸ1〜Ｘ2nに供給する。
【００２２】アドレスドライバ６は、フレームメモリ４
より供給される上記の各サブフィールドに対応したビッ
ト桁のビットデータに基づいて、各ビットデータに対応
する電圧値（階調値）となる画素データパルスを生成
し、これらの画素データパルスをＰＤＰの列電極Ｄ1〜
Ｄmに供給する。
より供給される上記の各サブフィールドに対応したビッ
ト桁のビットデータに基づいて、各ビットデータに対応
する電圧値（階調値）となる画素データパルスを生成
し、これらの画素データパルスをＰＤＰの列電極Ｄ1〜
Ｄmに供給する。
【００２３】ＰＤＰには、上記の行電極対Ｙ1〜Ｙ2n及
びＸ1〜Ｘ2nと列電極Ｄ1〜Ｄmとが交差する部分に、上
記の放電セルＣＬ1,1〜ＣＬ2n,2mがマトリクス状に配列
して形成されている。
びＸ1〜Ｘ2nと列電極Ｄ1〜Ｄmとが交差する部分に、上
記の放電セルＣＬ1,1〜ＣＬ2n,2mがマトリクス状に配列
して形成されている。
【００２４】次に、かかる構成を有するＰＤＰ駆動装置
の作動を図４の駆動フォーマットを参照して説明する。
の作動を図４の駆動フォーマットを参照して説明する。
【００２５】図４において、本実施形態では、典型例と
して２フィールドから成る表示期間ＴFを、６ビットの
画素データＰinに応じて６個のサブフィールドＳＦ1〜
ＳＦ6に分割し、且つ１フィールド毎に供給される画素
データＰinを２フィールドの表示期間ＴFに対応させて
いる。
して２フィールドから成る表示期間ＴFを、６ビットの
画素データＰinに応じて６個のサブフィールドＳＦ1〜
ＳＦ6に分割し、且つ１フィールド毎に供給される画素
データＰinを２フィールドの表示期間ＴFに対応させて
いる。
【００２６】各サブフィールドＳＦ1〜ＳＦ6は、リセッ
ト期間Ｒ、アドレス期間Ｗ、維持放電期間Ｉ、全面消去
期間Ｅで構成されている。
ト期間Ｒ、アドレス期間Ｗ、維持放電期間Ｉ、全面消去
期間Ｅで構成されている。
【００２７】リセット期間Ｒには、Ｙ電極ドライバ７，
８及びＸ電極ドライバ９，１０により、行電極対Ｙ1〜
Ｙ2n，Ｘ1〜Ｘ2nの各々の対に逆極性の上記リセットパ
ルスを同時に印加し、全ての放電セルＣＬ1,1〜ＣＬ
2n,mにリセット放電を生じさせる。これにより、放電セ
ルＣＬ1,1〜ＣＬ2n,m内に所定量の壁電荷を形成して発
光セルの状態に初期化する。
８及びＸ電極ドライバ９，１０により、行電極対Ｙ1〜
Ｙ2n，Ｘ1〜Ｘ2nの各々の対に逆極性の上記リセットパ
ルスを同時に印加し、全ての放電セルＣＬ1,1〜ＣＬ
2n,mにリセット放電を生じさせる。これにより、放電セ
ルＣＬ1,1〜ＣＬ2n,m内に所定量の壁電荷を形成して発
光セルの状態に初期化する。
【００２８】アドレス期間Ｗでは、アドレスドライバ６
により、ＰＤＰの各行（表示ライン）に対応した画素デ
ータパルス群を点順次に列電極Ｄ1〜Ｄmに印加してい
く。更に、Ｙ電極ドライバ７，８が、画素データパルス
群の各印加タイミングと同一のタイミングで、上記走査
パルスを行電極Ｙ1〜Ｙ2nに順次に印加していく。この
際、走査パルスが印加される行電極と高電圧の上記画素
データパルスとが印加される列電極との交差部分の放電
セルにのみ放電が生じ、その放電セル内に上記リセット
期間Ｒで形成されている壁電荷が選択的に消去される。
この選択消去放電により、後述する維持放電期間Ｉにお
いて放電発光が生じる発光放電セルと、放電発光が生じ
ない非発光放電セルとが設定される。
により、ＰＤＰの各行（表示ライン）に対応した画素デ
ータパルス群を点順次に列電極Ｄ1〜Ｄmに印加してい
く。更に、Ｙ電極ドライバ７，８が、画素データパルス
群の各印加タイミングと同一のタイミングで、上記走査
パルスを行電極Ｙ1〜Ｙ2nに順次に印加していく。この
際、走査パルスが印加される行電極と高電圧の上記画素
データパルスとが印加される列電極との交差部分の放電
セルにのみ放電が生じ、その放電セル内に上記リセット
期間Ｒで形成されている壁電荷が選択的に消去される。
この選択消去放電により、後述する維持放電期間Ｉにお
いて放電発光が生じる発光放電セルと、放電発光が生じ
ない非発光放電セルとが設定される。
【００２９】次に、Ｙ電極ドライバ７，８及びＸ電極ド
ライバ９，１０により、行電極Ｙ1〜Ｙ2nと行電極Ｘ1〜
Ｘ2nに対して交互に維持パルスを印加する。これによ
り、上記アドレス期間Ｗにおいて壁電荷が残留したまま
となっている発光放電セルだけが、維持パルスが印加さ
れる毎に放電発光して、発光状態が維持される。
ライバ９，１０により、行電極Ｙ1〜Ｙ2nと行電極Ｘ1〜
Ｘ2nに対して交互に維持パルスを印加する。これによ
り、上記アドレス期間Ｗにおいて壁電荷が残留したまま
となっている発光放電セルだけが、維持パルスが印加さ
れる毎に放電発光して、発光状態が維持される。
【００３０】この発光放電セルが放電発光する際、各サ
ブフィールドＳＦ1〜ＳＦ6の各維持放電期間Ｉ内におけ
る発光回数（維持パルスの数）の比は、ＳＦ1：ＳＦ2：
ＳＦ3：ＳＦ4：ＳＦ5：ＳＦ6＝１：２：４：８：１６：
３２の関係に設定され、また、各サブフィールドＳＦ1
〜ＳＦ6の維持放電期間Ｉは、いずれも均しい時間長τ
に設定されている。すなわち、奇数行の表示ライン群に
位置する発光セルＣＬ1,1〜ＣＬ2n-1,mと偶数行の表示
ライン群に位置する発光セルＣＬ2,1〜ＣＬ2n,mを駆動
する際、一方の表示ライン群のアドレス期間Ｗと他方の
表示ライン群の維持放電期間Ｉとが時間的に重なると、
アドレス期間Ｗにおける選択放電の安定性が損なわれる
虞れがあることから、各サブフィールドＳＦ1〜ＳＦ6の
各維持放電期間Ｉを均しい時間長τに設定することで、
上記の時間的重なりを生じさせないようにしている。
ブフィールドＳＦ1〜ＳＦ6の各維持放電期間Ｉ内におけ
る発光回数（維持パルスの数）の比は、ＳＦ1：ＳＦ2：
ＳＦ3：ＳＦ4：ＳＦ5：ＳＦ6＝１：２：４：８：１６：
３２の関係に設定され、また、各サブフィールドＳＦ1
〜ＳＦ6の維持放電期間Ｉは、いずれも均しい時間長τ
に設定されている。すなわち、奇数行の表示ライン群に
位置する発光セルＣＬ1,1〜ＣＬ2n-1,mと偶数行の表示
ライン群に位置する発光セルＣＬ2,1〜ＣＬ2n,mを駆動
する際、一方の表示ライン群のアドレス期間Ｗと他方の
表示ライン群の維持放電期間Ｉとが時間的に重なると、
アドレス期間Ｗにおける選択放電の安定性が損なわれる
虞れがあることから、各サブフィールドＳＦ1〜ＳＦ6の
各維持放電期間Ｉを均しい時間長τに設定することで、
上記の時間的重なりを生じさせないようにしている。
【００３１】かかる駆動フォーマットに従ってＰＤＰを
駆動すると、図４中に示す第１フィールド期間では、Ｐ
ＤＰの奇数行の表示ラインに対し、第１フレームのＡフ
ィールド期間内に供給される画素データＰinの下位３ビ
ットに対応するサブフィールドＳＦ1，ＳＦ2，ＳＦ3に
おいて、発光駆動が順次に実行される。
駆動すると、図４中に示す第１フィールド期間では、Ｐ
ＤＰの奇数行の表示ラインに対し、第１フレームのＡフ
ィールド期間内に供給される画素データＰinの下位３ビ
ットに対応するサブフィールドＳＦ1，ＳＦ2，ＳＦ3に
おいて、発光駆動が順次に実行される。
【００３２】更に、同図中の第２フィールド期間では、
ＰＤＰの奇数行の表示ラインに対し、第１フレームのＡ
フィールド期間内に供給される画素データＰinの上位３
ビットに対応するサブフィールドＳＦ4，ＳＦ5，ＳＦ6
において発光駆動が順次に実行されると共に、ＰＤＰの
偶数行の表示ラインに対し、第１フレームのＢフィール
ド期間内に供給される画素データＰinの下位３ビットに
対応するサブフィールドＳＦ1，ＳＦ2，ＳＦ3において
発光駆動が順次に実行される。
ＰＤＰの奇数行の表示ラインに対し、第１フレームのＡ
フィールド期間内に供給される画素データＰinの上位３
ビットに対応するサブフィールドＳＦ4，ＳＦ5，ＳＦ6
において発光駆動が順次に実行されると共に、ＰＤＰの
偶数行の表示ラインに対し、第１フレームのＢフィール
ド期間内に供給される画素データＰinの下位３ビットに
対応するサブフィールドＳＦ1，ＳＦ2，ＳＦ3において
発光駆動が順次に実行される。
【００３３】更に又、同図中の第３フィールドでは、Ｐ
ＤＰの奇数行の表示ラインに対し、第２フレームのＡフ
ィールド期間内に供給される画素データＰinの下位３ビ
ットに対応するサブフィールドＳＦ1，ＳＦ2，ＳＦ3に
おいて発光駆動が順次に実行されると共に、ＰＤＰの偶
数行の表示ラインに対し、第１フレームのＢフィールド
期間内に供給される画素データＰinの上位３ビットに対
応するサブフィールドＳＦ4，ＳＦ5，ＳＦ6において発
光駆動が順次に実行される。
ＤＰの奇数行の表示ラインに対し、第２フレームのＡフ
ィールド期間内に供給される画素データＰinの下位３ビ
ットに対応するサブフィールドＳＦ1，ＳＦ2，ＳＦ3に
おいて発光駆動が順次に実行されると共に、ＰＤＰの偶
数行の表示ラインに対し、第１フレームのＢフィールド
期間内に供給される画素データＰinの上位３ビットに対
応するサブフィールドＳＦ4，ＳＦ5，ＳＦ6において発
光駆動が順次に実行される。
【００３４】このように本実施形態の駆動方法では、２
フィールドの表示期間ＴFを１フィールド（Ａフィール
ド又はＢフィールド）分の画素データＰinに応じてＮ個
のサブフィールドＳＦ1〜ＳＦNに分割し、それら各サブ
フィールドＳＦ1〜ＳＦNにおいてＰＤＰの各表示ライン
上の放電セルＣＬ1,1〜ＣＬ2n,mを駆動すると共に、上
記各サブフィールドＳＦ1〜ＳＦNの配列順番を、隣接す
る表示ラインにおいて１フィールド分ずらしている。
フィールドの表示期間ＴFを１フィールド（Ａフィール
ド又はＢフィールド）分の画素データＰinに応じてＮ個
のサブフィールドＳＦ1〜ＳＦNに分割し、それら各サブ
フィールドＳＦ1〜ＳＦNにおいてＰＤＰの各表示ライン
上の放電セルＣＬ1,1〜ＣＬ2n,mを駆動すると共に、上
記各サブフィールドＳＦ1〜ＳＦNの配列順番を、隣接す
る表示ラインにおいて１フィールド分ずらしている。
【００３５】この結果、発光輝度の低下を防止すること
が可能となると共に、走査線変換処理が不要となって回
路の簡素化等によるコストの低減化を実現することがで
きる。更に、上記アドレス期間Ｗにおける選択消去放電
の数が上記従来の半分になり、アドレス時の消費電力を
低減することができる。
が可能となると共に、走査線変換処理が不要となって回
路の簡素化等によるコストの低減化を実現することがで
きる。更に、上記アドレス期間Ｗにおける選択消去放電
の数が上記従来の半分になり、アドレス時の消費電力を
低減することができる。
【００３６】（第２の実施の形態）次に、第２の実施の
形態を図５乃至図７を参照して説明する。図５は、本実
施形態における駆動フォーマットを説明するための説明
図であり、図４に対応させて示している。図６は、デー
タ処理部３’の構成を示すブロック図、図７は、選択消
去アドレス法を採用した際の発光駆動パターンと、この
発光駆動パターンを実施する際にデータ変換部３ｂ’で
用いる変換テーブルの一例を示す説明図である。
形態を図５乃至図７を参照して説明する。図５は、本実
施形態における駆動フォーマットを説明するための説明
図であり、図４に対応させて示している。図６は、デー
タ処理部３’の構成を示すブロック図、図７は、選択消
去アドレス法を採用した際の発光駆動パターンと、この
発光駆動パターンを実施する際にデータ変換部３ｂ’で
用いる変換テーブルの一例を示す説明図である。
【００３７】尚、本実施形態の駆動装置は、図１中のデ
ータ処理部３を図６に示したデータ処理部３’に置き換
えた構成となっており、他の構成要素は第１の実施形態
と同様である。
ータ処理部３を図６に示したデータ処理部３’に置き換
えた構成となっており、他の構成要素は第１の実施形態
と同様である。
【００３８】以下、本実施形態の特徴点について説明す
る。図６及び図７において、データ処理部３’の多階調
化処理部３ａ’は、Ａ／Ｄ変換器２からの８ビットの入
力画素データＤinの内、多階調化処理によって下位５ビ
ットを圧縮することにより、ビット数を減らした３ビッ
トの画素データを生成する。データ変換部３ｂ’は、上
記３ビットの画素データを入力し、図７に示すデータ変
換テーブルに従って、サブフィールドＳＦ１〜ＳＦ７の
各々に対応した第１〜第７ビットからなる７ビットの画
素データＰinに変換して出力する。
る。図６及び図７において、データ処理部３’の多階調
化処理部３ａ’は、Ａ／Ｄ変換器２からの８ビットの入
力画素データＤinの内、多階調化処理によって下位５ビ
ットを圧縮することにより、ビット数を減らした３ビッ
トの画素データを生成する。データ変換部３ｂ’は、上
記３ビットの画素データを入力し、図７に示すデータ変
換テーブルに従って、サブフィールドＳＦ１〜ＳＦ７の
各々に対応した第１〜第７ビットからなる７ビットの画
素データＰinに変換して出力する。
【００３９】次に、図５の駆動フォーマットにおいて、
第１の特徴点として、２フィールドから成る表示期間Ｔ
FをＮ個（本実施形態では、Ｎ＝７としている）のサブ
フィールドＳＦ1〜ＳＦ7に分割し、サブフィールドＳＦ
1〜ＳＦ5をＡフィールドに属する画素データＰinが供給
される期間に割り当て、サブフィールドＳＦ6，ＳＦ7を
Ｂフィールドに属する画素データＰinが供給される期間
に割り当てている。ここで、サブフィールドＳＦ6，Ｓ
Ｆ7の維持放電期間を、複数の分割維持放電期間Ｉ1，Ｉ
2及びＩ1’〜Ｉ3’に分割すると共に、これらの分割維
持放電期間Ｉ1，Ｉ2及びＩ1’〜Ｉ3’における維持パル
スの数とその供給タイミングを、ＰＤＰの隣接する表示
ラインにおいて同一に設定している。
第１の特徴点として、２フィールドから成る表示期間Ｔ
FをＮ個（本実施形態では、Ｎ＝７としている）のサブ
フィールドＳＦ1〜ＳＦ7に分割し、サブフィールドＳＦ
1〜ＳＦ5をＡフィールドに属する画素データＰinが供給
される期間に割り当て、サブフィールドＳＦ6，ＳＦ7を
Ｂフィールドに属する画素データＰinが供給される期間
に割り当てている。ここで、サブフィールドＳＦ6，Ｓ
Ｆ7の維持放電期間を、複数の分割維持放電期間Ｉ1，Ｉ
2及びＩ1’〜Ｉ3’に分割すると共に、これらの分割維
持放電期間Ｉ1，Ｉ2及びＩ1’〜Ｉ3’における維持パル
スの数とその供給タイミングを、ＰＤＰの隣接する表示
ラインにおいて同一に設定している。
【００４０】更に、第２の特徴点として、Ｎ＝７個のサ
ブフィールドＳＦ1〜ＳＦ7のうち、連続配置された２個
以上Ｎ個以下の個数Ｍ（すなわち、２≦Ｍ＜Ｎ）のサブ
フィールドＳＦ1〜ＳＦMをサブフィールド群とし、サブ
フィールド群のうちの最初に配置されるサブフィールド
ＳＦ1にのみリセット期間Ｒが設けられている。尚、本
実施形態では、サブフィールド群を構成するサブフィー
ルドＳＦ1〜ＳＦMを、Ｍ＝７個のサブフィールドＳＦ1
〜ＳＦ7としている。
ブフィールドＳＦ1〜ＳＦ7のうち、連続配置された２個
以上Ｎ個以下の個数Ｍ（すなわち、２≦Ｍ＜Ｎ）のサブ
フィールドＳＦ1〜ＳＦMをサブフィールド群とし、サブ
フィールド群のうちの最初に配置されるサブフィールド
ＳＦ1にのみリセット期間Ｒが設けられている。尚、本
実施形態では、サブフィールド群を構成するサブフィー
ルドＳＦ1〜ＳＦMを、Ｍ＝７個のサブフィールドＳＦ1
〜ＳＦ7としている。
【００４１】更に、サブフィールド群内の最後に配置さ
れるサブフィールドＳＦ7において、維持放電期間Ｉ3’
の後に放電セルの全てを非発光セルに設定するための全
面消去期間Ｅを設け、サブフィールドＳＦ1〜ＳＦ7内の
いずれか１つのサブフィールドのアドレス期間Ｗにおい
て、画素データＰinに応じて放電セル各々を選択的に放
電せしめて発光セル又は非発光セルのいずれか一方の状
態に設定せしめるようにしている。
れるサブフィールドＳＦ7において、維持放電期間Ｉ3’
の後に放電セルの全てを非発光セルに設定するための全
面消去期間Ｅを設け、サブフィールドＳＦ1〜ＳＦ7内の
いずれか１つのサブフィールドのアドレス期間Ｗにおい
て、画素データＰinに応じて放電セル各々を選択的に放
電せしめて発光セル又は非発光セルのいずれか一方の状
態に設定せしめるようにしている。
【００４２】ここで、第３の特徴点として、上記第２の
特徴点において画素テータＰinに応じて放電セル各々を
選択的に放電せしめて発光セル又は非発光セルのいずれ
か一方の状態に設定せしめる工程は、いずれか一のサブ
フィールドのアドレス期間Ｗと、その一のサブフィール
ドより時間的に後側に配置される少なくとも一つのサブ
フィールドのアドレス期間Ｗとにおいて実行されてい
る。
特徴点において画素テータＰinに応じて放電セル各々を
選択的に放電せしめて発光セル又は非発光セルのいずれ
か一方の状態に設定せしめる工程は、いずれか一のサブ
フィールドのアドレス期間Ｗと、その一のサブフィール
ドより時間的に後側に配置される少なくとも一つのサブ
フィールドのアドレス期間Ｗとにおいて実行されてい
る。
【００４３】かかる駆動フォーマットに基づいてＰＤＰ
を駆動すると、第１の特徴点により、奇数行の表示ライ
ン群と偶数行の表示ライン群の駆動の際に、一方の表示
ライン群のアドレス期間Ｗと他方の表示ライン群の維持
放電期間Ｉ，Ｉ1，Ｉ2，Ｉ1’〜Ｉ3’との時間的重なり
を防止することができ、これらのアドレス期間における
選択放電の安定性を確保することができる。
を駆動すると、第１の特徴点により、奇数行の表示ライ
ン群と偶数行の表示ライン群の駆動の際に、一方の表示
ライン群のアドレス期間Ｗと他方の表示ライン群の維持
放電期間Ｉ，Ｉ1，Ｉ2，Ｉ1’〜Ｉ3’との時間的重なり
を防止することができ、これらのアドレス期間における
選択放電の安定性を確保することができる。
【００４４】更に、上記第２の特徴点により、各放電セ
ルに対するリセット放電の数及び選択放電の数が２フィ
ールドで１回となるため、コントラストを向上させアド
レス時の消費電力を低減することができる。
ルに対するリセット放電の数及び選択放電の数が２フィ
ールドで１回となるため、コントラストを向上させアド
レス時の消費電力を低減することができる。
【００４５】更に、上記第３の特徴により、同一の画素
データＰinで少なくとも２回の選択動作を行うことによ
り、選択動作を確実にすることができる。
データＰinで少なくとも２回の選択動作を行うことによ
り、選択動作を確実にすることができる。
【００４６】尚、第２の実施形態では、選択消去アドレ
ス法を用いた場合を説明したが、これに限らず選択書込
みアドレス法を用いた場合にも適用できることは勿諭で
ある。
ス法を用いた場合を説明したが、これに限らず選択書込
みアドレス法を用いた場合にも適用できることは勿諭で
ある。
【００４７】
【発明の効果】以上説明したように本発明のディスプレ
イパネルの駆動方法によれば、Ｎ個のサブフィールドを
用いて階調表示を行うこととし、２フィールドの表示期
間を１フィールド分の画素データに応じてＮ個のサブフ
ィールドに分割し、サブフィールド各々においてディス
プレイパネルの表示ラインを駆動すると共に、サブフィ
ールドの配列順番を隣接する表示ラインにおいて１フィ
ールド分ずらしてディスプレイパネルの表示ラインを駆
動するようにしたので、発光輝度の低下を防止すること
ができると共に、走査線変換処理が不要となって回路の
簡素化等によるコストの低減化を図ることができる。
イパネルの駆動方法によれば、Ｎ個のサブフィールドを
用いて階調表示を行うこととし、２フィールドの表示期
間を１フィールド分の画素データに応じてＮ個のサブフ
ィールドに分割し、サブフィールド各々においてディス
プレイパネルの表示ラインを駆動すると共に、サブフィ
ールドの配列順番を隣接する表示ラインにおいて１フィ
ールド分ずらしてディスプレイパネルの表示ラインを駆
動するようにしたので、発光輝度の低下を防止すること
ができると共に、走査線変換処理が不要となって回路の
簡素化等によるコストの低減化を図ることができる。
【００４８】また、各放電セルに対するリセット放電の
数及び選択放電の数を従来の１／２とすることができる
ため、コントラストの向上及びアドレス時の消費電力を
低減することができる。
数及び選択放電の数を従来の１／２とすることができる
ため、コントラストの向上及びアドレス時の消費電力を
低減することができる。
【図１】本実施形態に係るＰＤＰ駆動装置の構成を示す
ブロック図である。
ブロック図である。
【図２】フレームメモリにおける画素データの書込みと
読出しの関係を説明するためのタイミングチャートであ
る。
読出しの関係を説明するためのタイミングチャートであ
る。
【図３】各フィールドとフレームメモリに書込まれるデ
ータとの関係を説明するための説明図である。
ータとの関係を説明するための説明図である。
【図４】ＰＤＰを駆動する際の駆動フォーマットを説明
するための説明図である。
するための説明図である。
【図５】第２の実施形態における駆動フォーマットを説
明するための説明図である。
明するための説明図である。
【図６】第２の実施形態におけるデータ処理部の構成を
示すブロック図である。
示すブロック図である。
【図７】第２の実施形態における発光駆動パターンと、
この発光駆動パターンを実施する際のデータ変換テーブ
ルの一例を示す説明図である。
この発光駆動パターンを実施する際のデータ変換テーブ
ルの一例を示す説明図である。
１…駆動装置 ２…Ａ／Ｄ変換器 ３，３’…データ処理部 ３ａ’…多階調化処理部 ３ｂ’…データ変換部 ４…フレームメモリ ５…制御部 ６…アドレスドライバ ７，８…Ｙ電極ドライバ ９，１０…Ｘ電極ドライバ ＣＬ1,1〜ＣＬ2n,m…放電セル Ｙ1〜Ｙ2n，Ｘ1〜Ｘ2n…行電極 Ｄ1〜Ｄm…列電極
Claims (4)
- 【請求項１】 Ｎ個のサブフィールドを用いて階調表示
を行うディスプレイパネルの駆動方法であって、 ２フィールドの表示期間を１フィールド分の画素データ
に応じてＮ個のサブフィールドに分割し、前記サブフィ
ールド各々においてディスプレイパネルの表示ラインを
駆動すると共に、前記サブフィールドの配列順番を、隣
接する表示ラインにおいて１フィールド分ずらすことを
特徴とするディスプレイパネルの駆動方法。 - 【請求項２】 前記Ｎ個のサブフィールドの内の連続配
置されたＭ個（２≦Ｍ≦Ｎ）のサブフィールドをサブフ
ィールド群とし、 前記サブフィールド群内のサブフィールドの各々におい
て、前記画素データに応じて放電セル各々を発光セル又
は非発光セルのいずれか一方に設定するアドレス期間
と、前記サブフィールドの各々に対応した数の維持パル
スを前記表示ラインに供給し前記発光セルのみを発光さ
せる維持放電期間とを設け、 前記サブフィールド群内で最初に配列されるサブフィー
ルドにおいてのみ前記アドレス期間の前に全ての放電セ
ルを放電せしめることにより前記放電セル各々を発光セ
ル又は非発光セルのいずれか一方の状態に初期化するリ
セット期間を設け、 前記サブフィールド群内のいずれか一のサブフィールド
のアドレス期間において前記画素データに応じて放電セ
ル各々を選択的に放電せしめて発光セル又は非発光セル
のいずれか一方の状態に設定せしめることを特徴とする
請求項１記載のディスプレイパネルの駆動方法。 - 【請求項３】 前記２フィールドの表示期間の内の時間
的に後側のフィールドにおけるサブフィールドの維持放
電期間を、複数の分割維持放電期間に分離し、１フィー
ルド内における維持パルスの供給タイミングを隣接する
表示ラインにおいて同一に設定したことを特徴とする請
求項２記載のディスプレイパネルの駆動方法。 - 【請求項４】 前記サブフィールド群内で最後に配列さ
れるサブフィールドにおいて前記維持放電期間の後に前
記放電セルの全てを非発光セルに設定する全面消去期間
を設けたことを特徴とする請求項２記載のディスプレイ
パネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14860799A JP3678940B2 (ja) | 1999-05-27 | 1999-05-27 | ディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14860799A JP3678940B2 (ja) | 1999-05-27 | 1999-05-27 | ディスプレイパネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000338931A true JP2000338931A (ja) | 2000-12-08 |
| JP3678940B2 JP3678940B2 (ja) | 2005-08-03 |
Family
ID=15456566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14860799A Expired - Fee Related JP3678940B2 (ja) | 1999-05-27 | 1999-05-27 | ディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3678940B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013182101A (ja) * | 2012-03-01 | 2013-09-12 | Japan Display West Co Ltd | 表示装置、表示装置の駆動方法、及び、電子機器 |
-
1999
- 1999-05-27 JP JP14860799A patent/JP3678940B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013182101A (ja) * | 2012-03-01 | 2013-09-12 | Japan Display West Co Ltd | 表示装置、表示装置の駆動方法、及び、電子機器 |
| US9495897B2 (en) | 2012-03-01 | 2016-11-15 | Japan Display Inc. | Display device, method of driving display device, and electronic appliance |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3678940B2 (ja) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541618A (en) | Method and a circuit for gradationally driving a flat display device | |
| US6448960B1 (en) | Driving method of plasma display panel | |
| US7375702B2 (en) | Method for driving plasma display panel | |
| JPH0643829A (ja) | プラズマディスプレイの駆動方法 | |
| JP4126577B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| JP2001337646A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3708754B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP2001296833A (ja) | ディスプレイパネルの駆動方法 | |
| JP2004184968A (ja) | アドレス期間と維持期間との混合方式で階調性を表現するパネル駆動方法及びその装置 | |
| CN100458896C (zh) | 等离子体显示板及其驱动方法 | |
| CN100407260C (zh) | 通过执行混合寻址周期和维持周期驱动面板的方法和装置 | |
| JP2003271090A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| US6870521B2 (en) | Method and device for driving plasma display panel | |
| JP3070893B2 (ja) | 液晶駆動装置 | |
| US7053872B2 (en) | Display panel driving method | |
| JP2001350447A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4313347B2 (ja) | プラズマ表示装置及びその駆動方法 | |
| JP2002023689A (ja) | プラズマディスプレイ装置 | |
| JP2002049347A (ja) | プラズマディスプレイパネルの駆動装置及び駆動方法 | |
| JPH11265163A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| KR100278783B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP2002006800A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001306030A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3678940B2 (ja) | ディスプレイパネルの駆動方法 | |
| JP3585090B2 (ja) | ディスプレイパネルの中間調表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050506 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050511 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090520 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090520 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100520 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100520 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100520 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110520 |
|
| LAPS | Cancellation because of no payment of annual fees |