JP2000338948A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 表示ソフトウェアの負担や複雑な制御を軽減
・解消し、単一のフレ−ムメモリから、一つの表示画面
において決められた個々の区画それぞれに分割表示する
ことによって画像表示する画像表示装置を提供する。 【解決手段】 表示画面と、前記表示画面への表示デ−
タを格納する一つのフレームメモリと、前記表示画面に
おいて決められた個々の区画それぞれに表示させるべき
表示データを前記フレ−ムメモリよりアクセスするアク
セス手段とを有する。ＣＰＵが表示デ−タの単一フレ−
ムメモリへの書き込み制御を実行し、表示アドレス指定
回路が、各個々の区画に表示させるべきデ−タを読み出
すためのフレ−ムメモリのアドレスを発生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、単一のフレ−ムメ
モリから、一つの表示画面において決められた個々の区
画それぞれに分割表示することによって画像表示する画
像表示装置に関する。

【０００２】

【従来の技術】近年、多画素数のデ−タの画面表示が必
要とされる場合が生じている。例えば、細密な画像を必
要とするデザイン分野用途や大きな表示を必要とするス
クリーン的な用途の場合などである。

【０００３】これらの場合の表示を実現する方法とし
て、一つの表示画面を複数の区画に分割し、それぞれの
区画に対応して表示制御回路を設け、別々に表示制御す
る構成したものがある。

【０００４】このような方法がとられる理由としては、
多画素数対応のディスプレイ自体が製造可能であるとし
ても、画素数の多いため、表示周波数が高くなり一つの
表示制御回路では対応できなくなったためである。

【０００５】ここで、かかる一つの表示画面を複数の区
画に分割し、それぞれの区画の表示制御を別々に行う表
示装置の場合、それぞれの表示回路ごとにフレ−ムメモ
リを設けるのが一般的である。

【０００６】このような一つの表示画面を複数の区画に
分割して、それぞれ別々に表示制御を行う表示装置の場
合、表示する情報が画面のどの位置に表示されるかを算
出しつつ、複数の区画の対応するフレ−ムメモリに表示
情報を書き込むことが必要となる。

【０００７】したがって、どのフレ−ムメモリに書き込
むかは、表示制御を行うソフトウェアの負担となり、複
雑な制御を必要とする。

【０００８】

【発明が解決しようとする課題】本発明は、上記したソ
フトウェアの負担や複雑な制御を軽減・解消するための
もので、単一のフレ−ムメモリから、一つの表示画面に
おいて決められた個々の区画それぞれに分割表示するこ
とによって画像表示する画像表示装置を提供することを
目的とする。

【０００９】

【課題を解決するための手段】上記課題解決のため、本
発明は、表示画面と、前記表示画面への表示デ−タを格
納する一つのフレームメモリと、前記表示画面において
決められた個々の区画それぞれに表示させるべき表示デ
ータを前記フレ−ムメモリよりアクセスするアクセス手
段とを有することを特徴とする。

【００１０】これは、単一のフレームメモリに納められ
た表示データを複数に分割された区画の中の適切な区画
に表示するためである。これにより、ソフトウェアのフ
レ−ムメモリへの書き込み制御は複数の表示区画が存在
することを全く意識することなく単一のフレ−ムメモリ
への書き込みとして実行できる。

【００１１】また、表示画面において決められた個々の
区画それぞれの画面に先頭表示すべきデ−タが格納され
た前記フレ−ムメモリのアドレスを格納する手段と、前
記区画それぞれの１ラインに表示とすべきデータの前記
フレ−ムメモリ内のワ−ド数を格納するワード数格納手
段と、前記区画それぞれの１ラインの最後から次のライ
ンの先頭までに相当する前記フレ−ムメモリ内のワ−ド
数を格納する第二のワード数格納手段と、前記アドレス
を格納する手段の内容が出発アドレスとされ前記ワ−ド
数格納手段の内容分アドレスが更新されるごとに前記第
二のワ−ド数格納手段の内容分飛ばされ発生されるアド
レスにより前記フレ−ムメモリをアクセスするアクセス
手段とを有することを特徴とする。

【００１２】これは、読み出しアドレスを各区画に対応
して設定・発生するためである。これにより、ソフトウ
ェアのフレ−ムメモリへの書き込み制御は表示区画が複
数あることを全く意識することなく単一のフレ−ムメモ
リへの書き込みとして実行できる。

【００１３】また、上記に加え、さらに、前記区画それ
ぞれの各ラインの先頭表示とすべき前記フレ−ムメモリ
のデ−タを含むワ−ド内の該デ−タの位置を指示する情
報を格納する位置指示格納手段と、前記フレ−ムメモリ
から前記アクセス手段により読み出されるワ−ドが各前
記区画の各ラインの先頭の表示に用いられる場合には前
記位置指示格納手段の内容に基づき該ワ−ドの一部を切
り捨てる手段とを有することを特徴とする。

【００１４】これは、読み出されるフレ−ムメモリの１
ワ−ド幅が区画の１表示デ−タビット数より大きい場合
に各区画画面左端に生ずる本来必要のない端数となるデ
−タを切り捨てるためである。

【００１５】また、上記に加え、さらに、拡大表示の横
倍率を格納する横倍率格納手段と、拡大表示の縦倍率を
格納する縦倍率格納手段と、前記アクセス手段により読
み出される前記フレ−ムメモリの内容を横方向縦方向そ
れぞれに前記横倍率格納手段の内容と前記縦倍率格納手
段の内容に基づき複数回繰り返し出力する手段と、前記
区画それぞれの各ラインの先頭表示とすべき前記フレ−
ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ
−タ単位で指示する情報を格納する第二の位置指示格納
手段と、前記フレ−ムメモリから前記アクセス手段によ
り読み出されるワ−ドが各前記区画の各ラインの先頭の
表示に用いられる場合には前記第二の位置指示格納手段
の内容に基づき該ワ−ドを下位にシフトする手段とを有
することを特徴とする。

【００１６】これは、フレ−ムメモリに書き込まれたデ
−タを元デ−タとして複数の区画を有する表示部に拡大
表示することに対応するためである。また、上記に増し
て各区画画面左端に生ずる端数となるデ−タを正確に破
棄するためである。

【００１７】また、あるいは、さらに、拡大表示の横倍
率を格納する横倍率格納手段と、拡大表示の縦倍率を格
納する横倍率格納手段と、前記フレ−ムメモリから前記
アクセス手段により読み出されるワ−ドが各前記区画の
各ラインの先頭の表示に用いられる場合でも各前記区画
の各画面の先頭ラインの表示に用いられる場合でもない
場合には前記アクセス手段により読み出される前記フレ
−ムメモリの内容を横方向縦方向それぞれに前記横倍率
格納手段の内容と前記縦倍率格納手段の内容に基づき複
数回繰り返し出力する手段と、前記区画それぞれの各ラ
インの先頭表示とすべき前記フレ−ムメモリのデ−タを
含むワ−ド内の該デ−タの位置をデ−タ単位で指示する
情報を格納する第二の位置指示格納手段と、前記フレ−
ムメモリから前記アクセス手段により読み出されるワ−
ドが各前記区画の各ラインの先頭の表示に用いられる場
合には前記第二の位置指示格納手段の内容に基づき該ワ
−ドを下位にシフトする手段と、前記区画それぞれの各
ラインの先頭表示とすべき前記フレ−ムメモリのデ−タ
を含むワ−ド内の該デ−タの位置をデ−タ単位未満相当
で指示する情報を格納する第三の位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出
されるワ−ドが各前記区画の各ラインの先頭の表示に用
いられる場合には前記第三の位置指示格納手段の内容に
基づき横方向に複数回繰り返し出力する手段と、前記区
画それぞれの各画面の先頭ライン表示とすべき前記フレ
−ムメモリのラインデ−タの位置をライン単位未満相当
で指示する情報を格納するライン位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出
されるラインデ−タが各前記区画の各画面の先頭ライン
の表示に用いられる場合には前記ライン位置指示格納手
段の内容に基づき縦方向に複数回繰り返し出力する手段
とを有することを特徴とする。

【００１８】これも、フレ−ムメモリに書き込まれたデ
−タを元デ−タとして複数の区画を有する表示部に拡大
表示することに対応するためである。また、上記第三の
手段に増して各区画画面左端に生ずる端数となるデ−タ
を正確に破棄するするとともに、さらに、拡大により生
ずるデ−タの各区画画面へのまたがりを処理しそれら表
示のつながりを補正するためである。

【００１９】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照しながら説明する。

【００２０】図１は、本発明の実施形態である画像表示
装置の構成を示す図である。

【００２１】本実施形態は、ディスプレイ構成を２×２
の４画面とし、そのそれぞれを一つの表示画面の決めら
れた区画とする場合に本発明を適用したものである。

【００２２】同図に示すように、この画像表示装置は、
ＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓｓｉｎｇ ｕｎｉ
ｔ）１、ＣＲＴ（ｃａｔｈｏｄｅ ｒａｙｔｕｂｅ）コ
ントロ−ラ２、表示アドレス指定回路３、フレ−ムメモ
リ４、表示デ−タ切捨て回路５、一つの表示画面を例え
ば４つの区画に分割し、それぞれの区画を表示領域Ａ、
Ｂ、Ｃ、Ｄ（以後この表示領域Ａ、Ｂ、Ｃ、Ｄのことを
ディスプレイ６、７、８、９と呼ぶ。）とした表示装置
とを有する。

【００２３】ＣＰＵ１は、表示デ−タのフレ−ムメモリ
４への書き込み制御を実行する他、図示を省略したその
他の制御を行うものである。

【００２４】ＣＲＴコントロ−ラ２は、上記の書き込み
制御に際しフレ−ムメモリ４をハ−ドウェア的に制御す
るものである。

【００２５】表示アドレス指定回路３は、各ディスプレ
イ６、７、８、９に表示させるべきデ−タを読み出すた
めのフレ−ムメモリ４のアドレスを発生するものであ
る。

【００２６】フレームメモリ４は、一つの表示画面に対
応する２次元対応のメモリであり、ＣＰＵ１により、Ｃ
ＲＴコントロ−ラ２を介してデータが書き込まれ、表示
アドレス指定回路３により読み出しアドレスを指定され
表示デ−タ切捨て回路５を介し、ディスプレイ６、７、
８、９にデータ表示するものである。

【００２７】フレ−ムメモリ４へのデ−タ書き込みにつ
いて、説明する。

【００２８】フレ−ムメモリ４へのデ−タ書き込みは、
ディスプレイすなわち決められた区画がいくつあろうと
も関係なく、それらは単一であり、単純に縦横の画素数
関係を維持したままのものとしてなされる。

【００２９】これは、本発明の目的とするところの、ソ
フトウェアの負担や複雑な制御を軽減・解消して、単一
のフレ−ムメモリから、一つの表示画面において決めら
れた個々の区画それぞれに分割表示するのを実現するた
めである。

【００３０】例えば、書き込まれるデ−タは、一画素あ
たり３２ビットで横３２００画素×縦２４００ライン、
一画素あたり８ビットで横８００画素×縦６００ライ
ン、また、一画素あたり８ビットで横１０６６画素×縦
３４３ラインなど、一画素あたりのビット数や縦横の画
素数、縦横の画素数比など様々な場合があり得る。

【００３１】これらのデ−タがフレームメモリ４に書き
込まれると、画面左上に対応する格納領域から右へ横画
素デ−タ分、下へラインデ−タ分詰められ格納される。

【００３２】いずれの場合も、単純な縦横の書き込みで
あるから複数のディスプレイ６、７、８、９があること
を考慮する必要なく格納することができる。

【００３３】次に、表示アドレス指定回路３の動作を説
明する。

【００３４】ここでは、例として、ディスプレイ６、
７、８、９の表示対応が図２に示されたような縦横の画
素数及びライン数で、また一画素あたり３２ビットのデ
−タ量で表示される場合について説明する。同図のよう
に横は３２００画素で、縦は２４００ラインであり、こ
れらの表示に用いられるべきデータがフレ−ムメモリ４
に一画面として書き込まれている。

【００３５】また、例として、フレ−ムメモリ４の容量
も上記と同じ横３２００画素で縦２４００ライン、一画
素あたり３２ビットのデ−タがちょうど収まる大きさで
あるとして説明する。

【００３６】同図を見てわかるようにディスプレイ６、
７、８、９はそれぞれ表示のため必要とするフレ−ムメ
モリ内の領域すなわちアドレスが異なる。

【００３７】そこで、これらのディスプレイ６、７、
８、９への表示のためそれぞれ適切なアドレスを発生さ
せようとするのが表示アドレス指定回路３の機能であ
る。

【００３８】アドレスの発生について、図３を参照して
説明する。

【００３９】同図は表示アドレス指定回路３の詳細を説
明する図である。Ａ先頭アドレス設定３１Ａは、ディス
プレイ６の画面先頭表示とすべきフレ−ムメモリ４のデ
−タを格納するそのアドレスを格納するレジスタであ
る。

【００４０】同様に、それぞれ、Ｂ先頭アドレス設定３
１Ｂは、ディスプレイ７の画面先頭表示とすべきフレ−
ムメモリ４のデ−タを格納するそのアドレスを格納する
レジスタ、Ｃ先頭アドレス設定３１Ｃは、ディスプレイ
７の画面先頭表示とすべきフレ−ムメモリ４のデ−タを
格納するそのアドレスを格納するレジスタ、Ｄ先頭アド
レス設定３１Ｄは、ディスプレイ７の画面先頭表示とす
べきフレ−ムメモリ４のデ−タを格納するそのアドレス
を格納するレジスタである。

【００４１】例えば、フレ−ムメモリ４から一つのアド
レス指定により読み出されるデ−タすなわちワ−ド幅お
よびその転送のためのメモリバス幅がともに２５６ビッ
トである場合を例にとると、上記設定３１Ａの内容は、
０００００（１６進表示）、上記設定３１Ｂの内容は、
０００Ｃ８（設定３１Ａ内容に、１６００画素×３２ビ
ット／２５６ビット、を加え１６進表示にしたもの）で
あり、上記設定３１Ｃの内容は、７５３００（設定３１
Ａ内容に、３２００画素×１２００ライン×３２ビット
／２５６ビット、を加え１６進表示にしたもの）、設定
３１Ｄの内容は、７５３Ｃ８（設定３１Ｃ内容に設定３
１Ｂ内容を加えたもの）である。

【００４２】これらの、各ディスプレイ先頭アドレスを
参照して最初の表示アドレスがアドレス更新部３２Ａ内
の表示アドレス出力ステップ３４により出力され、フレ
−ムメモリ４の中のメモリアクセス優先順序回路３３に
導かれる。

【００４３】なお、ここで、アドレス更新部３２Ａ、同
３２Ｂ、同３２Ｃ、同３２Ｄは同一の機能を果たすもの
である。

【００４４】発生アドレスの更新は、次のようになされ
る。

【００４５】表示アドレス出力ステップ３４により最初
のアドレスが発生されたあと、カウンタ更新ステップ３
５によりカウンタが更新される。このカウンタはアドレ
ス発生によりディスプレイそれぞれの１ライン表示が終
了したか否かを判定するためのものである。

【００４６】したがって、次の１／２ライン判定ステッ
プ３６で、これが判定できる。ここで、１／２ライン判
定となっているのは、フレ−ムメモリ４の格納状態を基
準として記載したからであり、より一般的には、ディス
プレイそれぞれの１ライン表示とすべきフレ−ムメモリ
４内のワード数に達したかを判定する。この例では、こ
のワ−ド数は、２００（１６００画素×３２ビット／２
５６ビット）である。１／２ラインに達しなければ１ア
ドレス分加算ステップ３８ですぐ隣のアドレスを発生す
べく更新され、表示アドレス出力ステップ３４に戻る。

【００４７】１／２ラインに達した場合は、１／２ライ
ン分加算ステップ３７により、ディスプレイそれぞれで
いえば１ライン分飛ばされたアドレスを発生すべく更新
され、表示アドレス表示ステップ３４へ戻る。

【００４８】ここで、１／２ライン分加算となっている
のは、フレ−ムメモリ４の格納状態を基準としまたフレ
−ムメモリ４の容量がちょうど４つのディスプレイの表
示可能量と同一だからであり、より一般的には、ディス
プレイそれぞれの１ライン表示の最後から次のラインの
先頭までに相当するフレ−ムメモリ４内のワ−ド数分の
加算である。この例では、このワ−ド数は２００（１６
００画素×３２ビット／２５６）である。

【００４９】メモリアクセス優先順序回路３３は各ディ
スプレイに対応して発生された表示アドレスを優先順に
フレ−ムメモリ４本体にアクセスするためのものであ
る。

【００５０】これにより、複数のディスプレイの中の適
切なディスプレイに表示するためのデ−タを出力するこ
とができる。

【００５１】以上、説明したように、この実施形態は、
一つの表示画面のおいて決められた個々の区画それぞれ
の画面に相当するディスプレイ６、７、８、９それぞれ
の画面先頭表示とすべきフレ−ムメモリ４のデ−タを格
納する該フレ−ムメモリのアドレスを格納するレジスタ
と、前記ディスプレイ６、７、８、９それぞれの１ライ
ン表示とすべき前記フレ−ムメモリ４内のワ−ド数を格
納するレジスタと、前記ディスプレイそれぞれの１ライ
ン表示の最後から次のラインの先頭までに相当する前記
フレ−ムメモリ４内のワ−ド数を格納する第二のレジス
タとを設けることによって、読み出しアドレスを個々の
区画に対応する各ディスプレイ６、７、８、９に対応し
て設定・発生することができる。

【００５２】次に、表示デ−タ切捨て回路５の動作を説
明する。

【００５３】ここでは、例として、ディスプレイ６、
７、８、９の表示対応が図２に示されたような縦横の画
素数及びライン数で、また一画素あたりは上記と異なり
８ビットのデ−タ量で表示される場合について説明す
る。同図のように横は３２００画素で、縦は２４００ラ
インであり、これらの表示に用いられるべきデータがフ
レ−ムメモリ４に一画面として書き込まれている。

【００５４】ここで、フレ−ムメモリに書き込まれたデ
ータはまた上記と異なり８００画素×６００ライン分で
ある場合を例にとる。

【００５５】また、、フレ−ムメモリ４の容量は上記で
詳述した場合と同じ横３２００画素で縦２４００ライ
ン、一画素あたり３２ビットのデ−タがちょうど収まる
大きさであるとする。

【００５６】また、フレ−ムメモリ４から一つのアドレ
ス指定により読み出されるデ−タすなわちワ−ド幅およ
びその転送のためのメモリバス幅は上記と同様ともに２
５６ビットである場合を例示する。

【００５７】これらを踏まえ、この場合は、もとのデ−
タが８００画素×６００ラインであるから、前提とし
て、４つのディスプレイに表示するために縦横ともに４
倍に拡大する必要がある。

【００５８】この倍率処理は倍率処理部４８Ａ、４８
Ｂ、４８Ｃ、４８Ｄでなされるがこれについては後述す
る。

【００５９】ここでは、表示デ−タ切捨て回路５の中の
表示デ−タ切捨て部４１Ａ、４１Ｂ、４１Ｃ、４１Ｄの
機能を説明する。

【００６０】フレ−ムメモリ４から読み出された各ディ
スプレイへの表示デ−タは、メモリバス幅のワード単位
すなわち２５６ビットで出力される。つまり、この例で
は３２（＝２５８ビット／８ビット）画素分が同一ワ−
ドとして出力される。

【００６１】このため、そのまま出力すると各ディスプ
レイの左端で必要のない画素が表示される場合があり得
る。この不都合を取り除くのがこの表示デ−タ切捨て部
４１Ａ、４１Ｂ、４１Ｃ、４１Ｄの機能である。

【００６２】この例では、ディスプレイ６への画面先頭
表示とすべきフレ−ムメモリ４のアドレスは０００００
（１６進表示）、ディスプレイ７への画面先頭表示とす
べきフレ−ムメモリ４のアドレスは００００Ｃ（４００
画素×８ビット／２５６ビット＝１２．５、を００００
０番地からの順として整数に切り捨て１６進表示にした
もの）である。

【００６３】この様子を図６に示す。すなわち、メモリ
バス幅２５６ビットでディスプレイ６（Ａ画面）に表示
するため読み出すと、読み出し０から読み出し１２の途
中までがその１ラインとなり、ディスプレイ７（Ｂ画
面）に表示するため読み出すと、最初の読み出しワ−ド
の途中からがその１ラインの始まりとなる。

【００６４】そこで、この場合であれば、ディスプレイ
７の表示のためのデ−タで水平表示の最初のデータが含
まれるワ−ドについて必要のない部分を切り捨てる。必
要のない部分のビット数は、図６を参照すると、２５６
ビット−（４００画素×８ビット−２５６ビット×１２
ワ−ド）で算出され、１２８ビットとなる。

【００６５】これらの機能を図４に示す判定ステップ４
２、切捨てビット数の選択ステップ４３、各ビット数切
捨てステップ４４、４５、４６、４７に基づき説明す
る。

【００６６】フレ−ムメモリ４から読み出される各ディ
スプレイ６、７、８、９への表示デ−タは、まず、水平
表示の最初かどうかステップ４２で判定される。最初で
ない場合は２５６ビットのまま倍率処理部４８Ａ、４８
Ｂ、４８Ｃ、４８Ｄに送られる。すべてのビットを表示
に使用するためである。

【００６７】水平表示の最初であれば、切捨てビット数
の選択ステップ４３に導き、レジスタに書き込まれた数
値（０、１、２、３のいずれか）を参照し、”０”の場
合は切り捨てず、”１”の場合は０〜６３ビット切捨
て、”２”の場合は０〜１２７ビット切捨て、”３”の
場合は０〜１９１ビット切捨ての処理を実行する。なお
この実行の様子を図示すると図５のようになる。

【００６８】つまり、ここで、この０、１、２、３のい
ずれかを格納するレジスタは、ディスプレイ６、７、
８、９それぞれの各ラインの先頭表示とすべきフレ−ム
メモリ４のデ−タを含むワ−ド内の該デ−タの位置をお
おまかに指示する情報を格納するレジスタとなってい
る。

【００６９】この例では、ディスプレイ６、８では”
０”が選択され、ディスプレイ７、９では”２”が選択
される。

【００７０】なお、この例では４つの選択肢としたがさ
らに細かく選択肢を設けてもよい。これにより、さらに
いろいろな元デ−タがフレ−ムメモリ４に書き込まれる
場合に対応できる。

【００７１】以上説明したように、表示デ−タ切捨て部
４１Ａ、４１Ｂ、４１Ｃ、４１Ｄのはたらきにより、デ
ィスプレイ６、７、８、９それぞれの各ラインの先頭表
示とすべきフレ−ムメモリ４のデ−タを含むワ−ド内の
該デ−タの位置を指示する情報を格納するレジスタと、
フレ−ムメモリ４から読み出されるワ−ドが各ディスプ
レイ６、７、８、９の各ラインの先頭の表示に用いられ
る場合には前記指示する情報を格納するレジスタの内容
に基づき該ワ−ドの一部を切り捨てる手段を設けたの
で、読み出されるフレ−ムメモリの１ワ−ド幅がディス
プレイの１表示デ−タビット数より大きい場合に各ディ
スプレイ画面左端に生ずる本来必要のない端数となる表
示デ−タを切り捨てることができる。

【００７２】次に、表示デ−タ切捨て回路３の倍率処理
部４８Ａ、４８Ｂ、４８Ｃ、４８Ｄの動作を説明する。

【００７３】ここでは、例として、ディスプレイ６、
７、８、９の表示対応が図２に示されたような縦横の画
素数及びライン数で、また一画素あたりは上記と同じ８
ビットのデ−タ量で表示される場合について説明する。
同図のように横は３２００画素で、縦は２４００ライン
であり、これらの表示に用いられるべきデータがフレ−
ムメモリ４に一画面として書き込まれている。

【００７４】ここで、フレ−ムメモリに書き込まれたデ
ータはまた上記と異なり１０６６画素×３４３ライン分
である場合を例にとる。

【００７５】また、、フレ−ムメモリ４の容量は上記で
詳述した場合と同じ横３２００画素で縦２４００ライ
ン、一画素あたり３２ビットのデ−タがちょうど収まる
大きさであるとして説明する。

【００７６】また、切捨てビット数の選択ステップ４３
の選択肢も上記と同様４つの場合を例にとる。

【００７７】また、フレ−ムメモリ４から一つのアドレ
ス指定により読み出されるデ−タすなわちワ−ド幅およ
びその転送のためのメモリバス幅は上記と同様ともに２
５６ビットである場合を例示する。

【００７８】これらを踏まえ、この場合は、もとのデ−
タが１０６６画素×３４３ラインであるから、前提とし
て、４つのディスプレイに表示するために横３倍、縦７
倍に拡大する必要がある。

【００７９】この拡大処理と、上記の手段に増して各デ
ィスプレイ画面左端に生ずる端数となるデ−タを正確に
破棄するするとともに、拡大により生ずるデ−タの各デ
ィスプレイ画面へのまたがりを処理しそれら表示のつな
がりを補正するのが倍率処理部４８Ａ、４８Ｂ、４８
Ｃ、４８Ｄの機能である。

【００８０】この例では、ディスプレイ６への画面先頭
表示とすべきフレ−ムメモリ４のアドレスは０００００
（１６進表示）、ディスプレイ７への画面先頭表示とす
べきフレ−ムメモリ４のアドレスは０００１０（５３３
画素×８ビット／２５６ビット＝１６．６５６２５、を
０００００番地からの順として整数に切り捨て１６進表
示にしたもの）である。

【００８１】この様子を図示すると図７（ａ）のように
なる。この図示された同図（ａ）内のディスプレイ７
（Ｂ画面）への読み出し０を詳細に示すと同図（ｂ）の
ようになる。

【００８２】すなわち、この読み出し０は、フレ−ムメ
モリ４の第０ワ−ドから数えて第１６ワ−ドであるか
ら、もとの画素番号でいうと第０画素から数えて５１２
〜５４３までの３２画素、各８ビットで計２５６ビット
である。

【００８３】この内、前述した表示デ−タ切捨て部４１
Ａのはたらきにより、ここでは、もとの画素でいう５１
２から５２７までの１６画素、１２８ビットは切り捨て
られる。切り捨てられるビットにディスプレイ６（Ｂ画
面）に表示すべきデ−タは全くないからである。

【００８４】ここで、デスプレイ６、７（Ａ画面、Ｂ画
面）の境界となるべき切換え位置を正確に割り出すと、
横に３倍に拡大された場合に各ディスプレイの１ライ
ン、１６００画素に対応させる必要があることから、１
６００／３で（５３３＋１／３）画素の位置である。

【００８５】この位置を図７（ｂ）の第５３３画素上の
縦線で示す。

【００８６】この位置は、同図（ｂ）を見てわかるよう
に、切り捨てられた第５２７画素からさらに画素デ−タ
単位で５画素、加えること画素デ−タ単位未満で１／３
画素後方となる。ここで５画素は同図（ｂ）の端数７１
で示される。

【００８７】第５３３画素をさらに表示に用いられる横
に３倍に拡大したものとして図示したのが同図（ｃ）で
ある。すなわち、これら３回続けて同一のデ−タが出力
されるうち、最初の１がディスプレイ６（Ａ画面）に、
残りの２がディスプレイ７（Ｂ画面）に表示されるべき
ものである。ここで、同図（ｃ）のＨ境界またがり数７
２が上記の画素デ−タ単位未満の１／３という数値から
導ける。

【００８８】ここまでの説明から、水平方向に関して、
各ディスプレイの画面左端に生ずる端数となるデ−タを
正確に破棄し、また、拡大により生ずるデ−タの各ディ
スプレイ画面へのまたがりを処理しそれら表示のつなが
りを補正するためには、上記した切り捨てビット数の選
択ステップ４３の他に、横倍率数（この場合は３）、端
数７１（この場合は５）、Ｈ境界またがり数７２（この
場合は２）が必要となることが示された。

【００８９】次に倍率処理部４８Ａ、４８Ｂ、４８Ｃ、
４８Ｄの垂直処理に関する説明をする。

【００９０】この例では、ディスプレイ６への画面先頭
ラインとすべきフレ−ムメモリ４のもとのラインはライ
ン０、ディスプレイ８への画面先頭ラインとすべきフレ
−ムメモリ４のもとのラインはライン１７１かライン１
７２（１２００／７の小数点以下をを切り上げるか切り
捨てるかによる）である。

【００９１】この様子を図示すると図８（ａ）のように
なる。

【００９２】ここで、デスプレイ６、８（Ａ画面、Ｃ画
面）の境界となるべき切換え位置を正確に割り出すと、
縦に７倍に拡大された場合に各ディスプレイのライン
数、１２００ラインに対応させる必要があることから、
１２００／７で（１７１＋３／７）ラインの位置であ
る。

【００９３】この位置を図８（ａ）の第１７１ライン上
の横線で示す。

【００９４】この位置は、同図（ａ）を見てわかるよう
に、ライン境界からラインデ−タ単位未満の３／７ライ
ン後方となる。

【００９５】第１７１ラインを表示に用いられる縦に７
倍に拡大したものとして図示したのが同図（ｂ）であ
る。すなわち、これら７回続けて同一のラインデ−タが
出力されるうち、最初の３がディスプレイ６（Ａ画面）
に、残りの４がディスプレイ８（Ｃ画面）に表示される
べきものである。ここで、同図（ｂ）のＶ境界またがり
数８２が上記のラインデ−タ単位未満の３／７という数
値から導ける。

【００９６】ここまでの説明から、垂直方向に関して、
拡大により生ずるデ−タの各ディスプレイ画面へのまた
がりを処理しそれら表示のつながりを補正するために
は、縦倍率数（この場合は７）、Ｖ境界またがり数８２
（この場合は４）が必要となることが示された。

【００９７】以上で説明した、横倍率数、端数７１、Ｈ
境界またがり数７２、縦倍率数、Ｖ境界またがり数８
２、を踏まえ、倍率処理部４８Ａ，４８Ｂ，４８Ｃ，４
８Ｄの動作手順を図９を参照して説明する。

【００９８】表示デ−タ切捨て部４１Ａ、４１Ｂ、４１
Ｃ、４１Ｄの出力は、通常はワ−ド幅２５６ビットであ
るが、これらは表示デ−タ切捨て部の処理により、６４
ビット、１２８ビット、１９２ビットの場合もある。

【００９９】これらのデ−タが倍率処理部４８Ａ、４８
Ｂ、４８Ｃ、４８Ｄに入力されると、まず垂直表示の初
めであるかが判定ステップ９１で判定される。

【０１００】したがって、ここで最初の表示ラインデ−
タの場合、そうでない場合により、次のステップ９２の
処理が異なる。つまり、最初の表示ラインのみ、Ｖ境界
またがり数分表示し、それ以降は縦倍率数分表示する。
ここで、Ｖ境界またがり数８２、縦倍率数はレジスタに
格納されているものである。

【０１０１】次に、水平表示の初めであるかが判定ステ
ップ９３で判定される。

【０１０２】水平表示の初めであれば、ステップ９４に
より端数分だけ表示デ−タを下位にシフトする。これ
は、表示に不要なデ−タをもとの画素単位で正確に破棄
するためである。

【０１０３】また、次に、ステップ９５で最初表示画素
のみ、Ｈ境界またがり数分表示し、それ以降は横倍率数
分表示する。ここで、端数７１、Ｈ境界またがり数、横
倍率数はレジスタに格納されているものである。

【０１０４】これらの手順により、表示デ−タの出力ス
テップ９６により表示データは、対応する各ディスプレ
イ６、７、８、９に出力される。

【０１０５】以上説明したように、倍率処理部４８Ａ、
４８Ｂ、４８Ｃ、４８Ｄのはたらきにより、拡大表示の
横倍率を格納するレジスタと、拡大表示の縦倍率を格納
するレジスタと、フレ−ムメモリ４から読み出されるワ
−ドが各ディスプレイ６、７、８、９の各ラインの先頭
の表示に用いられる場合でも各ディスプレイ６、７、
８、９の各画面の先頭ラインの表示に用いられる場合で
もない場合には読み出されるフレ−ムメモリ４の内容を
横方向縦方向それぞれに横倍率を格納するレジスタの内
容と縦倍率を格納するレジスタの内容に基づき複数回繰
り返し出力する手段と、ディスプレイ６、７、８、９そ
れぞれの各ラインの先頭表示とすべきフレ−ムメモリ４
のデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位
で指示する情報すなわち端数７１を格納する第二のレジ
スタと、フレ−ムメモリ４から読み出されるワ−ドが各
ディスプレイ６、７、８、９の各ラインの先頭の表示に
用いられる場合には第二のレジスタの内容に基づき該ワ
−ドを下位にシフトする手段と、ディスプレイ６、７、
８、９それぞれの各ラインの先頭表示とすべきフレ−ム
メモリ４のデ−タを含むワ−ド内の該デ−タの位置をデ
−タ単位未満相当で指示する情報すなわちＨ境界またが
り数を格納する第三のレジスタと、フレ−ムメモリ４か
ら読み出されるワ−ドが各ディスプレイ６、７、８、９
の各ラインの先頭の表示に用いられる場合には第三のレ
ジスタの内容に基づき横方向に複数回繰り返し出力する
手段と、ディスプレイ６、７、８、９それぞれの各画面
の先頭ライン表示とすべきフレ−ムメモリ４のラインデ
−タの位置をライン単位未満相当で指示する情報すなわ
ちＶ境界またがり数を格納するレジスタと、フレ−ムメ
モリ４から読み出されるラインデ−タが各ディスプレイ
６、７、８、９の各画面の先頭ラインの表示に用いられ
る場合にはＶ境界またがり数を格納する上記のレジスタ
の内容に基づき縦方向に複数回繰り返し出力する手段を
設けたので、フレ−ムメモリ４に書き込まれたデ−タを
元デ−タとして縦横に複数配されるディスプレイに拡大
表示することに対応し、また、前述した表示デ−タ切捨
て部４１Ａ、４１Ｂ、４１Ｃ、４１Ｄのみのはたらき増
して各ディスプレイ６、７、８、９画面左端に生ずる端
数となるデ−タを正確に破棄するするとともに、さら
に、拡大により生ずるデ−タの各ディスプレイ６、７、
８、９画面へのまたがりを処理しそれら表示のつながり
を補正することができる。

【０１０６】また、複数のディスプレイの中の適切なデ
ィスプレイに表示することができる。 なお、この場合
で、より簡易な処理としては、Ｈ境界またがり数７２、
Ｖ境界またがり数８２を用いる処理だけは行わず、各デ
ィスプレイの表示境界については、多少雑な表示とする
こともできる。場合によって、Ｈ境界またがり数７２、
Ｖ境界またがり数８２がともにゼロとなる場合もある
し、また、ディスプレイの特性として周辺の表示歪みの
影響の方が大きい場合もあるからである。

【０１０７】以上の例では、一つの表示画面において決
められる区画に相当するディスプレイは縦２台、横２台
の場合を説明したが、区画に応じてこれらの台数を増加
させればさらに精細または巨大な画像表示を実現でき
る。

【０１０８】例えば、本発明を用い、６４０画素×４８
０ラインの液晶ディスプレイを縦横ともに５台、合計２
５台備えることで３２００画素×２４００ラインのモニ
タ−も簡便に一つのフレ−スメモリへの書き込みとして
実現できる。

【０１０９】

【発明の効果】以上詳述したように、請求項１記載の本
発明によれば、表示画面と、前記表示画面への表示デ−
タを格納する一つのフレームメモリと、前記表示画面に
おいて決められた個々の区画それぞれに表示させるべき
表示データを前記フレ−ムメモリよりアクセスする手段
とを設けたので、単一のフレームメモリに納められた表
示データを個々の区画の中の適切な区画に表示すること
ができる。これにより、ソフトウェアのフレ−ムメモリ
への書き込み制御は表示する区画が実際は複数であるこ
とを全く意識することなく単一のフレ−ムメモリへの書
き込みとして実行できる。

【０１１０】また、請求項２記載の本発明によれば、表
示画面の表示デ−タを格納する単一のフレ−ムメモリの
読み出しアドレスを各区画に対応して設定・発生するこ
とができ、これにより、ソフトウェアのフレ−ムメモリ
への書き込み制御は表示する区画が実際は複数であるこ
とを全く意識することなく単一のフレ−ムメモリへの書
き込みとして実行できる。

【０１１１】また、請求項３記載の本発明によれば、上
記に加え、前記区画それぞれの各ラインの先頭表示とす
べき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ
−タの位置を指示する情報を格納する位置指示格納手段
と、前記フレ−ムメモリから読み出されるワ−ドが各区
画の各ラインの先頭の表示に用いられる場合には該ワ−
ドの一部を切り捨てる手段とを具備したので、読み出さ
れるフレ−ムメモリの１ワ−ド幅が各区画に相当する表
示装置の１表示デ−タビット数より大きい場合に各区画
画面左端に生ずる本来表示に必要のない端数となるデ−
タを切り捨てることができる。

【０１１２】また、請求項４記載の本発明によれば、上
記に加え、横倍率格納手段と、縦倍率格納手段と、前記
フレ−ムメモリの内容を横方向縦方向それぞれに前記横
倍率と前記縦倍率に基づき複数回繰り返し出力する手段
と、前記区画それぞれの各ラインの先頭表示とすべき前
記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの
位置をデ−タ単位で指示する情報を格納する第二の位置
指示格納手段と、前記フレ−ムメモリから読み出される
ワ−ドが各前記区画の各ラインの先頭の表示に用いられ
る場合のみ前記第二の位置指示格納手段の内容に基づき
該ワ−ドを下位にシフトする手段とを具備したので、フ
レ−ムメモリに書き込まれたデ−タを元デ−タとして複
数の区画を有する表示装置に拡大表示することに対応す
ることができ、また、上記に増して各区画画面左端に生
ずる端数となるデ−タを正確に破棄することができる。

【０１１３】また、請求項５記載の本発明によれば、横
倍率格納手段と、縦倍率格納手段と、前記フレ−ムメモ
リから読み出されるワ−ドが各前記区画の各ラインの先
頭の表示に用いられる場合でも各前記区画の各画面の先
頭ラインの表示に用いられる場合でもない場合には読み
出される前記フレ−ムメモリの内容を横方向縦方向それ
ぞれに前記横倍率と前記縦倍率に基づき複数回繰り返し
出力する手段と、前記区画それぞれの各ラインの先頭表
示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内
の該デ−タの位置をデ−タ単位で指示する情報を格納す
る第二の位置指示格納手段と、前記フレ−ムメモリから
アクセス手段により読み出されるワ−ドが各前記区画の
各ラインの先頭の表示に用いられる場合には前記第二の
位置指示格納手段の内容に基づき該ワ−ドを下位にシフ
トする手段と、前記区画それぞれの各ラインの先頭表示
とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の
該デ−タの位置をデ−タ単位未満相当で指示する情報を
格納する第三の位置指示格納手段と、前記フレ−ムメモ
リからアクセス手段により読み出されるワ−ドが各前記
区画の各ラインの先頭の表示に用いられる場合には前記
第三の位置指示格納手段の内容に基づき横方向に複数回
繰り返し出力する手段と、前記区画それぞれの各画面の
先頭ライン表示とすべき前記フレ−ムメモリのラインデ
−タの位置をライン単位未満相当で指示する情報を格納
するライン位置指示格納手段と、前記フレ−ムメモリか
らアクセス手段により読み出されるラインデ−タが各前
記区画の各画面の先頭ラインの表示に用いられる場合に
は前記ライン位置指示格納手段の内容に基づき縦方向に
複数回繰り返し出力する手段とを具備したので、フレ−
ムメモリに書き込まれたデ−タを元デ−タとして複数の
区画を有する表示装置に拡大表示することに対応するこ
とができ、また、請求項３記載の本発明に増して各区画
画面左端に生ずる端数となるデ−タを正確に破棄するす
るとともに、さらに、拡大により生ずるデ−タの各区画
画面へのまたがりを処理しそれら表示のつながりを補正
することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態の構成を示すブロック図。

【図２】各区画に相当するディスプレイの構成例を示す
図。

【図３】表示アドレス指定回路３の詳細を示す図。

【図４】表示デ−タ切り捨て回路５の詳細を示す図。

【図５】表示回路切り捨て部４１Ａ、４１Ｂ、４１Ｃ、
４１Ｄの機能の説明図。

【図６】フレ−ムメモリ４からの読み出しの説明図。

【図７】各区画に相当するディスプレイの水平方向の境
界における表示の説明図。

【図８】各区画に相当するディスプレイの垂直方向の境
界における表示の説明図。

【図９】倍率処理部４８Ａ、４８Ｂ、４８Ｃ、４８Ｄの
詳細を示す図。

【符号の説明】

３ 表示アドレス指定回路 ４ フレ−ムメモリ ５ 表示デ−タ切捨て回路 ６、７、８、９ ディスプレイ ３１Ａ、３１Ｂ、３１Ｃ、３１Ｄ 先頭アドレス設定 ３２Ａ、３２Ｂ、３２Ｃ、３２Ｄ アドレス更新部 ４１Ａ、４１Ｂ、４１Ｃ、４１Ｄ 表示デ−タ切り捨
て部 ４８Ａ、４８Ｂ、４８Ｃ、４８Ｄ 倍率処理部 ７１ 端数 ７２ Ｈ境界またがり数 ８２ Ｖ境界またがり数

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 5/36 Ｇ０９Ｇ 5/36 ５２０Ｆ (72)発明者 竹村 哲一 東京都青梅市末広町２丁目９番地 株式会 社東芝青梅工場内 (72)発明者 丸子 欽也 東京都青梅市末広町２丁目９番地 株式会 社東芝青梅工場内 (72)発明者 吉田 忠司 東京都青梅市新町３丁目３番地の１ 東芝 コンピュータエンジニアリング株式会社内 (72)発明者 手塚 公彦 東京都青梅市新町３丁目３番地の１ 東芝 コンピュータエンジニアリング株式会社内 Ｆターム(参考） 5B060 AB14 AC13 GA05 GA18 5B069 BC00 DD11 KA02 LA13 5C082 AA01 AA34 BB15 BD07 CA33 CB01 DA54 DA55 MM02

Claims (5)

【特許請求の範囲】
1. 【請求項１】 表示画面と、 前記表示画面への表示デ−タを格納する一つのフレーム
   メモリと、 前記表示画面において決められた個々の区画それぞれに
   表示させるべき表示データを前記フレ−ムメモリよりア
   クセスするアクセス手段とを有することを特徴とする画
   像表示装置。
2. 【請求項２】 表示画面において決められた個々の区画
   それぞれの画面に先頭表示すべきデ−タが格納された前
   記フレ−ムメモリのアドレスを格納するアドレス格納手
   段と、 前記区画それぞれの１ラインに表示すべきデ−タの前記
   フレ−ムメモリ内のワ−ド数を格納するワード数格納手
   段と、 前記区画それぞれの１ラインの最後から次のラインの先
   頭までに相当する前記フレ−ムメモリ内のワ−ド数を格
   納する第二のワード数格納手段と、 前記アドレス格納手段の内容が出発アドレスとされ前記
   ワ−ド数格納手段の内容分アドレスが更新されるごとに
   前記第二のワ−ド数格納手段の内容分飛ばされ発生され
   るアドレスにより前記フレ−ムメモリをアクセスするア
   クセス手段とを有することを特徴とする画像表示装置。
3. 【請求項３】 請求項２記載の画像表示装置において、
   さらに、 前記区画それぞれの各ラインの先頭表示とすべき前記フ
   レ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置
   を指示する情報を格納する位置指示格納手段と、 前記フレ−ムメモリから前記アクセス手段により読み出
   されるワ−ドが各前記区画の各ラインの先頭の表示に用
   いられる場合には前記位置指示格納手段の内容に基づき
   該ワ−ドの一部を切り捨てる手段とを有することを特徴
   とする請求項２記載の画像表示装置。
4. 【請求項４】 請求項２又は３記載の画像表示装置にお
   いて、さらに、 拡大表示の横倍率を格納する横倍率格納手段と、 拡大表示の縦倍率を格納する縦倍率格納手段と、 前記アクセス手段により読み出される前記フレ−ムメモ
   リの内容を横方向縦方向それぞれに前記横倍率格納手段
   の内容と前記縦倍率格納手段の内容に基づき複数回繰り
   返し出力する手段と、 前記区画それぞれの各ラインの先頭表示とすべき前記フ
   レ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置
   をデ−タ単位で指示する情報を格納する第二の位置指示
   格納手段と、 前記フレ−ムメモリから前記アクセス手段により読み出
   されるワ−ドが各前記区画の各ラインの先頭の表示に用
   いられる場合には前記第二の位置指示格納手段の内容に
   基づき該ワ−ドを下位にシフトする手段とを有すること
   を特徴とする請求項２又は３記載の画像表示装置。
5. 【請求項５】 請求項２又は３記載の画像表示装置にお
   いて、さらに、 拡大表示の横倍率を格納する横倍率格納手段と、 拡大表示の縦倍率を格納する横倍率格納手段と、 前記フレ−ムメモリから前記アクセス手段により読み出
   されるワ−ドが各前記区画の各ラインの先頭の表示に用
   いられる場合でも各前記区画の各画面の先頭ラインの表
   示に用いられる場合でもない場合には前記アクセス手段
   により読み出される前記フレ−ムメモリの内容を横方向
   縦方向それぞれに前記横倍率格納手段の内容と前記縦倍
   率格納手段の内容に基づき複数回繰り返し出力する手段
   と、 前記区画それぞれの各ラインの先頭表示とすべき前記フ
   レ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置
   をデ−タ単位で指示する情報を格納する第二の位置指示
   格納手段と、 前記フレ−ムメモリから前記アクセス手段により読み出
   されるワ−ドが各前記区画の各ラインの先頭の表示に用
   いられる場合には前記第二の位置指示格納手段の内容に
   基づき該ワ−ドを下位にシフトする手段と、 前記区画それぞれの各ラインの先頭表示とすべき前記フ
   レ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置
   をデ−タ単位未満相当で指示する情報を格納する第三の
   位置指示格納手段と、 前記フレ−ムメモリから前記アクセス手段により読み出
   されるワ−ドが各前記区画の各ラインの先頭の表示に用
   いられる場合には前記第三の位置指示格納手段の内容に
   基づき横方向に複数回繰り返し出力する手段と、 前記区画それぞれの各画面の先頭ライン表示とすべき前
   記フレ−ムメモリのラインデ−タの位置をライン単位未
   満相当で指示する情報を格納するライン位置指示格納手
   段と、 前記フレ−ムメモリから前記アクセス手段により読み出
   されるラインデ−タが各前記区画の各画面の先頭ライン
   の表示に用いられる場合には前記ライン位置指示格納手
   段の内容に基づき縦方向に複数回繰り返し出力する手段
   とを有することを特徴とする請求項２又は３記載の画像
   表示装置。