JP2000340649A - 酸化物充填によるデュアルダマシン製作の歩留まり改善 - Google Patents

酸化物充填によるデュアルダマシン製作の歩留まり改善

Info

Publication number
JP2000340649A
JP2000340649A JP2000132057A JP2000132057A JP2000340649A JP 2000340649 A JP2000340649 A JP 2000340649A JP 2000132057 A JP2000132057 A JP 2000132057A JP 2000132057 A JP2000132057 A JP 2000132057A JP 2000340649 A JP2000340649 A JP 2000340649A
Authority
JP
Japan
Prior art keywords
layer
etching
trench
forming
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000132057A
Other languages
English (en)
Inventor
Tsuu Robert
ツー ロバート
Tsuon Hon Ki
ツォン ホン キ
William R Mckee
アール マッキー ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2000340649A publication Critical patent/JP2000340649A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/083—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being via holes penetrating underlying conductors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 デュアルダマシン相互接続プロセスにおい
て、トレンチエッチングを行うときに発生する酸化物ピ
ラーをなくすか又は最小限にするプロセスを提供する。 【解決手段】 重層の誘電体層１０６，１０８にビアを
形成し、ビア内にビア保護層１１４を形成する。ビア保
護層１１４はウエットエッチングの選択率が誘電体層１
０８のウエットエッチングの選択率の約１００倍又はそ
れ以上で、ドライエッチングの選択率が少なくとも誘電
体層１０８のドライエッチングの選択率と等しい材料か
らなる。誘電体層の上に、トレンチパターン１２０を形
成し、誘電体層の一部を通ってトレンチをエッチング
し、このトレンチのエッチングするステップでビア保護
層の一部を除去し、その後ビア保護層の残り部分を選択
的にエッチングし、トレンチ内に金属を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に集積回路の
相互接続層形成の分野に関し、特にデュアルダマシン相
互接続プロセスに関する。
【０００２】
【従来の技術】半導体デバイスの密度がより高くなるに
つれて、半導体デバイスを相互に接続する相互接続層へ
の要求も増加する。それゆえ、従来のアルミニウム金属
相互接続から銅相互接続に切換える要望がある。残念な
ことに、半導体製造環境用の好適な銅エッチングは、容
易に得ることが出来ない。銅のエッチングの問題を解決
するため、ダマシンプロセスが開発された。
【０００３】従来の相互接続プロセスでは、アルミニウ
ム（及びバリヤー金属）を堆積し、パターン化し、エッ
チングして、相互接続ラインを形成する。次に、中間レ
ベル誘電体（ＩＬＤ）を堆積し、平坦化する。ダマシン
プロセスでは、第１にＩＬＤが形成される。次に、ＩＬ
Ｄをパターン化し、エッチングする。次に、構造の上に
金属を堆積し、化学機械的研磨して、ＩＬＤ上から金属
を除去して、金属相互接続ラインを残す。こうして、金
属エッチングを避けることが出来る。
【０００４】１つの従来技術のダマシンプロセスである
デュアルダマシンプロセスを図１Ａ〜１Ｅを参照して説
明する。図１Ａを参照すると、半導体本体10上に、窒化
珪素層12を堆積する。半導体本体10には、第１金属相互
接続層が形成されている。窒化珪素層12の上に、ビアレ
ベル誘電体層14が形成される。ビア誘電体層14は、ＦＳ
Ｇ（フッ素をドープした珪酸塩ガラス）である。ビア誘
電体層14上に他の窒化珪素層18を堆積し、窒化珪素層18
上に第２のトレンチレベル誘電体20を堆積する。次に、
トレンチレベル誘電体20と、窒化珪素層18と、ビアレベ
ル誘電体層14を通って、ビア22をパターン化し、エッチ
ングする。シリコン層12をエッチング停止層として使用
する。
【０００５】図１Ｂを参照すると、スピンで形成したフ
ォトレジスト24を堆積し、ビア22の一部をフォトレジス
トで充填する。その結果、誘電体20上に約600オングス
トロームの厚さで、またビア22内に2000〜2500オングス
トロームの厚さで、レジストが形成される。フォトレジ
スト24は、次のトレンチエッチングの間、ビア22を保護
する。次に、図１Ｃに示すように、構造上にトレンチパ
ターン26が形成される。トレンチパターン26は、トレン
チレベル誘電体20の金属相互接続ラインを形成する領域
を露出する。
【０００６】図１Ｄを参照すると、トレンチエッチング
を行って、ＦＳＧ層20の一部を除去する。残念なこと
に、ビア22の傾斜のため、酸化物ピラー（pillar,柱状
のもの）28が残る。図１Ｅに示すように、フォトレジス
ト24の残りの部分もまた、除去される。浄化処理後で
も、ビア22内に欠陥（ポリマー等）が残る。酸化物ピラ
ー28と欠陥が、後続の処理中に問題をおこす。例えば、
窒化珪素層12をエッチングした後、典型的にはバリヤー
金属を堆積する。バリヤー金属が酸化物ピラー28を覆う
ことを保証するのは困難である。このため、プロセスの
ゆとりがなくなる。従って、酸化物ピラーをなくすか又
は最小限にするデュアルダマシンプロセスの必要性があ
る。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上述
した問題を解決することである。
【０００８】
【課題を解決するための手段】デュアルダマシンプロセ
スが開示される。ビアのエッチング後、ビアの中にビア
保護層を堆積する。ビア保護層は、ドライエッチング速
度が少なくとも金属内誘電体（intrametal dielectric,
ＩＭＤ）のドライエッチング速度と等しく、ウェットエ
ッチング速度がＩＭＤのウェエットエッチング速度の約
100倍又はそれ以上の材料からなる。例示の材料として
は、ＰＳＧ、ＢＰＳＧ、ＨＳＱがある。トレンチパター
ンを形成し、ビア保護層とＩＭＤとをエッチングする。
次に、金属層を形成する前に、ビア保護層の残りの部分
を除去する。本発明の利点は、酸化物ピラーがないか又
は最小限にするデュアルダマシンプロセスを提供するこ
とである。本発明の他の目的と利点は、添付図面と共に
次の本発明の詳細な説明を参照すれば、当業者には明ら
かであろう。
【０００９】
【発明の実施の形態及び実施例】デュアルダマシン銅相
互接続プロセスに関連して、本発明を説明する。本発明
の利益を他のデュアルダマシンプロセス等の他の製造プ
ロセスに適用できることは、当業者には明らかであろ
う。本発明は、デュアルダマシンプロセス中に酸化物ピ
ラーが形成されるのを防止する特定のエッチング特性を
有するビア保護層を使用する。特に、ビア保護層は、ド
ライエッチング速度が少なくとも金属内誘電体（ＩＭ
Ｄ）のドライエッチング速度と等しく、蒸気ＨＦ又はウ
ェットエッチング速度がＩＭＤのウェエットエッチング
速度よりずっと大きい（約100倍又はそれ以上）。ウェ
ットエッチング速度により、ＩＭＤに対してビア保護層
が選択的に除去できる。ドライエッチング速度により、
ＩＭＤ（トレンチ）エッチング中に、ビア保護層を少な
くともＩＭＤと同じだけ除去する。このため、ビア保護
層が、ＩＭＤの上に延びることがなく、酸化物ピラーが
出来ないことが保証される。
【００１０】図２Ａ〜２Ｇを参照して、本発明の実施例
をを記述する。半導体本体100に、業界で知られている
ように、第１相互接続層102を形成する。（ここでは、
第１相互接続層102であるが、層102は最も上の相互接続
層を除いて、任意の相互接続層でも良い。）半導体本体
100の表面上に、エッチング停止層104を形成する。エッ
チング停止層104は、典型的には窒化珪素であるが、他
の好適なエッチング停止層も、業界で知られている。エ
ッチング停止層104の上に、ビアレベル誘電体106（しば
しば、中間レベル誘電体、interlevel dielectric,ＩＬ
Ｄといわれる）と、トレンチレベル誘電体108（しばし
ば、金属内誘電体、intrametal dielectric,ＩＭＤとい
われる）とが、形成される。図２Ａに示すように、ＩＬ
Ｄ106とＩＭＤ108とは、単一層でも良い。ＩＬＤ106と
ＩＭＤ108に好適な材料は、業界で知られている。好適
な実施例では、ＦＳＧ（フッ素をドープした珪酸塩ガラ
ス）を使用する。他の例は、ＰＥＴＥＯＳ（プラズマ強
化テトラエチルオキシシラン）と、Ｋが低い低誘電体で
あり、おそらくキセロゲルが含まれる。ＩＬＤ106とＩ
ＭＤ108の間に、エッチング停止層は必要でない。しか
し、所望により、これを設けることも出来る。ＩＬＤ10
6とＩＭＤ108の間のエッチング停止層をなくすことによ
り、寄生キャパシタンスが減少する利点がある。
【００１１】オプションとして、ハードマスク110が、
ＩＭＤ108上に形成される。ハードマスク110は、例え
ば、酸窒化珪素（シリコン−オキシ−ナイトライド）の
ＢＡＲＣ（底部反射防止コーティング）を含んでも良
い。これは、後述する次のレジストパターン用のＢＡＲ
Ｃであっても良いが、ビアパターンとエッチングの前に
堆積される。ハードマスク110は、ビアのコーナー部を
保護する。図２Ａを参照すると、任意のハードマスク11
0とＩＭＤ108とＩＬＤ106とを通って、ビア112をエッチ
ングする。ビアのエッチングは、エッチング停止層104
で停止する。ビア112は、２つの金属相互接続層間の接
続が必要な領域に形成される。ＩＭＤ108とＩＬＤ106の
間に、別のエッチング停止層が設けられていれば、ビア
のエッチングは、この別のエッチング停止層をも通って
行われる。
【００１２】図２Ｂに示すように、ビアのエッチング
後、ビア保護層114を堆積して、ビア112を充填する。図
２Ｃに示すように、堆積後、ビア保護層114は、選択的
にエッチバックされる。前述したように、ビア保護層11
4は、デュアルダマシンプロセス中に、酸化物ピラーが
形成されないような特定のエッチング特性を有する。特
に、ビア保護層114は、ドライエッチング速度が少なく
ともＩＭＤ108のドライエッチング速度と等しく、ウェ
ットエッチング速度がＩＭＤ108のウェエットエッチン
グ速度よりずっと大きい（約100倍又はそれ以上）。ウ
ェットエッチング速度により、ＩＭＤ108に対してビア
保護層114が選択的に除去できる。ドライエッチング速
度により、ＩＭＤ（トレンチ）エッチング中に、ビア保
護層114を少なくともＩＭＤ108と同じだけ除去する。こ
のため、ビア保護層114が、ＩＭＤ108の上に延びること
がなく、酸化物ピラーが出来ないことが保証される。
【００１３】スピンオン（スピンで形成した、spin on)
酸化物が、ビア保護層114として特に良く作用する。堆
積とエッチバックの特性により、ビア112が堅実に充填
される。さらに、ＦＳＧ（フッ素をドープした珪酸塩ガ
ラス）、ＢＰＳＧ（ホウ素とフッ素をドープした珪酸塩
ガラス）、ＨＳＱ（水素シルセスクオキサン）等のスピ
ンオン酸化物が、優れたエッチング特性を有する。ＩＭ
Ｄ108にＦＳＧが使用されるときは、これは特に真実で
ある。ＰＳＧとＦＳＧの間のウェットエッチングの選択
率は、容易に１００：１までにすることができ、一方ド
ライエッチング速度は、ほぼ１：１に最適化することが
出来る。
【００１４】図２Ｄを参照すると、トレンチパターン12
0が形成される。トレンチパターン120は、第２の即ち次
の金属相互接続層が必要な領域を露出する。もし、ハー
ドマスク層110がそれ以前に形成されていれば、それは
トレンチパターン120用のＢＡＲＣ層として使用するこ
とが出来る。図２Ｄに示すように、トレンチパターン12
0の形成は、ＢＡＲＣ／ハードマスク層110をエッチング
する段階を含む。
【００１５】次に、図２Ｅに示すように、トレンチのエ
ッチングを行って、ＩＭＤ108をエッチングする。好適
な実施例では、時間を決めたエッチングを使用する。し
かし、ＩＬＤ106とＩＭＤ108の間に別のエッチング停止
層が形成されていれば、選択的エッチングを使用するこ
とが出来る。しかし、窒化珪素のエッチング停止層を導
入すると、金属相互接続層間の寄生キャパシタンスが増
加することに注意すべきである。
【００１６】図２Ｆを参照すると、トレンチパターン12
0は、例えばアッシングにより除去される。次に、選択
的酸化物ストリップ(oxide strip)を使用して、ビア保
護層114の残りの部分を除去する。選択的酸化物ストリ
ップは、ビア保護層114とＩＭＤ108／ＩＬＤ106の間の
選択率が少なくとも１００：１のウェットエッチングで
ある。ポリマー／レジストは、ビア保護層114には使用
されていないので、ビア保護層114の除去により、ずっ
ときれいなビア112となる。欠陥／ポリマー残留物が著
しく減少し、プロセスのゆとりが増加する。ＢＡＲＣ／
ハードマスク110とエッチング停止層104も又、除去され
る。
【００１７】図２Ｇに示すように、処理を継続して、第
２金属相互接続層122の形成する。（第２金属相互接続
層122として参照するが、層122は最も下の相互接続層以
外の任意の金属相互接続層でも良い。）典型的には、窒
化タンタル（ＴａＮ）等のバリヤー層124が、最初に堆
積される。酸化物ピラーが形成されないので、トレンチ
／ビア内に連続のバリヤー層124を形成するのは、かな
り容易である。この利点によっても、プロセスのゆとり
が増す。バリヤー層の目的は、次に形成される金属がＩ
ＭＤ／ＩＬＤ内に拡散するのを防止することである。バ
リヤー層が破壊すると、金属の拡散を許し、そのため歩
留まりと信頼性が損なわれる。従って、本発明は、酸化
物ピラーの形成を防止し、ビア内の欠陥を減らすことに
より、歩留まりと信頼性を改善する。
【００１８】バリヤー層124の後、典型的には銅シード
層が形成される。その次に、銅相互接続層126を形成
し、頂部の窒化物（Ｓｉ3Ｎ4）キャッピング層128を形
成する。次の金属相互接続層を形成するため、上述のプ
ロセスを繰り返すことが出来る。
【００１９】本発明を例示の実施例について記述した
が、この記述は本発明を制限することを意図していな
い。例示の実施例の色々の修正と組合わせ、及び本発明
の他の実施例は、この明細書を参照すれば当業者には明
らかであろう。それゆえ、特許請求の範囲は、このよう
な修正又は実施例を包含する。
【００２０】以上の記載に関連して、以下の各項を開示
する。 1. 集積回路を形成する方法において、半導体本体上に
誘電体層を形成し、前記誘電体層内にビアを形成し、前
記ビア内にビア保護層を形成し、前記ビア保護層は、ウ
ェットエッチングの選択率が前記誘電体層のウェットエ
ッチングの選択率の約100倍又はそれ以上で、ドライエ
ッチングの選択率が少なくとも前記誘電体層のドライエ
ッチングの選択率と等しい材料からなり、前記誘電体層
の上に、トレンチパターンを形成し、前記誘電体層の一
部を通ってトレンチをエッチングし、このトレンチをエ
ッチングするステップにより、前記ビア保護層の一部を
除去し、前記ビア保護層の任意の残りの部分を選択的に
エッチングし、前記ビアと前記トレンチ内に金属層を形
成するステップを備えることを特徴とする方法。
【００２１】2. 前記誘電体層が、フッ素をドープした
珪酸塩ガラスを含む前記第１項に記載した方法。 3. 前記誘電体層を形成するステップは、半導体本体上
に第１エッチング停止層を形成し、前記第１エッチング
停止層上に中間レベル誘電体層（ＩＬＤ）を形成し、前
記中間レベル誘電体層（ＩＬＤ）上に金属内誘電体層
（ＩＭＤ）を形成し、前記ビアは前記ＩＬＤを通って延
び、前記トレンチは前記ＩＭＤを通って延びる前記第１
項に記載した方法。
【００２２】4. 第２エッチング停止層を前記ＩＬＤと
前記ＩＭＤの間に形成するステップを備える前記第３項
に記載した方法。 5．前記ビアを形成する前に、前記誘電体上にハードマ
スクを形成するステップを備える前記第１項に記載した
方法。
【００２３】6. 前記ハードマスクは、底部反射防止コ
ーティングを含む前記第５項に記載した方法。 7. 前記ハードマスクは、酸窒化珪素である前記第５項
に記載した方法。
【００２４】8. 前記ビア保護層は、スピンオン酸化物
である前記第１項に記載した方法。 9. 前記ビア保護層は、ＨＳＱである前記第１項に記載
した方法。
【００２５】10. 集積回路を形成する方法において、
半導体本体上に第１金属相互接続層を形成し、前記第１
金属相互接続層上にエッチング停止層を形成し、エッチ
ング停止層上に誘電体層を形成し、前記誘電体層を通っ
て前記エッチング停止層までビアを形成し、前記ビア内
にビア保護層を形成し、前記ビア保護層は、ウェットエ
ッチングの選択率が前記誘電体層のウェットエッチング
の選択率の約100倍又はそれ以上で、ドライエッチング
の選択率が少なくとも前記誘電体層のドライエッチング
の選択率と等しい材料からなり、前記誘電体層の上に、
トレンチパターンを形成し、前記誘電体層内の第１深さ
まで、トレンチをドライエッチングし、このトレンチを
ドライエッチングするステップにより、前記ビア保護層
の一部を少なくとも第１深さまでエッチングし、前記ビ
ア保護層と前記誘電体層の間の選択率が少なくとも１０
０：１であるウェットエッチングを使用して、前記ビア
保護層の任意の残りの部分を選択的にエッチングし、前
記ビアと前記トレンチ内に金属層を形成するステップを
備えることを特徴とする方法。
【００２６】前記誘電体層を形成するステップは、前記
第1エッチング停止層上に中間レベル誘電体層（ＩＬ
Ｄ）を形成し、前記中間レベル誘電体層上に金属内誘電
体層（ＩＭＤ）を形成するステップを備える前記第１０
項に記載した方法。
【００２７】12. 第２エッチング停止層を前記ＩＬＤ
と前記ＩＭＤの間に形成するステップを備える前記第１
１項に記載した方法。 13．前記ビアを形成する前に、前記誘電体上にハードマ
スクを形成するステップを備える前記第１０項に記載し
た方法。
【００２８】14. 前記ハードマスクは、底部反射防止コ
ーティングを含む前記第１３項に記載した方法。 15. 前記ハードマスクは、酸窒化珪素である前記第１
５項に記載した方法。
【００２９】16. 前記ビア保護層は、スピンオン酸化
物である前記第１０項に記載した方法。 17. 前記ビア保護層は、ＨＳＱである前記第１０項に
記載した方法。
【００３０】18. デュアルダマシンプロセス。ビアの
エッチング後、ビア(112)内にビア保護層(114)を堆積す
る。ビア保護層(114)は、ドライエッチング速度が少な
くともＩＭＤ(108)のドライエッチング速度と等しく、
ウェットエッチング速度がＩＭＤ(108)のウェエットエ
ッチング速度の約100倍又はそれ以上の材料からなる。
例示の材料としては、ＰＳＧ、ＢＰＳＧ、ＨＳＱがあ
る。トレンチパターン(120)を形成し、ビア保護層(114)
とＩＭＤ(108)とをエッチングする。次に、金属層(122)
を形成する前に、ビア保護層(114)の残りの部分を除去
する。
【図面の簡単な説明】
【図１Ａ】 従来技術のデュアルダマシンプロセスのあ
る段階の断面図。
【図１Ｂ】 従来技術のデュアルダマシンプロセスのあ
る段階の断面図。
【図１Ｃ】 従来技術のデュアルダマシンプロセスのあ
る段階の断面図。
【図１Ｄ】 従来技術のデュアルダマシンプロセスのあ
る段階の断面図。
【図１Ｅ】 従来技術のデュアルダマシンプロセスのあ
る段階の断面図。
【図２Ａ】 本発明によるデュアルダマシンプロセスの
ある段階の断面図。
【図２Ｂ】 本発明によるデュアルダマシンプロセスの
ある段階の断面図。
【図２Ｃ】 本発明によるデュアルダマシンプロセスの
ある段階の断面図。
【図２Ｄ】 本発明によるデュアルダマシンプロセスの
ある段階の断面図。
【図２Ｅ】 本発明によるデュアルダマシンプロセスの
ある段階の断面図。
【図２Ｆ】 本発明によるデュアルダマシンプロセスの
ある段階の断面図。
【図２Ｇ】 本発明によるデュアルダマシンプロセスの
ある段階の断面図。
【符号の説明】
100 半導体本体 102 第１相互接続層 104 エッチング停止層 106 ＩＬＤ 108 ＩＭＤ 110 ハードマスク 112 ビア 114 ビア保護層 120 トレンチパターン 122 第２金属相互接続層 124 バリヤー層 126 銅相互接続層 127 キャッピング層
フロントページの続き (72)発明者 キ ツォン ホン アメリカ合衆国 テキサス州 75243 ダ ラス フォレスト レーン 9601 アパー トメント 521 (72)発明者 ウィリアム アール マッキー アメリカ合衆国 テキサス州 75075 プ ラノ パピーテ 1529

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 集積回路を形成する方法において、 半導体本体上に誘電体層を形成し、 前記誘電体層内にビアを形成し、 前記ビア内にビア保護層を形成し、前記ビア保護層は、
    ウェットエッチングの選択率が前記誘電体層のウェット
    エッチングの選択率の約100倍又はそれ以上で、ドライ
    エッチングの選択率が少なくとも前記誘電体層のドライ
    エッチングの選択率と等しい材料からなり、 前記誘電体層の上に、トレンチパターンを形成し、前記
    誘電体層の一部を通ってトレンチをエッチングし、この
    トレンチをエッチングするステップにより、前記ビア保
    護層の一部を除去し、 前記ビア保護層の任意の残りの部分を選択的にエッチン
    グし、 前記ビアと前記トレンチ内に金属層を形成するステップ
    を備えることを特徴とする方法。
JP2000132057A 1999-04-29 2000-05-01 酸化物充填によるデュアルダマシン製作の歩留まり改善 Abandoned JP2000340649A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13164299P 1999-04-29 1999-04-29
US09/521,325 US6461955B1 (en) 1999-04-29 2000-03-09 Yield improvement of dual damascene fabrication through oxide filling
US60/131642 2000-03-09
US09/521325 2000-03-09

Publications (1)

Publication Number Publication Date
JP2000340649A true JP2000340649A (ja) 2000-12-08

Family

ID=26829676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000132057A Abandoned JP2000340649A (ja) 1999-04-29 2000-05-01 酸化物充填によるデュアルダマシン製作の歩留まり改善

Country Status (4)

Country Link
US (1) US6461955B1 (ja)
JP (1) JP2000340649A (ja)
KR (1) KR20000077104A (ja)
TW (1) TW473837B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
JP2004064089A (ja) * 2002-07-24 2004-02-26 Samsung Electronics Co Ltd ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法
KR100421055B1 (ko) * 2001-05-17 2004-03-04 삼성전자주식회사 반도체 소자의 금속배선 형성방법
JP2005033168A (ja) * 2003-07-10 2005-02-03 Samsung Electronics Co Ltd 半導体素子の金属配線の形成方法
US7183195B2 (en) 2002-02-22 2007-02-27 Samsung Electronics, Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3920590B2 (ja) * 2000-06-19 2007-05-30 株式会社東芝 半導体装置の製造方法
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100393974B1 (ko) * 2001-01-12 2003-08-06 주식회사 하이닉스반도체 듀얼 다마신 형성 방법
KR100366639B1 (ko) * 2001-03-23 2003-01-06 삼성전자 주식회사 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법
JP2003115535A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd 半導体集積回路装置
US6855629B2 (en) * 2002-07-24 2005-02-15 Samsung Electronics Co., Ltd. Method for forming a dual damascene wiring pattern in a semiconductor device
KR20040009746A (ko) * 2002-07-25 2004-01-31 동부전자 주식회사 반도체 소자의 듀얼 다마신 패턴 형성방법
US7033929B1 (en) * 2002-12-23 2006-04-25 Lsi Logic Corporation Dual damascene interconnect structure with improved electro migration lifetimes
US20040175934A1 (en) * 2003-03-04 2004-09-09 International Business Machines Corporation Method for improving etch selectivity effects in dual damascene processing
ATE377036T1 (de) * 2003-05-23 2007-11-15 Dow Corning Siloxan-harz basierte anti- reflektionsbeschichtung mit hoher nassätzgeschwindigkeit
KR100546099B1 (ko) * 2003-05-30 2006-01-24 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
KR100615088B1 (ko) * 2004-07-05 2006-08-22 삼성전자주식회사 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법
KR100632473B1 (ko) * 2004-08-03 2006-10-09 삼성전자주식회사 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법
ATE400672T1 (de) 2004-12-17 2008-07-15 Dow Corning Verfahren zur ausbildung einer antireflexionsbeschichtung
US7875547B2 (en) * 2005-01-12 2011-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole structures and contact structures and fabrication methods thereof
CN101371196B (zh) 2006-02-13 2012-07-04 陶氏康宁公司 抗反射涂料
US8318258B2 (en) 2008-01-08 2012-11-27 Dow Corning Toray Co., Ltd. Silsesquioxane resins
JP2011510133A (ja) * 2008-01-15 2011-03-31 ダウ・コーニング・コーポレイション シルセスキオキサン樹脂
WO2009111122A2 (en) * 2008-03-04 2009-09-11 Dow Corning Corporation Silsesquioxane resins
JP5581224B2 (ja) * 2008-03-05 2014-08-27 ダウ・コーニング・コーポレイション シルセスキオキサン樹脂
US8062971B2 (en) 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
KR20110096155A (ko) * 2008-12-10 2011-08-29 다우 코닝 코포레이션 습식 에칭가능한 반사방지 코팅
CN102245674B (zh) 2008-12-10 2014-12-10 陶氏康宁公司 倍半硅氧烷树脂
DE112011105805T5 (de) * 2011-11-03 2014-08-28 Intel Corporation Ätzstop-Schichten und Kondensatoren
CN114078749B (zh) * 2020-08-18 2025-01-10 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3092185B2 (ja) * 1990-07-30 2000-09-25 セイコーエプソン株式会社 半導体装置の製造方法
US5736457A (en) * 1994-12-09 1998-04-07 Sematech Method of making a damascene metallization
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US5970374A (en) * 1996-10-18 1999-10-19 Chartered Semiconductor Manufacturing Ltd. Method for forming contacts and vias with improved barrier metal step-coverage
US6054380A (en) * 1997-12-09 2000-04-25 Applied Materials, Inc. Method and apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure
US6197696B1 (en) * 1998-03-26 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure
US6103456A (en) * 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
US6204166B1 (en) * 1998-08-21 2001-03-20 Micron Technology, Inc. Method for forming dual damascene structures
US6153514A (en) * 1999-01-04 2000-11-28 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer
US6235628B1 (en) * 1999-01-05 2001-05-22 Advanced Micro Devices, Inc. Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
KR100421055B1 (ko) * 2001-05-17 2004-03-04 삼성전자주식회사 반도체 소자의 금속배선 형성방법
US7183195B2 (en) 2002-02-22 2007-02-27 Samsung Electronics, Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler
JP2004064089A (ja) * 2002-07-24 2004-02-26 Samsung Electronics Co Ltd ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法
EP1385201A3 (en) * 2002-07-24 2005-06-29 Samsung Electronics Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device
CN100376026C (zh) * 2002-07-24 2008-03-19 三星电子株式会社 微电子器件的双镶嵌互连的制造方法
JP2005033168A (ja) * 2003-07-10 2005-02-03 Samsung Electronics Co Ltd 半導体素子の金属配線の形成方法

Also Published As

Publication number Publication date
KR20000077104A (ko) 2000-12-26
US6461955B1 (en) 2002-10-08
TW473837B (en) 2002-01-21

Similar Documents

Publication Publication Date Title
US6461955B1 (en) Yield improvement of dual damascene fabrication through oxide filling
US6455411B1 (en) Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics
US6638871B2 (en) Method for forming openings in low dielectric constant material layer
US6696222B2 (en) Dual damascene process using metal hard mask
US6331479B1 (en) Method to prevent degradation of low dielectric constant material in copper damascene interconnects
US6689695B1 (en) Multi-purpose composite mask for dual damascene patterning
US6924228B2 (en) Method of forming a via contact structure using a dual damascene technique
US6372665B1 (en) Method for forming a semiconductor device
CN100576494C (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
US20020155693A1 (en) Method to form self-aligned anti-via interconnects
US20070032062A1 (en) Methods of Forming Dual-Damascene Metal Wiring Patterns for Integrated Circuit Devices and Wiring Patterns Formed Thereby
US20030134505A1 (en) Fine-pitch device lithography using a sacrificial hardmask
US7015133B2 (en) Dual damascene structure formed of low-k dielectric materials
US6620727B2 (en) Aluminum hardmask for dielectric etch
US7670947B2 (en) Metal interconnect structure and process for forming same
KR20030024551A (ko) 반도체 장치 및 그 제조 방법
US7169701B2 (en) Dual damascene trench formation to avoid low-K dielectric damage
US6900123B2 (en) BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control
US20020033486A1 (en) Method for forming an interconnection line using a hydrosilsesquioxane (HSQ) layer as an interlayer insulating layer
US20070001306A1 (en) Dual damascene interconnect in hybrid dielectric
US6346474B1 (en) Dual damascene process
US6262484B1 (en) Dual damascene method for backened metallization using poly stop layers
EP1235263A2 (en) Gas switching during an etch process to modulate the characteristics of the etch
US7015149B2 (en) Simplified dual damascene process
US6875688B1 (en) Method for reactive ion etch processing of a dual damascene structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070417

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081211