JP2000340652A - 薄膜半導体装置及びその製造方法 - Google Patents
薄膜半導体装置及びその製造方法Info
- Publication number
- JP2000340652A JP2000340652A JP11152384A JP15238499A JP2000340652A JP 2000340652 A JP2000340652 A JP 2000340652A JP 11152384 A JP11152384 A JP 11152384A JP 15238499 A JP15238499 A JP 15238499A JP 2000340652 A JP2000340652 A JP 2000340652A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- lower electrode
- interlayer insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000010409 thin film Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000011229 interlayer Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000011521 glass Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 99
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 10
- 238000004528 spin coating Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 238000005530 etching Methods 0.000 description 5
- 230000008961 swelling Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【課題】下部電極と上部電極とをつなぐ配線に段切れが
生じることのない薄膜半導体装置及びその製造方法の提
供。 【解決手段】ガラス基板上に形成された下部電極を覆う
層間絶縁膜（図２の３）に予め第１のコンタクトホール
（図２の４）を形成し、その後に形成した平坦化膜（図
２の５）に、底部の開口が第１のコンタクトホールの開
口の内側に収まる第２のコンタクトホール（図２の６）
を形成する。
生じることのない薄膜半導体装置及びその製造方法の提
供。 【解決手段】ガラス基板上に形成された下部電極を覆う
層間絶縁膜（図２の３）に予め第１のコンタクトホール
（図２の４）を形成し、その後に形成した平坦化膜（図
２の５）に、底部の開口が第１のコンタクトホールの開
口の内側に収まる第２のコンタクトホール（図２の６）
を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜半導体装置及
びその製造方法に関する。
びその製造方法に関する。
【０００２】
【従来の技術】薄膜半導体装置においては、層間絶縁膜
を挟んで電極は多層に形成されており、この多層の電極
を確実に導通させることが重要である。ここで、図３及
び図４を参照して、従来の薄膜半導体装置の製造方法に
ついて説明する。図３及び図４は、従来の薄膜半導体装
置の製造工程の一部を模式的に表した工程断面図であ
る。
を挟んで電極は多層に形成されており、この多層の電極
を確実に導通させることが重要である。ここで、図３及
び図４を参照して、従来の薄膜半導体装置の製造方法に
ついて説明する。図３及び図４は、従来の薄膜半導体装
置の製造工程の一部を模式的に表した工程断面図であ
る。
【０００３】まず、図３（ａ）に示すように、ガラス基
板１の表面に、例えば、アルミニウムをスパッタ法を用
いて５００〜１０００ｎｍ程度の膜厚で成膜した後、フ
ォトエッチング技術を用いて所定の形状に加工して下部
電極２を形成する。続いて、例えば、窒化シリコン膜を
ＣＶＤ法を用いて４００〜５００ｎｍ程度の膜厚で成膜
し層間絶縁膜３を形成する。
板１の表面に、例えば、アルミニウムをスパッタ法を用
いて５００〜１０００ｎｍ程度の膜厚で成膜した後、フ
ォトエッチング技術を用いて所定の形状に加工して下部
電極２を形成する。続いて、例えば、窒化シリコン膜を
ＣＶＤ法を用いて４００〜５００ｎｍ程度の膜厚で成膜
し層間絶縁膜３を形成する。
【０００４】次に、図３（ｂ）に示すように、層間絶縁
膜３上に、例えば、有機平坦化膜をスピンコート法で塗
布して平坦化膜５を形成する。次に、図３（ｃ）に示す
ように、フォトエッチング技術により、下部電極２まで
貫通するように、平坦化膜５と層間絶縁膜３に開口を形
成する。
膜３上に、例えば、有機平坦化膜をスピンコート法で塗
布して平坦化膜５を形成する。次に、図３（ｃ）に示す
ように、フォトエッチング技術により、下部電極２まで
貫通するように、平坦化膜５と層間絶縁膜３に開口を形
成する。
【０００５】
【発明が解決しようとする課題】上述した従来の薄膜半
導体装置の製造方法では、コンタクトホール形成時に平
坦化膜５と層間絶縁膜３を同時にエッチングを行わなけ
ればならないが、層間絶縁膜３のエッチングレートが有
機平坦化膜に対して大きいため、層間絶縁膜３のエッチ
ングが進行しすぎて、平坦化膜５と層間絶縁膜３の界面
でオーバーハング８が起こるという問題が生じていた。
導体装置の製造方法では、コンタクトホール形成時に平
坦化膜５と層間絶縁膜３を同時にエッチングを行わなけ
ればならないが、層間絶縁膜３のエッチングレートが有
機平坦化膜に対して大きいため、層間絶縁膜３のエッチ
ングが進行しすぎて、平坦化膜５と層間絶縁膜３の界面
でオーバーハング８が起こるという問題が生じていた。
【０００６】このようなオーバーハングを防止する方法
として、図４に示すように、平坦化膜５と層間絶縁膜３
とを別々にエッチングする方法がある。この方法では、
図４（ａ）、（ｂ）に示すように、ガラス基板１上に下
部電極２を形成後、層間絶縁膜３と平坦化膜５を積層し
た後、図４（ｃ）に示すように、フォトエッチング技術
を用いて平坦化膜５のみのコンタクトホールを開口した
後、さらに、図４（ｄ）に示すように、フォトエッチン
グ技術を用いて層間絶縁膜にコンタクトホールを開口す
る。
として、図４に示すように、平坦化膜５と層間絶縁膜３
とを別々にエッチングする方法がある。この方法では、
図４（ａ）、（ｂ）に示すように、ガラス基板１上に下
部電極２を形成後、層間絶縁膜３と平坦化膜５を積層し
た後、図４（ｃ）に示すように、フォトエッチング技術
を用いて平坦化膜５のみのコンタクトホールを開口した
後、さらに、図４（ｄ）に示すように、フォトエッチン
グ技術を用いて層間絶縁膜にコンタクトホールを開口す
る。
【０００７】この製造方法では、図３（ｃ）に示したオ
ーバーハング８は防ぐことができる。しかし、平坦化膜
５である有機平坦化膜は、レジストを剥離するための有
機溶剤などを吸収しやすく、有機溶剤の吸収によって膨
潤９を引き起こす。この膨潤９により平坦化膜５と層間
絶縁膜３との界面でその後に形成するＩＴＯに亀裂が発
生してしまう。
ーバーハング８は防ぐことができる。しかし、平坦化膜
５である有機平坦化膜は、レジストを剥離するための有
機溶剤などを吸収しやすく、有機溶剤の吸収によって膨
潤９を引き起こす。この膨潤９により平坦化膜５と層間
絶縁膜３との界面でその後に形成するＩＴＯに亀裂が発
生してしまう。
【０００８】上述した問題は、いずれの場合もコンタク
トホール内の平坦化膜５と層間絶縁膜３との界面で起き
ているため、下部電極２と上部電極とをつなぐ配線が段
切れを起こしてしまうという問題があった。
トホール内の平坦化膜５と層間絶縁膜３との界面で起き
ているため、下部電極２と上部電極とをつなぐ配線が段
切れを起こしてしまうという問題があった。
【０００９】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、下部電極と上部電極と
をつなぐ配線に段切れが生じることのない薄膜半導体装
置及びその製造方法を提供することにある。
のであって、その主たる目的は、下部電極と上部電極と
をつなぐ配線に段切れが生じることのない薄膜半導体装
置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１の視点において、ガラス基板上に配
設された下部電極と、該下部電極上に形成される層間絶
縁膜及び平坦化膜を挟んで配設される上部電極とが、前
記層間絶縁膜及び前記平坦化膜に形成したコンタクトホ
ールを介して接続される薄膜半導体装置において、前記
層間絶縁膜に前記下部電極まで貫通する第１のコンタク
トホールを有し、前記平坦化膜に前記下部電極まで貫通
する第２のコンタクトホールを有し、該第２のコンタク
トホールの前記下部電極側の開口が、前記第１のコンタ
クトホールの開口の内側に形成されるものである。
に、本発明は、第１の視点において、ガラス基板上に配
設された下部電極と、該下部電極上に形成される層間絶
縁膜及び平坦化膜を挟んで配設される上部電極とが、前
記層間絶縁膜及び前記平坦化膜に形成したコンタクトホ
ールを介して接続される薄膜半導体装置において、前記
層間絶縁膜に前記下部電極まで貫通する第１のコンタク
トホールを有し、前記平坦化膜に前記下部電極まで貫通
する第２のコンタクトホールを有し、該第２のコンタク
トホールの前記下部電極側の開口が、前記第１のコンタ
クトホールの開口の内側に形成されるものである。
【００１１】また、本発明は、第２の視点において、薄
膜半導体装置の製造方法を提供する。該製造方法は、ガ
ラス基板上に配設された下部電極と、該下部電極上に形
成される層間絶縁膜及び平坦化膜を挟んで配設される上
部電極とを、前記層間絶縁膜及び前記平坦化膜に形成し
たコンタクトホールを介して接続する薄膜半導体装置の
製造方法において、前記層間絶縁膜形成後、前記平坦化
膜形成前に、前記層間絶縁膜に前記下部電極まで貫通す
る第１のコンタクトホールを形成する工程と、前記平坦
化膜形成後、該平坦化膜に前記下部電極まで貫通する第
２のコンタクトホールを形成する工程と、を少なくとも
有するものである。
膜半導体装置の製造方法を提供する。該製造方法は、ガ
ラス基板上に配設された下部電極と、該下部電極上に形
成される層間絶縁膜及び平坦化膜を挟んで配設される上
部電極とを、前記層間絶縁膜及び前記平坦化膜に形成し
たコンタクトホールを介して接続する薄膜半導体装置の
製造方法において、前記層間絶縁膜形成後、前記平坦化
膜形成前に、前記層間絶縁膜に前記下部電極まで貫通す
る第１のコンタクトホールを形成する工程と、前記平坦
化膜形成後、該平坦化膜に前記下部電極まで貫通する第
２のコンタクトホールを形成する工程と、を少なくとも
有するものである。
【００１２】
【発明の実施の形態】本発明に係る薄膜半導体装置の製
造方法は、その好ましい一実施の形態において、ガラス
基板上に形成された下部電極を覆う層間絶縁膜（図２の
３）に予め第１のコンタクトホール（図２の４）を形成
し、その後に形成した平坦化膜（図２の５）に、底部の
開口が第１のコンタクトホールの開口の内側に収まる第
２のコンタクトホール（図２の６）を形成するものであ
る。
造方法は、その好ましい一実施の形態において、ガラス
基板上に形成された下部電極を覆う層間絶縁膜（図２の
３）に予め第１のコンタクトホール（図２の４）を形成
し、その後に形成した平坦化膜（図２の５）に、底部の
開口が第１のコンタクトホールの開口の内側に収まる第
２のコンタクトホール（図２の６）を形成するものであ
る。
【００１３】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図１及び図
２を参照して以下に説明する。図１及び図２は、本発明
の一実施例に係る薄膜半導体装置の製造工程の一部を模
式的に示す断面図である。なお、図１（ａ）〜（ｃ）及
び図２（ｄ）、（ｅ）は一連の工程を示す図であり、作
図の都合上分図したものである。
詳細に説明すべく、本発明の実施例について図１及び図
２を参照して以下に説明する。図１及び図２は、本発明
の一実施例に係る薄膜半導体装置の製造工程の一部を模
式的に示す断面図である。なお、図１（ａ）〜（ｃ）及
び図２（ｄ）、（ｅ）は一連の工程を示す図であり、作
図の都合上分図したものである。
【００１４】まず、図１（ａ）に示すように、例えば、
ガラス基板１等の透明絶縁性基板の表面に、例えば、ア
ルミニウムをスパッタ法を用いて５００〜１０００ｎｍ
程度の膜厚で成膜した後、フォトエッチング技術を用い
て所定の形状に整形して下部電極２を形成し、例えば、
窒化シリコン膜をＣＶＤ法を用いて４００〜５００ｎｍ
程度の膜厚で成膜して層間絶縁膜３を形成する。
ガラス基板１等の透明絶縁性基板の表面に、例えば、ア
ルミニウムをスパッタ法を用いて５００〜１０００ｎｍ
程度の膜厚で成膜した後、フォトエッチング技術を用い
て所定の形状に整形して下部電極２を形成し、例えば、
窒化シリコン膜をＣＶＤ法を用いて４００〜５００ｎｍ
程度の膜厚で成膜して層間絶縁膜３を形成する。
【００１５】従来の薄膜半導体装置の製造方法では、こ
の層間絶縁膜３の形成に続いて平坦化膜５を形成する
が、本実施例では、前述した層間絶縁膜３と平坦化膜５
との界面での上部電極の段切れを防止するために、図１
（ｂ）に示すように、層間絶縁膜３に、下部電極２まで
貫通する第１コンタクトホール４をフォトエッチング技
術により開口する。その後、図１（ｃ）に示すように、
例えば、有機平坦化膜をスピンコート法で塗布して平坦
化膜５を形成する。
の層間絶縁膜３の形成に続いて平坦化膜５を形成する
が、本実施例では、前述した層間絶縁膜３と平坦化膜５
との界面での上部電極の段切れを防止するために、図１
（ｂ）に示すように、層間絶縁膜３に、下部電極２まで
貫通する第１コンタクトホール４をフォトエッチング技
術により開口する。その後、図１（ｃ）に示すように、
例えば、有機平坦化膜をスピンコート法で塗布して平坦
化膜５を形成する。
【００１６】次に、図２（ｄ）に示すように、平坦化膜
５に下部電極２まで貫通する第２コンタクトホール６を
フォトエッチング技術により開口するが、このとき、第
２コンタクトホール６の底面の開口が第１コンタクトホ
ール４の内側に接触しないように開口径を設定する。す
なわち、第２コンタクトホールは平坦化膜５のみに形成
されることになる。
５に下部電極２まで貫通する第２コンタクトホール６を
フォトエッチング技術により開口するが、このとき、第
２コンタクトホール６の底面の開口が第１コンタクトホ
ール４の内側に接触しないように開口径を設定する。す
なわち、第２コンタクトホールは平坦化膜５のみに形成
されることになる。
【００１７】そして次に、図２（ｅ）に示すように、例
えば、ＩＴＯ等の透明導電膜を成膜し、フォトエッチン
グ技術を用いて所定の形状に整形して上部電極７を形成
し、下部電極２と接続する。
えば、ＩＴＯ等の透明導電膜を成膜し、フォトエッチン
グ技術を用いて所定の形状に整形して上部電極７を形成
し、下部電極２と接続する。
【００１８】このように、薄膜半導体装置では、下部電
極２と上部電極７の間に層間絶縁膜３と平坦化膜５が形
成されており、下部電極２と上部電極７とを電気接続す
るためにコンタクトホールを形成しなければならない
が、従来の製造方法では、層間絶縁膜３と平坦化膜５と
を形成した後に、両方の膜を同時にエッチングするか、
若しくは、平坦化膜５をエッチングした後に層間絶縁膜
３をエッチングしていたため、両方の膜の界面で電極の
段切れを起こすオーバーハング８又は膨潤９が生じてい
た。
極２と上部電極７の間に層間絶縁膜３と平坦化膜５が形
成されており、下部電極２と上部電極７とを電気接続す
るためにコンタクトホールを形成しなければならない
が、従来の製造方法では、層間絶縁膜３と平坦化膜５と
を形成した後に、両方の膜を同時にエッチングするか、
若しくは、平坦化膜５をエッチングした後に層間絶縁膜
３をエッチングしていたため、両方の膜の界面で電極の
段切れを起こすオーバーハング８又は膨潤９が生じてい
た。
【００１９】しかしながら、本実施例の製造方法では、
層間絶縁膜３に第１のコンタクトホール４を形成した後
に平坦化膜５の形成を行い、この第１のコンタクトホー
ル４よりも小さい開口の第２のコンタクトホール６を平
坦化膜５に対してのみ開口しているために、第２のコン
タクトホール６の内壁は開口上部から底部に至るまで段
差が生じることがない。従って、従来問題となっていた
ような、層間絶縁膜３と平坦化膜５との界面での上部電
極７の段切れが生じることなく、確実に下部電極２と上
部電極７とを接続することが可能となる。
層間絶縁膜３に第１のコンタクトホール４を形成した後
に平坦化膜５の形成を行い、この第１のコンタクトホー
ル４よりも小さい開口の第２のコンタクトホール６を平
坦化膜５に対してのみ開口しているために、第２のコン
タクトホール６の内壁は開口上部から底部に至るまで段
差が生じることがない。従って、従来問題となっていた
ような、層間絶縁膜３と平坦化膜５との界面での上部電
極７の段切れが生じることなく、確実に下部電極２と上
部電極７とを接続することが可能となる。
【００２０】なお、本実施例では、下部電極２と上部電
極７との間に、窒化シリコン膜からなる層間絶縁膜３と
有機物からなる平坦化膜５が形成される場合について説
明したが、本発明は上記実施例に限定されるものではな
く、下部電極２と上部電極７との間に、エッチングレー
トの異なる複数種の絶縁膜が形成され、かつ、その複数
種の絶縁膜を貫通するコンタクトホールが形成されるも
のであれば、同様に適用することができる。
極７との間に、窒化シリコン膜からなる層間絶縁膜３と
有機物からなる平坦化膜５が形成される場合について説
明したが、本発明は上記実施例に限定されるものではな
く、下部電極２と上部電極７との間に、エッチングレー
トの異なる複数種の絶縁膜が形成され、かつ、その複数
種の絶縁膜を貫通するコンタクトホールが形成されるも
のであれば、同様に適用することができる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
層間絶縁膜と平坦化膜との界面でおきていた膨潤や、エ
ッチングによるオーバーハングによる上部電極の段切れ
を防ぐことができるという効果を奏する。
層間絶縁膜と平坦化膜との界面でおきていた膨潤や、エ
ッチングによるオーバーハングによる上部電極の段切れ
を防ぐことができるという効果を奏する。
【００２２】その理由は、層間絶縁膜に予め第１のコン
タクトホールを形成し、第２のコンタクトホールは平坦
化膜単独に形成しているため、コンタクトホールの側面
に層間絶縁膜との積層部分が存在することはなく、コン
タクトホールの側面の段差部分を無くすことができるか
らである。
タクトホールを形成し、第２のコンタクトホールは平坦
化膜単独に形成しているため、コンタクトホールの側面
に層間絶縁膜との積層部分が存在することはなく、コン
タクトホールの側面の段差部分を無くすことができるか
らである。
【００２３】また、本発明によれば、コンタクトホール
の形成を容易に行うことができるという効果を奏する。
その理由は、本発明では、第２のコンタクトホールは単
層の平坦化膜に対して形成するため、エッチングの選択
比を考慮する必要がなくなるからである。
の形成を容易に行うことができるという効果を奏する。
その理由は、本発明では、第２のコンタクトホールは単
層の平坦化膜に対して形成するため、エッチングの選択
比を考慮する必要がなくなるからである。
【図面の簡単な説明】
【図１】本発明の一実施例に係る薄膜半導体装置の製造
方法の工程の一部を模式的に示す工程断面図である。
方法の工程の一部を模式的に示す工程断面図である。
【図２】本発明の一実施例に係る薄膜半導体装置の製造
方法の工程の一部を模式的に示す工程断面図である。
方法の工程の一部を模式的に示す工程断面図である。
【図３】従来の薄膜半導体装置の製造工程の一部を示す
工程断面図である。
工程断面図である。
【図４】従来の薄膜半導体装置の製造工程の一部を示す
工程断面図である。
工程断面図である。
１ ガラス基板 ２ 下部電極 ３ 層間絶縁膜 ４ 第１コンタクトホール ５ 平坦化膜 ６ 第２コンタクトホール ７ 上部電極 ８ オーバーハング ９ 膨潤
Claims (5)
- 【請求項１】ガラス基板上に配設された下部電極と、該
下部電極上に形成される層間絶縁膜及び平坦化膜を挟ん
で配設される上部電極とが、前記層間絶縁膜及び前記平
坦化膜に形成したコンタクトホールを介して接続される
薄膜半導体装置において、 前記層間絶縁膜に前記下部電極まで貫通する第１のコン
タクトホールを有し、前記平坦化膜に前記下部電極まで
貫通する第２のコンタクトホールを有し、該第２のコン
タクトホールの前記下部電極側の開口が、前記第１のコ
ンタクトホールの開口の内側に形成される、ことを特徴
とする薄膜半導体装置。 - 【請求項２】ガラス基板上に配設された下部電極と、該
下部電極上に形成される層間絶縁膜及び平坦化膜を挟ん
で配設される上部電極とを、前記層間絶縁膜及び前記平
坦化膜に形成したコンタクトホールを介して接続する薄
膜半導体装置の製造方法において、 前記層間絶縁膜形成後、前記平坦化膜形成前に、前記層
間絶縁膜に前記下部電極まで貫通する第１のコンタクト
ホールを形成する工程と、 前記平坦化膜形成後、該平坦化膜に前記下部電極まで貫
通する第２のコンタクトホールを形成する工程と、を少
なくとも有することを特徴とする薄膜半導体装置の製造
方法。 - 【請求項３】前記第２のコンタクトホールの前記下部電
極側の開口が、前記第１のコンタクトホールの開口の内
側に配設されるように、前記第２のコンタクトホールが
形成される、ことを特徴とする請求項２記載の薄膜半導
体装置の製造方法。 - 【請求項４】前記第２のコンタクトホールの開口径が、
開口上部から開口底部に向かうに従って徐々に小さくな
り、該開口側壁がなだらかな傾斜を有する、ことを特徴
とする請求項２又は３に記載の薄膜半導体装置の製造方
法。 - 【請求項５】（ａ）ガラス基板上に所定の形状の下部電
極を形成する工程と、 （ｂ）前記下部電極上に層間絶縁膜を形成し、該層間絶
縁膜に前記下部電極に到達する第１のコンタクトホール
を形成する工程と、 （ｃ）前記層間絶縁膜上に平坦化膜を形成し、該平坦化
膜に、その底部の開口が前記第１のコンタクトホールの
開口よりも小さく、前記下部電極に到達する第２のコン
タクトホールを形成する工程と、 （ｄ）前記第２のコンタクトホールの壁面を介して前記
下部電極と接続される上部電極を、前記平坦化膜上層に
形成する工程と、を有することを特徴とする薄膜半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11152384A JP2000340652A (ja) | 1999-05-31 | 1999-05-31 | 薄膜半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11152384A JP2000340652A (ja) | 1999-05-31 | 1999-05-31 | 薄膜半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000340652A true JP2000340652A (ja) | 2000-12-08 |
Family
ID=15539355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11152384A Pending JP2000340652A (ja) | 1999-05-31 | 1999-05-31 | 薄膜半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000340652A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093220A (ja) * | 2004-09-21 | 2006-04-06 | Mitsubishi Electric Corp | アクティブマトリクス型表示装置およびその製造方法 |
| CN105742238A (zh) * | 2016-03-02 | 2016-07-06 | 京东方科技集团股份有限公司 | 孔结构和阵列基板及其制作方法、探测装置和显示装置 |
-
1999
- 1999-05-31 JP JP11152384A patent/JP2000340652A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093220A (ja) * | 2004-09-21 | 2006-04-06 | Mitsubishi Electric Corp | アクティブマトリクス型表示装置およびその製造方法 |
| CN105742238A (zh) * | 2016-03-02 | 2016-07-06 | 京东方科技集团股份有限公司 | 孔结构和阵列基板及其制作方法、探测装置和显示装置 |
| WO2017148014A1 (zh) * | 2016-03-02 | 2017-09-08 | 京东方科技集团股份有限公司 | 孔结构和阵列基板及其制作方法、探测装置和显示装置 |
| US20180061856A1 (en) * | 2016-03-02 | 2018-03-01 | Boe Technology Group Co., Ltd. | Hole structure and array substrate and fabrication method thereof, detection device and display device |
| EP3425663A4 (en) * | 2016-03-02 | 2019-08-14 | BOE Technology Group Co., Ltd. | HOLE STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF, ARRAY SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF, DETECTION DEVICE AND DISPLAY DEVICE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050071035A (ko) | 반도체 장치의 캐패시터 및 그의 제조 방법 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| KR20030058853A (ko) | 반도체 소자의 플러그 형성 방법 | |
| JP2000340652A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR100323719B1 (ko) | 반도체소자의 금속배선 및 그 제조방법 | |
| EP1233450B1 (en) | Semiconductor device and its manufacturing method | |
| JP2803940B2 (ja) | 半導体装置 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| KR20020078885A (ko) | 반도체 소자의 비어콘택 형성방법 | |
| KR100441252B1 (ko) | 반도체 배선 구조 및 그 형성 방법 | |
| KR100324341B1 (ko) | 반도체 장치의 패드 형성방법 | |
| JP2924474B2 (ja) | 半導体装置 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| KR20010056822A (ko) | 반도체장치의 배선 및 배선연결부와 그 제조방법 | |
| JP2900477B2 (ja) | 半導体装置の製造方法 | |
| KR100313537B1 (ko) | 커패시터 제조방법 | |
| JPH06310506A (ja) | 半導体装置及びその製造方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| KR20040001851A (ko) | 반도체소자의 다층 구리 배선 형성 방법 | |
| KR20030058585A (ko) | 반도체 소자의 제조 방법 | |
| JP2003109957A (ja) | 半導体装置及びその製造方法 | |
| KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 | |
| KR20050041431A (ko) | 반도체 소자의 게이트 형성방법 | |
| JPH04261047A (ja) | 半導体装置及びその製造方法 | |
| KR20050070794A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020409 |