JP2000340931A - はんだマスク形成方法 - Google Patents
はんだマスク形成方法Info
- Publication number
- JP2000340931A JP2000340931A JP11177411A JP17741199A JP2000340931A JP 2000340931 A JP2000340931 A JP 2000340931A JP 11177411 A JP11177411 A JP 11177411A JP 17741199 A JP17741199 A JP 17741199A JP 2000340931 A JP2000340931 A JP 2000340931A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- resist layer
- forming
- solder
- layer comprises
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 126
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims description 14
- 238000007766 curtain coating Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000007761 roller coating Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 5
- 238000007639 printing Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 はんだマスクを形成するための方法を提供す
ることを目的とする。 【解決手段】 複数のボンディング・パッド１０２ａを
有する複数のワイヤ１０２を備える基板１００を準備す
る段階と、第１のはんだレジスト層を形成して、複数の
ワイヤ１０２と基板１００とを覆う段階と、第１のはん
だレジスト層の一部を除去して、複数のワイヤ１０２を
露出する段階と、第２のはんだレジスト層を形成して、
複数のワイヤ１０２及び残留した第１のはんだレジスト
層とを覆う段階と、第２のはんだレジスト層の一部を除
去して、複数のボンディング・パッド１０２ａを露出さ
せる段階とを備えるはんだマスクを形成するための方
法。
ることを目的とする。 【解決手段】 複数のボンディング・パッド１０２ａを
有する複数のワイヤ１０２を備える基板１００を準備す
る段階と、第１のはんだレジスト層を形成して、複数の
ワイヤ１０２と基板１００とを覆う段階と、第１のはん
だレジスト層の一部を除去して、複数のワイヤ１０２を
露出する段階と、第２のはんだレジスト層を形成して、
複数のワイヤ１０２及び残留した第１のはんだレジスト
層とを覆う段階と、第２のはんだレジスト層の一部を除
去して、複数のボンディング・パッド１０２ａを露出さ
せる段階とを備えるはんだマスクを形成するための方
法。
Description
【０００１】
【発明の属する技術分野】本発明は、はんだマスクを形
成するための方法に関するものである。さらに詳しく
は、本発明は２つのプリント段階を実行することにより
はんだマスクを形成するための方法に関するものであ
る。
成するための方法に関するものである。さらに詳しく
は、本発明は２つのプリント段階を実行することにより
はんだマスクを形成するための方法に関するものであ
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】はんだ
マスクを形成するための従来の方法では、はんだレジス
ト層がプリント回路基板上に形成される。次に、複数の
ボンディング・パッドの領域を覆うはんだレジスト層の
一部が全体的に除去される。すなわち、はんだマスクが
各ボンディング・パッド間には形成されていない。これ
は、各ボンディング・パッド間にショートが生じる原因
となる。さらに、他の素子と結合するために、電気めっ
き層が通常各ボンディング・パッド上に形成される。各
ボンディング・パッド間にはんだマスクが形成されてい
ないために、ショートが簡単に生じてしまう。ピッチが
8 mil（すなわち0.2 mm）よりも狭いならば、従って、
ショートがより簡単に生じる。結果として、プリント回
路基板の信頼性及び歩留まりが低くなる。
マスクを形成するための従来の方法では、はんだレジス
ト層がプリント回路基板上に形成される。次に、複数の
ボンディング・パッドの領域を覆うはんだレジスト層の
一部が全体的に除去される。すなわち、はんだマスクが
各ボンディング・パッド間には形成されていない。これ
は、各ボンディング・パッド間にショートが生じる原因
となる。さらに、他の素子と結合するために、電気めっ
き層が通常各ボンディング・パッド上に形成される。各
ボンディング・パッド間にはんだマスクが形成されてい
ないために、ショートが簡単に生じてしまう。ピッチが
8 mil（すなわち0.2 mm）よりも狭いならば、従って、
ショートがより簡単に生じる。結果として、プリント回
路基板の信頼性及び歩留まりが低くなる。
【０００３】
【課題を解決するための手段】本発明は、はんだマスク
を形成するための方法を提供する。この方法により、は
んだマスクが２つのプリント段階を実行することにより
形成される。よって、望ましくない電気結合が避けられ
る。さらに、基板の信頼性及び歩留まりが増大する。
を形成するための方法を提供する。この方法により、は
んだマスクが２つのプリント段階を実行することにより
形成される。よって、望ましくない電気結合が避けられ
る。さらに、基板の信頼性及び歩留まりが増大する。
【０００４】本発明は、はんだマスクを形成するための
方法を提供する。他の素子との結合用に複数のボンディ
ング・パッドを有するワイヤを備える基板が準備され
る。第１のはんだレジスト層はワイヤと基板とを覆うよ
うに基板上に形成される。前硬化工程が施される。第１
のはんだレジスト層が除去されて、ワイヤを露出させ、
次に残りのはんだレジスト層が硬化される。第２のはん
だレジスト層が残留した第１のはんだレジスト層及びワ
イヤを覆うように形成される。前硬化後、第２のはんだ
レジスト層の一部が除去されて、複数のボンディング・
パッドを露出させる。
方法を提供する。他の素子との結合用に複数のボンディ
ング・パッドを有するワイヤを備える基板が準備され
る。第１のはんだレジスト層はワイヤと基板とを覆うよ
うに基板上に形成される。前硬化工程が施される。第１
のはんだレジスト層が除去されて、ワイヤを露出させ、
次に残りのはんだレジスト層が硬化される。第２のはん
だレジスト層が残留した第１のはんだレジスト層及びワ
イヤを覆うように形成される。前硬化後、第２のはんだ
レジスト層の一部が除去されて、複数のボンディング・
パッドを露出させる。
【０００５】本発明において、はんだマスクが２つのプ
リント段階を施すことにより形成される。はんだマスク
により、望ましくない電気的結合が避けられる。結果と
して、プリント回路基板の信頼性及び歩留まりが増大す
る。さらに、各ボンディング・パッドが露出されるだけ
でよいので、他の素子と結合させるための電気メッキ層
を形成することが容易である。
リント段階を施すことにより形成される。はんだマスク
により、望ましくない電気的結合が避けられる。結果と
して、プリント回路基板の信頼性及び歩留まりが増大す
る。さらに、各ボンディング・パッドが露出されるだけ
でよいので、他の素子と結合させるための電気メッキ層
を形成することが容易である。
【０００６】前記一般的な記載及び以下の詳細な説明は
例示的なものであり、クレームされた本発明のさらなる
説明を提供するためであることは理解されるべきであ
る。
例示的なものであり、クレームされた本発明のさらなる
説明を提供するためであることは理解されるべきであ
る。
【０００７】
【発明の実施の形態】添付の図面は、本発明のさらなる
理解を提供するためのものであり、本明細書に組み込ま
れ、かつ本明細書の一部を構成するものである。各図面
は本発明の実施形態を示しており、実施形態の説明とと
もに本発明の原理を説明する役目を果たすものである。
理解を提供するためのものであり、本明細書に組み込ま
れ、かつ本明細書の一部を構成するものである。各図面
は本発明の実施形態を示しており、実施形態の説明とと
もに本発明の原理を説明する役目を果たすものである。
【０００８】図面において、図１乃至図５は、本発明に
よるはんだマスクを形成するための方法の概略的断面図
であり、図６は、本発明によって形成されたはんだマス
クの概略的上面図である。
よるはんだマスクを形成するための方法の概略的断面図
であり、図６は、本発明によって形成されたはんだマス
クの概略的上面図である。
【０００９】以下添付の図面を参照して、本発明の好ま
しい実施形態を詳細に説明する。可能な所には全て、同
一の参照符号が、同一または同様の部材に対して図面及
び詳細説明中にて使用される。
しい実施形態を詳細に説明する。可能な所には全て、同
一の参照符号が、同一または同様の部材に対して図面及
び詳細説明中にて使用される。
【００１０】図１乃至図５は、本発明によるはんだマス
クを形成するための方法の概略断面図である。図６は、
本発明によって形成されたはんだマスクの上面図であ
る。
クを形成するための方法の概略断面図である。図６は、
本発明によって形成されたはんだマスクの上面図であ
る。
【００１１】図１を参照すると、プリント回路基板（す
なわちチップキャリヤ）のような基板１００が提供され
ている。基板１００は FR-4 あるいは BT（ビスマレイ
ミド−トリアジン）樹脂のようなプレプレッグにより形
成されている。各ワイヤ１０２が基板１００上に形成さ
れ、かつ複数のトレンチ１１０が各ワイヤ１０２間に存
在する。各ワイヤ１０２は銅またはその他の伝導性材料
を有している。さらに、他の素子との結合用のボンディ
ング・パッド１０２ａ（図６）が各ワイヤ１０２上に形
成されている。
なわちチップキャリヤ）のような基板１００が提供され
ている。基板１００は FR-4 あるいは BT（ビスマレイ
ミド−トリアジン）樹脂のようなプレプレッグにより形
成されている。各ワイヤ１０２が基板１００上に形成さ
れ、かつ複数のトレンチ１１０が各ワイヤ１０２間に存
在する。各ワイヤ１０２は銅またはその他の伝導性材料
を有している。さらに、他の素子との結合用のボンディ
ング・パッド１０２ａ（図６）が各ワイヤ１０２上に形
成されている。
【００１２】図１において、各ワイヤ１０２が基板１０
０上に形成されている。この構成は本発明を示すためだ
けに使われているのであって、本発明はこの構成に制限
されない。他の構成も本発明に適している。
０上に形成されている。この構成は本発明を示すためだ
けに使われているのであって、本発明はこの構成に制限
されない。他の構成も本発明に適している。
【００１３】図２を参照すると、はんだレジスト層１０
４が各ワイヤ１０２を覆うように形成され、かつ各トレ
ンチ１１０を埋めている。はんだレジスト層１０４は
ＵＶタイプのはんだレジストのような絶縁材料を有して
いる。はんだレジスト層１０４を形成する段階は、ロー
ラコーティング、カーテンコーティング、スクリーンプ
リント、ディップあるいはドライフィルムから成る。次
に、はんだレジスト層１０４内の溶剤を除去するため
に、前硬化工程が施される。
４が各ワイヤ１０２を覆うように形成され、かつ各トレ
ンチ１１０を埋めている。はんだレジスト層１０４は
ＵＶタイプのはんだレジストのような絶縁材料を有して
いる。はんだレジスト層１０４を形成する段階は、ロー
ラコーティング、カーテンコーティング、スクリーンプ
リント、ディップあるいはドライフィルムから成る。次
に、はんだレジスト層１０４内の溶剤を除去するため
に、前硬化工程が施される。
【００１４】図３を参照すると、はんだレジスト層１０
４の一部が除去されてワイヤ１０２を露出し、下方はん
だマスク１０４ａが各トレンチ１１０（図１）内に形成
されて各ワイヤ１０２を隔離する。この下方はんだマス
ク１０４ａはワイヤ１０２の厚さと概略同じである。は
んだレジスト層１０４の一部を除去する段階は機械的研
磨を含んでいる。はんだレジスト層１０４（図２）がＵ
Ｖタイプのはんだレジストから成る場合に、はんだレジ
スト層１０４の一部を除去するために現像装置が使用さ
れ、下方はんだマスク１０４ａが形成される。次に、下
方はんだマスク１０４ａがＵＶ光線により硬化される。
４の一部が除去されてワイヤ１０２を露出し、下方はん
だマスク１０４ａが各トレンチ１１０（図１）内に形成
されて各ワイヤ１０２を隔離する。この下方はんだマス
ク１０４ａはワイヤ１０２の厚さと概略同じである。は
んだレジスト層１０４の一部を除去する段階は機械的研
磨を含んでいる。はんだレジスト層１０４（図２）がＵ
Ｖタイプのはんだレジストから成る場合に、はんだレジ
スト層１０４の一部を除去するために現像装置が使用さ
れ、下方はんだマスク１０４ａが形成される。次に、下
方はんだマスク１０４ａがＵＶ光線により硬化される。
【００１５】図４を参照すると、はんだレジスト層１０
６が、各ワイヤ１０２及び下方はんだマスク１０４ａを
覆うように形成される。はんだレジスト層１０６の材料
とはんだレジスト層１０６を形成する段階は、いずれも
はんだレジスト層１０４の場合と同じであり、このため
詳細な記載を省略する。次に、はんだレジスト層１０６
内の溶剤を除去するために、前硬化工程が施される。は
んだレジスト層１０６と他の層との間の接着はこの前硬
化工程により向上しうる。
６が、各ワイヤ１０２及び下方はんだマスク１０４ａを
覆うように形成される。はんだレジスト層１０６の材料
とはんだレジスト層１０６を形成する段階は、いずれも
はんだレジスト層１０４の場合と同じであり、このため
詳細な記載を省略する。次に、はんだレジスト層１０６
内の溶剤を除去するために、前硬化工程が施される。は
んだレジスト層１０６と他の層との間の接着はこの前硬
化工程により向上しうる。
【００１６】図５及び図６を参照すると、はんだレジス
ト層１０６はＵＶ光線によって照射される。よって、ワ
イヤ１０２及びボンディング・パッド１０２ａのパター
ンがはんだレジスト層１０６上に転写される（すなわ
ち、はんだレジスト層１０６がかたどられる）。はんだ
レジスト層１０６が除去され、次に、上方はんだマスク
１０６ａが形成される。上方はんだマスク１０６ａは各
ボンディング・パッド１０２ａを露出する。はんだマス
ク１０８は、下方はんだマスク１０４ａ及び上方はんだ
マスク１０６ａから作られている。次に、電気めっき層
（図示せず）が、他の各素子と結合させるために、ボン
ディング・パッド１０２ａ上に形成される。電気めっき
層の材料には、金、ニッケル、あるいは他の伝導性材料
がある。
ト層１０６はＵＶ光線によって照射される。よって、ワ
イヤ１０２及びボンディング・パッド１０２ａのパター
ンがはんだレジスト層１０６上に転写される（すなわ
ち、はんだレジスト層１０６がかたどられる）。はんだ
レジスト層１０６が除去され、次に、上方はんだマスク
１０６ａが形成される。上方はんだマスク１０６ａは各
ボンディング・パッド１０２ａを露出する。はんだマス
ク１０８は、下方はんだマスク１０４ａ及び上方はんだ
マスク１０６ａから作られている。次に、電気めっき層
（図示せず）が、他の各素子と結合させるために、ボン
ディング・パッド１０２ａ上に形成される。電気めっき
層の材料には、金、ニッケル、あるいは他の伝導性材料
がある。
【００１７】図６を参照すると、破線で示された各ワイ
ヤ１０２の一部がはんだマスク１０８により覆われ、か
つ各ボンディング・パッド１０２ａが他の素子と結合す
るために露出されている。はんだマスク１０８が形成さ
れた後、ボンディング・パッド領域の断面図は図５のよ
うになり、その他の領域の断面図は図４のようになる。
ヤ１０２の一部がはんだマスク１０８により覆われ、か
つ各ボンディング・パッド１０２ａが他の素子と結合す
るために露出されている。はんだマスク１０８が形成さ
れた後、ボンディング・パッド領域の断面図は図５のよ
うになり、その他の領域の断面図は図４のようになる。
【００１８】本発明において、下方はんだマスク及び上
方はんだマスクから成るはんだマスクは２つのプリント
段階を施すことにより形成される。まず、下方はんだマ
スクが各ワイヤ間に形成され、次に上方はんだマスクが
各ワイヤ上に形成され、かつ各ボンディング・パッドを
露出させる。はんだマスクにより、各ボンディング・パ
ッド間における望ましくない電気的結合が避けられる。
結果として、プリント回路基板の信頼性及び歩留まりが
何れも増大する。さらに、各ボンディング・パッドが露
出されるだけなので、他の素子と結合するための電気め
っき層を形成することが容易である。
方はんだマスクから成るはんだマスクは２つのプリント
段階を施すことにより形成される。まず、下方はんだマ
スクが各ワイヤ間に形成され、次に上方はんだマスクが
各ワイヤ上に形成され、かつ各ボンディング・パッドを
露出させる。はんだマスクにより、各ボンディング・パ
ッド間における望ましくない電気的結合が避けられる。
結果として、プリント回路基板の信頼性及び歩留まりが
何れも増大する。さらに、各ボンディング・パッドが露
出されるだけなので、他の素子と結合するための電気め
っき層を形成することが容易である。
【００１９】本発明の範囲または精神から逸脱すること
なしに、様々な変更や変形が本発明の構成に対してなし
得ることは、当業者に対して明白であろう。前述の記載
を考慮すると、前述の各クレーム及びそれらと同等のも
のの範囲内に入ると仮定するならば、本発明は本発明を
変更したもの及び変形したものを含むということを意味
している。
なしに、様々な変更や変形が本発明の構成に対してなし
得ることは、当業者に対して明白であろう。前述の記載
を考慮すると、前述の各クレーム及びそれらと同等のも
のの範囲内に入ると仮定するならば、本発明は本発明を
変更したもの及び変形したものを含むということを意味
している。
【図１】 ワイヤが基板上に形成されている段階を示す
本発明によるはんだマスクを形成するための方法の概略
的断面図である。
本発明によるはんだマスクを形成するための方法の概略
的断面図である。
【図２】 はんだレジスト層が形成される段階を示す本
発明によるはんだマスクを形成するための方法の概略的
断面図である。
発明によるはんだマスクを形成するための方法の概略的
断面図である。
【図３】 はんだレジストを除去する段階を示す本発明
によるはんだマスクを形成するための方法の概略的断面
図である。
によるはんだマスクを形成するための方法の概略的断面
図である。
【図４】 さらに、はんだレジスト層が形成される段階
を示す本発明によるはんだマスクを形成するための方法
の概略的断面図である。
を示す本発明によるはんだマスクを形成するための方法
の概略的断面図である。
【図５】 ボンディング・パッドが形成された領域の断
面図である。
面図である。
【図６】 本発明によって形成されたはんだマスクの概
略的上面図である。
略的上面図である。
１００ 基板 １０２ ワイヤ １０２ａ ボンディング・パッド １０４ 第１のはんだレジスト層 １０６ 第２のはんだレジスト層
Claims (27)
- 【請求項１】 複数のボンディング・パッドを有する複
数のワイヤを備える基板を準備する段階と、 第１のはんだレジスト層を形成して、前記複数のワイヤ
と前記基板とを覆う段階と、 前記第１のはんだレジスト層の一部を除去して、前記複
数のワイヤを露出する段階と、 第２のはんだレジスト層を形成して、前記複数のワイヤ
及び残留した前記第１のはんだレジスト層とを覆う段階
と、 前記第２のはんだレジスト層の一部を除去して、前記複
数のボンディング・パッドを露出する段階と、を備える
はんだマスクを形成するための方法。 - 【請求項２】 前記第１のはんだレジスト層を形成する
段階がローラコーティングを有していることを特徴とす
る請求項１記載の方法。 - 【請求項３】 前記第１のはんだレジスト層を形成する
段階がカーテンコーティングを有していることを特徴と
する請求項１記載の方法。 - 【請求項４】 前記第１のはんだレジスト層を形成する
段階がスクリーンプリントを有していることを特徴とす
る請求項１記載の方法。 - 【請求項５】 前記第１のはんだレジスト層を形成する
段階がディップを有していることを特徴とする請求項１
記載の方法。 - 【請求項６】 前記第１のはんだレジスト層を形成する
段階がドライフィルムを有していることを特徴とする請
求項１記載の方法。 - 【請求項７】 前記第１のはんだレジスト層の一部を除
去する段階が機械的研磨を有していることを特徴とする
請求項１記載の方法。 - 【請求項８】 前記第１のはんだレジスト層がＵＶタイ
プのはんだレジストを有していることを特徴とする請求
項１記載の方法。 - 【請求項９】 前記第１のはんだレジスト層の一部が除
去される前に、前硬化工程が施されることを特徴とする
請求項８記載の方法。 - 【請求項１０】 前記第１のはんだレジスト層の一部を
除去する段階が現像装置を有していることを特徴とする
請求項８記載の方法。 - 【請求項１１】 前記第２のはんだレジスト層が形成さ
れる前に、前記第１のはんだレジスト層がＵＶ光線によ
り照射されることを特徴とする請求項８記載の方法。 - 【請求項１２】 前記第２のはんだレジストを形成する
段階がローラコーティングを有していることを特徴とす
る請求項１記載の方法。 - 【請求項１３】 前記第２のはんだレジスト層を形成す
る段階がカーテンコーティングを有していることを特徴
とする請求項１記載の方法。 - 【請求項１４】 前記第２のはんだレジスト層を形成す
る段階がスクリーンプリントを有していることを特徴と
する請求項１記載の方法。 - 【請求項１５】 前記第２のはんだレジスト層を形成す
る段階がディップを有していることを特徴とする請求項
１記載の方法。 - 【請求項１６】 前記第２のはんだレジスト層を形成す
る段階がドライフィルムを有していることを特徴とする
請求項１記載の方法。 - 【請求項１７】 前記第２のはんだレジスト層がＵＶタ
イプのはんだレジストを有していることを特徴とする請
求項１記載の方法。 - 【請求項１８】 前記第２のはんだレジスト層が形成さ
れた後に、 前記第２のはんだレジスト層を前硬化する段階と、 該第２のはんだレジスト層を照射するためにＵＶ光線を
使用する段階と、をさらに備えることを特徴とする請求
項１７記載の方法。 - 【請求項１９】 前記第２のはんだレジスト層を除去す
る段階が現像装置を有することを特徴とする請求項１７
記載の方法。 - 【請求項２０】 複数のワイヤ間に下方はんだマスクを
形成する段階と、 前記複数のワイヤと前記下方はんだマスクとを覆うため
に、ボンディング・パッドが露出される上方はんだマス
クを形成する段階と、を備えるボンディング・パッドを
有する複数のワイヤを備える基板に作用されるはんだマ
スクを形成するための方法。 - 【請求項２１】 前記下方はんだマスクを形成する段階
が、 第１のはんだレジスト層を形成して、前記複数のワイヤ
と前記基板とを覆う段階と、 前記第１のはんだレジスト層の一部を除去して、前記ワ
イヤを露出させる段階と、を備える請求項２０記載の方
法。 - 【請求項２２】 前記第１のはんだレジスト層の一部を
除去する段階が機械的研磨を有していることを特徴とす
る請求項２１記載の方法。 - 【請求項２３】 前記第１のはんだレジスト層がＵＶタ
イプのはんだレジストを有していることを特徴とする請
求項２１記載の方法。 - 【請求項２４】 前記第１のはんだレジスト層の一部を
除去する段階が現像装置を有していることを特徴とする
請求項２０記載の方法。 - 【請求項２５】 前記上方はんだマスクを形成する段階
が、第２のはんだレジスト層を形成して、前記複数のワ
イヤと前記下方はんだマスクとを覆う段階と、 前記第２のはんだレジスト層の一部を除去して、前記複
数のボンディング・パッドを露出する段階と、を備える
ことを特徴とする請求項２０記載の方法。 - 【請求項２６】 前記第２のはんだレジスト層がＵＶタ
イプのはんだレジストを有していることを特徴とする請
求項２５記載の方法。 - 【請求項２７】 前記第２のはんだレジスト層の一部を
除去する段階が、 ＵＶ光線により第２のはんだレジスト層をパターニング
する段階と、 現像装置により前記第２のはんだレジストの一部を除去
する段階と、を備えることを請求項２６記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW88108168 | 1999-05-19 | ||
| TW88108168A TW429734B (en) | 1999-05-19 | 1999-05-19 | Method of forming solder mask |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000340931A true JP2000340931A (ja) | 2000-12-08 |
Family
ID=21640756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11177411A Pending JP2000340931A (ja) | 1999-05-19 | 1999-06-23 | はんだマスク形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000340931A (ja) |
| TW (1) | TW429734B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160069698A (ko) * | 2014-12-09 | 2016-06-17 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN106211609A (zh) * | 2016-07-27 | 2016-12-07 | 东莞万钧电子科技有限公司 | 厚铜印刷电路板的丝印方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112235961A (zh) * | 2020-10-14 | 2021-01-15 | 大连崇达电路有限公司 | 一种改善蓝胶板金面上锡的制作方法 |
-
1999
- 1999-05-19 TW TW88108168A patent/TW429734B/zh not_active IP Right Cessation
- 1999-06-23 JP JP11177411A patent/JP2000340931A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160069698A (ko) * | 2014-12-09 | 2016-06-17 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR102327733B1 (ko) * | 2014-12-09 | 2021-11-17 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN106211609A (zh) * | 2016-07-27 | 2016-12-07 | 东莞万钧电子科技有限公司 | 厚铜印刷电路板的丝印方法 |
| CN106211609B (zh) * | 2016-07-27 | 2019-02-01 | 东莞万钧电子科技有限公司 | 厚铜印刷电路板的丝印方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW429734B (en) | 2001-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723853B2 (en) | Chip package without core and stacked chip package structure | |
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| JP4302944B2 (ja) | めっき引込線がない印刷回路基板の製造方法 | |
| JPS624351A (ja) | 半導体キヤリアの製造方法 | |
| KR19990083251A (ko) | 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법 | |
| US6210746B1 (en) | Method of fabricating a solder resist mask | |
| JP2001251042A (ja) | プリント基板のランド形成方法 | |
| JP3178417B2 (ja) | 半導体キャリアおよびその製造方法 | |
| JP2007517410A (ja) | パターン回路およびその製造方法 | |
| JP2000340931A (ja) | はんだマスク形成方法 | |
| JP4454814B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20060030140A1 (en) | Method of making bondable leads using positive photoresist and structures made therefrom | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JP3821426B2 (ja) | 電子部品実装用基板 | |
| JPH1167849A (ja) | キャリアフィルムおよびその製造方法 | |
| JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP2001358253A (ja) | Ｂｇａ型半導体装置 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JP2727870B2 (ja) | フィルムキャリアテープ及びその製造方法 | |
| JPH10116858A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH11354473A (ja) | 半導体素子基板およびその製造方法 | |
| JP2000082761A (ja) | バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法 | |
| JPH0537128A (ja) | 配線基板の製造方法 | |
| JPH11330301A (ja) | 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |