JP2000349151A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000349151A JP2000349151A JP11159046A JP15904699A JP2000349151A JP 2000349151 A JP2000349151 A JP 2000349151A JP 11159046 A JP11159046 A JP 11159046A JP 15904699 A JP15904699 A JP 15904699A JP 2000349151 A JP2000349151 A JP 2000349151A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- etching
- insulating film
- etching stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 セルフアラインデュアルダマシン法では、配
線層間と配線間の各絶縁膜に有機材料を用い、配線間の
絶縁膜をエッチング加工する際に、これらの絶縁膜の層
間の全面に有機材料よりも誘電率の高いエッチングスト
ッパ層を用いるため、実効的な誘電率の低減が十分にで
きないという問題の解決を図る。 【解決手段】 接続孔が形成される配線層間の絶縁膜
（ＩＬＤ膜１３）と、配線溝が形成される配線間の絶縁
膜（ＩＭＤ膜１６）と、これら二つの絶縁膜の層間に形
成されたエッチングストッパ層１４とを備えたもので、
エッチングストッパ層１４は、接続孔２２を形成するた
めの開口部１５が形成されているとともに、配線溝２１
が形成される領域下とその周囲にのみ形成されているも
のである。
線層間と配線間の各絶縁膜に有機材料を用い、配線間の
絶縁膜をエッチング加工する際に、これらの絶縁膜の層
間の全面に有機材料よりも誘電率の高いエッチングスト
ッパ層を用いるため、実効的な誘電率の低減が十分にで
きないという問題の解決を図る。 【解決手段】 接続孔が形成される配線層間の絶縁膜
（ＩＬＤ膜１３）と、配線溝が形成される配線間の絶縁
膜（ＩＭＤ膜１６）と、これら二つの絶縁膜の層間に形
成されたエッチングストッパ層１４とを備えたもので、
エッチングストッパ層１４は、接続孔２２を形成するた
めの開口部１５が形成されているとともに、配線溝２１
が形成される領域下とその周囲にのみ形成されているも
のである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくはデュアルダマシン法によ
り配線構造を形成した半導体装置およびその製造方法に
関する。
その製造方法に関し、詳しくはデュアルダマシン法によ
り配線構造を形成した半導体装置およびその製造方法に
関する。
【０００２】
【従来の技術】近年、半導体装置の動作速度の高速化と
消費電力の低減に向けて、銅配線を実用化するために、
デュアルダマシンプロセスの開発が行われている。ま
た、低誘電率絶縁材料を実用化して配線容量を低減する
必要がある。低誘電率材料には、フッ素含有シリケート
ガラス（ＦＳＧ）、有機膜、ポーラスシリカ等がある。
消費電力の低減に向けて、銅配線を実用化するために、
デュアルダマシンプロセスの開発が行われている。ま
た、低誘電率絶縁材料を実用化して配線容量を低減する
必要がある。低誘電率材料には、フッ素含有シリケート
ガラス（ＦＳＧ）、有機膜、ポーラスシリカ等がある。
【０００３】デュアルダマシンプロセスでは、均一性良
く配線を形成するために、配線溝の深さを正確に制御す
ることが重要である。そのため、同一配線層の配線間の
絶縁膜（以下、ＩＭＤ膜という、ＩＭＤはInter Metal
Dielectrics の略）と配線層間の絶縁膜（以下、ＩＬＤ
膜という、ＩＬＤはInter Level Dielectrics の略）と
では異なる材料を用いて、ＩＭＤ膜とＩＬＤ膜の選択性
のよいエッチングを用いて配線溝を形成する、いわゆる
ファーストビア（ＦＶ）法が一般的である。この方法で
は、ＩＭＤ膜とＩＬＤ膜のエッチング選択性を得なけれ
がならないため、材料の選択が限られてしまい、ＩＬＤ
膜には誘電率の高い材料を採用せざるを得ない。例え
ば、ＩＭＤ膜に有機材料を用い、ＩＬＤ膜に酸化シリコ
ン系材料を用いている。
く配線を形成するために、配線溝の深さを正確に制御す
ることが重要である。そのため、同一配線層の配線間の
絶縁膜（以下、ＩＭＤ膜という、ＩＭＤはInter Metal
Dielectrics の略）と配線層間の絶縁膜（以下、ＩＬＤ
膜という、ＩＬＤはInter Level Dielectrics の略）と
では異なる材料を用いて、ＩＭＤ膜とＩＬＤ膜の選択性
のよいエッチングを用いて配線溝を形成する、いわゆる
ファーストビア（ＦＶ）法が一般的である。この方法で
は、ＩＭＤ膜とＩＬＤ膜のエッチング選択性を得なけれ
がならないため、材料の選択が限られてしまい、ＩＬＤ
膜には誘電率の高い材料を採用せざるを得ない。例え
ば、ＩＭＤ膜に有機材料を用い、ＩＬＤ膜に酸化シリコ
ン系材料を用いている。
【０００４】また、エッチングストッパをＩＭＤ膜とＩ
ＬＤ膜との間に配置する、自己整合デュアルダマシン
（ＳＡＤＤ）法が、ＶＭＩＣ Conference Abstract，
（1997）Y.Morand他，p.75-80 に開示されている。以下
にＳＡＤＤ法の主要工程を図７の製造工程図によって説
明する。
ＬＤ膜との間に配置する、自己整合デュアルダマシン
（ＳＡＤＤ）法が、ＶＭＩＣ Conference Abstract，
（1997）Y.Morand他，p.75-80 に開示されている。以下
にＳＡＤＤ法の主要工程を図７の製造工程図によって説
明する。
【０００５】図７の（１）に示すように、トランジスタ
等の素子や配線を形成した半導体基板（図示せず）上に
素子、配線等を覆う第１の絶縁膜１１１を形成する。こ
の第１の絶縁膜１１１には溝配線構造の第１の配線１１
２が形成されている。上記第１の絶縁膜１１１上に第１
の配線１１２を覆う有機膜でＩＬＤ膜１２１を形成す
る。さらにＩＬＤ膜１２１上にエッチングストッパ層１
２２を形成する。
等の素子や配線を形成した半導体基板（図示せず）上に
素子、配線等を覆う第１の絶縁膜１１１を形成する。こ
の第１の絶縁膜１１１には溝配線構造の第１の配線１１
２が形成されている。上記第１の絶縁膜１１１上に第１
の配線１１２を覆う有機膜でＩＬＤ膜１２１を形成す
る。さらにＩＬＤ膜１２１上にエッチングストッパ層１
２２を形成する。
【０００６】続いて図７の（２）に示すように、リソグ
ラフィー技術とエッチングとにより、エッチングストッ
パ層１２２に接続孔を開口するための開口部１２３を形
成する。
ラフィー技術とエッチングとにより、エッチングストッ
パ層１２２に接続孔を開口するための開口部１２３を形
成する。
【０００７】次に図７の（３）に示すように、上記エッ
チングストッパ層１２２上に開口部１２３を覆うＩＭＤ
膜１２４を有機膜で形成する。その後、ＩＭＤ膜１２４
上にハードマスク１２５を酸化シリケートガラス膜で形
成する。
チングストッパ層１２２上に開口部１２３を覆うＩＭＤ
膜１２４を有機膜で形成する。その後、ＩＭＤ膜１２４
上にハードマスク１２５を酸化シリケートガラス膜で形
成する。
【０００８】次いで図７の（４）に示すように、配線溝
を形成するためのレジスト膜１３１を形成した後、リソ
グラフィー技術により上記レジスト膜１３１に配線溝パ
ターン１３２を形成する。
を形成するためのレジスト膜１３１を形成した後、リソ
グラフィー技術により上記レジスト膜１３１に配線溝パ
ターン１３２を形成する。
【０００９】続いて図７の（５）に示すように、上記レ
ジスト膜１３１をエッチングマスクに用いて、ハードマ
スク１２５、ＩＭＤ膜１２４をエッチングして配線溝１
２６を形成した後、エッチングストッパ層１２２をエッ
チングマスクに用いて、ＩＬＤ膜１２１をエッチングし
て接続孔１２７を形成する。
ジスト膜１３１をエッチングマスクに用いて、ハードマ
スク１２５、ＩＭＤ膜１２４をエッチングして配線溝１
２６を形成した後、エッチングストッパ層１２２をエッ
チングマスクに用いて、ＩＬＤ膜１２１をエッチングし
て接続孔１２７を形成する。
【００１０】次いで図７の（６）に示すように、上記配
線溝１２６および接続孔１２７にバリアメタル層１２８
を形成した後、そのバリアメタル層１２８を介して銅埋
め込む。その後、化学的機械研磨（以下ＣＭＰという、
ＣＭＰはChemical Mechanical Polishing の略）によ
り、ハードマスク１２５上の余分な銅、バリアメタル層
（図示せず）を除去して、配線溝１２６内にバリアメタ
ル層１２８を介して配線１２９を形成するとともに、接
続孔１２７内にバリアメタル層１２８を介してプラグ１
３０を形成する。
線溝１２６および接続孔１２７にバリアメタル層１２８
を形成した後、そのバリアメタル層１２８を介して銅埋
め込む。その後、化学的機械研磨（以下ＣＭＰという、
ＣＭＰはChemical Mechanical Polishing の略）によ
り、ハードマスク１２５上の余分な銅、バリアメタル層
（図示せず）を除去して、配線溝１２６内にバリアメタ
ル層１２８を介して配線１２９を形成するとともに、接
続孔１２７内にバリアメタル層１２８を介してプラグ１
３０を形成する。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
ＦＶ法では、酸化膜で形成されるＩＬＤ膜を全面に形成
するため、ＩＭＤ膜に低誘電率膜を用いても、実効誘電
率を十分に低減できない。
ＦＶ法では、酸化膜で形成されるＩＬＤ膜を全面に形成
するため、ＩＭＤ膜に低誘電率膜を用いても、実効誘電
率を十分に低減できない。
【００１２】また、ＳＡＤＤ法では、ＩＭＤ膜とエッチ
ングストッパとのエッチング選択性を必要とする。その
ため、ＩＭＤ膜、ＩＬＤ膜に有機膜を用い、エッチング
ストッパに酸化膜を用いている。このように、エッチン
グストッパに誘電率の高い材料である酸化膜を採用せざ
るを得ない。このＳＡＤＤ法は、ＦＶ法に比べれば実効
誘電率を低減することができるが、従来の技術では、エ
ッチングストッパを全面に形成するため、ＩＭＤ膜、Ｉ
ＬＤ膜に低誘電率膜を用いても実効誘電率を十分に低減
するには至っていない。
ングストッパとのエッチング選択性を必要とする。その
ため、ＩＭＤ膜、ＩＬＤ膜に有機膜を用い、エッチング
ストッパに酸化膜を用いている。このように、エッチン
グストッパに誘電率の高い材料である酸化膜を採用せざ
るを得ない。このＳＡＤＤ法は、ＦＶ法に比べれば実効
誘電率を低減することができるが、従来の技術では、エ
ッチングストッパを全面に形成するため、ＩＭＤ膜、Ｉ
ＬＤ膜に低誘電率膜を用いても実効誘電率を十分に低減
するには至っていない。
【００１３】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置およびその製造方法で
ある。
決するためになされた半導体装置およびその製造方法で
ある。
【００１４】第１の半導体装置は、接続孔が形成される
配線層間の絶縁膜と、配線溝が形成される配線間の絶縁
膜と、これら二つの絶縁膜の層間に形成されたエッチン
グストッパ層とを備えたもので、エッチングストッパ層
は、配線溝が形成される領域下とその周囲にのみ形成さ
れているとともに、接続孔を形成するための開口部が形
成されているものである。
配線層間の絶縁膜と、配線溝が形成される配線間の絶縁
膜と、これら二つの絶縁膜の層間に形成されたエッチン
グストッパ層とを備えたもので、エッチングストッパ層
は、配線溝が形成される領域下とその周囲にのみ形成さ
れているとともに、接続孔を形成するための開口部が形
成されているものである。
【００１５】上記構成の第１の半導体装置では、エッチ
ングストッパ層が、配線溝が形成される領域下とその周
囲にのみ形成されているとともに、そのエッチングスト
ッパ層に接続孔を形成するための開口部が形成されてい
ることから、二つの絶縁膜の層間に形成されるエッチン
グストッパ層の量が従来のエッチングストッパ層と比較
して少ない。通常、エッチングストッパ層はシリコン系
酸化膜や窒化膜などの誘電率が高い材料でで形成されて
いるため、このようにエッチングストッパ層の量が減じ
られることにより、配線間および配線層間の誘電率が低
減され、配線間容量、配線層間容量が低減される。
ングストッパ層が、配線溝が形成される領域下とその周
囲にのみ形成されているとともに、そのエッチングスト
ッパ層に接続孔を形成するための開口部が形成されてい
ることから、二つの絶縁膜の層間に形成されるエッチン
グストッパ層の量が従来のエッチングストッパ層と比較
して少ない。通常、エッチングストッパ層はシリコン系
酸化膜や窒化膜などの誘電率が高い材料でで形成されて
いるため、このようにエッチングストッパ層の量が減じ
られることにより、配線間および配線層間の誘電率が低
減され、配線間容量、配線層間容量が低減される。
【００１６】第１の半導体装置の製造方法は、接続孔が
形成される配線層間の絶縁膜を形成する工程と、配線層
間の絶縁膜上にエッチングストッパ層を形成する工程
と、エッチングストッパ層を被覆するもので配線層間の
絶縁膜上に配線溝が形成される配線間の絶縁膜を形成す
る工程とを備えた製造方法において、エッチングストッ
パ層を配線溝が形成される領域下とその周囲のみに形成
するとともに、接続孔を形成するための開口部をエッチ
ングストッパ層に形成することを特徴としている。
形成される配線層間の絶縁膜を形成する工程と、配線層
間の絶縁膜上にエッチングストッパ層を形成する工程
と、エッチングストッパ層を被覆するもので配線層間の
絶縁膜上に配線溝が形成される配線間の絶縁膜を形成す
る工程とを備えた製造方法において、エッチングストッ
パ層を配線溝が形成される領域下とその周囲のみに形成
するとともに、接続孔を形成するための開口部をエッチ
ングストッパ層に形成することを特徴としている。
【００１７】上記第１の半導体装置の製造方法では、エ
ッチングストッパ層を配線溝が形成される領域下とその
周囲のみに形成することから、エッチングストッパ層の
量が従来のエッチングストッパ層と比較して少なくな
る。通常、エッチングストッパ層はシリコン系酸化膜や
窒化膜などで形成するために誘電率が高いものとなる
が、このようにエッチングストッパ層の量が減じられて
いることにより、配線間および配線層間の誘電率が従来
の構成のものよりは低く抑えられる。そのため、配線間
容量、配線間容量が低減される。
ッチングストッパ層を配線溝が形成される領域下とその
周囲のみに形成することから、エッチングストッパ層の
量が従来のエッチングストッパ層と比較して少なくな
る。通常、エッチングストッパ層はシリコン系酸化膜や
窒化膜などで形成するために誘電率が高いものとなる
が、このようにエッチングストッパ層の量が減じられて
いることにより、配線間および配線層間の誘電率が従来
の構成のものよりは低く抑えられる。そのため、配線間
容量、配線間容量が低減される。
【００１８】また、エッチングストッパ層を配線溝が形
成される領域下とその周囲のみに形成するとともに、接
続孔を形成するための開口部をエッチングストッパ層に
形成することから、エッチングストッパ層を配線層間の
絶縁膜に接続孔を形成する際のエッチングマスクとして
用いることが可能になる。さらに、上記エッチングスト
ッパ層を配線溝が形成される領域下とその周囲のみに形
成することから、配線間の絶縁膜に配線溝を形成した際
に、配線溝がエッチングストッパ層をはみ出すことなく
エッチングストッパ層上に形成されることになる。その
ため、所定の深さに配線溝が形成される。また、配線溝
を形成する際に、リソグラフィー工程の露光工程におい
てマスク合わせずれが発生したとしても、配線溝が形成
される領域下の周囲にもエッチングストッパ層を形成す
るので、エッチングストッパ層をはみ出して配線溝が形
成されることはない。そのため、配線溝が深く形成され
過ぎて下層配線と短絡を起こすようなことは起こらな
い。
成される領域下とその周囲のみに形成するとともに、接
続孔を形成するための開口部をエッチングストッパ層に
形成することから、エッチングストッパ層を配線層間の
絶縁膜に接続孔を形成する際のエッチングマスクとして
用いることが可能になる。さらに、上記エッチングスト
ッパ層を配線溝が形成される領域下とその周囲のみに形
成することから、配線間の絶縁膜に配線溝を形成した際
に、配線溝がエッチングストッパ層をはみ出すことなく
エッチングストッパ層上に形成されることになる。その
ため、所定の深さに配線溝が形成される。また、配線溝
を形成する際に、リソグラフィー工程の露光工程におい
てマスク合わせずれが発生したとしても、配線溝が形成
される領域下の周囲にもエッチングストッパ層を形成す
るので、エッチングストッパ層をはみ出して配線溝が形
成されることはない。そのため、配線溝が深く形成され
過ぎて下層配線と短絡を起こすようなことは起こらな
い。
【００１９】第２の半導体装置は、接続孔が形成される
配線層間の絶縁膜と、配線溝が形成されるもので配線層
間の絶縁膜とはエッチング選択性を有する配線間の絶縁
膜とを備えたものにおいて、配線層間の絶縁膜は、配線
溝が形成される領域下とその周囲にのみ形成されている
ものである。
配線層間の絶縁膜と、配線溝が形成されるもので配線層
間の絶縁膜とはエッチング選択性を有する配線間の絶縁
膜とを備えたものにおいて、配線層間の絶縁膜は、配線
溝が形成される領域下とその周囲にのみ形成されている
ものである。
【００２０】上記構成の第２の半導体装置では、配線層
間の絶縁膜は、配線溝が形成される領域下とその周囲に
のみ形成されていることから、従来の酸化シリコン膜で
形成されている配線層間の絶縁膜よりはその体積が少な
くなっている。通常、酸化シリコン膜は誘電率４．２程
度と高いため、このような高い誘電率を有するもので形
成される配線層間の絶縁膜を少なくすることにより、配
線層間の誘電率が低減され、配線層間容量が低減され
る。
間の絶縁膜は、配線溝が形成される領域下とその周囲に
のみ形成されていることから、従来の酸化シリコン膜で
形成されている配線層間の絶縁膜よりはその体積が少な
くなっている。通常、酸化シリコン膜は誘電率４．２程
度と高いため、このような高い誘電率を有するもので形
成される配線層間の絶縁膜を少なくすることにより、配
線層間の誘電率が低減され、配線層間容量が低減され
る。
【００２１】第２の半導体装置の製造方法は、接続孔が
形成される配線層間の絶縁膜を形成する工程と、配線層
間の絶縁膜上に配線溝が形成される配線間の絶縁膜を形
成する工程とを備えた製造方法において、配線層間の絶
縁膜を配線溝が形成される領域下とその周囲にのみ形成
するとともに、配線間の絶縁膜に接続孔を形成すること
を特徴としている。
形成される配線層間の絶縁膜を形成する工程と、配線層
間の絶縁膜上に配線溝が形成される配線間の絶縁膜を形
成する工程とを備えた製造方法において、配線層間の絶
縁膜を配線溝が形成される領域下とその周囲にのみ形成
するとともに、配線間の絶縁膜に接続孔を形成すること
を特徴としている。
【００２２】上記第２の半導体装置の製造方法では、配
線層間の絶縁膜を配線溝が形成される領域下とその周囲
にのみ形成することから、従来と比較して、シリコン系
酸化膜等の高い誘電率を有する材料で形成されていた配
線層間の絶縁膜の量が少なくなる。このように配線層間
の絶縁膜が減じられることにより、配線層間の誘電率が
低く抑えられる。そのため、配線間容量が低減される。
線層間の絶縁膜を配線溝が形成される領域下とその周囲
にのみ形成することから、従来と比較して、シリコン系
酸化膜等の高い誘電率を有する材料で形成されていた配
線層間の絶縁膜の量が少なくなる。このように配線層間
の絶縁膜が減じられることにより、配線層間の誘電率が
低く抑えられる。そのため、配線間容量が低減される。
【００２３】また、配線層間の絶縁膜を配線溝が形成さ
れる領域下とその周囲のみに形成することから、配線間
の絶縁膜に配線溝を形成した際に、配線溝が配線層間の
絶縁膜を外れて形成されることはない。そのため、所定
の深さに配線溝が形成される。また、配線溝を形成する
際に、リソグラフィー工程の露光工程においてマスク合
わせずれが発生したとしても、配線溝が形成される領域
下の周囲にもエッチング選択性を有する層を形成するの
で、エッチングストッパ層をはみ出して配線溝が形成さ
れることはない。そのため、配線溝が深く形成され過ぎ
て下層配線と短絡を起こすようなことは起こらない。
れる領域下とその周囲のみに形成することから、配線間
の絶縁膜に配線溝を形成した際に、配線溝が配線層間の
絶縁膜を外れて形成されることはない。そのため、所定
の深さに配線溝が形成される。また、配線溝を形成する
際に、リソグラフィー工程の露光工程においてマスク合
わせずれが発生したとしても、配線溝が形成される領域
下の周囲にもエッチング選択性を有する層を形成するの
で、エッチングストッパ層をはみ出して配線溝が形成さ
れることはない。そのため、配線溝が深く形成され過ぎ
て下層配線と短絡を起こすようなことは起こらない。
【００２４】
【発明の実施の形態】本発明の第１の半導体装置に係わ
る実施の形態を、図１の概略構成断面図によって説明す
る。図１では、ＳＡＤＤ法に基づいた本発明の方法によ
り形成された半導体装置の一例を示す。
る実施の形態を、図１の概略構成断面図によって説明す
る。図１では、ＳＡＤＤ法に基づいた本発明の方法によ
り形成された半導体装置の一例を示す。
【００２５】図１に示すように、例えばシリコン基板の
ような半導体基板（図示せず）上に、形成されているト
ランジスタ、キャパシタ等（図示せず）を覆う絶縁膜１
１が形成されている。この絶縁膜１１には、溝配線構造
の第１の配線１２が形成されている。さらにその絶縁膜
１１上には、上記第１の配線１２を覆うもので接続孔が
形成される配線層間の絶縁膜となるＩＬＤ（Inter Leve
l Dielectrics ）膜１３が、例えば３００ｎｍの厚さに
形成されている。このＩＬＤ膜１３は、例えばポリアリ
ールエーテルで形成されている。または、ＢＣＢ膜、ポ
リイミド膜、アモルファスカーボン膜などの低誘電率有
機膜で形成されていてもよい。
ような半導体基板（図示せず）上に、形成されているト
ランジスタ、キャパシタ等（図示せず）を覆う絶縁膜１
１が形成されている。この絶縁膜１１には、溝配線構造
の第１の配線１２が形成されている。さらにその絶縁膜
１１上には、上記第１の配線１２を覆うもので接続孔が
形成される配線層間の絶縁膜となるＩＬＤ（Inter Leve
l Dielectrics ）膜１３が、例えば３００ｎｍの厚さに
形成されている。このＩＬＤ膜１３は、例えばポリアリ
ールエーテルで形成されている。または、ＢＣＢ膜、ポ
リイミド膜、アモルファスカーボン膜などの低誘電率有
機膜で形成されていてもよい。
【００２６】次いで上記ＩＬＤ膜１３上には、エッチン
グストッパ層１４が、例えば１５０ｎｍの厚さの酸化シ
リコン膜で形成されている。このエッチングストッパ層
１４は、溝配線を形成する領域下とその周辺にのみ形成
されているとともに、接続孔を形成するための開口部１
５が形成されている。上記配線溝を形成する領域下の周
辺とは、例えば、配線溝を形成する際の露光工程におい
てマスク合わせずれを起こしても配線溝がエッチングス
トッパ層１４上に形成される範囲とする。なお、上記エ
ッチングストッパ層１４は、酸窒化シリコン膜もしくは
窒化シリコン膜で形成されていてもよい。
グストッパ層１４が、例えば１５０ｎｍの厚さの酸化シ
リコン膜で形成されている。このエッチングストッパ層
１４は、溝配線を形成する領域下とその周辺にのみ形成
されているとともに、接続孔を形成するための開口部１
５が形成されている。上記配線溝を形成する領域下の周
辺とは、例えば、配線溝を形成する際の露光工程におい
てマスク合わせずれを起こしても配線溝がエッチングス
トッパ層１４上に形成される範囲とする。なお、上記エ
ッチングストッパ層１４は、酸窒化シリコン膜もしくは
窒化シリコン膜で形成されていてもよい。
【００２７】上記ＩＬＤ膜１３上には、上記エッチング
ストッパ層１４を覆うもので配線溝が形成される配線間
の絶縁膜となるＩＭＤ（Inter Metal Dielectrics ）膜
１６が、例えば３００ｎｍの厚さに形成されている。こ
のＩＭＤ膜１６は、上記ＩＬＤ膜１３と同様なる材料の
絶縁膜で形成されてもよく、または、、ＢＣＢ膜、ポリ
イミド膜、アモルファスカーボン膜などの低誘電率有機
膜で形成されていてもよい。
ストッパ層１４を覆うもので配線溝が形成される配線間
の絶縁膜となるＩＭＤ（Inter Metal Dielectrics ）膜
１６が、例えば３００ｎｍの厚さに形成されている。こ
のＩＭＤ膜１６は、上記ＩＬＤ膜１３と同様なる材料の
絶縁膜で形成されてもよく、または、、ＢＣＢ膜、ポリ
イミド膜、アモルファスカーボン膜などの低誘電率有機
膜で形成されていてもよい。
【００２８】上記ＩＭＤ膜１６上には、ハードマスク層
１７が、例えば酸化シリコンを２００ｎｍの厚さに堆積
して形成され、そのハードマスク層１７には配線溝パタ
ーンとなる開口部１８が形成されている。さらに上記開
口部１８下のＩＬＤ膜１６には配線溝２１が形成され、
上記エッチングストッパ層１４に形成された開口部１５
下のＩＬＤ膜１３には接続孔２２が形成されている。
１７が、例えば酸化シリコンを２００ｎｍの厚さに堆積
して形成され、そのハードマスク層１７には配線溝パタ
ーンとなる開口部１８が形成されている。さらに上記開
口部１８下のＩＬＤ膜１６には配線溝２１が形成され、
上記エッチングストッパ層１４に形成された開口部１５
下のＩＬＤ膜１３には接続孔２２が形成されている。
【００２９】なお、第１の配線１２上に窒化シリコン膜
のような拡散防止層が形成されている場合には、接続孔
２２は拡散防止層を貫通して第１の配線１２の表面に達
するように形成されている。
のような拡散防止層が形成されている場合には、接続孔
２２は拡散防止層を貫通して第１の配線１２の表面に達
するように形成されている。
【００３０】さらに上記配線溝２１および接続孔２２の
各内面にはバリアメタル層２３が形成され、配線溝２１
の内部には、そのバリアメタル層２３を介して、例えば
銅もしくは銅合金からなる第２の配線２４が形成され、
上記接続孔２２の内部には、上記バリアメタル層２３を
介して、例えば銅もしくは銅合金からなるプラグ２５が
形成されている。
各内面にはバリアメタル層２３が形成され、配線溝２１
の内部には、そのバリアメタル層２３を介して、例えば
銅もしくは銅合金からなる第２の配線２４が形成され、
上記接続孔２２の内部には、上記バリアメタル層２３を
介して、例えば銅もしくは銅合金からなるプラグ２５が
形成されている。
【００３１】さらに、上記ＩＭＤ膜１６および第２の配
線２４上に、上記説明したのと同様なるＩＬＤ膜１３、
ＩＭＤ膜１６、接続孔２２、配線溝２１、第２の配線２
４、プラグ２５等を形成して、上記配線構造を積層した
ものとすることも可能である。
線２４上に、上記説明したのと同様なるＩＬＤ膜１３、
ＩＭＤ膜１６、接続孔２２、配線溝２１、第２の配線２
４、プラグ２５等を形成して、上記配線構造を積層した
ものとすることも可能である。
【００３２】上記第１の実施の形態で説明した半導体装
置では、エッチングストッパ層１４が、配線溝２１が形
成される領域下とその周囲にのみ形成されているととも
に、そのエッチングストッパ層１４に接続孔２２を形成
するための開口部１５が形成されていることから、二つ
の絶縁膜、すなわちＩＬＤ膜１３とＩＭＤ膜１６との層
間に形成されるエッチングストッパ層１４の量が従来の
ＳＡＤＤ法により形成されるエッチングストッパ層と比
較して少なくなっている。通常、エッチングストッパ層
１４は、上記説明したように、有機材料のＩＭＤ膜１６
に対してエッチングされにくいシリコン系酸化膜や窒化
膜などを用いて形成されているため、誘電率が高くなっ
ている。上記実施の形態のように、エッチングストッパ
層１４の量が減じられることにより、配線間（第２の配
線２４、２４間）および配線層間（第１の配線１２と第
２の配線２４との間）に形成されている絶縁膜の実効的
誘電率が低減され、配線間容量、配線層間容量が低減さ
れる。
置では、エッチングストッパ層１４が、配線溝２１が形
成される領域下とその周囲にのみ形成されているととも
に、そのエッチングストッパ層１４に接続孔２２を形成
するための開口部１５が形成されていることから、二つ
の絶縁膜、すなわちＩＬＤ膜１３とＩＭＤ膜１６との層
間に形成されるエッチングストッパ層１４の量が従来の
ＳＡＤＤ法により形成されるエッチングストッパ層と比
較して少なくなっている。通常、エッチングストッパ層
１４は、上記説明したように、有機材料のＩＭＤ膜１６
に対してエッチングされにくいシリコン系酸化膜や窒化
膜などを用いて形成されているため、誘電率が高くなっ
ている。上記実施の形態のように、エッチングストッパ
層１４の量が減じられることにより、配線間（第２の配
線２４、２４間）および配線層間（第１の配線１２と第
２の配線２４との間）に形成されている絶縁膜の実効的
誘電率が低減され、配線間容量、配線層間容量が低減さ
れる。
【００３３】次に、前記説明した実施の形態における変
形例を、図２の概略構成断面図によって説明する。図２
では、前記図１によって示した構成部品と同様のものに
は同一符号を付与する。
形例を、図２の概略構成断面図によって説明する。図２
では、前記図１によって示した構成部品と同様のものに
は同一符号を付与する。
【００３４】図２に示す構成は、前記図１に示した第１
の実施の形態において、配線溝２１がエッチングストッ
パ層１４を貫通してＩＬＤ膜１３に達する状態に形成さ
れていて、そのような配線溝２１の内部にバリアメタル
層２３を介して第２の配線２４が形成されているもので
ある。したがって、エッチングストッパ層１４には配線
溝２１の下部も形成されている。その他の構成部品であ
る、絶縁膜１１、第１の配線１２、ＩＬＤ膜１３、開口
部１５、ＩＭＤ膜１６、ハードマスク層１７、開口部１
８、接続孔２２、バリアメタル層２３、第２の配線２
４、プラグ２５等は、前記第１の実施の形態で説明した
ものと同様である。
の実施の形態において、配線溝２１がエッチングストッ
パ層１４を貫通してＩＬＤ膜１３に達する状態に形成さ
れていて、そのような配線溝２１の内部にバリアメタル
層２３を介して第２の配線２４が形成されているもので
ある。したがって、エッチングストッパ層１４には配線
溝２１の下部も形成されている。その他の構成部品であ
る、絶縁膜１１、第１の配線１２、ＩＬＤ膜１３、開口
部１５、ＩＭＤ膜１６、ハードマスク層１７、開口部１
８、接続孔２２、バリアメタル層２３、第２の配線２
４、プラグ２５等は、前記第１の実施の形態で説明した
ものと同様である。
【００３５】上記図２に示した構成では、エッチングス
トッパ層１４に配線溝２１を形成したので、図１に示し
たエッチングストッパ層１４よりもその体積が少なくな
っている。そのため、エッチングストッパ層１４に形成
した配線溝２１の分だけ、配線間、配線層間の実効的な
誘電率が低減されている。
トッパ層１４に配線溝２１を形成したので、図１に示し
たエッチングストッパ層１４よりもその体積が少なくな
っている。そのため、エッチングストッパ層１４に形成
した配線溝２１の分だけ、配線間、配線層間の実効的な
誘電率が低減されている。
【００３６】次に、第１の半導体装置の製造方法に係わ
る実施の形態を、図３の製造工程図によって説明する。
図１では、ＳＡＤＤ法に基づいた本発明の方法により形
成された半導体装置の一例を示し、前記図１によって説
明した構成部品と同様のものには同一符号を付与する。
る実施の形態を、図３の製造工程図によって説明する。
図１では、ＳＡＤＤ法に基づいた本発明の方法により形
成された半導体装置の一例を示し、前記図１によって説
明した構成部品と同様のものには同一符号を付与する。
【００３７】図示はしないが、半導体基板（例えばシリ
コン基板）上に、トランジスタ、キャパシタ等（図示せ
ず）を形成した後、図３の（１）に示すように、絶縁膜
１１を形成する。次いでこの絶縁膜１１に第１の配線１
２を、例えば一般に知られている溝配線技術により形成
する。その絶縁膜１１上に第１の配線１２を覆うもので
配線層間の絶縁膜となるＩＬＤ（Inter Level Dielectr
ics ）膜１３を例えば３００ｎｍの厚さに形成する。こ
のＩＬＤ膜１３は、例えばポリアリールエーテルからな
り、回転塗布法によりポリアリールエーテルの前駆体を
塗布した後、３００℃〜４５０℃（ここでは一例として
は４００℃）の熱処理により形成した。なお、ＩＬＤ膜
１３には、ポリアリールエーテルの他に、例えば、ＢＣ
Ｂ膜、ポリイミド膜、アモルファスカーボン膜などの低
誘電率有機膜を用いることも可能である。
コン基板）上に、トランジスタ、キャパシタ等（図示せ
ず）を形成した後、図３の（１）に示すように、絶縁膜
１１を形成する。次いでこの絶縁膜１１に第１の配線１
２を、例えば一般に知られている溝配線技術により形成
する。その絶縁膜１１上に第１の配線１２を覆うもので
配線層間の絶縁膜となるＩＬＤ（Inter Level Dielectr
ics ）膜１３を例えば３００ｎｍの厚さに形成する。こ
のＩＬＤ膜１３は、例えばポリアリールエーテルからな
り、回転塗布法によりポリアリールエーテルの前駆体を
塗布した後、３００℃〜４５０℃（ここでは一例として
は４００℃）の熱処理により形成した。なお、ＩＬＤ膜
１３には、ポリアリールエーテルの他に、例えば、ＢＣ
Ｂ膜、ポリイミド膜、アモルファスカーボン膜などの低
誘電率有機膜を用いることも可能である。
【００３８】次いで上記ＩＬＤ膜１３上にエッチングス
トッパ層１４を、例えば１５０ｎｍの厚さの酸化シリコ
ン膜で形成する。このエッチングストッパ層１４は、例
えばプラズマＣＶＤ法により、プロセスガスにモノシラ
ン（ＳｉＨ4 ）もしくはジシラン（Ｓｉ2 Ｈ6 ）のよう
なシラン系ガスを用いて成膜される。例えば、原料ガス
にモノシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2 Ｏ）と
を用い、基板温度を３５０℃、成膜雰囲気の圧力を１ｋ
Ｐａに設定して、成膜を行った。上記エッチングストッ
パ層１４は、シリコン酸窒化膜もしくはシリコン窒化膜
で形成することも可能である。
トッパ層１４を、例えば１５０ｎｍの厚さの酸化シリコ
ン膜で形成する。このエッチングストッパ層１４は、例
えばプラズマＣＶＤ法により、プロセスガスにモノシラ
ン（ＳｉＨ4 ）もしくはジシラン（Ｓｉ2 Ｈ6 ）のよう
なシラン系ガスを用いて成膜される。例えば、原料ガス
にモノシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2 Ｏ）と
を用い、基板温度を３５０℃、成膜雰囲気の圧力を１ｋ
Ｐａに設定して、成膜を行った。上記エッチングストッ
パ層１４は、シリコン酸窒化膜もしくはシリコン窒化膜
で形成することも可能である。
【００３９】次いで図３の（２）に示すように、通常の
リソグラフィー技術とエッチング技術とを用いて、上記
エッチングストッパ層１４をパターニングする。このパ
ターニングでは、レジスト膜（図示せず）をエッチング
マスクに用いたエッチングにより、上記エッチングスト
ッパ層１４に、例えば上記第１の配線１２に達する接続
孔を形成するための開口部１５を上記エッチングストッ
パ層１４の途中まで形成するとともに、溝配線を形成す
る領域下とその周辺の上記エッチングストッパ層１４を
残して、その他の部分をエッチングストッパ層１４の途
中まで除去する。上記溝配線を形成する領域下の周辺と
は、配線溝を形成する際の露光工程においてマスク合わ
せずれを起こしても配線溝がエッチングストッパ層１４
上に形成される範囲とする。
リソグラフィー技術とエッチング技術とを用いて、上記
エッチングストッパ層１４をパターニングする。このパ
ターニングでは、レジスト膜（図示せず）をエッチング
マスクに用いたエッチングにより、上記エッチングスト
ッパ層１４に、例えば上記第１の配線１２に達する接続
孔を形成するための開口部１５を上記エッチングストッ
パ層１４の途中まで形成するとともに、溝配線を形成す
る領域下とその周辺の上記エッチングストッパ層１４を
残して、その他の部分をエッチングストッパ層１４の途
中まで除去する。上記溝配線を形成する領域下の周辺と
は、配線溝を形成する際の露光工程においてマスク合わ
せずれを起こしても配線溝がエッチングストッパ層１４
上に形成される範囲とする。
【００４０】上記エッチングストッパ層１４を途中まで
除去する深さは、例えば１００ｎｍとする。このエッチ
ングでは、例えば一般的なプラズマエッチング装置を用
い、エッチングガスにテトラフルオロメタン（ＣＦ4 ）
とアルゴン（Ａｒ）とを用い、エッチング条件を、一例
として、ＲＦ電力を１．５ｋＷ、エッチング雰囲気の圧
力を１０Ｐａに設定した。なお、上記エッチングストッ
パ層１４のエッチングでは、エッチング時間を制御する
ことによりエッチング深さを制御した。このときのエッ
チング深さは、エッチング速度のウエハ面内均一性を考
慮して、ウエハ全面でＩＬＤ膜１３が露出しないように
決定する必要がある。
除去する深さは、例えば１００ｎｍとする。このエッチ
ングでは、例えば一般的なプラズマエッチング装置を用
い、エッチングガスにテトラフルオロメタン（ＣＦ4 ）
とアルゴン（Ａｒ）とを用い、エッチング条件を、一例
として、ＲＦ電力を１．５ｋＷ、エッチング雰囲気の圧
力を１０Ｐａに設定した。なお、上記エッチングストッ
パ層１４のエッチングでは、エッチング時間を制御する
ことによりエッチング深さを制御した。このときのエッ
チング深さは、エッチング速度のウエハ面内均一性を考
慮して、ウエハ全面でＩＬＤ膜１３が露出しないように
決定する必要がある。
【００４１】その後、上記エッチングに用いたレジスト
膜（図示せず）を通常のアッシング処理により除去す
る。この場合、エッチングストッパ層１４にＩＬＤ膜１
３が覆われているので、上記アッシング処理によりＩＬ
Ｄ膜１３がエッチングされることはなく、またＩＬＤ膜
１３にエッチングダメージも加わらない。
膜（図示せず）を通常のアッシング処理により除去す
る。この場合、エッチングストッパ層１４にＩＬＤ膜１
３が覆われているので、上記アッシング処理によりＩＬ
Ｄ膜１３がエッチングされることはなく、またＩＬＤ膜
１３にエッチングダメージも加わらない。
【００４２】次いで、全面エッチバック処理により、エ
ッチングストッパ層１４をエッチバックして、上記第１
の配線１２に達する接続孔を形成するための開口部１５
を形成するとともに、溝配線を形成する領域下とその周
辺の上記エッチングストッパ層１４を残して、その他の
部分のエッチングストッパ層１４を除去する。なお、上
記溝配線を形成する領域とその周辺とは、例えば、溝配
線をパターニングする際に行うリソグラフィー技術にお
けるマスク合わせずれを補償できる範囲とする。上記エ
ッチバックでは、一般的なプラズマエッチング装置を用
い、エッチングガスに、オクタフルオロブテン（Ｃ4 Ｆ
8 ）とアルゴン（Ａｒ）と一酸化炭素（ＣＯ）とを用
い、エッチング条件は、エッチング雰囲気の圧力を６Ｐ
ａ、ＲＦ電力を１．５ｋＷに設定する。上記説明したよ
うに、エッチングストッパ層１４は２段階のエッチング
によりパターニングされる。
ッチングストッパ層１４をエッチバックして、上記第１
の配線１２に達する接続孔を形成するための開口部１５
を形成するとともに、溝配線を形成する領域下とその周
辺の上記エッチングストッパ層１４を残して、その他の
部分のエッチングストッパ層１４を除去する。なお、上
記溝配線を形成する領域とその周辺とは、例えば、溝配
線をパターニングする際に行うリソグラフィー技術にお
けるマスク合わせずれを補償できる範囲とする。上記エ
ッチバックでは、一般的なプラズマエッチング装置を用
い、エッチングガスに、オクタフルオロブテン（Ｃ4 Ｆ
8 ）とアルゴン（Ａｒ）と一酸化炭素（ＣＯ）とを用
い、エッチング条件は、エッチング雰囲気の圧力を６Ｐ
ａ、ＲＦ電力を１．５ｋＷに設定する。上記説明したよ
うに、エッチングストッパ層１４は２段階のエッチング
によりパターニングされる。
【００４３】次いで、図３の（３）に示すように、上記
ＩＬＤ膜１３上に上記エッチングストッパ層１４を覆う
もので配線間の絶縁膜となるＩＭＤ膜１６を形成する。
このＩＭＤ膜１６は、例えば上記ＩＬＤ膜１３と同様の
形成方法によりポリアリールエーテルで形成する。その
膜厚は、例えば３００ｎｍとした。
ＩＬＤ膜１３上に上記エッチングストッパ層１４を覆う
もので配線間の絶縁膜となるＩＭＤ膜１６を形成する。
このＩＭＤ膜１６は、例えば上記ＩＬＤ膜１３と同様の
形成方法によりポリアリールエーテルで形成する。その
膜厚は、例えば３００ｎｍとした。
【００４４】さらに、上記ＩＭＤ膜１６上に、ハードマ
スク層１７を形成する。このハードマスク層１７は、例
えばプラズマＣＶＤ法により、例えば酸化シリコンを２
００ｎｍの厚さに堆積して形成する。
スク層１７を形成する。このハードマスク層１７は、例
えばプラズマＣＶＤ法により、例えば酸化シリコンを２
００ｎｍの厚さに堆積して形成する。
【００４５】次いで、図３の（４）に示すように、通常
のリソグラフィー技術とエッチング技術とを用いて、上
記ハードマスク層１７をパターニングする。まず、ハー
ドマスク１７上にレジスト膜３１を形成した後、リソグ
ラフィー技術により、配線溝を形成するための開口部３
２を形成する。
のリソグラフィー技術とエッチング技術とを用いて、上
記ハードマスク層１７をパターニングする。まず、ハー
ドマスク１７上にレジスト膜３１を形成した後、リソグ
ラフィー技術により、配線溝を形成するための開口部３
２を形成する。
【００４６】続いて、図３の（５）に示すように、上記
レジスト膜３１をエッチングマスクに用いて、ハードマ
スク層１７をエッチングして、配線溝を形成するための
開口部１８を形成する。これらのエッチングでは、一例
としては、マグネトロンエッチング装置を用い、エッチ
ングガスにオクタフルオロブテン（Ｃ4 Ｆ8 ）〔供給流
量は例えば１０ｓｃｃｍに設定〕とアルゴン（Ａｒ）
〔供給流量は例えば２００ｓｃｃｍに設定〕と酸素（Ｏ
2 ）〔供給流量は例えば２ｓｃｃｍに設定〕とを用い、
基板温度を２０℃、電力を２ｋＷ、エッチング雰囲気の
圧力を８Ｐａに設定した。
レジスト膜３１をエッチングマスクに用いて、ハードマ
スク層１７をエッチングして、配線溝を形成するための
開口部１８を形成する。これらのエッチングでは、一例
としては、マグネトロンエッチング装置を用い、エッチ
ングガスにオクタフルオロブテン（Ｃ4 Ｆ8 ）〔供給流
量は例えば１０ｓｃｃｍに設定〕とアルゴン（Ａｒ）
〔供給流量は例えば２００ｓｃｃｍに設定〕と酸素（Ｏ
2 ）〔供給流量は例えば２ｓｃｃｍに設定〕とを用い、
基板温度を２０℃、電力を２ｋＷ、エッチング雰囲気の
圧力を８Ｐａに設定した。
【００４７】さらにハードマスク層１７をエッチングマ
スクに用いて、ＩＭＤ膜１６をエッチングし、配線溝２
１を形成する。このエッチングでは、上記エッチングス
トッパ層１４が配線溝２１の底部となって、配線溝２１
のエッチングを停止させる。引き続き、このエッチング
ストッパ層１４をエッチングマスクに用いて開口部１５
よりＩＬＤ膜１３をエッチングし、上記第１の配線１２
に達する接続孔２２を形成する。これらのエッチングで
は、一例としては、ヘリコン波プラズマエッチング装置
を用い、エッチングガスにアンモニア（ＮＨ3 ）〔供給
流量は例えば１００ｓｃｃｍに設定〕を用い、基板温度
を１００℃、ソース電力を１．５ｋＷ、バイアス電力を
１００Ｗ、エッチング雰囲気の圧力を１Ｐａに設定し
た。もしくは、一般的なＥＣＲプラズマエッチング装置
を用い、エッチングガスに、窒素（Ｎ2 ）とヘリウム
（Ｈｅ）とを用い、エッチング条件は、エッチング雰囲
気の圧力を１Ｐａ、マイクロ波電力を１ｋＷ、バイアス
ＲＦ電力を３００Ｗに設定する。
スクに用いて、ＩＭＤ膜１６をエッチングし、配線溝２
１を形成する。このエッチングでは、上記エッチングス
トッパ層１４が配線溝２１の底部となって、配線溝２１
のエッチングを停止させる。引き続き、このエッチング
ストッパ層１４をエッチングマスクに用いて開口部１５
よりＩＬＤ膜１３をエッチングし、上記第１の配線１２
に達する接続孔２２を形成する。これらのエッチングで
は、一例としては、ヘリコン波プラズマエッチング装置
を用い、エッチングガスにアンモニア（ＮＨ3 ）〔供給
流量は例えば１００ｓｃｃｍに設定〕を用い、基板温度
を１００℃、ソース電力を１．５ｋＷ、バイアス電力を
１００Ｗ、エッチング雰囲気の圧力を１Ｐａに設定し
た。もしくは、一般的なＥＣＲプラズマエッチング装置
を用い、エッチングガスに、窒素（Ｎ2 ）とヘリウム
（Ｈｅ）とを用い、エッチング条件は、エッチング雰囲
気の圧力を１Ｐａ、マイクロ波電力を１ｋＷ、バイアス
ＲＦ電力を３００Ｗに設定する。
【００４８】なお、上記レジスト膜３１は、ＩＭＤ膜１
６、ＩＬＤ膜１３をエッチングする際に除去される。ま
た第１の配線１２上に窒化シリコン膜のような拡散防止
層が形成されている場合には、接続孔２２を形成した
後、その拡散防止層を除去して第１の配線１２の表面を
露出させる異方性エッチングを行う。
６、ＩＬＤ膜１３をエッチングする際に除去される。ま
た第１の配線１２上に窒化シリコン膜のような拡散防止
層が形成されている場合には、接続孔２２を形成した
後、その拡散防止層を除去して第１の配線１２の表面を
露出させる異方性エッチングを行う。
【００４９】また、配線溝２１の底部に露出しているエ
ッチングストッパ層１４を異方性エッチングして除去し
てもよい。これに関しては、後に説明を行う。
ッチングストッパ層１４を異方性エッチングして除去し
てもよい。これに関しては、後に説明を行う。
【００５０】その後、図３の（６）に示すように、スパ
ッタリング、蒸着法もしくはＣＶＤ法によって、上記配
線溝２１および接続孔２２の各内面にバリアメタル層２
３を形成し、さらに銅膜を形成する。その際、バリアメ
タル層２３および銅膜は、ハードマスク層１７上にも成
膜される。上記バリアメタル層２３は、例えば窒化タン
タルもしくはタンタルを５０ｎｍの厚さに堆積して形成
する。なお、バリアメタル層２３の成膜に先立って、第
１の配線１２の表面に形成されている自然酸化膜等を除
去するために、スパッタエッチングを行うことが好まし
い。そしてスパッタエッチング後は、酸化性雰囲気（例
えば大気）にさらすことなく、バリアメタル層２３の成
膜を行うことが好ましい。例えば、いわゆるin situ 処
理を行う。
ッタリング、蒸着法もしくはＣＶＤ法によって、上記配
線溝２１および接続孔２２の各内面にバリアメタル層２
３を形成し、さらに銅膜を形成する。その際、バリアメ
タル層２３および銅膜は、ハードマスク層１７上にも成
膜される。上記バリアメタル層２３は、例えば窒化タン
タルもしくはタンタルを５０ｎｍの厚さに堆積して形成
する。なお、バリアメタル層２３の成膜に先立って、第
１の配線１２の表面に形成されている自然酸化膜等を除
去するために、スパッタエッチングを行うことが好まし
い。そしてスパッタエッチング後は、酸化性雰囲気（例
えば大気）にさらすことなく、バリアメタル層２３の成
膜を行うことが好ましい。例えば、いわゆるin situ 処
理を行う。
【００５１】その後、電解メッキ法により、接続孔２２
および配線溝２１を銅で埋め込む。その際、ハードマス
ク層１７上にも銅膜が形成される。次いでＣＭＰによ
り、ハードマスク層１７上の余分な銅膜およびバリアメ
タル層２３を除去して、配線溝２１の内部に第２の配線
２４を形成するとともに接続孔２２の内部に第１の配線
１２に電気的に接続するプラグ２５を形成する。上記Ｃ
ＭＰの際には、ハードマスク層１７が研磨ストッパとな
るが、ハードマスク層１７の厚さによっては、ハードマ
スク層１７は完全に除去されることがある。なお、上記
例では、銅を埋め込んだが、配線材料となる例えばアル
ミニウムのような他の金属材料を埋め込んでもよい。
および配線溝２１を銅で埋め込む。その際、ハードマス
ク層１７上にも銅膜が形成される。次いでＣＭＰによ
り、ハードマスク層１７上の余分な銅膜およびバリアメ
タル層２３を除去して、配線溝２１の内部に第２の配線
２４を形成するとともに接続孔２２の内部に第１の配線
１２に電気的に接続するプラグ２５を形成する。上記Ｃ
ＭＰの際には、ハードマスク層１７が研磨ストッパとな
るが、ハードマスク層１７の厚さによっては、ハードマ
スク層１７は完全に除去されることがある。なお、上記
例では、銅を埋め込んだが、配線材料となる例えばアル
ミニウムのような他の金属材料を埋め込んでもよい。
【００５２】図示はしないが、さらに上記ＩＬＤ膜１３
の形成工程から配線２４およびプラグ２５の形成工程ま
でを繰り返し行うことによって、多層配線を形成するこ
とが可能になる。
の形成工程から配線２４およびプラグ２５の形成工程ま
でを繰り返し行うことによって、多層配線を形成するこ
とが可能になる。
【００５３】また、上記第１の実施の形態において、エ
ッチングストッパ層を以下のように形成してもよい。
ッチングストッパ層を以下のように形成してもよい。
【００５４】つまり、前記説明したのと同様にエッチン
グストッパ層１４を形成する。その後、通常のリソグラ
フィー技術とエッチング技術とを用いて、上記エッチン
グストッパ層１４をエッチングする。このエッチングで
は、レジストマスクを用いて、上記エッチングストッパ
層１４に、例えば上記第１の配線１２に達する接続孔を
形成するための開口部１５を形成するとともに、溝配線
を形成する領域下とその周辺の上記エッチングストッパ
層１４を残して、その他の部分をエッチング除去する。
上記溝配線を形成する領域とその周辺とは、例えば、溝
配線をパターニングする際に行うリソグラフィー技術に
おけるマスク合わせずれを補償できる範囲とする。
グストッパ層１４を形成する。その後、通常のリソグラ
フィー技術とエッチング技術とを用いて、上記エッチン
グストッパ層１４をエッチングする。このエッチングで
は、レジストマスクを用いて、上記エッチングストッパ
層１４に、例えば上記第１の配線１２に達する接続孔を
形成するための開口部１５を形成するとともに、溝配線
を形成する領域下とその周辺の上記エッチングストッパ
層１４を残して、その他の部分をエッチング除去する。
上記溝配線を形成する領域とその周辺とは、例えば、溝
配線をパターニングする際に行うリソグラフィー技術に
おけるマスク合わせずれを補償できる範囲とする。
【００５５】上記酸化シリコン膜からなるエッチングス
トッパ層１４のエッチングでは、例えば一般的なプラズ
マエッチング装置を用い、一例としてエッチングガスに
テトラフルオロメタン（ＣＦ4 ）とアルゴン（Ａｒ）と
一酸化炭素（ＣＯ）とを用い、エッチング条件を、一例
として、ＲＦ電力を１．５ｋＷ、エッチング雰囲気の圧
力を６Ｐａに設定した。
トッパ層１４のエッチングでは、例えば一般的なプラズ
マエッチング装置を用い、一例としてエッチングガスに
テトラフルオロメタン（ＣＦ4 ）とアルゴン（Ａｒ）と
一酸化炭素（ＣＯ）とを用い、エッチング条件を、一例
として、ＲＦ電力を１．５ｋＷ、エッチング雰囲気の圧
力を６Ｐａに設定した。
【００５６】次いで、異方性エッチングにより上記レジ
ストマスクを除去する。その際、上記ＩＬＤ膜１３も異
方性エッチングされる。このエッチングでは、一例とし
て、一般的なＥＣＲ（Electron Cycrotron Resonance）
プラズマエッチング装置を用い、エッチングガスに、窒
素（Ｎ2 ）とヘリウム（Ｈｅ）とを用い、エッチング条
件は、エッチング雰囲気の圧力を１Ｐａ、マイクロ波電
力を１ｋＷ、バイアスＲＦ電力を３００Ｗに設定する。
なお、ＩＬＤ膜１３の下層には絶縁膜１１があるので、
このエッチングは少なくとも絶縁膜１１上で停止され
る。
ストマスクを除去する。その際、上記ＩＬＤ膜１３も異
方性エッチングされる。このエッチングでは、一例とし
て、一般的なＥＣＲ（Electron Cycrotron Resonance）
プラズマエッチング装置を用い、エッチングガスに、窒
素（Ｎ2 ）とヘリウム（Ｈｅ）とを用い、エッチング条
件は、エッチング雰囲気の圧力を１Ｐａ、マイクロ波電
力を１ｋＷ、バイアスＲＦ電力を３００Ｗに設定する。
なお、ＩＬＤ膜１３の下層には絶縁膜１１があるので、
このエッチングは少なくとも絶縁膜１１上で停止され
る。
【００５７】その後、上記エッチングにより除去された
ＩＬＤ膜の部分を埋め込むとともに上記ＩＬＤ膜１３上
に上記エッチングストッパ層１４を覆うもので配線間の
絶縁膜となるＩＭＤ膜１６を形成する。このＩＭＤ膜１
６は、例えば上記ＩＬＤ膜１３と同様の形成方法により
ポリアリールエーテルで形成する。その膜厚は、例えば
３００ｎｍとした。以降の工程は、上記説明したのと同
様である。
ＩＬＤ膜の部分を埋め込むとともに上記ＩＬＤ膜１３上
に上記エッチングストッパ層１４を覆うもので配線間の
絶縁膜となるＩＭＤ膜１６を形成する。このＩＭＤ膜１
６は、例えば上記ＩＬＤ膜１３と同様の形成方法により
ポリアリールエーテルで形成する。その膜厚は、例えば
３００ｎｍとした。以降の工程は、上記説明したのと同
様である。
【００５８】上記第１の実施の形態で説明した半導体装
置の製造方法では、エッチングストッパ層１４を配線溝
２１が形成される領域下とその周囲のみに形成するとと
もに、接続孔２２を形成するための開口部１５をエッチ
ングストッパ層１４に形成することから、エッチングス
トッパ層１４の量が従来のＳＡＤＤ法により形成される
エッチングストッパ層と比較して少なくなる。通常、エ
ッチングストッパ層はシリコン系酸化膜や窒化膜などで
形成するために誘電率が高いものとなるが、このように
エッチングストッパ層１４の量が減じられていることに
より、配線間（第２の配線２４、２４間）および配線層
間（第１の配線１２と第２の配線２４との間）の実効的
な誘電率が従来のＳＡＤＤ法により形成される構成のも
のよりは低く抑えられる。そのため、配線間容量、配線
間容量が低減される。
置の製造方法では、エッチングストッパ層１４を配線溝
２１が形成される領域下とその周囲のみに形成するとと
もに、接続孔２２を形成するための開口部１５をエッチ
ングストッパ層１４に形成することから、エッチングス
トッパ層１４の量が従来のＳＡＤＤ法により形成される
エッチングストッパ層と比較して少なくなる。通常、エ
ッチングストッパ層はシリコン系酸化膜や窒化膜などで
形成するために誘電率が高いものとなるが、このように
エッチングストッパ層１４の量が減じられていることに
より、配線間（第２の配線２４、２４間）および配線層
間（第１の配線１２と第２の配線２４との間）の実効的
な誘電率が従来のＳＡＤＤ法により形成される構成のも
のよりは低く抑えられる。そのため、配線間容量、配線
間容量が低減される。
【００５９】また、上記エッチングストッパ層１４を配
線溝２１が形成される領域下とその周囲のみに形成する
ことから、ＩＭＤ膜１６に配線溝２１を形成した際に、
配線溝２１がエッチングストッパ層１４をはみ出すこと
なくエッチングストッパ層１４上に形成されることにな
る。そのため、所定の深さに配線溝２１が形成される。
また、配線溝２１を形成する際に、リソグラフィー工程
の露光工程においてマスク合わせずれが発生したとして
も、配線溝２１が形成される領域下の周囲にもエッチン
グストッパ層１４を形成するので、エッチングストッパ
層１４をはみ出して配線溝２１が形成されることはな
い。そのため、配線溝２１が深く形成され過ぎて第１の
配線１２と短絡を起こすようなことはない。
線溝２１が形成される領域下とその周囲のみに形成する
ことから、ＩＭＤ膜１６に配線溝２１を形成した際に、
配線溝２１がエッチングストッパ層１４をはみ出すこと
なくエッチングストッパ層１４上に形成されることにな
る。そのため、所定の深さに配線溝２１が形成される。
また、配線溝２１を形成する際に、リソグラフィー工程
の露光工程においてマスク合わせずれが発生したとして
も、配線溝２１が形成される領域下の周囲にもエッチン
グストッパ層１４を形成するので、エッチングストッパ
層１４をはみ出して配線溝２１が形成されることはな
い。そのため、配線溝２１が深く形成され過ぎて第１の
配線１２と短絡を起こすようなことはない。
【００６０】次に、前記説明した第１の実施の形態にお
ける変形例を、図４の製造工程図によって説明する。図
４では、前記図３によって示した構成部品と同様のもの
には同一符号を付与する。
ける変形例を、図４の製造工程図によって説明する。図
４では、前記図３によって示した構成部品と同様のもの
には同一符号を付与する。
【００６１】図４の（１）に示すように、前記図３の
（５）に示した工程において、配線溝２１をエッチング
ストッパ層１４を貫通してＩＬＤ膜１３に達する状態に
形成する。
（５）に示した工程において、配線溝２１をエッチング
ストッパ層１４を貫通してＩＬＤ膜１３に達する状態に
形成する。
【００６２】その後図４の（２）に示すように、前記図
３の（６）に示した工程と同様にして、配線溝２１の内
部にバリアメタル層２３を介して第２の配線２４を形成
するとともに、接続孔２２の内部にバリアメタル層２３
を介してプラグ２５を形成する。
３の（６）に示した工程と同様にして、配線溝２１の内
部にバリアメタル層２３を介して第２の配線２４を形成
するとともに、接続孔２２の内部にバリアメタル層２３
を介してプラグ２５を形成する。
【００６３】上記図４に示した製造方法では、エッチン
グストッパ層１４にも配線溝２１を形成するので、図３
に示した製造方法で形成される半導体装置のエッチング
ストッパ層１４よりも配線溝２１を形成した分だけ、エ
ッチングストッパ層１４の体積が少なくなっている。そ
のため、エッチングストッパ層１４の体積が少なくなっ
た分だけ、配線間、配線層間の実効的な誘電率が低減さ
れる。
グストッパ層１４にも配線溝２１を形成するので、図３
に示した製造方法で形成される半導体装置のエッチング
ストッパ層１４よりも配線溝２１を形成した分だけ、エ
ッチングストッパ層１４の体積が少なくなっている。そ
のため、エッチングストッパ層１４の体積が少なくなっ
た分だけ、配線間、配線層間の実効的な誘電率が低減さ
れる。
【００６４】上記図４に示した製造工程では、溝配線２
１を形成する際に、エッチングストッパ層１４にも配線
溝２１を形成するので、エッチングストッパ層１４に形
成した配線溝２１の分だけ、図３に示した製造方法によ
り形成されるエッチングストッパ層よりもその体積が少
なくなる。そのため、配線間、配線層間の実効的な誘電
率が低くなる。
１を形成する際に、エッチングストッパ層１４にも配線
溝２１を形成するので、エッチングストッパ層１４に形
成した配線溝２１の分だけ、図３に示した製造方法によ
り形成されるエッチングストッパ層よりもその体積が少
なくなる。そのため、配線間、配線層間の実効的な誘電
率が低くなる。
【００６５】次に、本発明の第２の半導体装置に係わる
実施の形態を、図５の概略構成断面図によって説明す
る。図５では、ファーストビア（ＦＶ）法に基づいた本
発明の方法により形成された半導体装置の一例を示す。
実施の形態を、図５の概略構成断面図によって説明す
る。図５では、ファーストビア（ＦＶ）法に基づいた本
発明の方法により形成された半導体装置の一例を示す。
【００６６】図５に示すように、例えばシリコン基板の
ような半導体基板（図示せず）上に、形成されているト
ランジスタ、キャパシタ等（図示せず）を覆う絶縁膜５
１が形成されている。この絶縁膜５１には、溝配線構造
の第１の配線５２が形成されている。さらにその絶縁膜
５１上でかつ配線溝を形成する領域下とその周辺には、
エッチングストッパ層となるものでかつ上記第１の配線
５２を覆って配線層間の絶縁膜となるＩＬＤ（Inter Le
vel Dielectrics ）膜５３が、例えば３００ｎｍの厚さ
に形成されている。上記配線溝を形成する領域下の周辺
とは、配線溝を形成する際の露光工程においてマスク合
わせずれを起こしても配線溝がエッチングストッパ層１
４上に形成される範囲とする。上記ＩＬＤ膜５３は、例
えば酸化シリコンで形成されている。または、酸化窒化
シリコンもしくは窒化シリコンなどで形成されていても
よい。
ような半導体基板（図示せず）上に、形成されているト
ランジスタ、キャパシタ等（図示せず）を覆う絶縁膜５
１が形成されている。この絶縁膜５１には、溝配線構造
の第１の配線５２が形成されている。さらにその絶縁膜
５１上でかつ配線溝を形成する領域下とその周辺には、
エッチングストッパ層となるものでかつ上記第１の配線
５２を覆って配線層間の絶縁膜となるＩＬＤ（Inter Le
vel Dielectrics ）膜５３が、例えば３００ｎｍの厚さ
に形成されている。上記配線溝を形成する領域下の周辺
とは、配線溝を形成する際の露光工程においてマスク合
わせずれを起こしても配線溝がエッチングストッパ層１
４上に形成される範囲とする。上記ＩＬＤ膜５３は、例
えば酸化シリコンで形成されている。または、酸化窒化
シリコンもしくは窒化シリコンなどで形成されていても
よい。
【００６７】さらに上記絶縁膜５１上には、上記ＩＬＤ
膜５３を覆うもので配線間および一部の配線層間の絶縁
膜となるＩＭＤ（Inter Metal Dielectrics ）膜５４
が、例えばＩＬＤ膜５３上で３００ｎｍの厚さに形成さ
れている。このＩＭＤ膜５４は、上記ＩＬＤ膜５３と同
様なる材料の絶縁膜で形成されてもよく、または、、Ｂ
ＣＢ膜、ポリイミド膜、アモルファスカーボン膜などの
低誘電率有機膜で形成されていてもよい。
膜５３を覆うもので配線間および一部の配線層間の絶縁
膜となるＩＭＤ（Inter Metal Dielectrics ）膜５４
が、例えばＩＬＤ膜５３上で３００ｎｍの厚さに形成さ
れている。このＩＭＤ膜５４は、上記ＩＬＤ膜５３と同
様なる材料の絶縁膜で形成されてもよく、または、、Ｂ
ＣＢ膜、ポリイミド膜、アモルファスカーボン膜などの
低誘電率有機膜で形成されていてもよい。
【００６８】上記ＩＭＤ膜５４上には、例えば酸化シリ
コンを２００ｎｍの厚さに堆積してなるハードマスク層
５５が形成されている。そのハードマスク層５５には配
線溝パターンとなる開口部５６が形成されている。さら
に上記開口部５６下のＩＬＤ膜５４には配線溝６１が形
成され、上記ＩＬＤ膜５４には接続孔６２が形成されて
いる。
コンを２００ｎｍの厚さに堆積してなるハードマスク層
５５が形成されている。そのハードマスク層５５には配
線溝パターンとなる開口部５６が形成されている。さら
に上記開口部５６下のＩＬＤ膜５４には配線溝６１が形
成され、上記ＩＬＤ膜５４には接続孔６２が形成されて
いる。
【００６９】なお、第１の配線５２上に窒化シリコン膜
のような拡散防止層が形成されている場合には、接続孔
６２は拡散防止層を貫通して第１の配線５２の表面に達
するように形成されている。
のような拡散防止層が形成されている場合には、接続孔
６２は拡散防止層を貫通して第１の配線５２の表面に達
するように形成されている。
【００７０】さらに上記配線溝６１および接続孔６２の
各内面にはバリアメタル層６３が形成され、配線溝６１
の内部には、そのバリアメタル層６３を介して、例えば
銅もしくは銅合金からなる第２の配線６４が形成され、
上記接続孔６２の内部には、上記バリアメタル層６３を
介して、例えば銅もしくは銅合金からなるプラグ６５が
形成されている。
各内面にはバリアメタル層６３が形成され、配線溝６１
の内部には、そのバリアメタル層６３を介して、例えば
銅もしくは銅合金からなる第２の配線６４が形成され、
上記接続孔６２の内部には、上記バリアメタル層６３を
介して、例えば銅もしくは銅合金からなるプラグ６５が
形成されている。
【００７１】さらに、上記ＩＭＤ膜５４および第２の配
線６４上に、上記説明したのと同様なるＩＬＤ膜５３、
ＩＭＤ膜５４、接続孔６２、配線溝６１、第２の配線６
４、プラグ６５等を形成して、上記配線構造を積層した
ものとすることも可能である。
線６４上に、上記説明したのと同様なるＩＬＤ膜５３、
ＩＭＤ膜５４、接続孔６２、配線溝６１、第２の配線６
４、プラグ６５等を形成して、上記配線構造を積層した
ものとすることも可能である。
【００７２】上記第２の半導体装置では、配線層間の絶
縁膜のＩＬＤ膜５３は、配線溝６１が形成される領域下
とその周囲にのみ形成されていることから、従来のＦＶ
法により形成される酸化シリコン膜の配線層間の絶縁膜
よりはその体積が少なくなっている。通常、酸化シリコ
ン膜は誘電率４．２程度と高いため、このような高い誘
電率を有するもので形成されるＩＬＤ膜５３を少なくす
ることにより、配線間（第２の配線６４、６４との間）
や配線層間（第１の配線５２と第２の配線６４との間）
の誘電率が低減され、配線層間容量が低減される。
縁膜のＩＬＤ膜５３は、配線溝６１が形成される領域下
とその周囲にのみ形成されていることから、従来のＦＶ
法により形成される酸化シリコン膜の配線層間の絶縁膜
よりはその体積が少なくなっている。通常、酸化シリコ
ン膜は誘電率４．２程度と高いため、このような高い誘
電率を有するもので形成されるＩＬＤ膜５３を少なくす
ることにより、配線間（第２の配線６４、６４との間）
や配線層間（第１の配線５２と第２の配線６４との間）
の誘電率が低減され、配線層間容量が低減される。
【００７３】次に、第２の半導体装置の製造方法に係わ
る実施の形態を、図６の製造工程図によって説明する。
図６では、ＦＶ法に基づいた本発明の方法により形成さ
れた半導体装置の一例を示し、前記図５によって説明し
た構成部品と同様のものには同一符号を付与する。
る実施の形態を、図６の製造工程図によって説明する。
図６では、ＦＶ法に基づいた本発明の方法により形成さ
れた半導体装置の一例を示し、前記図５によって説明し
た構成部品と同様のものには同一符号を付与する。
【００７４】図示はしないが、半導体基板（例えばシリ
コン基板）上に、トランジスタ、キャパシタ等（図示せ
ず）を形成した後、図６の（１）に示すように、絶縁膜
５１を形成する。次いでこの絶縁膜５１に第１の配線５
２を、例えば一般に知られている溝配線技術により形成
する。その絶縁膜５１上に第１の配線５２を覆うもので
配線層間の絶縁膜となるＩＬＤ膜５３を、例えばプラズ
マＣＶＤ法により、酸化シリコンを３００ｎｍの厚さに
堆積して形成する。このプラズマＣＶＤ法では、プロセ
スガスにモノシラン（ＳｉＨ4 ）もしくはジシラン（Ｓ
ｉ2 Ｈ6 ）のようなシラン系ガスを用いる。例えば、原
料ガスにモノシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2
Ｏ）とを用い、基板温度を３５０℃、成膜雰囲気の圧力
を１ｋＰａに設定して成膜を行った。なお、ＩＬＤ膜１
３には、酸化窒化シリコン、窒化シリコンなどの材料で
形成することも可能である。
コン基板）上に、トランジスタ、キャパシタ等（図示せ
ず）を形成した後、図６の（１）に示すように、絶縁膜
５１を形成する。次いでこの絶縁膜５１に第１の配線５
２を、例えば一般に知られている溝配線技術により形成
する。その絶縁膜５１上に第１の配線５２を覆うもので
配線層間の絶縁膜となるＩＬＤ膜５３を、例えばプラズ
マＣＶＤ法により、酸化シリコンを３００ｎｍの厚さに
堆積して形成する。このプラズマＣＶＤ法では、プロセ
スガスにモノシラン（ＳｉＨ4 ）もしくはジシラン（Ｓ
ｉ2 Ｈ6 ）のようなシラン系ガスを用いる。例えば、原
料ガスにモノシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2
Ｏ）とを用い、基板温度を３５０℃、成膜雰囲気の圧力
を１ｋＰａに設定して成膜を行った。なお、ＩＬＤ膜１
３には、酸化窒化シリコン、窒化シリコンなどの材料で
形成することも可能である。
【００７５】次いで図６の（２）に示すように、通常の
リソグラフィー技術とエッチング技術とを用いて、上記
ＩＬＤ膜５３をパターニングする。まず、ＩＬＤ膜５３
上にレジスト膜７１を形成した後、リソグラフィー技術
により、上記レジスト膜７１に、例えば上記第１の配線
５２に達する接続孔を形成するための開口部７２を形成
するとともに、配線溝を形成する領域とその周辺領域上
に上記レジスト膜７１を残す。その後、そのレジスト膜
７１をエッチングマスクに用いたエッチングにより、上
記ＩＬＤ膜５３をエッチングし、上記第１の配線５２に
達する接続孔６２を形成するとともに、配線溝を形成す
る領域下とその周辺の上記ＩＬＤ膜５３を残して、その
他の部分をＩＬＤ膜５３を除去する。上記配線溝を形成
する領域下の周辺とは、配線溝を形成する際の露光工程
においてマスク合わせずれを起こしても配線溝がＩＬＤ
膜５３上に形成される範囲とする。その後、エッチング
マスクに用いた上記レジスト膜７１を通常のアッシング
処理により除去する。なお、図面では、レジスト膜７１
をアッシングする前の状態を示した。
リソグラフィー技術とエッチング技術とを用いて、上記
ＩＬＤ膜５３をパターニングする。まず、ＩＬＤ膜５３
上にレジスト膜７１を形成した後、リソグラフィー技術
により、上記レジスト膜７１に、例えば上記第１の配線
５２に達する接続孔を形成するための開口部７２を形成
するとともに、配線溝を形成する領域とその周辺領域上
に上記レジスト膜７１を残す。その後、そのレジスト膜
７１をエッチングマスクに用いたエッチングにより、上
記ＩＬＤ膜５３をエッチングし、上記第１の配線５２に
達する接続孔６２を形成するとともに、配線溝を形成す
る領域下とその周辺の上記ＩＬＤ膜５３を残して、その
他の部分をＩＬＤ膜５３を除去する。上記配線溝を形成
する領域下の周辺とは、配線溝を形成する際の露光工程
においてマスク合わせずれを起こしても配線溝がＩＬＤ
膜５３上に形成される範囲とする。その後、エッチング
マスクに用いた上記レジスト膜７１を通常のアッシング
処理により除去する。なお、図面では、レジスト膜７１
をアッシングする前の状態を示した。
【００７６】次いで図６の（３）に示すように、上記絶
縁膜５１上に上記ＩＬＤ膜５３を覆うもので配線間の絶
縁膜となり、一部の配線層間の絶縁膜ともなるＩＭＤ膜
５４を形成する。このＩＭＤ膜５４は、例えば上記ＩＬ
Ｄ膜５３と同様の形成方法によりポリアリールエーテル
で形成する。その膜厚は、ＩＬＤ膜５３上で例えば３０
０ｎｍとした。
縁膜５１上に上記ＩＬＤ膜５３を覆うもので配線間の絶
縁膜となり、一部の配線層間の絶縁膜ともなるＩＭＤ膜
５４を形成する。このＩＭＤ膜５４は、例えば上記ＩＬ
Ｄ膜５３と同様の形成方法によりポリアリールエーテル
で形成する。その膜厚は、ＩＬＤ膜５３上で例えば３０
０ｎｍとした。
【００７７】さらに、上記ＩＭＤ膜５４上に、ハードマ
スク層５５を形成する。このハードマスク層５５は、例
えばプラズマＣＶＤ法により、例えば酸化シリコンを２
００ｎｍの厚さに堆積して形成する。
スク層５５を形成する。このハードマスク層５５は、例
えばプラズマＣＶＤ法により、例えば酸化シリコンを２
００ｎｍの厚さに堆積して形成する。
【００７８】次いで、通常のリソグラフィー技術とエッ
チング技術とを用いて、上記ハードマスク層５５をパタ
ーニングする。まず、ハードマスク５５上にレジスト膜
７３を形成した後、リソグラフィー技術により、配線溝
を形成するための開口部７４を形成する。
チング技術とを用いて、上記ハードマスク層５５をパタ
ーニングする。まず、ハードマスク５５上にレジスト膜
７３を形成した後、リソグラフィー技術により、配線溝
を形成するための開口部７４を形成する。
【００７９】続いて図６の（４）に示すように、、上記
レジスト膜７３をエッチングマスクに用いて、ハードマ
スク層５５をエッチングして、配線溝を形成するための
開口部５６を形成する。これらのエッチングでは、一例
としては、マグネトロンエッチング装置を用い、エッチ
ングガスにオクタフルオロブテン（Ｃ4 Ｆ8 ）〔供給流
量は例えば１０ｓｃｃｍに設定〕とアルゴン（Ａｒ）
〔供給流量は例えば２００ｓｃｃｍに設定〕と酸素（Ｏ
2 ）〔供給流量は例えば２ｓｃｃｍに設定〕とを用い、
基板温度を２０℃、電力を２ｋＷ、エッチング雰囲気の
圧力を８Ｐａに設定した。
レジスト膜７３をエッチングマスクに用いて、ハードマ
スク層５５をエッチングして、配線溝を形成するための
開口部５６を形成する。これらのエッチングでは、一例
としては、マグネトロンエッチング装置を用い、エッチ
ングガスにオクタフルオロブテン（Ｃ4 Ｆ8 ）〔供給流
量は例えば１０ｓｃｃｍに設定〕とアルゴン（Ａｒ）
〔供給流量は例えば２００ｓｃｃｍに設定〕と酸素（Ｏ
2 ）〔供給流量は例えば２ｓｃｃｍに設定〕とを用い、
基板温度を２０℃、電力を２ｋＷ、エッチング雰囲気の
圧力を８Ｐａに設定した。
【００８０】さらにハードマスク層５５をエッチングマ
スクに用いて、ＩＭＤ膜５４をエッチングし、配線溝６
１を形成する。このエッチングでは、上記ＩＬＤ膜５３
が配線溝６１の底部となって、配線溝６１を形成するエ
ッチングを停止させる。引き続き、このＩＬＤ膜５３を
エッチングマスクに用いてＩＭＤ膜５４が埋め込まれた
接続孔６２を再び開口する。これらのエッチングでは、
一例としては、ヘリコン波プラズマエッチング装置を用
い、エッチングガスにアンモニア（ＮＨ3 ）〔供給流量
は例えば１００ｓｃｃｍに設定〕を用い、基板温度を１
００℃、ソース電力を１．５ｋＷ、バイアス電力を１０
０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定した。も
しくは、一般的なＥＣＲプラズマエッチング装置を用
い、エッチングガスに、窒素（Ｎ2 ）とヘリウム（Ｈ
ｅ）とを用い、エッチング条件は、エッチング雰囲気の
圧力を１Ｐａ、マイクロ波電力を１ｋＷ、バイアスＲＦ
電力を３００Ｗに設定する。
スクに用いて、ＩＭＤ膜５４をエッチングし、配線溝６
１を形成する。このエッチングでは、上記ＩＬＤ膜５３
が配線溝６１の底部となって、配線溝６１を形成するエ
ッチングを停止させる。引き続き、このＩＬＤ膜５３を
エッチングマスクに用いてＩＭＤ膜５４が埋め込まれた
接続孔６２を再び開口する。これらのエッチングでは、
一例としては、ヘリコン波プラズマエッチング装置を用
い、エッチングガスにアンモニア（ＮＨ3 ）〔供給流量
は例えば１００ｓｃｃｍに設定〕を用い、基板温度を１
００℃、ソース電力を１．５ｋＷ、バイアス電力を１０
０Ｗ、エッチング雰囲気の圧力を１Ｐａに設定した。も
しくは、一般的なＥＣＲプラズマエッチング装置を用
い、エッチングガスに、窒素（Ｎ2 ）とヘリウム（Ｈ
ｅ）とを用い、エッチング条件は、エッチング雰囲気の
圧力を１Ｐａ、マイクロ波電力を１ｋＷ、バイアスＲＦ
電力を３００Ｗに設定する。
【００８１】なお、上記レジスト膜７３は、ＩＭＤ膜５
４をエッチングする際に除去される。また第１の配線５
２上に窒化シリコン膜のような拡散防止層が形成されて
いる場合には、接続孔６２を形成した後、その拡散防止
層を除去して第１の配線５２の表面を露出させる異方性
エッチングを行う。
４をエッチングする際に除去される。また第１の配線５
２上に窒化シリコン膜のような拡散防止層が形成されて
いる場合には、接続孔６２を形成した後、その拡散防止
層を除去して第１の配線５２の表面を露出させる異方性
エッチングを行う。
【００８２】その後、図３の（５）に示すように、スパ
ッタリング、蒸着法もしくはＣＶＤ法によって、上記配
線溝６１および接続孔６２の各内面にバリアメタル層６
３を形成し、さらに銅膜を形成する。その際、バリアメ
タル層６３および銅膜は、ハードマスク層５５上にも成
膜される。上記バリアメタル層６３は、例えば窒化タン
タルもしくはタンタルを５０ｎｍの厚さに堆積して形成
する。なお、バリアメタル層６３の成膜に先立って、第
１の配線５２の表面に形成されている自然酸化膜等を除
去するために、スパッタエッチングを行うことが好まし
い。そしてスパッタエッチング後は、酸化性雰囲気（例
えば大気）にさらすことなく、バリアメタル層６３の成
膜を行うことが好ましい。例えば、いわゆるin situ 処
理を行う。
ッタリング、蒸着法もしくはＣＶＤ法によって、上記配
線溝６１および接続孔６２の各内面にバリアメタル層６
３を形成し、さらに銅膜を形成する。その際、バリアメ
タル層６３および銅膜は、ハードマスク層５５上にも成
膜される。上記バリアメタル層６３は、例えば窒化タン
タルもしくはタンタルを５０ｎｍの厚さに堆積して形成
する。なお、バリアメタル層６３の成膜に先立って、第
１の配線５２の表面に形成されている自然酸化膜等を除
去するために、スパッタエッチングを行うことが好まし
い。そしてスパッタエッチング後は、酸化性雰囲気（例
えば大気）にさらすことなく、バリアメタル層６３の成
膜を行うことが好ましい。例えば、いわゆるin situ 処
理を行う。
【００８３】その後、電解メッキ法により、接続孔６２
および配線溝６１を銅で埋め込む。その際、ハードマス
ク層５５上にも銅膜が形成される。次いでＣＭＰによ
り、ハードマスク層５５上の余分な銅膜およびバリアメ
タル層６３を除去して、配線溝６１の内部に第２の配線
６４を形成するとともに接続孔６２の内部に第１の配線
５２に電気的に接続するプラグ６５を形成する。上記Ｃ
ＭＰの際には、ハードマスク層５５が研磨ストッパとな
るが、ハードマスク層５５の厚さによっては、ハードマ
スク層５５は完全に除去されることがある。なお、上記
例では、銅を埋め込んだが、配線材料となる例えばアル
ミニウムのような他の金属材料を埋め込んでもよい。
および配線溝６１を銅で埋め込む。その際、ハードマス
ク層５５上にも銅膜が形成される。次いでＣＭＰによ
り、ハードマスク層５５上の余分な銅膜およびバリアメ
タル層６３を除去して、配線溝６１の内部に第２の配線
６４を形成するとともに接続孔６２の内部に第１の配線
５２に電気的に接続するプラグ６５を形成する。上記Ｃ
ＭＰの際には、ハードマスク層５５が研磨ストッパとな
るが、ハードマスク層５５の厚さによっては、ハードマ
スク層５５は完全に除去されることがある。なお、上記
例では、銅を埋め込んだが、配線材料となる例えばアル
ミニウムのような他の金属材料を埋め込んでもよい。
【００８４】図示はしないが、さらに上記ＩＬＤ膜１３
の形成工程から第２の配線６４およびプラグ６５の形成
工程までを繰り返し行うことによって、多層配線を形成
することが可能になる。
の形成工程から第２の配線６４およびプラグ６５の形成
工程までを繰り返し行うことによって、多層配線を形成
することが可能になる。
【００８５】上記第２の実施の形態で説明した半導体装
置の製造方法では、配線層間の絶縁膜であるＩＭＤ膜５
４を配線溝６１が形成される領域下とその周囲にのみ形
成するとともに、配線間の絶縁膜であるＩＬＤ膜５３に
接続孔６２を形成することから、従来ＦＶ法により形成
されたものと比較して、シリコン系酸化膜等の高い誘電
率を有する材料で形成されていた配線層間の絶縁膜の量
が少なくなる。このように酸化シリコン膜からなるＩＬ
Ｄ膜５３が減じられることにより、配線層間（第１の配
線５３と第２の配線６４との間）の誘電率が低く抑えら
れる。よって、配線間容量が低減される。
置の製造方法では、配線層間の絶縁膜であるＩＭＤ膜５
４を配線溝６１が形成される領域下とその周囲にのみ形
成するとともに、配線間の絶縁膜であるＩＬＤ膜５３に
接続孔６２を形成することから、従来ＦＶ法により形成
されたものと比較して、シリコン系酸化膜等の高い誘電
率を有する材料で形成されていた配線層間の絶縁膜の量
が少なくなる。このように酸化シリコン膜からなるＩＬ
Ｄ膜５３が減じられることにより、配線層間（第１の配
線５３と第２の配線６４との間）の誘電率が低く抑えら
れる。よって、配線間容量が低減される。
【００８６】また、エッチングストッパ層となるＩＬＤ
膜５３を配線溝が形成される領域下とその周囲のみに形
成することから、配線間の絶縁膜であるＩＭＤ膜５４に
配線溝６１を形成した際に、配線溝６１が配線層間の絶
縁膜であるＩＬＤ膜５３を外れて形成されることはな
い。そのため、所定の深さに配線溝６１が形成される。
また、配線溝６１を形成する際に、リソグラフィー工程
の露光工程においてマスク合わせずれが発生したとして
も、配線溝６１が形成される領域下の周囲にもエッチン
グ選択性を有する層を形成するので、ＩＬＤ膜５３をは
み出して配線溝６１が形成されることはない。そのた
め、配線溝６１が深く形成され過ぎて下層配線である第
１の配線５２と短絡を起こすようなことは起こらない。
膜５３を配線溝が形成される領域下とその周囲のみに形
成することから、配線間の絶縁膜であるＩＭＤ膜５４に
配線溝６１を形成した際に、配線溝６１が配線層間の絶
縁膜であるＩＬＤ膜５３を外れて形成されることはな
い。そのため、所定の深さに配線溝６１が形成される。
また、配線溝６１を形成する際に、リソグラフィー工程
の露光工程においてマスク合わせずれが発生したとして
も、配線溝６１が形成される領域下の周囲にもエッチン
グ選択性を有する層を形成するので、ＩＬＤ膜５３をは
み出して配線溝６１が形成されることはない。そのた
め、配線溝６１が深く形成され過ぎて下層配線である第
１の配線５２と短絡を起こすようなことは起こらない。
【００８７】なお、上記ＩＬＤ膜１３、ＩＭＤ膜１６、
および上記ＩＭＤ膜５４は、フッ素樹脂またはキセロゲ
ルで形成することもできる。フッ素樹脂の一例として
は、フルオロカーボン膜〔例えば、環状フッ素樹脂、テ
フロン（ＰＴＦＥ）、他〕、アモルファステフロン〔例
えば、デュポン社製：テフロンＡＦ（商品名）、他〕、
フッ化アリールエーテルもしくはフッ化ポリイミドを用
いることができる。上記キセロゲルの一例としてはポー
ラスシリカがある。
および上記ＩＭＤ膜５４は、フッ素樹脂またはキセロゲ
ルで形成することもできる。フッ素樹脂の一例として
は、フルオロカーボン膜〔例えば、環状フッ素樹脂、テ
フロン（ＰＴＦＥ）、他〕、アモルファステフロン〔例
えば、デュポン社製：テフロンＡＦ（商品名）、他〕、
フッ化アリールエーテルもしくはフッ化ポリイミドを用
いることができる。上記キセロゲルの一例としてはポー
ラスシリカがある。
【００８８】上記フッ素樹脂を成膜するには、回転塗布
装置により上記フッ素樹脂の前駆体を塗布し、その後、
３００℃〜４５０℃でキュアする。なお、フッ素化アモ
ルファスカーボン等の材料はアセチレン（Ｃ2 Ｈ2 ）、
フルオロカーボンガス〔例えばオクタフルオロブテン
（Ｃ4 Ｆ8 ）〕をプロセスガスに用いたプラズマＣＶＤ
法により成膜することが可能である。この場合も成膜後
に３００℃〜４５０℃でキュアする。なお、上記アモル
ファステフロンはテフロンＡＦに限定されることはな
く、下記の化学式（１）に示す構造を有するものであれ
ば何でもよい。
装置により上記フッ素樹脂の前駆体を塗布し、その後、
３００℃〜４５０℃でキュアする。なお、フッ素化アモ
ルファスカーボン等の材料はアセチレン（Ｃ2 Ｈ2 ）、
フルオロカーボンガス〔例えばオクタフルオロブテン
（Ｃ4 Ｆ8 ）〕をプロセスガスに用いたプラズマＣＶＤ
法により成膜することが可能である。この場合も成膜後
に３００℃〜４５０℃でキュアする。なお、上記アモル
ファステフロンはテフロンＡＦに限定されることはな
く、下記の化学式（１）に示す構造を有するものであれ
ば何でもよい。
【００８９】
【化１】
【００９０】上記ＩＬＤ膜１３、ＩＭＤ膜１６として
は、シクロポリマライズドフロリネーテッドポリマー系
樹脂〔例えばサイトップ（商品名）〕を用いることも可
能である。シクロポリマライズドフロリネーテッドポリ
マー系樹脂は上記サイトップに限定されることはなく、
下記の化学式（２）に示す構造を有するものであれば何
でもよい。
は、シクロポリマライズドフロリネーテッドポリマー系
樹脂〔例えばサイトップ（商品名）〕を用いることも可
能である。シクロポリマライズドフロリネーテッドポリ
マー系樹脂は上記サイトップに限定されることはなく、
下記の化学式（２）に示す構造を有するものであれば何
でもよい。
【００９１】
【化２】
【００９２】上記ＩＬＤ膜１３、ＩＭＤ膜１６として
は、フッ化ポリアリルエーテル系樹脂〔例えばＦＬＡＲ
Ｅ（商品名）〕を用いることも可能である。フッ化ポリ
アリルエーテル系樹脂は上記ＦＬＡＲＥに限定されるこ
とはなく、下記の化学式（３）に示す構造を有するもの
であれば何でもよい。
は、フッ化ポリアリルエーテル系樹脂〔例えばＦＬＡＲ
Ｅ（商品名）〕を用いることも可能である。フッ化ポリ
アリルエーテル系樹脂は上記ＦＬＡＲＥに限定されるこ
とはなく、下記の化学式（３）に示す構造を有するもの
であれば何でもよい。
【００９３】
【化３】
【００９４】また、上記ＩＬＤ膜１３、ＩＭＤ膜１６に
上記キセロゲルを用いる場合には、一例として、ナノグ
ラス社が開発したＮａｎｏｐｏｒｏｕｓ Ｓｉｌｉｃａ
を、回転塗布装置を用いて成膜を行った。上記Ｎａｎｏ
ｐｏｒｏｕｓ Ｓｉｌｉｃａはポーラスシリカの１種
で、本発明で用いることができるキセロゲルは、上記Ｎ
ａｎｏｐｏｒｏｕｓ Ｓｉｌｉｃａに限定されることは
ない。すなわち、芳香族などの比較的高分子のアルキル
基を有するシラノール樹脂を基板上に塗布し、それをゲ
ル化させ、シランカップリング剤もしくは水素化処理を
用いて疎水化処理を行って形成したものであれば、どの
ようなキセロゲルであっても適用することができる。
上記キセロゲルを用いる場合には、一例として、ナノグ
ラス社が開発したＮａｎｏｐｏｒｏｕｓ Ｓｉｌｉｃａ
を、回転塗布装置を用いて成膜を行った。上記Ｎａｎｏ
ｐｏｒｏｕｓ Ｓｉｌｉｃａはポーラスシリカの１種
で、本発明で用いることができるキセロゲルは、上記Ｎ
ａｎｏｐｏｒｏｕｓ Ｓｉｌｉｃａに限定されることは
ない。すなわち、芳香族などの比較的高分子のアルキル
基を有するシラノール樹脂を基板上に塗布し、それをゲ
ル化させ、シランカップリング剤もしくは水素化処理を
用いて疎水化処理を行って形成したものであれば、どの
ようなキセロゲルであっても適用することができる。
【００９５】
【発明の効果】以上、説明したように本発明の第１の半
導体装置によれば、エッチングストッパ層が、配線溝が
形成される領域下とその周囲にのみ形成されているとと
もに、そのエッチングストッパ層に接続孔を形成するた
めの開口部が形成されているので、二つの絶縁膜の層間
に形成されるエッチングストッパ層の量が従来のエッチ
ングストッパ層と比較して少なくなっている。このよう
に、通常、誘電率が高い材料で形成されるエッチングス
トッパ層の量が減じられているので、配線間および配線
層間の実効的な誘電率が低減され、配線間容量、配線層
間容量の低減が図れる。
導体装置によれば、エッチングストッパ層が、配線溝が
形成される領域下とその周囲にのみ形成されているとと
もに、そのエッチングストッパ層に接続孔を形成するた
めの開口部が形成されているので、二つの絶縁膜の層間
に形成されるエッチングストッパ層の量が従来のエッチ
ングストッパ層と比較して少なくなっている。このよう
に、通常、誘電率が高い材料で形成されるエッチングス
トッパ層の量が減じられているので、配線間および配線
層間の実効的な誘電率が低減され、配線間容量、配線層
間容量の低減が図れる。
【００９６】第１の半導体装置の製造方法によれば、エ
ッチングストッパ層を配線溝が形成される領域下とその
周囲のみに形成するので、誘電率の高い材料で形成され
るエッチングストッパ層の量が従来のエッチングストッ
パ層と比較して少なく形成することができる。よって、
配線間および配線層間の実効的な誘電率を従来の構成の
ものよりは低く抑えることができるので、配線間容量、
配線間容量を低減することができる。
ッチングストッパ層を配線溝が形成される領域下とその
周囲のみに形成するので、誘電率の高い材料で形成され
るエッチングストッパ層の量が従来のエッチングストッ
パ層と比較して少なく形成することができる。よって、
配線間および配線層間の実効的な誘電率を従来の構成の
ものよりは低く抑えることができるので、配線間容量、
配線間容量を低減することができる。
【００９７】第２の半導体装置によれば、配線層間の絶
縁膜は、配線溝が形成される領域下とその周囲にのみ形
成されているので、従来の酸化シリコン膜で形成されて
いる配線層間の絶縁膜よりもその体積が少なくなる。通
常、酸化シリコン膜は誘電率４．２程度と有機絶縁材料
よりも高いため、高い誘電率を有するもので形成される
配線層間の絶縁膜を少なくすることにより、配線層間の
実効的な誘電率が低減され、配線層間の容量が低減でき
る。
縁膜は、配線溝が形成される領域下とその周囲にのみ形
成されているので、従来の酸化シリコン膜で形成されて
いる配線層間の絶縁膜よりもその体積が少なくなる。通
常、酸化シリコン膜は誘電率４．２程度と有機絶縁材料
よりも高いため、高い誘電率を有するもので形成される
配線層間の絶縁膜を少なくすることにより、配線層間の
実効的な誘電率が低減され、配線層間の容量が低減でき
る。
【００９８】第２の半導体装置の製造方法によれば、配
線層間の絶縁膜を配線溝が形成される領域下とその周囲
にのみ形成するので、誘電率の高い材料で形成される配
線間の絶縁膜の量が従来のものと比較して少なく形成す
ることができる。よって、配線層間の絶縁膜の実効的な
誘電率が従来の構成のものよりも低く抑えることができ
るので、配線層間容量を低減することができる。
線層間の絶縁膜を配線溝が形成される領域下とその周囲
にのみ形成するので、誘電率の高い材料で形成される配
線間の絶縁膜の量が従来のものと比較して少なく形成す
ることができる。よって、配線層間の絶縁膜の実効的な
誘電率が従来の構成のものよりも低く抑えることができ
るので、配線層間容量を低減することができる。
【図１】本発明の第１の半導体装置に係わる実施の形態
を説明する概略構成断面図である。
を説明する概略構成断面図である。
【図２】第１の半導体装置に係わる実施の形態の変形例
を説明する概略構成断面図である。
を説明する概略構成断面図である。
【図３】第１の半導体装置の製造方法に係わる実施の形
態を説明する製造工程図である。
態を説明する製造工程図である。
【図４】第１の半導体装置の製造方法に係わる実施の形
態の変形例を説明する製造工程図である。
態の変形例を説明する製造工程図である。
【図５】本発明の第２の半導体装置に係わる実施の形態
を説明する概略構成断面図である。
を説明する概略構成断面図である。
【図６】第２の半導体装置の製造方法に係わる実施の形
態を説明する製造工程図である。
態を説明する製造工程図である。
【図７】従来のＳＡＣＣ法を説明する製造工程図であ
る。
る。
１３…ＩＬＤ膜、１４…エッチングストッパ層、１５…
開口部、１６…ＩＭＤ膜、２１…配線溝、２２…接続孔
開口部、１６…ＩＭＤ膜、２１…配線溝、２２…接続孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｂ 21/90 Ｖ Ｓ Ｆターム(参考） 4M104 BB04 DD08 DD20 DD52 DD65 DD67 EE14 EE17 EE18 FF13 FF16 FF22 HH20 5F004 BA13 BA14 BA20 DA00 DA01 DA22 DA23 DA25 DA26 DB03 DB07 DB23 EA23 EA28 EB01 EB02 EB03 5F033 HH08 HH11 HH12 JJ01 JJ08 JJ11 JJ12 MM02 MM05 MM13 NN06 PP27 QQ09 QQ11 QQ16 QQ25 QQ28 QQ37 QQ48 QQ74 RR04 RR06 RR08 RR21 RR22 RR24 SS15 SS22 TT04 XX25
Claims (6)
- 【請求項１】 接続孔が形成される配線層間の絶縁膜
と、 配線溝が形成される配線間の絶縁膜と、 前記二つの絶縁膜の層間に形成されたエッチングストッ
パ層とを備えた半導体装置において、 前記エッチングストッパ層は、接続孔を形成するための
開口部が形成されているとともに、前記配線溝が形成さ
れる領域下とその周囲にのみ形成されていることを特徴
とする半導体装置。 - 【請求項２】 前記配線溝は、前記配線間の絶縁膜から
前記エッチングストッパ層にかけて形成されていること
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 接続孔が形成される配線層間の絶縁膜を
形成する工程と、 前記配線層間の絶縁膜上にエッチングストッパ層を形成
する工程と、 配線溝が形成される配線間の絶縁膜を形成する工程とを
備えた半導体装置の製造方法において、 前記エッチングストッパ層を前記配線溝が形成される領
域下とその周囲のみに形成するとともに、接続孔を形成
するための開口部を前記エッチングストッパ層に形成す
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 前記配線間の絶縁膜に前記配線溝を形成
する際に、 前記配線間の絶縁膜から前記エッチングストッパ層にか
けて前記配線溝を形成することを特徴とする請求項３記
載の半導体装置の製造方法。 - 【請求項５】 接続孔が形成される配線層間の絶縁膜
と、 配線溝が形成されるもので前記配線層間の絶縁膜とはエ
ッチング選択性を有する配線間の絶縁膜とを備えた半導
体装置において、 前記配線層間の絶縁膜は、前記配線溝が形成される領域
下とその周囲にのみ形成されていることを特徴とする半
導体装置。 - 【請求項６】 接続孔が形成される配線層間の絶縁膜を
形成する工程と、 前記配線層間の絶縁膜上に配線溝が形成される配線間の
絶縁膜を形成する工程とを備えた半導体装置の製造方法
において、 前記配線層間の絶縁膜を前記配線溝が形成される領域下
とその周囲にのみ形成するとともに、前記配線間の絶縁
膜に前記接続孔を形成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159046A JP2000349151A (ja) | 1999-06-07 | 1999-06-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159046A JP2000349151A (ja) | 1999-06-07 | 1999-06-07 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349151A true JP2000349151A (ja) | 2000-12-15 |
Family
ID=15685056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11159046A Pending JP2000349151A (ja) | 1999-06-07 | 1999-06-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349151A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182181A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
| CN113013092A (zh) * | 2021-02-23 | 2021-06-22 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
-
1999
- 1999-06-07 JP JP11159046A patent/JP2000349151A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182181A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
| US8759983B2 (en) | 2008-01-31 | 2014-06-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN113013092A (zh) * | 2021-02-23 | 2021-06-22 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| CN113013092B (zh) * | 2021-02-23 | 2023-04-07 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5916823A (en) | Method for making dual damascene contact | |
| US6358842B1 (en) | Method to form damascene interconnects with sidewall passivation to protect organic dielectrics | |
| US6348407B1 (en) | Method to improve adhesion of organic dielectrics in dual damascene interconnects | |
| US6849539B2 (en) | Semiconductor device and method of fabricating the same | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US6333558B1 (en) | Semiconductor device and method for fabricating the same | |
| US20030068582A1 (en) | Method of manufacturing semiconductor device having silicon carbide film | |
| JP2001077196A (ja) | 半導体装置の製造方法 | |
| USRE39273E1 (en) | Hard masking method for forming patterned oxygen containing plasma etchable layer | |
| JP2001044191A (ja) | 積層絶縁膜とその製造方法および半導体装置とその製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| US7129159B2 (en) | Integrated dual damascene RIE process with organic patterning layer | |
| US7378343B2 (en) | Dual damascence process utilizing teos-based silicon oxide cap layer having reduced carbon content | |
| US6333258B1 (en) | Method of manufacturing a semiconductor device | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| WO2000014786A1 (en) | Method of manufacturing semiconductor device | |
| US6191031B1 (en) | Process for producing multi-layer wiring structure | |
| US20020094695A1 (en) | Method of dry etching organic SOG film | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| US6492276B1 (en) | Hard masking method for forming residue free oxygen containing plasma etched layer | |
| JP2000091308A (ja) | 半導体装置の製造方法 | |
| JP2000294633A (ja) | 半導体装置およびその製造方法 | |
| JP2000150646A (ja) | 半導体装置およびその製造方法 | |
| JP2000349151A (ja) | 半導体装置およびその製造方法 |