JP2000349283A

JP2000349283A - 高耐圧半導体装置およびその製造方法

Info

Publication number: JP2000349283A
Application number: JP11155837A
Authority: JP
Inventors: Takahiko Hori; 貴彦堀; Yukio Takizawa; 幸雄滝沢
Original assignee: Matsushita Electronics Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-06-03
Filing date: 1999-06-03
Publication date: 2000-12-15
Anticipated expiration: 2019-06-03
Also published as: JP3444815B2

Abstract

(57)【要約】【課題】界面準位を制御してソース−ドレイン間の降
伏現象を減少させる高耐圧半導体装置およびその製造方
法を提供する。【解決手段】水素を７％以上含有した不活性ガス中で
半導体基板を熱処理して界面準位の密度を減少させ、熱
処理後の半導体素子の上に保護膜を形成する。あるい
は、半導体素子の上に、ＳｉとＮの原子数の比（Ｓｉ／
Ｎ）を０．７より小さくして２．５×１０²²atoms／cm³
以上の水素を含有するシリコンナイドライド膜を含む保
護膜を形成する。あるいは、水素を７％以上含有した不
活性ガス中で半導体基板を熱処理して界面準位の密度を
減少させ、モノシランガスとアンモニアガスの比を調整
しながら前記熱処理した半導体基板の上に２．５×１０
²²atoms／cm³以上の水素を含有するシリコンナイドライ
ド膜を含む保護膜を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高耐圧半導体装置
およびその製造方法に関するものである。

【０００２】

【従来の技術】従来より、半導体、特にパワートランジ
スタ単体あるいはそれを内蔵したＩＣの最上層の保護膜
には、ポリイミドやプラズマナイトライド等が用いられ
ている。後者のプラズマナイトライドは、前者に比べて
外部からの耐湿性、耐アルカリイオン性の面で非常に優
れており、しばしば一般の標準的な半導体装置の保護膜
として用いられる。

【０００３】図３は、従来の高耐圧ＭＯＳ型トランジス
タを含む高耐圧半導体装置の保護膜の製造工程を示す。
図３（ａ）に示すように、シリコン基板１０にはゲート
酸化膜１およびゲート電極２が形成されている。このゲ
ート酸化膜１，ゲート電極２をマスクとして、通常のイ
オン注入を用いて、図３（ｂ）に示すように、ソース
３、ドレイン４が形成される。

【０００４】図３（ｃ）に示すように、このソース３、
ドレイン４とゲート電極２を覆うように層間絶縁膜５が
形成された後、コンタクトホールが形成され、図３
（ｄ）に示すようにコンタクトホールに金属電極６が形
成される。最後に、図３（ｅ）に示すように、窒素ガス
雰囲気下で基板の全面を覆うように保護膜７が形成され
て半導体装置が形成される。

【０００５】このような半導体装置の製造工程では、保
護膜７として、耐湿性、耐アルカリイオン性に優れたプ
ラズマナイトライドが用いられることが多く、この保護
膜７は、原子数比でＳｉ：Ｎ＝３：４すなわち（Ｓｉ／
Ｎ）＝０．７とほぼＳｉ₃Ｎ₄の化学量論的組成で形成さ
れる。上記のようにして製造された高耐圧ＭＯＳトラン
ジスタは、動作時に所望の特性をもって動作することが
要求されると共に、非動作時においてもゲート電圧が０
ボルトもしくはオープン状態で、ソース−ドレイン間に
印加される数百ボルトの電圧により電流が流れない事が
必要とされている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の製造方法によって形成されたＭＯＳ型トランジスタ
では、図３（ｅ）に示すように、シリコン基板１０と層
間絶縁膜５との界面に×印で表示された界面準位８が形
成されやすくなる。この界面準位８は、ソース３，ドレ
イン４のような高濃度に不純物が拡散された領域の表面
上だけでなく、シリコン基板１０の表面やＭＯＳ型トラ
ンジスタのチャンネル領域のような低不純物濃度領域に
も形成され、特に低不純物濃度領域では、界面準位がト
ランジスタの特性に与える影響が大きくなる。

【０００７】すなわち、ドレイン４のチャンネルに近い
部分や、低不純物濃度領域、特にチャンネル領域では、
不均一に界面準位が生じると、ソース３とドレイン４の
間に数百ボルトの高電圧が印加されたとき、チャンネル
部の例えば横方向の電界強度分布が不均一となり、ドレ
イン４の端部付近で電界強度が強調されて最大となり、
降伏現象が発生して、ソース−ドレイン間に電流が流れ
てしまうという問題がある。

【０００８】このような界面準位８に伴う降伏現象は、
通常の低電圧駆動のＭＯＳ型トランジスタでは問題にな
る場合は少ないが、高耐圧デバイスでは重要な問題とな
り、トランジスタがオフ状態の時に特に問題とされるも
のである。本発明は前記問題点を解決し、界面準位を制
御してソース−ドレイン間の降伏現象を減少させる高耐
圧半導体装置およびその製造方法を提供することを目的
とする。

【０００９】

【課題を解決するための手段】本発明の高耐圧半導体装
置は、半導体基板の表面を覆う保護膜の成分を制御した
したことを特徴とする。この本発明によると、界面準位
に起因する固有の問題を解決することができる。

【００１０】また、本発明の高耐圧半導体装置の製造方
法は、保護膜の製造工程を特殊にしたことを特徴とす
る。この本発明によると、チャンネル領域界面などにお
ける電界バランスのくずれの頻度が減少し、降伏減少が
発生しにくくなる。

【００１１】

【発明の実施の形態】請求項１記載の高耐圧半導体装置
は、半導体基板に形成された半導体素子の上に、Ｓｉと
Ｎの原子数の比（Ｓｉ／Ｎ）が０．７より小さい保護膜
を形成したことを特徴とする。請求項２記載の高耐圧半
導体装置は、請求項１において、半導体基板に形成され
た半導体素子の上に、ＳｉとＮの原子数の比（Ｓｉ／
Ｎ）が０．６以下の保護膜を形成したことを特徴とす
る。

【００１２】請求項３記載の高耐圧半導体装置は、半導
体基板に形成された半導体素子の上に、２．５×１０²²
atoms／cm³以上の水素を含有するシリコンナイドライド
膜を保護膜として形成したことを特徴とする。請求項４
記載の高耐圧半導体装置はｌ導体基板に形成された半導
体素子の上に形成され、ＳｉとＮの原子数の比（Ｓｉ／
Ｎ）が０．７より小さい第１の保護膜と、第１の保護膜
の上に形成されＳｉとＮの原子数の比（Ｓｉ／Ｎ）が
０．７程度の第２の保護膜とを設けたことを特徴とす
る。

【００１３】請求項５記載の高耐圧半導体装置の製造方
法は、半導体基板に形成された半導体素子の上に保護膜
を形成するに際して、水素を７％以上含有した不活性ガ
ス中で前記半導体基板を熱処理して界面準位の密度を減
少させ、前記熱処理後の半導体素子の上に保護膜を形成
することを特徴とする。請求項６記載の高耐圧半導体装
置の製造方法は、半導体基板に形成された半導体素子の
上に、ＳｉとＮの原子数の比（Ｓｉ／Ｎ）を０．７より
小さくして２．５×１０²²atoms／cm³以上の水素を含有
するシリコンナイドライド膜を含む保護膜を形成するこ
とを特徴とする。

【００１４】請求項７記載の高耐圧半導体装置の製造方
法は、半導体基板に形成された半導体素子の上に保護膜
を形成するに際して、水素を７％以上含有した不活性ガ
ス中で前記半導体基板を熱処理して界面準位の密度を減
少させ、モノシランガスとアンモニアガスの比を調整し
ながら前記熱処理した半導体基板の上に２．５×１０ ²²
atoms／cm³以上の水素を含有するシリコンナイドライド
膜を含む保護膜を形成することを特徴とする。

【００１５】請求項８記載の高耐圧半導体装置の製造方
法は、半導体基板に形成された半導体素子の上に保護膜
を形成するに際して、水素を７％以上含有した不活性ガ
ス中で前記半導体基板を熱処理して界面準位の密度を減
少させ、前記熱処理後の半導体素子の上に保護膜を形成
し、不活性ガスや水素含有ガスなどを用いて前記保護膜
に拡散のための熱処理を施すことを特徴とする。

【００１６】請求項９記載の高耐圧半導体装置の製造方
法は、請求項５または請求項８において、３００℃〜６
００℃の温度で熱処理を行うことを特徴とする。以下、
本発明の高耐圧半導体装置とその製造方法を高耐圧半導
体装置としてＭＯＳ型トランジスタを例に挙げ、具体的
な実施の形態に基づいて説明する。なお、上記従来例を
示す図３と同様をなすものについては、同一の符号を付
けて説明する。

【００１７】（実施の形態１）図１は本発明の（実施の
形態１）を示す。この（実施の形態１）では、従来のＭ
ＯＳ型トランジスタよりも界面準位８に伴なう降伏現象
を抑えるために、半導体基板１０に形成された半導体素
子の上に保護膜７を形成する前に、半導体基板１０に熱
処理を施した点で異なるが、それ以外の基本的な構成は
上記従来例を示す図３と同様である。

【００１８】以下にその具体例を示す。図１（ａ）に示
すように、シリコン基板１０の表面にゲート酸化膜１を
約４０ｎｍ形成し、その上に不純物を含むシリコン膜か
らなる約３μｍのゲート長のゲート電極２を形成した。
このゲート酸化膜１およびゲート電極２をマスクとして
イオン注入を行い、図１（ｂ）に示すように、完成時に
約３μｍの接合深さとなるソース３、ドレイン４の領域
を形成した。

【００１９】次いで、図１（ｃ）に示すように、層間絶
縁膜５であるシリコン酸化膜を熱ＣＶＤ法やプラズマＣ
ＶＤ法で約２μｍの厚さに堆積し、ソース３、ドレイン
４の領域にコンタクト窓を開口した後、図１（ｄ）に示
すように、Ａｌ／Ｓｉ／Ｃｕからなるアルミニウムを主
成分とする合金の金属電極６をパターン形成した。そし
て図１（ｅ）では、この（実施の形態１）に特徴的な工
程である熱処理を、水素を７％以上含む窒素雰囲気下で
約４００℃の温度で３０分間実施した。

【００２０】なお、ここでは熱処理温度を約４００℃と
したが、必要に応じて３００℃〜６００℃を使用するこ
とができる。この温度範囲は主として金属電極６のコン
タクト界面の熱的安定性によって決まり、金属電極６と
ソース３あるいはドレイン４との界面に熱的に安定なバ
リヤメタルなどが形成されるときは６００℃近い熱処理
が可能となる。

【００２１】最後に、図１（ｆ）に示すように、従来と
同様に原子数比でＳｉ：Ｎ＝３：４となるようストイキ
オメトリックなシリコンナイトライド膜を保護膜７とし
て成長させた。具体的には、モノシランとアンモニアの
ガスを流量比＝１：１、成長温度を３８０℃、成長時間
を２分、キャリアガスに窒素を用いてプラズマＣＶＤ法
で成長させ、膜厚は８００ｎｍ、屈折率は２．０５の保
護膜７を形成した。なお、堆積直後のナイトライド膜に
含まれる水素量は１．５×１０²²atoms／cm³であった。

【００２２】このように、保護膜７を形成する前に水素
を含む雰囲気下で熱処理を行うことで、約４００℃とい
う比較的低温であっても層間絶縁膜５の中を水素が容易
に拡散していき、ソース３、ドレイン４、シリコン基板
１０の界面に到達することができる。その結果、図１
（ｅ）で存在する界面準位８が補修され、界面準位８が
有していた電荷が消滅して、図１（ｆ）に示すように、
界面準位８の密度を減少させることができる。

【００２３】得られたＭＯＳ型トランジスタは、チャン
ネル領域界面などにおける電界バランスのくずれの頻度
が減少し、降伏現象が発生しにくいものであった。この
ＭＯＳ型トランジスタのソース３，ドレイン４間に、動
作時とは逆方向に６００ボルトの電圧を印加して、ゲー
トの０ボルト印加またはオープン状態、基板電位０ボル
トというバイアス条件下で、ソース３，ドレイン４の間
に電流リークに関する試験を実施した結果、歩留まりは
従来よりも１８％上昇した。

【００２４】なお、この（実施の形態１）では、図１
（ｅ）の熱処理を水素を７％以上含有する窒素雰囲気下
で行ったが、本発明はこれに限定されるものではなく、
水素を７％以上含有した不活性ガス中で熱処理を行うも
のであればよい。また、不活性ガス中の水素濃度は製造
条件が許す限り高い方が好ましく、不活性ガス中に約５
０％以上の水素を含有することが望ましい。

【００２５】また、上記（実施の形態１）において、保
護膜７を形成する前の熱処理では、層間絶縁膜５に入っ
た水素がソース３、ドレイン４、シリコン基板１０の界
面に到達するまで十分に熱処理を行ったが、水素雰囲気
下での熱処理を水素が層間絶縁膜５に含まれる程度に行
い、保護膜７としてのシリコンナイトライド膜を形成し
た後、不活性ガスや水素含有ガス等を用いて再度の熱処
理を行い、層間絶縁膜５中の水素を前記界面に到達させ
てもよい。

【００２６】（実施の形態２）図２は（実施の形態２）
を示し、保護膜７ａの製造工程の手順は上記従来例を示
す図３と同じであるが、保護膜７ａの成分構成が従来例
での保護膜７とは異なっている。半導体基板１０に形成
された半導体素子の上に保護膜７ａを形成するに際し
て、この（実施の形態２）の場合には、図３（ｅ）にお
いて従来のキャリアガスである窒素に代わって、不活性
ガスであるモノシランとアンモニアガスを用いる。

【００２７】そして、保護膜７ａ中のＳｉとＮの原子数
の比（Ｓｉ／Ｎ）が０．７よりも小さくなるようにモノ
シランとアンモニアガスの比を調整して、２．５×１０
²²atoms／cm³以上の水素を含有するシリコンナイドライ
ド膜を保護膜７ａとして形成する。このような保護膜７
ａを設けると、比較的低温の状態で水素９が容易に層間
絶縁膜５中を拡散していき、ソース３、ドレイン４、シ
リコン基板１０の界面に到達して、そこに存在する界面
準位を補修するため、界面準位８の密度を減少させるこ
とができる。

【００２８】具体的には、保護膜７ａを形成するに際
し、キャリアガスとしてモノシランとアンモニアのガス
を用い、その流量比を調整してモノシラン：アンモニア
＝１：８とアンモニアガスの割合を高くして、成長温度
を３８０℃、成長時間を１．５分とし、さらにキャリア
ガスに窒素を用いて所定の膜厚になるまでプラズマＣＶ
Ｄ法で成長させた。

【００２９】得られた保護膜７ａは、原子数比でＳｉ：
Ｎ＝６：１０（Ｓｉ／Ｎ＝０．６）と窒素リッチになっ
た構成を有する膜となり、膜厚８００ｎｍの条件で形成
すると自動的に屈折率は１．８となった。また、堆積直
後のナイトライド膜に含まれる水素量は３．０×１０²²
atoms／cm³であった。これに対し、図３に示した従来の
製造方法で形成されたストイキオメトリックな組成の保
護膜７であるシリコンナイトライド膜は、屈折率が２．
０５、堆積直後の膜に含まれる水素量が１．５×１０²²
atoms／cm³であった。

【００３０】このように、キャリアガスの組成を調整す
ることで、従来よりも保護膜７ａの水素含有量を多くす
ることができる。窒素リッチシリコンナイトライド膜の
原子構成の比（Ｓｉ／Ｎ）は、０．７よりも小さければ
小さいほど含有する水素量が大きくなるので好ましく、
より望ましくはＳｉとＮの原子数の比（Ｓｉ／Ｎ）が
０．６以下とすることが好ましい。

【００３１】以上のように、保護膜７ａとして水素を多
く含むシリコンナイトライド膜を形成すると、ナイトラ
イド膜形成中の約３８０℃という温度で水素９が容易に
層間絶縁膜５中を拡散していき、ソース３、ドレイン
４、シリコン基板１０の界面に到達し、そこに存在する
界面準位を補修することによって、界面準位８の密度を
減少させることができる。

【００３２】この窒素リッチのシリコンナイトライド膜
を、耐圧６００ボルトのパワーＭＯＳ型トランジスタに
適用し、トランジスタのソース・ドレイン間に、動作時
とは逆方向に６００ボルトの電圧を印加し、ゲート電圧
を０ボルトまたはオープン状態、基板電圧を０ボルトと
して検査すると、ソース・ドレイン間リーク電流に関す
る歩留まりは、従来のトランジスタよりも１５％上昇し
た。

【００３３】なお、この（実施の形態２）では、含有水
素量が３．０×１０²²atoms／cm³の膜を採用したが、実
質的に２．５×１０²²atoms／cm³以上の水素含有量があ
れば界面準位を減少させる効果がある。また、保護膜７
は窒素リッチシリコンナイトライド膜の１層構造とした
が、もしこの膜の耐湿性、耐アルカリイオン性が充分な
ものでなければ、まず窒素リッチシリコンナイトライド
膜上を従来のストイキオメトリックなシリコンナイトラ
イド膜で覆った２層構造の保護膜としてもよい。

【００３４】すなわち、ＳｉとＮの原子数の比（Ｓｉ／
Ｎ）が０．７より小さい第１の保護膜と、第１の保護膜
の上に形成されＳｉとＮの原子数の比（Ｓｉ／Ｎ）が
０．７程度の第２の保護膜とを設けた２層構造の保護膜
としてもよい。このような構成によっても、第２の保護
膜により耐湿性、耐アルカリイオン性が向上するため、
ＭＯＳトランジスタの信頼性を一層高めることができ
る。

【００３５】（実施の形態３）上記（実施の形態１）で
は、保護膜７を形成する前に半導体基板１０に熱処理を
施して上記従来例と同様の構成を有する保護膜７を形成
したが、この（実施の形態３）では、上記（実施の形態
１）での熱処理を施した後、上記（実施の形態２）と同
様の組成を有する保護膜７を形成する。

【００３６】すなわち、半導体基板１０に形成された半
導体素子の上に保護膜７を形成するに際して、水素を７
％以上含有した不活性ガス中で半導体基板１０を熱処理
して界面準位の密度を減少させ、その後、モノシランガ
スとアンモニアガスの比を調整しながら熱処理した半導
体基板の上に２．５×１０²²atoms／cm³以上の水素を含
有するシリコンナイドライド膜を含む保護膜７を形成す
る。

【００３７】このような構成とすると、界面準位を制御
してソース−ドレイン間の降伏現象を減少でき、チャン
ネル領域における電界バランスのくずれの頻度を少なく
し、より一層の品質改善が実現できる。なお上記各実施
の形態の説明においてはパワーＭＯＳトランジスタの例
をあげたが、本発明はこれに限定されるものではなく、
バイポーラトランジスタ、サイリスタ、絶縁ゲートバイ
ポーラトランジスタなどの他の素子においても、界面準
位に起因する固有の問題を解決することができる。

【００３８】

【発明の効果】以上のように本発明の高耐圧半導体装置
によると、半導体基板に形成された半導体素子の上に、
ＳｉとＮの原子数の比（Ｓｉ／Ｎ）が０．７より小さ
く、２．５×１０²²atoms／cm³以上の水素を含有するシ
リコンナイドライド膜を保護膜として形成したことで、
界面での電界バランスの崩れる頻度が減少して降伏現象
を減らすことができる。

【００３９】また、本発明の高耐圧半導体装置の製造方
法によると、水素を７％以上含有した不活性ガス中で前
記半導体基板を熱処理して界面準位の密度を減少させ、
前記熱処理後の半導体素子の上に保護膜を形成すること
で、保護膜あるいは水素雰囲気中から供給される水素に
よりシリコン基板と層間絶縁膜界面に形成される界面準
位を減少させ、界面での電界バランスのくずれる頻度が
少ない高耐圧半導体素子を容易に実現できる。

【００４０】その結果、逆方向耐圧とした数百ボルトを
有する高耐圧半導体装置において、半導体基板表面に存
在する界面準位による耐圧の低下、耐圧変動が少ない半
導体装置の製造が可能となる。

【図面の簡単な説明】

【図１】（実施の形態１）における高耐圧ＭＯＳトラン
ジスタの製造工程を示す図

【図２】（実施の形態１）における高耐圧ＭＯＳトラン
ジスタの断面図

【図３】従来の高耐圧ＭＯＳトランジスタの製造工程を
示す図

【符号の説明】

１ゲート酸化膜２ゲート電極３ソース４ドレイン５層間絶縁膜６金属電極７ａ保護膜８界面準位９水素１０シリコン基板

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F005 AH04 BB02 5F040 DA00 DA21 DC01 EB14 EB18 EL02 FC00 5F058 BA01 BD10 BF07 BF23 BF30 BJ01 BJ03

Claims

【特許請求の範囲】

【請求項１】半導体基板に形成された半導体素子の上
に、ＳｉとＮの原子数の比（Ｓｉ／Ｎ）が０．７より小
さい保護膜を形成した高耐圧半導体装置。
【請求項２】半導体基板に形成された半導体素子の上
に、ＳｉとＮの原子数の比（Ｓｉ／Ｎ）が０．６以下の
保護膜を形成した請求項１記載の高耐圧半導体装置。
【請求項３】半導体基板に形成された半導体素子の上
に、２．５×１０²²atoms／cm³以上の水素を含有するシ
リコンナイドライド膜を保護膜として形成した高耐圧半
導体装置。
【請求項４】半導体基板に形成された半導体素子の上に
形成され、ＳｉとＮの原子数の比（Ｓｉ／Ｎ）が０．７
より小さい第１の保護膜と、第１の保護膜の上に形成されＳｉとＮの原子数の比（Ｓ
ｉ／Ｎ）が０．７程度の第２の保護膜とを設けた高耐圧
半導体装置。
【請求項５】半導体基板に形成された半導体素子の上に
保護膜を形成するに際して、水素を７％以上含有した不活性ガス中で前記半導体基板
を熱処理して界面準位の密度を減少させ、前記熱処理後の半導体素子の上に保護膜を形成する高耐
圧半導体装置の製造方法。
【請求項６】半導体基板に形成された半導体素子の上
に、ＳｉとＮの原子数の比（Ｓｉ／Ｎ）を０．７より小
さくして２．５×１０²²atoms／cm³以上の水素を含有す
るシリコンナイドライド膜を含む保護膜を形成する高耐
圧半導体装置の製造方法。
【請求項７】半導体基板に形成された半導体素子の上に
保護膜を形成するに際して、水素を７％以上含有した不活性ガス中で前記半導体基板
を熱処理して界面準位の密度を減少させ、モノシランガスとアンモニアガスの比を調整しながら前
記熱処理した半導体基板の上に２．５×１０²²atoms／c
m³以上の水素を含有するシリコンナイドライド膜を含む
保護膜を形成する高耐圧半導体装置の製造方法。
【請求項８】半導体基板に形成された半導体素子の上に
保護膜を形成するに際して、水素を７％以上含有した不活性ガス中で前記半導体基板
を熱処理して、前記熱処理後の半導体素子の上に保護膜を形成し、不活性ガスや水素含有ガスなどを用いて前記保護膜に拡
散のための熱処理を施す高耐圧半導体装置の製造方法。
【請求項９】３００℃〜６００℃の温度で熱処理を行う
請求項５または請求項８記載の高耐圧半導体装置の製造
方法。