JP2000349652A - 誤り訂正手段を備えた記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 十分なデータ信頼率が得られるとともに、メ
モリチップの記憶素子のデータ信頼率の変化に柔軟に対
応することができる記憶装置を提供する。 【解決手段】 メモリチップ１０２とインターフェース
ＬＳＩ１０６とを備えたフラッシュメモリカード５０１
において、メモリチップ１０２に内部ＥＣＣ回路１０４
を設け、インタフェースＬＳＩ１０６に、外部ＥＣＣ回
路１０６１を設ける。そして、積符号による符号化を行
う際は、まず、外部ＥＣＣ回路１０６１によって外符号
化を行い、更に、内部ＥＣＣ回路１０４によって内符号
化を行う。また、データ読み出し時は、内部ＥＣＣ回路
１０４によって内符号の復号を行い、行データの信頼性
情報をメモリチップ１０２の外部に出力する。外部ＥＣ
Ｃ回路１０６１は、外符号の復号を行う場合、行データ
の信頼性情報を利用して復号を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル情報を
記憶する記憶装置、特に、フラッシュメモリ等の半導体
メモリを使った記憶装置に関する。

【０００２】

【従来の技術】従来、コンピュータの主記憶装置には、
ＲＡＭ等の半導体メモリが記憶媒体として利用されてき
たが、このような記憶媒体における誤り訂正方式は、例
えば、特開平3-5995号公報に記載されているように、ビ
ット単位の誤り訂正符号（Error Correcting Code：Ｅ
ＣＣ）を用いて誤りを訂正していた。これは、半導体記
憶媒体の１素子あたりの記録単位が１ビットで、素子の
データ誤り確率がランダムであることに起因している。
この傾向は不揮発性メモリであるフラッシュメモリでも
同様である。

【０００３】一方、ハードディスクやＣＤ−ＲＯＭな
ど、ランダム誤りとバースト誤りが混在する媒体におい
ては、データをバースト誤り訂正ＥＣＣと、ランダム誤
り訂正ＥＣＣとで二重に符号化し、データ復号時に制御
信号により、それぞれの復号結果のうち１つを選択して
出力する方法や、同じＥＣＣを用いて、二重に符号化
し、それぞれのＥＣＣを連携させて、データを高信頼化
させる積符号と呼ばれる方法が採用されている。前者の
方法は、例えば、特開平2−301226号公報や特開平3−21
2026公報に記載されている。また、後者の方法は、特開
平7−202717号公報に記載されている。

【０００４】以下、誤り訂正ＥＣＣと積符号について説
明する。まず、誤り訂正ＥＣＣについて説明する。誤り
訂正で用いられているＥＣＣにはいろいろあるが、まと
まったバイトを１ブロックとして誤り訂正／検出を行う
ＥＣＣとして、リードソロモン符号（以下、ＲＳ符号と
いう）がある。ＲＳ符号は、組織符号となる巡回符号で
ある。組織符号とは、情報データ部と冗長データ部とが
分離できる符号で、符号中に情報データの成分がそのま
まあらわれるため、データを扱いやすい。また、巡回符
号は、符号に周期性があるため、復号時は一定の規則に
従って順に検索できるため、誤り検索がシフトレジスタ
とバッファを用いて簡単に行える。

【０００５】次に、組織符号の生成方法と復号方法につ
いて説明する。データ多項式D(x)、冗長多項式R(x)、符
号生成多項式G(x)、誤り多項式Ｅ(x)を以下のように定
義する。

【０００６】データ多項式D(x)は、数式（１）に示すよ
うに、sバイト目の情報バイト Dsを、xの(k-s)次項の係
数としたｘの多項式とする。

【０００７】

【数１】

【０００８】冗長多項式R(x)は、数式（２）に示すよう
に、sバイト目の冗長バイト Rsを、xの(2t-s)次項の係
数としたｘの多項式とする。R(x)は、訂正能力をtバイ
トとすると、最低2tバイトの冗長バイトが必要となる。

【０００９】

【数２】

【００１０】符号生成多項式G(x)は、数式（３）に示す
ように、D(x)を、符号語多項式W(x)に符号化するための
xの多項式とする。訂正能力をtバイトとすると最低2t次
の多項式を用いる必要がある。

【００１１】

【数３】

【００１２】G(x)の根αには数式（４）に示すような巡
回性がある。

【００１３】

【数４】

【００１４】ここで、Ｎは、G(x)が含まれるガロア体の
元の数で、G(x)によって作られる符号の最大シンボル
(＝１訂正単位)長は（Ｎ−１）シンボルとなる。この巡
回性を利用して、Ｎ＝（２のｎ乗）とおくと、W(x)、D
(x)、G(x)の係数は、G(x)の根αのべき乗の形と、最大
（ｎ−１）次のα多項式、つまりｎビットのビット列の
形の両方で記述することが出来る。

【００１５】次に、ＲＳ符号の符号化について説明す
る。ＲＳ符号の符号化は、数式（５）に示すように、W
(x)がG(x)で割り切れ、かつ、R(x)とD(x)の係数の次数
が重ならないように、D(x)をxの2t乗して符号化する。

【００１６】

【数５】

【００１７】この時、R(x)は、数式（６）のようにな
る。ここで、「ＡmodＢ」は、ＡをＢで割った時の剰余
多項式である。

【００１８】

【数６】

【００１９】

【数７】

【００２０】次に、ＲＳ符号の復号について説明する。
記録媒体から読取った符号をＹ(x)、誤り位置多項式をE
(x)とおく。Ｙ(x)は、数式（８）に示すように、読み取
ったｎバイトのデータのｓバイト目の情報バイトYsを、
xの(n-s)次の項の係数としたｘの多項式とする。

【００２１】

【数８】

【００２２】E(x)は、数式（９）に示すように、誤りバ
イトの位置とパターンを示すxの多項式とする。ｉ，
ｊ，・・・バイトにビットパターンＥi，Ｅj，・・・の誤りが
発生したとする。Y(x)、E(x)の係数もＷ(x)、D(x)と同
じく、ｎビットのビット列で表現する事が出来る。

【００２３】

【数９】

【００２４】この時、Y(x)modG(x)を計算すると、誤り
多項式E(x)の値によって数式（１０）の関係が成り立
つ。

【００２５】

【数１０】

【００２６】誤りが１バイトの場合は、数式（１０）よ
り数式（１１）を得て、ｘにαのべき乗を順に代入する
ことで簡単にＥi、ｉを求められる。

【００２７】

【数１１】

【００２８】しかし、誤りが２バイト以上の場合、Ｅ
(x)modG(x)は、数式（１２）に示すようになる。このた
め、数式（１２）に、G(x)の根（αのｎ乗）(n=0,1,・・・
2t−1)を代入して得られる2t本の方程式 S（αのｎ乗）
＝Sn（数式（１３））を用いて誤り位置と誤りパターン
を検索する。この検索には数式（１４）のように定義さ
れる誤り位置多項式σ(x)を用いる。

【００２９】

【数１２】

【００３０】

【数１３】

【００３１】

【数１４】

【００３２】数式（１３）から数式（１４）を求め、数
式（１４）に、x = αの−ｉ乗（ｉ=0,1,・・・n-1）を順
に代入してｉを求める。求めたｉを数式（１３）に代入
してＥiを求める。

【００３３】次に、積符号について説明する。積符号
は、データをn1行×n2列のマトリクスと考え、各行、各
列ごとにそれぞれ符号化を行い、復号時に各行の復号結
果を利用して、各列の誤り訂正能力を向上させる方法で
ある。ここで、最初に符号化を行う方を外符号Ｃ１、後
に符号化を行う方を内符号Ｃ２とする。Ｃ１、Ｃ２の訂
正能力をそれぞれ、t1バイト、t2バイトとすると、積符
号の訂正能力は、最大で|_（d−１）／２_|バイトまで
訂正することが可能である。ここで、d＝(2×t1＋1)(2
×t2＋1)であり、|_Ａ_|はＡを超えない最大の整数を表
す。積符号の復号方法にはいろいろあるが、ここでは、
例としてレディ・ロビンソン法について説明する。

【００３４】最初に内符号Ｃ２について、t2バイトまで
の誤りを訂正する。この時、行列のｉ行目のデータ信頼
性情報を数式（１５）のように定義する。ここで、d2＝
2×t1＋1である。なお、訂正能力を超える誤りが検出さ
れた場合は、ai＝０とする。

【００３５】

【数１５】

【００３６】次に、外符号Ｃ１について、誤り位置iの
集合Ｆを定義する。Ｆの初期値は、空集合φとする。ま
た、Ｆに含まれる誤り位置iの総数をhとする。

【００３７】次に、外符号Ｃ１について、hを消失誤り
とおいて、|_(d1−h−1)／2_|バイトまでの誤り訂正処
理を行う。ここで、d1＝2×t1＋1である。訂正能力を超
える誤りが検出された場合は集合Ｆへの消失位置の追加
処理に進む。

【００３８】次に、誤り訂正処理後と誤り訂正処理前の
符号について、数式（１６）が成立するか判定を行う。

【００３９】

【数１６】

【００４０】数式（１６）が成立した場合は、復号処理
を終了する。成立しない場合は、集合Ｆへの消失位置の
追加処理に進む。

【００４１】次に、集合Ｆへの消失位置追加処理を行
う。Ｆに含まれない位置ｉで、aiが最小のものをすべて
追加し、誤り訂正処理に戻る。ただし、hがd1以上とな
った場合は、訂正能力を超える誤りが発生したと判定
し、復号処理を終了する。

【００４２】

【発明が解決しようとする課題】記憶装置の記憶媒体と
して利用されるフラッシュメモリは、図２１に示すよう
に、通常のＭＯＳトランジスタのコントロールゲート直
下に、電荷を担持及び放出することができる浮遊ゲート
を有する。そして、浮遊ゲートに担持する電荷量を制御
することで、図２２に示すように、ＭＯＳトランジスタ
のドレイン−ソース間の電流の流れを制御するコントロ
ール電圧の閾値（スレッシュホールド電圧）Ｖthを変化
させ、その変化を電流値として読み取っている。従来の
フラッシュメモリでは、メモリ１素子に対し１ビットを
対応させていたため、素子のランダム不良によるデータ
誤りは、１ビット誤りであった。

【００４３】しかし、近年、フラッシュメモリに対する
大容量化、低コスト化の要求からフラッシュメモリにお
いて、メモリ１素子に対し、２ビット以上を対応させる
多値記録技術が必要となってきている。このような多値
記録技術においては、一つの素子に対し、４つ以上のＶ
thを設定することが必要となり、各Ｖth間の間隔が狭く
なるため、メモリ素子からのデータ読み出しエラーは必
然的に増加する。また、素子不良によりＶthが固定され
た場合は、１素子に２ビット以上の誤りが発生する可能
性が生じる。

【００４４】このため、特開平3-5995号公報のように、
ビット単位で誤り訂正を行う場合、十分なデータ信頼率
を得られなくなるおそれがある。

【００４５】また、特開平2−301226号公報や特開平7−
202717号公報のように、符号化率を固定してデータを二
重に符号化すると、メモリチップの記憶素子のデータ信
頼率の変化に対応出来ず、メモリチップの歩留まり率を
上げるために、符号化効率を低めに設定する場合等、多
値記録化による記憶容量の増加を有効に利用できない可
能性がある。

【００４６】本発明の目的は、十分なデータ信頼率が得
られるとともに、メモリチップの記憶素子のデータ信頼
率の変化に柔軟に対応することができる記憶装置を提供
することにある。

【００４７】

【課題を解決するための手段】本発明に係る記憶装置
は、データを記憶する記憶手段と、当該記憶手段に対す
るデータの読み書きを制御する制御手段とを備えた記憶
装置である。そして、前記記憶手段は、データを格納す
るメモリ手段と、当該メモリ手段に書き込むデータの誤
り訂正符号化を行い、また、前記メモリ手段から読み出
したデータの誤り検出及び誤り訂正を行う内部ＥＣＣ手
段とを備え、当該内部ＥＣＣ手段によって行った誤り訂
正に関する信頼性情報を出力し、前記制御手段は、前記
記憶手段に書き込むデータの誤り訂正符号化を行い、ま
た、前記記憶手段から読み出したデータの誤り検出及び
誤り訂正を行う外部ＥＣＣ手段を備え、前記外部ＥＣＣ
手段は、前記記憶手段から出力された信頼性情報を利用
して誤り訂正を行うことを特徴とする。

【００４８】この場合、前記制御手段は、ホストから書
き込まれたデータを、外部ＥＣＣ手段によって、外符号
化し、前記記憶手段は、前記制御手段によって書き込ま
れた外符号を、内部ＥＣＣ手段によって、内符号化し、
前記メモリ手段に書き込むようにしてもよい。

【００４９】また、複数の動作モードを持ち、例えば、
第１の動作モードでは、前記外部ＥＣＣ手段のみによる
符号化を行い、第２の動作モードでは、前記内部ＥＣＣ
手段のみによる符号化を行い、第３の動作モードでは、
前記外部ＥＣＣ手段及び内部ＥＣＣ手段による積符号化
を行うようにしてもよい。

【００５０】本発明に係るコントローラは、データの記
憶を行う記憶手段に対するデータの読み書きを制御する
コントローラである。そして、前記記憶手段に書き込む
データを誤り訂正符号化し、また、前記記憶手段から読
み出したデータの誤りの有無を検出し、誤りが検出され
た場合に当該データの誤りを訂正する外部ＥＣＣ手段を
有し、前記外部ＥＣＣ手段は、前記記憶手段から出力さ
れた、誤り訂正に関する信頼性情報を利用して、読み出
しデータの誤り訂正を行うことを特徴とする。

【００５１】本発明に係るメモリチップは、データを格
納するメモリ手段と、当該メモリ手段に書き込むデータ
の誤り訂正符号化を行い、また、前記メモリ手段から読
み出したデータの誤り検出及び誤り訂正処理を行う内部
ＥＣＣ手段とを備え、当該内部ＥＣＣ手段で行われた誤
り訂正処理に関する信頼性情報を出力することを特徴と
する。

【００５２】この場合において、前記内部ＥＣＣ回路
は、その動作モードに応じて、誤り訂正能力を変更でき
るようにしてもよい。

【００５３】また、以上の場合において、前記内部ＥＣ
Ｃ手段及び外部ＥＣＣ手段は、誤り訂正符号としてシン
ボル単位訂正符号で、組織符号となる巡回符号（例え
ば、リードソロモン符号）を用いるようにしてもよい。

【００５４】また、前記内部ＥＣＣ手段及び外部ＥＣＣ
手段は、それぞれ、データの誤り訂正符号化を行う誤り
訂正符号生成手段と、データの誤りの有無を検出する誤
り検出手段と、データに誤りが検出された場合に、当該
データの誤りを訂正する誤り訂正手段とを備えるように
してもよい。

【００５５】また、前記信頼性情報は、ある特定の規則
によって重み付けがなされるようにしてもよい。

【００５６】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の実施の形態について詳細に説明する。

【００５７】図１は、本発明によるディジタル情報記憶
装置の概要を示す図である。同図に示すように、本発明
によるディジタル情報記憶装置１０１は、メモリチップ
１０２とインターフェースＬＳＩ１０６とを備え、シス
テムバス１０９に接続される。ディジタル情報記憶装置
１０１は、システムバス１０９を介して、ホスト等とデ
ィジタル情報の受け渡しを行い、ホストから書き込まれ
たディジタル情報を記憶する。

【００５８】メモリチップ１０２は、メモリ１０３と内
部ＥＣＣ回路１０４とを備える。メモリ１０３は、半導
体を利用した記憶媒体で、データの記憶を行う。内部Ｅ
ＣＣ回路１０４は、メモリチップ１０２に書き込まれた
データのＥＣＣ符号化や、メモリ１０３から読み出され
たデータの誤り検出・訂正を行う。また、メモリチップ
１０２は、内部ＥＣＣ回路１０４で行った誤り訂正に関
する信頼性情報をチップ外部に出力する。

【００５９】インターフェースＬＳＩ１０６は、システ
ムバス１０９とのインターフェース制御を行う。また、
インターフェースＬＳＩ１０６は、外部ＥＣＣ回路１０
６１を備える。外部ＥＣＣ回路１０６１は、システムバ
ス１０９を介して、ホスト等から渡されたデータのＥＣ
Ｃ符号化及びメモリチップ１０２から読み出されたデー
タの誤り検出・訂正を行う。外部ＥＣＣ回路１０６１
は、その動作モードに応じて、内部ＥＣＣ回路１０４か
ら出力される信頼性情報を利用して、誤り訂正を行う。

【００６０】図２は、本発明によるディジタル情報記憶
装置のより具体的な構成を示す図である。本記憶装置
は、記憶媒体として、フラッシュメモリを用いたもので
あり、フラッシュメモリカード（ＰＣ−ＡＴＡカード）
として実現したものである。

【００６１】同図に示すように、フラッシュメモリカー
ド５０１は、メモリチップ１０２と、インターフェース
ＬＳＩ１０６と、マイコン５０４と、ＤＲＡＭ５０５と
を備える。各構成要素は、制御信号線、ローカルアドレ
スバス、ローカルデータバスによって接続されている。

【００６２】メモリチップ１０２は、メモリ１０３と内
部ＥＣＣ回路１０４を含むＩＣチップである。インター
フェースＬＳＩ１０６は、システムバス１０９とのイン
ターフェース制御を行うＬＳＩであり、外部ＥＣＣ回路
１０６１を備える。

【００６３】マイコン５０４は、フラッシュメモリカー
ド５０１のコントローラの役割を担っており、中央処理
装置（ＣＰＵ）５０４１と、ＲＯＭと、ＲＡＭとを備え
る。ＣＰＵ５０４１は、システムバス１０９を介して、
ホストから送られてきた命令を解釈し、解釈結果に応じ
て、メモリチップ１０２に対するデータの読み書きや、
ＤＲＡＭ５０５に対するデータの読み書きを制御する。

【００６４】ＤＲＡＭ５０５は、ホストとメモリチップ
１０２との間でデータのやり取りを行う際、データのバ
ッファの役目を担う補助メモリである。

【００６５】図３は、図２に示したフラッシュメモリカ
ード５０１の具体的な実装イメージを示す図である。フ
ラッシュメモリカード５０１は、Ｉ／Ｆコネクタ２０１
を介して、例えば、ノート型ＰＣのＰＣカード・スロッ
トに装着されて、記憶装置として利用される。

【００６６】次に、メモリチップ１０２の構成について
説明する。図４は、メモリチップ１０２の構成を示す図
である。同図に示すように、メモリチップ１０２は、メ
モリ１０３と、デコーダ６０２と、内部コントローラ６
０４と、スイッチ／セレクタ６０３と、センスアンプ・
ラッチ６０５と、内部ＥＣＣ回路１０４と、Ｉ／Ｏバッ
ファ６０１とを備える。図４は、メモリバンクが２つあ
る場合を示しており、各バンク毎に、デコーダ６０２と
センスアンプ・ラッチ６０５を備えている。

【００６７】メモリ１０３は、データの記憶を行う記憶
媒体である。Ｉ／Ｏバッファ６０１は、メモリチップ１
０２の外部からローカルデータバスを介して送られてき
たデータや、内部ＥＣＣ回路１０４から送られてきたデ
ータのバッファの役目を担う補助メモリである。デコー
ダ６０２は、データの読み書きを行う際、ローカルアド
レスバスを介して渡されるアドレスをデコードし、メモ
リ１０３上でのデータアクセス位置を制御する。スイッ
チ／セレクタ６０３は、メモリ１０３へのデータ書き込
み時あるいはメモリ１０３からのデータ読み出し時に、
内部コントローラ６０４からの制御信号に応じて、メモ
リ１０３の各バンクと内部ＥＣＣ回路１０４との間のデ
ータ入出力の切り替えを行う回路である。

【００６８】内部コントローラ６０４は、メモリチップ
１０２内部の各構成要素の制御を行う回路である。セン
スアンプ・ラッチ６０５は、メモリ１０３に対するデー
タの読み書き時に、読み出しデータの検出及び増幅やデ
ータの保持を行う。

【００６９】内部ＥＣＣ回路１０４は、メモリ１０３に
書き込むデータの符号化を行い、また、メモリ１０３か
ら読み出したデータの誤り検出及び誤り訂正を行う。

【００７０】次に、内部ＥＣＣ回路１０４及び外部ＥＣ
Ｃ回路１０６１について説明する。

【００７１】本実施形態では、内部ＥＣＣ回路１０４と
外部ＥＣＣ回路１０６１で共有して用いるＥＣＣにＲＳ
符号を用いる。なお、データの誤り訂正、検出に用いる
ＥＣＣは、これに限られず、シンボル単位訂正符号で、
組織符号となる巡回符号であれば何を用いても構わな
い。

【００７２】また、内部ＥＣＣ回路１０４の訂正能力
は、２バイト、外部ＥＣＣ回路１０６１の訂正能力は、
５バイトとする。なお、内部ＥＣＣ回路１０４の訂正能
力をａバイト、外部ＥＣＣ回路１０６１の訂正能力をｂ
バイトとすると、ａ，ｂは、ａ≦ｂなる整数であれば、
どのような値でもよい。

【００７３】また、本実施形態では、システムバスを介
したホスト等からの情報データの読み込み／書き込み単
位は、５１２バイトとし、用いるガロア体は、５１２バ
イトの情報データを一括して変換でき、１シンボルを１
バイトに対応させることができる最小のガロア体という
条件から、２の１０乗とする。すなわち、１シンボルの
ビット数は、１０ビットである。

【００７４】この場合、情報データ部については、各Ｅ
ＣＣ回路内部では、８ビットのデータに、例えば、２ビ
ットの０をつけて、１０ビットのシンボルとして扱い、
実際にメモリ１０３に格納するときは、８ビットのまま
記録する。一方、冗長データ部を格納する際には、バイ
ト単位で情報を記録するとした時の最小バイト数で書き
込むものとする。例えば、４シンボル（＝４０ビット）
の冗長データ部は、５バイトの領域を使って格納する。
なお、冗長データ部の格納方法は、これに限られず、例
えば、各シンボルを２バイトの領域に格納するようにし
てもよい。以下では、シンボルという言葉を、ＥＣＣ回
路内部での演算を行う際の単位を指す言葉として用い
る。

【００７５】本実施形態は、動作モード制御信号sig_1
で指定される動作モードによって、外部ＥＣＣ回路１０
６１及び内部ＥＣＣ回路１０４の符号化時及び復号時の
動作が異なる。なお、動作モード制御信号sig_1の値
は、例えば、特定のレジスタの設定や、ジャンパーピン
の設定で指定される。

【００７６】図５は、動作モード制御信号sig_1と各Ｅ
ＣＣ回路１０４、１０６１の動作との対応関係を示す表
である。この場合、動作モード制御信号sig_1は、４ビ
ットの信号で、図５の表の示した値以外の値は用いない
こととする。

【００７７】図５のＥＣＣ回路の動作の欄で、１行で表
記されている場合は、符号化時と復号時とで、訂正能力
（符号化の単位となるバイト長および付加する冗長シン
ボル数）及び訂正処理が一致していることを示す。一
方、上下二段に表記されている個所は、符号化時と復号
時とで各ＥＣＣ回路における動作が異なることを示す。
この場合、上段が符号化時の動作、下段が復号時の動作
を示す。

【００７８】同図に示すように、動作モード制御信号si
g_1＝「0010」の場合、内部ＥＣＣ回路１０４は、動作
せず、外部ＥＣＣ回路１０６１は、５１２バイトの情報
データに対して、５バイトまでの誤り訂正可能な誤り訂
正符号化及び誤り訂正処理を行う。

【００７９】動作モード制御信号sig_1＝「1111」の場
合は、積符号による誤り訂正符号化及び復号を行う。積
符号では、情報データが正方マトリクスデータに近いほ
ど符号化効率が良いため、本実施形態では、５１２バイ
トの情報データを、１６バイト×３２バイトのマトリク
スデータとして扱う。すなわち、内部ＥＣＣ回路１０４
は、１６バイトの情報データに対して、２バイトまでの
誤り訂正可能な誤り訂正符号化及び誤り訂正処理を行
う。また、外部ＥＣＣ回路１０６１は、３２バイトの情
報データに対して、５バイトまでの誤り訂正可能な誤り
訂正符号化及び誤り訂正処理を行う。

【００８０】動作モード制御信号sig_1＝「1000」の場
合は、内部ＥＣＣ回路１０４は、５１２バイトの情報デ
ータに対して、２バイトまでの誤り訂正可能な誤り訂正
符号化及び誤り訂正処理を行う。この場合、外部ＥＣＣ
回路１０６１は、動作を行わない。

【００８１】動作モード制御信号sig_1＝「0100」の場
合は、内部ＥＣＣ回路１０４は、符号化時、５１２バイ
トの情報データに対して、５バイトまでの誤り訂正可能
な誤り訂正符号化を行う。一方、復号時には、５１２バ
イトの情報データ及び１０シンボルの冗長データに対し
て、内部ＥＣＣ回路１０４で可能な２バイトまでの誤り
訂正処理を行う。なお、内部ＥＣＣ回路１０４では、５
バイトまでの誤り検出は可能である。また、この場合
も、外部ＥＣＣ回路１０６１は、動作を行わない。

【００８２】動作モード制御信号sig_1＝「0110」の場
合は、内部ＥＣＣ回路１０４は、符号化時、５１２バイ
トの情報データに対して、５バイトまでの誤り訂正可能
な誤り訂正符号化を行う。一方、復号時には、動作を行
わない。また、外部ＥＣＣ回路１０６１は、符号化時、
動作を行わず、復号時に、５１２バイトの情報データ及
び１０シンボルの冗長データに対して、５バイトまでの
誤り訂正可能な誤り訂正処理を行う。すなわち、動作モ
ード制御信号sig_1＝「0110」の場合、誤り訂正符号化
は、内部ＥＣＣ回路１０４で行い、誤り訂正処理は、外
部ＥＣＣ回路１０６１で行う。

【００８３】次に、外部ＥＣＣ回路１０６１の構成につ
いて説明する。図６は、外部ＥＣＣ回路１０６１の構成
を示す図である。

【００８４】同図に示すように、外部ＥＣＣ回路１０６
１は、８−１０変換器１７０１と、シンドローム／符号
生成手段１７０２と、誤り訂正処理開始判定手段１７０
３と、誤り評価式生成手段１７０４と、誤り位置・誤り
値検索手段１７０５と、消失位置計算手段１７０６と、
訂正不能誤り検出手段１７０７と、誤り訂正手段１７０
８と、１０−８変換器１７０９とを備える。

【００８５】８−１０変換器１７０１は、外部ＥＣＣ回
路１０６１に入力される８ビットのデータを１０ビット
のシンボルに変換する。例えば、情報データ部の場合
は、２ビットの０を追加する。また、冗長データの場合
は、例えば、２つのバイトから、１０ビットのシンボル
を抽出する。

【００８６】シンドローム／符号生成手段１７０２は、
ホストから渡されたデータを符号化し、また、メモリチ
ップ１０２から読み出したデータからシンドロームを生
成する。シンドローム／符号生成手段１７０２の詳細に
ついては、後述する。

【００８７】誤り訂正処理開始判定手段１７０３は、符
号化時には、シンドローム／符号生成手段１７０２によ
って生成された符号を１０−８変換器１７０９に出力
し、復号時には、誤り訂正処理の開始を判定する。

【００８８】誤り評価式生成手段１７０４は、シンドロ
ームまたは行データ信頼性情報からデータ誤り個数を判
定する。誤り位置・誤り値検索手段１７０５は、誤り評
価式生成手段１７０４によって生成された情報から、デ
ータ誤りの位置および誤り値の検索を行う。

【００８９】消失位置計算手段１７０６は、内部ＥＣＣ
回路１０４から渡される行データ信頼性情報から消失位
置を計算する。訂正不能誤り検出手段１７０７は、デー
タ誤りの位置および誤り値を用いて、訂正能力を超えた
誤りを検出する。

【００９０】誤り訂正手段１７０８は、誤り位置・誤り
値検索手段１７０５から得られた誤り位置、誤り値を用
いて、メモリチップ１０２から読み出したデータの誤り
を訂正する。例えば、誤り位置のシンボルに対して、誤
り値をＸＯＲすることで訂正を行う。

【００９１】１０−８変換器１７０９は、１０ビットの
シンボルを８ビットデータに変換する。例えば、情報デ
ータ部の場合は、８−１０変換器１７０１で追加した２
ビットを削除する。また、冗長データ部の場合は、１０
ビットのシンボルを、２つのバイトに分けて出力する。

【００９２】次に、前述したシンドローム／符号生成手
段１７０２の詳細について説明する。図７は、シンドロ
ーム／符号生成手段１７０２の構成を示す図である。

【００９３】同図に示すように、シンドローム／符号生
成手段１７０２は、シフトレジスタ部２１０１と、ビッ
ト乗算部２１０２と、スイッチＳＷ１１、ＳＷ１２、Ｓ
Ｗ１３とを備える。

【００９４】シフトレジスタ部２１０１は、１０ビット
のフリップフロップＤが１０段構成になったものであ
る。ビット乗算部２１０２は、入力されたデータに次数
に応じた定数を乗じるビット乗算器ｇが１０段構成にな
ったものである。スイッチＳＷ１１とＳＷ１２は、オン
オフスイッチで、スイッチＳＷ１３は、ａ、ｂの２接点
を持つ３点スイッチである。

【００９５】次に、内部ＥＣＣ回路１０４の構成につい
て説明する。図８は、内部ＥＣＣ回路１０４の構成を示
す図である。

【００９６】同図に示すように、内部ＥＣＣ回路１０４
は、８−１０変換器１８０１と、シンドローム／符号生
成手段１８０２と、誤り訂正処理開始判定手段１８０３
と、誤り評価式生成手段１８０４と、誤り位置・誤り値
検索手段１８０５と、訂正不能誤り検出手段１８０６
と、行データ信頼性情報生成手段１８０７と、誤り訂正
手段１８０８と、１０−８変換器１８０９とを備える。

【００９７】８−１０変換器１８０１は、前述した８−
１０変換器１７０１と同様にして、入力された８ビット
データを１０ビットのシンボルに変換する。

【００９８】シンドローム／符号生成手段１８０２は、
メモリ１０３に書き込むデータを符号化し、また、メモ
リ１０３から読み出したデータからシンドロームを生成
する。シンドローム／符号生成手段１８０２の詳細につ
いては、後述する。

【００９９】誤り訂正処理開始判定手段１８０３は、符
号化時には、符号化されたデータを、１０−８変換器１
８０９に出力し、復号時には、誤り訂正処理の開始の判
定をする。

【０１００】誤り評価式生成手段１８０４は、シンドロ
ームからデータ誤り個数を判定する。誤り位置・誤り値
検索手段１８０５は、誤り評価式生成手段１８０４によ
って生成された情報から、データ誤りの位置および誤り
値の検索を行う。

【０１０１】訂正不能誤り検出手段１８０６は、データ
誤りの位置および誤り値を用いて、訂正能力を超えた誤
りを検出する。行データ信頼性情報生成手段１８０７
は、誤り位置・誤り値検索手段１８０５で得られた誤り
位置情報から行データ信頼性情報を生成する。

【０１０２】誤り訂正手段１８０８は、誤り位置・誤り
値検索手段１８０５が出力する誤り位置、誤り値を用い
て、メモリ１０３から読み出したデータの誤りを訂正す
る。１０−８変換器１８０９は、前述した１０−８変換
器１７０９と同様にして、１０ビットのシンボルを８ビ
ットデータに変換する。

【０１０３】次に、前述したシンドローム／符号生成手
段１８０２の構成について説明する。

【０１０４】図９は、シンドローム／符号生成手段１８
０２の構成を示す図である。同図に示すように、シンド
ローム／符号生成手段１８０２は、低次側シンドローム
生成器１６Ａと、高次側シンドローム生成器１６Ｂと、
データ出力部１６Ｃと、セレクタ部１６Ｄとを備える。
各構成要素の接続形態は、動作モード制御信号sig_1の
値によって変化する。

【０１０５】低次側シンドローム生成器１６Ａは、シフ
トレジスタ部１６０１と、ビット乗算部１６０２と、ス
イッチＳＷ１〜ＳＷ３とを備える。シフトレジスタ部１
６０１は、１０ビットのフリップフロップＤが４段構成
になったものである。ビット乗算部１６０２は、入力さ
れたデータに次数に応じた定数を乗じるビット乗算器ｇ
が４段構成になったものである。スイッチＳＷ１〜ＳＷ
３は、オンオフスイッチである。

【０１０６】高次側シンドローム生成器１６Ｂは、シフ
トレジスタ部１６０４と、ビット乗算部１６０５と、ス
イッチＳＷ５、ＳＷ７とを備える。シフトレジスタ部１
６０４は、１０ビットのフリップフロップＤが６段構成
になったものである。ビット乗算部１６０５は、入力さ
れたデータに、次数に応じた定数を乗じるビット乗算器
ｇが６段構成になったものである。スイッチＳＷ５、Ｓ
Ｗ７は、オンオフスイッチである。

【０１０７】データ出力部１６Ｃは、ａ、ｂの２接点を
持つ３点スイッチＳＷ６を備える。

【０１０８】セレクタ部１６Ｄは、動作モード制御信号
sig_1の値によって、低次側シンドローム生成器１６Ａ
と、高次側シンドローム生成器１６Ｂと、データ出力部
１６Ｃとの間の接続を変更する。セレクタ部１６Ｄは、
セレクタ１〜５と、インバータＩＮＶとを備える。

【０１０９】セレクタ１及びセレクタ２は、２入力１出
力セレクタで、動作モード制御信号sig_1の最上位ビッ
トの値が「１」の時、黒丸側を選択し、「０」の時、白
丸側を選択するセレクタである。

【０１１０】セレクタ３、セレクタ４及びセレクタ５
は、１入力１出力ゲートで、セレクタ信号線２の値が
「１」の時、すなわち、動作モード制御信号sig_1の最
上位ビットが「０」の時、入力されたデータをそのまま
出力し、セレクタ信号線２の値が「０」の時、すなわ
ち、動作モード制御信号sig_1の最上位ビットが「１」
のとき、入力されたデータを出力しない。

【０１１１】低次側シンドローム生成器１６Ａ及び高次
側シンドローム生成器１６Ｂは、外部ＥＣＣ回路１０６
１のシンドローム／符号生成手段１７０２と、符号生成
時のガロア体の元を同一にするためフリップフロップＤ
のビット数を同一にし、符号生成多項式が同一になるよ
うに、ビット乗算部の各定数ｇを定めている。

【０１１２】次に、以上説明したような構成を有するフ
ラッシュメモリカード５０１におけるデータ書き込み時
の処理について説明する。

【０１１３】まず、データ書き込み時のデータパスにつ
いて説明する。

【０１１４】図１０は、動作モード制御信号sig_1の値
に応じたデータパスの変化の様子を概念的に示す図であ
る。

【０１１５】前述したように、動作モード制御信号sig_
1の値が「0010」の場合、内部ＥＣＣ回路１０４は使用
されない。従って、データパスは、１、２，４，６，８
の順になる。すなわち、ホスト等からフラッシュメモリ
カード５０１に書き込まれたデータは、まず、外部ＥＣ
Ｃ回路１０６１に渡され、外部ＥＣＣ回路１０６１によ
って符号化され、その後、内部ＥＣＣ回路１０４によっ
て符号化されることなく、メモリ１０３に書き込まれ
る。

【０１１６】また、動作モード制御信号sig_1の値が「1
111」の場合、データパスは１，２，４，５，７，８と
なる。すなわち、ホスト等からフラッシュメモリカード
５０１に書き込まれたデータは、まず、外部ＥＣＣ回路
１０６１に渡され、外部ＥＣＣ回路１０６１によって、
外符号に符号化される。その後、内部ＥＣＣ回路１０４
に渡され、内部ＥＣＣ回路１０４によって内符号に符号
化され、メモリ１０３に書き込まれる。

【０１１７】動作モード制御信号sig_1の値が「100
0」、「0100」、「0110」の場合、データパスは１，
３，５，７，８となる。すなわち、ホスト等からフラッ
シュメモリカード５０１に書き込まれたデータは、外部
ＥＣＣ回路１０６１によって符号化されることなく、メ
モリチップ１０２に書き込まれ、内部ＥＣＣ回路１０４
によって符号化された後、メモリ１０３に書き込まれ
る。

【０１１８】次に、データ書き込み時の符号化処理の詳
細について説明する。

【０１１９】図１１は、データ書き込み時の符号化処理
の流れを示す図である。

【０１２０】フラッシュメモリカード５０１では、前述
したように、その動作モードによって行う符号化処理が
異なるので、まず、動作モード制御信号sig_1の値が「1
111」であるか否かを判別する（S1101）。

【０１２１】その結果、動作モード制御信号sig_1の値
が「1111」の場合（S1101：YES）、５１２バイトのデー
タを積符号化（外符号化）するため、外部ＥＣＣ回路１
０６１に入力する前に、情報データの並べ替えを行う
（S1102）。前述したように、本実施形態では、５１２
バイトの情報データを、１６バイト×３２バイトのマト
リクスデータとして扱う。外部ＥＣＣ回路１０６１は、
適宜並べ替えて入力される５１２バイトのデータを、３
２バイトごとに符号化する（S1104）。情報データの並
べ替え及び符号化処理の詳細については、後述する。

【０１２２】一方、動作モード制御信号sig_1の値が「1
111」でない場合は（S1101：NO）、続けて、動作モード
制御信号sig_1の値が「0010」であるか否かを判定する
（S1103）。その結果、動作モード制御信号sig_1の値が
「0010」の場合（S1103：YES）、外部ＥＣＣ回路１０６
１は、入力される５１２バイトの情報データを、５バイ
トまでの誤り訂正が可能な（５１２＋１０）シンボルの
符号に符号化する（S1104）。ここでの外部ＥＣＣ回路
１０６１による符号化処理の詳細については、後述す
る。

【０１２３】一方、動作モード制御信号sig_1の値が「0
010」でない場合（S1103：NO）、すなわち、「1000」、
「0100」又は「0110」の場合、５１２バイトのデータ
は、外部ＥＣＣ回路１０６１による符号化を行うことな
しに、そのまま内部ＥＣＣ回路１０４に渡される。

【０１２４】以上のようにして、メモリチップ１０２外
部での処理が終了すると、続いて、メモリチップ１０２
内部での符号化処理に移る。メモリチップ１０２内部の
符号化処理もその動作モードによって異なるので、ま
ず、動作モード制御信号sig_1の値が「0010」であるか
否かの判定を行う（S1105）。

【０１２５】その結果、動作モード制御信号sig_1の値
が「0010」の場合（S1105：YES）、内部ＥＣＣ回路１０
４では符号化を行わず、例えば、メモリチップ１０２
に、バイト単位でシーケンシャルに書き込まれる５１２
バイトの情報データ＋１０シンボルの冗長データを、メ
モリ１０３にそのまま書き込み（S1107）、データ書き
込み処理が終了する。

【０１２６】一方、動作モード制御信号sig_1の値が「0
010」でない場合（S1105：NO）、内部ＥＣＣ回路１０４
は、その動作モードに応じた内部符号化を行う（S110
6）。ここでの内部ＥＣＣ回路１０４による符号化処理
の詳細については、後述する。内部ＥＣＣ回路１０４に
よって符号化された情報データは、メモリ１０３に書き
込まれ（S1107）、データ書き込み処理が終了する。

【０１２７】次に、外部ＥＣＣ回路１０６１及び内部Ｅ
ＣＣ回路１０４による符号化処理の詳細について説明す
る。

【０１２８】まず、外部ＥＣＣ回路１０６１及び内部Ｅ
ＣＣ回路１０４によって、５１２バイトの情報データを
積符号化する場合（動作モード制御信号sig_1＝「111
1」の場合）について説明する。

【０１２９】図１２は、本実施形態で採用する積符号の
構成の概念を示す図である。同図に示すように、５１２
バイトの情報データを、１６バイト×３２バイトのマト
リクスデータとして考え、外符号Ｃ１は、３２バイトの
列データを符号化し、内符号Ｃ２は１６バイトの行デー
タを符号化する。符号化する情報量は、１行あたり１６
×８＝１２８ビット、１列あたり３２×８＝２５６ビッ
トになる。

【０１３０】また、外部ＥＣＣ回路１０６１の訂正能力
は５シンボルだから、１つの列データの符号化に必要な
冗長シンボル長は、１０シンボル（＝１０×１０÷８＝
１３バイト）になる。また、内部ＥＣＣ回路１０４の訂
正能力は、２シンボルだから、１つの行データの符号化
に必要な冗長シンボル長は４シンボル（４×１０÷８＝
５バイト）になる。

【０１３１】前述したように、本実施形態では、冗長シ
ンボルは、バイト単位で情報を記録するとした時の最小
バイト数で書き込むものとするので、外符号Ｃ１の冗長
データ部Ｒ１の格納には、１３×１６＝２０８バイトの
領域が必要となる。また、内符号Ｃ２の冗長データ部Ｒ
２の格納には、５×４２＝２１０バイトの領域が必要と
なる。

【０１３２】実際にメモリ１０３に格納されるときは、
情報データは、５１２バイトの１次元配列データとして
格納されるため、マトリクスデータへの実際の変換は必
ずしも必要ではなく、１次元配列データのままで扱って
もよい。以下の説明では情報データを１次元配列データ
として扱う。

【０１３３】図１３は、５１２バイトの１次元配列デー
タから外符号Ｃ１の情報データ部を抽出し、冗長データ
部を生成する方法を示す図である。ホストからフラッシ
ュメモリカード５０１に書き込まれた５１２バイトのデ
ータは、一旦、ＤＲＡＭ５０５に格納される。そして、
マイコン５０４は、まず、先頭の１バイトのデータを読
み出し、外部ＥＣＣ回路１０６１に入力する。次に、デ
ータアドレスを１５バイトスキップして、１バイトのデ
ータを読み出し、外部ＥＣＣ回路１０６１に入力する。
このように、１６バイト毎のデータを順次読み出して、
読み出したデータを順次、外部ＥＣＣ回路１０６１に入
力する。これを３２回繰り返し、３２バイトの列データ
を外部ＥＣＣ回路１０６１に入力する。３２バイトの列
データの入力が終了すると、今度は、この３２バイトの
列データに対して生成された１０シンボルの冗長データ
を外部ＥＣＣ回路１０６１から読み出して、これをＤＲ
ＡＭ５０５の所定の領域、例えば、情報データ部の後ろ
に格納する。

【０１３４】以上の操作が終了すると、今度は、前から
２バイト目から、１６バイト毎にデータを読み出し、以
上と同様の操作を行う。このような処理を１６回、すな
わち、図１２に示したマトリックスの第１列〜第１６列
について行い、１０シンボルの冗長データを１６個分生
成する。

【０１３５】以上のようにして、外部ＥＣＣ回路１０６
１は、５１２バイトのデータを３２バイトごとに符号化
する。

【０１３６】次に、この時の外部ＥＣＣ回路１０６１内
の動作について説明する。

【０１３７】外部ＥＣＣ回路１０６１に入力された８ビ
ットのデータは、まず、８−１０変換器１７０１によ
り、１０ビットに変換されたあと、シンドローム／符号
生成生手段１７０２に入力される。

【０１３８】このとき、図７に示したシンドローム／符
号生成生手段１７０２では、スイッチＳＷ１１、ＳＷ１
２がオンにされ、ＳＷ１３のｂ側が選択されている。こ
のような状態のシンドローム／符号生成生手段１７０２
において、情報データは、１シンボルずつ、入力端子か
ら、スイッチＳＷ１１、ＳＷ１２を介して、ビット乗算
部２１０２及びシフトレジスタ部２１０１に順次入力さ
れる。また、情報データは、それと同時に、スイッチＳ
Ｗ１３を通って、そのまま出力端子に出力される。そし
て、３２バイトすべての情報データの入力が終了する
と、シフトレジスタ部２１０１に、１０段×１０ビット
の冗長データが保持されていることになる。以上のよう
にして、３２バイトの情報データに対して、１０シンボ
ルの冗長データが生成される。

【０１３９】次に、以上のようにして生成された１０シ
ンボルの冗長データを出力端子から出力する。そのた
め、スイッチＳＷ１３のａ側を選択し、スイッチＳＷ１
１、ＳＷ１２を、オフとする。このとき、ビット乗算部
２１０２には、０が入力されるため、シフトレジスタ部
２１０１の各フリップフロップＤの値、すなわち、冗長
データは、そのまま高次の項からＳＷ１３を通って出力
される。

【０１４０】シンドローム／符号生成手段１７０２から
出力された１０ビットのデータは、１０−８変換器１７
０９で、８ビットのデータに変換された後、外部ＥＣＣ
回路１０６１の外部に出力される。

【０１４１】以上の操作が１６回繰り返されることで、
５１２バイトのデータから４２×１６シンボルの外符号
が生成される。

【０１４２】以上のようにして外符号化が終了すると、
次に、生成された外符号のメモリチップ１０２に対する
書き込みが行われる。この外符号のメモリチップ１０２
への書き込みでは、冗長データ部は、１０シンボル×１
６個からなるＲ１を１６シンボル×１０個のデータへ変
換して書き込まれる。

【０１４３】図１３の場合、冗長データ部Ｒ１におい
て、１シンボル読み取るごとにデータアドレスを９シン
ボルずつスキップする。これを１６回繰り返し１６シン
ボルの列データを生成する。この操作を１０回繰り返し
て、１０個の列データを生成する。

【０１４４】以上のようにしてメモリチップ１０２に書
き込まれる１６×４２シンボルのデータは、８ビット毎
に、内部ＥＣＣ回路１０４に順次入力され、１６シンボ
ル単位で、内符号Ｃ２に符号化される。

【０１４５】次に、この時の内部ＥＣＣ回路１０４内の
動作について説明する。

【０１４６】内部ＥＣＣ回路１０４に入力された８ビッ
トのデータは、まず、８−１０変換器１８０１で１０ビ
ットのシンボルに変換された後、シンドローム／符号生
成手段１８０２に入力される。

【０１４７】このとき、図９に示したシンドローム／符
号生成手段１８０２では、セレクタ部１６Ｄによって、
端子１と端子９、端子３と端子１０が接続され、低次側
シンドローム生成器１６Ａとデータ出力部１６Ｃが接続
される。また、スイッチＳＷ１、ＳＷ２、ＳＷ３がオン
とされ、スイッチＳＷ６は、ａ側が選択される。

【０１４８】このような状態において、情報データは、
１シンボルずつ、スイッチＳＷ１、ＳＷ２を介して、ビ
ット乗算部１６０２及びシフトレジスタ部１６０１に順
次入力されると同時に、スイッチＳＷ６を通って、出力
端子に出力される。１６バイトの情報データの入力が終
了すると、シフトレジスタ部１６０１に、４段×１０ビ
ットの冗長データが保持されていることになる。

【０１４９】次に、この４シンボルの冗長データをシン
ドローム／符号生成手段１８０２から出力する。そのた
め、スイッチＳＷ６のｂ側を選択し、スイッチＳＷ１、
ＳＷ２、ＳＷ３は、オフとする。このとき、ビット乗算
部１６０２には、０が入力されるため、シフトレジスタ
部１６０１の各フリップフロップＤの値、すなわち、冗
長データは、そのまま高次の項からスイッチＳＷ６を通
って出力される。

【０１５０】シンドローム／符号生成手段１８０２から
出力された１０ビットのデータは、１０−８変換器１８
０９で、８ビットのデータに変換された後、内部ＥＣＣ
回路１０４の外部に出力され、メモリ１０３に書き込ま
れる。

【０１５１】以上のような操作を（３２＋１０）回繰り
返すことで、内符号Ｃ２の生成が終了する。

【０１５２】次に、積符号化以外の符号化処理の詳細に
ついて説明する。

【０１５３】まず、外部ＥＣＣ回路１０６１によって、
５１２バイトの情報データを、５バイトまでの誤り訂正
可能な（５１２＋１０）シンボルの符号に符号化する場
合（動作モード制御信号sig_1＝「0010」の場合）につ
いて説明する。

【０１５４】この時の外部ＥＣＣ回路１０６１のシンド
ローム／符号生成生手段１７０２における動作は、前述
した積符号化時の場合（動作モード制御信号sig_1の値
＝「1111」の場合）とほぼ同様である。

【０１５５】すなわち、スイッチＳＷ１１、ＳＷ１２が
オンにされ、ＳＷ１３のｂ側が選択されたシンドローム
／符号生成生手段１７０２において、情報データは、１
シンボルずつ、入力端子から、スイッチＳＷ１１、ＳＷ
１２を介して、ビット乗算部２１０２及びシフトレジス
タ部２１０１に順次入力され、それと同時に、スイッチ
ＳＷ１３を通って、そのまま出力端子に出力される。そ
して、５１２バイトの情報データの入力が終了すると、
シフトレジスタ部２１０１に、１０段×１０ビットの冗
長データが保持されていることになる。以上のようにし
て、５１２バイトの情報データに対して、１０シンボル
の冗長データが生成される。

【０１５６】次に、このようにして生成された冗長デー
タを、前述した積符号化時の場合と同様にして、シンド
ローム／符号生成手段１７０２から出力する。

【０１５７】以上のようにして、５１２バイトの情報デ
ータから、（５１２＋１０）シンボルの符号が生成され
る。

【０１５８】次に、内部ＥＣＣ回路１０４によって、５
１２バイトのデータを２バイトまでの誤り訂正可能な
（５１２＋４）シンボルの符号に符号化する場合（動作
モード制御信号sig_1＝「1000」の場合）について説明
する。

【０１５９】この場合の内部ＥＣＣ回路１０４のシンド
ローム／符号生成手段１８０２における動作も、前述し
た積符号化時の場合とほぼ同様である。

【０１６０】すなわち、セレクタ部１６Ｄによって、低
次側シンドローム生成器１６Ａとデータ出力部１６Ｃが
接続され、スイッチＳＷ１、ＳＷ２、ＳＷ３がオンとさ
れ、スイッチＳＷ６のａ側が選択されたシンドローム／
符号生成手段１８０２において、情報データは、１シン
ボルずつ、スイッチＳＷ１、ＳＷ２を介して、ビット乗
算部１６０２及びシフトレジスタ部１６０１に順次入力
されると同時に、スイッチＳＷ６を通って、出力端子に
出力される。５１２バイトすべての情報データの入力が
終了すると、シフトレジスタ部１６０１に、４段×１０
ビットの冗長データが保持されていることになる。

【０１６１】次に、この４シンボルの冗長データを、前
述したのと同様にして、シンドローム／符号生成手段１
８０２から出力する。

【０１６２】以上のようにして、５１２バイトの情報デ
ータから、（５１２＋４）シンボルの符号が生成され
る。

【０１６３】次に、内部ＥＣＣ回路１０４によって、５
１２バイトのデータを５バイトまでの誤り訂正可能な
（５１２＋１０）シンボルの符号に符号化する場合（動
作モード制御信号sig_1＝「0100」または「0110」の場
合）について説明する。

【０１６４】この場合、内部ＥＣＣ回路１０４のシンド
ローム／符号生成回路１８０２は、右から低次側シンド
ローム生成器１６Ａ、高次側シンドローム生成器１６
Ｂ、データ出力部１６Ｃの順に接続され、外部ＥＣＣ回
路１０６１のシンドローム／符号生成回路１７０２と同
様の構成になる。そして、動作モード制御信号sig_1の
値が「0010」の場合の外部ＥＣＣ回路１０６１と同様に
して、１０シンボルの冗長データを生成し、５１２バイ
トの情報データを５バイト訂正可能な符号へ符号化す
る。

【０１６５】次に、データ読み出し時の処理について説
明する。

【０１６６】まず、データ読み出し時のデータパスの変
化について説明する。図１４は、動作モード制御信号si
g_1の値に応じたデータパスの変化の様子を概念的に示
す図である。同図において、例えば、「**10」とある場
合、「**」の部分は、任意の値を意味する。

【０１６７】まず、前述したように、動作モード制御信
号sig_1の値が「0010」又は「0110」（すなわち、「**1
0」）の場合、内部ＥＣＣ回路１０４による誤り検出・
訂正処理は行わない。従って、データパスは、図１４に
示した８、６、４、２、１の順になる。すなわち、メモ
リ１０３から読み出されたデータは、内部ＥＣＣ回路１
０４で誤り検出・訂正処理が行われることなく、そのま
ま、メモリチップ１０２の外部に出力される。メモリチ
ップ１０２の外部に出力されたデータは、外部ＥＣＣ回
路１０６１に入力され、誤り検出・訂正処理が行われ
る。外部ＥＣＣ回路１０６１により誤り検出・訂正処理
が行われたデータは、フラッシュメモリカード５０１の
外部に渡される。

【０１６８】また、動作モード制御信号sig_1の値が「1
000」又は「0100」（すなわち、「**00」）の場合、デ
ータパスは、８、７、５、３、１となる。すなわち、メ
モリ１０３から読み出されたデータは、内部ＥＣＣ回路
１０４に入力され、誤り検出・訂正処理が行われる。内
部ＥＣＣ回路１０４によって誤り検出・訂正が行われた
データは、メモリチップ１０２の外部に出力される。メ
モリチップ１０２から出力されたデータは、外部ＥＣＣ
回路１０６１で誤り検出・訂正処理が行われることな
く、フラッシュメモリカード５０１の外部に出力され
る。

【０１６９】また、動作モード制御信号sig_1の値が「1
111」の場合、データパスは、８、７、５、４、２、１
となる。すなわち、メモリ１０３から読み出されたデー
タは、内部ＥＣＣ回路１０４及び外部ＥＣＣ回路１０６
１の両方で、積符号による誤り検出・訂正処理が行われ
る。

【０１７０】次に、内部ＥＣＣ回路１０４による復号処
理について説明する。図１５は、内部ＥＣＣ回路１０４
による復号処理の流れを示す図である。

【０１７１】メモリ１０３から読み出されたデータを内
部ＥＣＣ回路１０４で復号するか否かは、前述したよう
に、その動作モードによるので、まず、動作モード制御
信号sig_1が「**10」であるか否かを判別する（S120
1）。その結果、動作モード制御信号sig_1の値が「**1
0」（具体的には、「0010」または「0110」）の場合（S
1201：YES）、内部ＥＣＣ回路１０４では復号を行わ
ず、メモリ１０３から読み出されたデータ（情報データ
＋冗長データ）をそのまま外部ＥＣＣ回路１０６１に出
力する。

【０１７２】一方、動作モード制御信号sig_1の値が「*
*10」でない場合は（S1201：NO）、内部ＥＣＣ回路１０
４による復号処理を行う。符号の復号単位は、動作モー
ド制御信号sig_1の値が「1000」の場合、（５１２＋
４）シンボル、「1111」の場合は、（１６＋４）シンボ
ル、「0100」の場合、（５１２＋１０）シンボルであ
る。

【０１７３】内部ＥＣＣ回路１０４による復号を行う場
合は、最初に、前述した復号単位について、Ｓｎの値を
計算する（S1203）。この計算は、シンドローム／符号
生成手段１８０２で行われる。

【０１７４】このときのシンドローム／符号生成手段１
８０２の回路構成は、動作モード制御信号sig_1の値が
「1111」又は「1000」の場合は、右から低次側シンドロ
ーム生成器１６Ａ、データ出力部１６Ｃの順に接続さ
れ、動作モード制御信号sig_1の値が「0100」の場合
は、低次側シンドローム生成器１６Ａ、高次側シンドロ
ーム生成器１６Ｂ、データ出力部１６Ｃの順に接続され
る。これは、符号生成時と符号長を一致させてＳｎを計
算するためである。

【０１７５】そして、情報データ及び冗長データを、シ
ンドローム／符号生成手段１８０２に順次入力し、前述
した一復号単位の入力が終了すると、読み出したデータ
に対する誤りの有無を調べるため、Ｓｎ＝all０である
か否かの判定を行う（S1204）。これは、シンドローム
／符号生成手段１８０２のシフトレジスタ部の各フリッ
プフロップＤの値で判定する。フリップフロップＤの値
がすべて０の場合が、Ｓｎ＝all０に相当する。

【０１７６】判定の結果、Ｓｎ＝all０の場合は（S120
4：YES）、読み出したデータに誤りがないと判断し、内
部ＥＣＣ回路１０４における符号の情報データ部を、メ
モリチップ１０２の外部に出力し、内部ＥＣＣ回路１０
４の復号処理を終了する。

【０１７７】一方、Ｓｎ＝all０でない場合は（S1204：
NO）、読み出したデータに誤りが発生したと判断し、誤
り位置多項式σ(x)を計算する。これは、図８に示した
誤り評価式生成手段１８０４が行う。そして、誤り位置
多項式σ(x)が求まるか否かを判別する（S1205）。

【０１７８】その結果、誤り位置多項式σ(x)が求まる
場合は（S1205：YES）、誤り位置・誤り値検索手段１８
０５を用いて、誤りの位置、値を計算し、誤り訂正処理
を行う（S1206）。その後、誤り訂正処理が正常に終了
したか否かを判別する（Ｓ１２０７）。

【０１７９】その結果、誤り訂正処理が正常に終了した
場合は（Ｓ１２０７：YES）、誤り訂正の個数に応じ
て、行データの信頼性情報aiを算出する。行データ信頼
性情報aiの算出は、行データ信頼性情報生成手段１８０
７が行う。内部ＥＣＣ回路１０４の訂正能力が２バイト
の場合、数式（１５）を用いて計算すると、aiの値は、
訂正不能、２バイト訂正、１バイト訂正、訂正無しの順
に、０、１／５、３／５、１の４値となる。

【０１８０】そして、内部ＥＣＣ回路１０４における符
号の情報データ部及び行データの信頼性情報aiを外部に
出力し（S1209）、内部ＥＣＣ回路１０４の復号処理を
終了する。

【０１８１】一方、誤り訂正処理が正常に終了しなかっ
た場合は（S1207：NO）、訂正能力を超える誤りが発生
したと判定し、訂正不能誤り検出情報を出力し、行デー
タの信頼性情報aiを０とする（S1208）。そして、内部
ＥＣＣ回路１０４における符号の情報データ部及び行デ
ータの信頼性情報aiを出力し（S1209）、内部ＥＣＣ回
路１０４の復号処理を終了する。

【０１８２】また、誤り位置多項式σ(x)が求まらない
場合（S1205：NO）、つまり、Ｓｎからσ(x)を求めた後
でσ(x)の解が求まらない場合、あるいは解が範囲外の
場合も、訂正能力を超える誤りが発生したと判定し、訂
正不能誤り検出情報を出力し（S1208）、更に、行デー
タの信頼性情報ａｉを０として出力する（S1209）。

【０１８３】以上のようにして、内部ＥＣＣ回路１０４
による復号処理が行われる。

【０１８４】次に、外部ＥＣＣ回路１０６１による復号
処理について説明する。

【０１８５】図１６は、外部ＥＣＣ回路１０６１による
復号処理の流れを示す図である。

【０１８６】最初に、外部ＥＣＣ回路１０６１に入力さ
れたデータについて、どのような復号処理を行うかを判
断するため、まず、動作モード制御信号sig_1の値が、
「**00」か否かを判定する（S1301）。

【０１８７】その結果、動作モード制御信号sig_1の値
が、「**00」（具体的には、「1000」又は「0100」）の
場合（S1301：YES）、外部ＥＣＣ回路１０６１による復
号処理は行われず、メモリチップ１０２から出力される
データがそのままホスト等に渡される。一方、動作モー
ド制御信号sig_1の値が「**00」ではない場合（S1301：
NO）、続いて、動作モード制御信号sig_1の値が「111
1」か否かを判定する（S1302）。その結果、動作モード
制御信号sig_1の値が「1111」の場合は（S1302：YE
S）、積符号復号を行う。この場合、メモリチップ１０
２から読み出したデータを符号長４２シンボルの外符号
Ｃ１として復号するため、データの並べ替えを行う（S1
303）。そして、並べ替えて入力したデータについて、
外部ＥＣＣ回路１０６１において積符号復号を行う（S1
305）。データの並べ替え及び復号処理の詳細について
は、後述する。

【０１８８】また、動作モード制御信号sig_1の値が「1
111」でない場合は（S1302：NO）、外部ＥＣＣ回路１０
６１により、符号長（５１２＋１０）シンボルの符号
（訂正能力５バイト）の復号処理を行う（S1304）。

【０１８９】次に、この外部ＥＣＣ回路１０６１による
５バイト訂正復号処理Ｓ１３０４の詳細について説明す
る。図１７は、外部ＥＣＣ回路１０６１による５バイト
訂正復号処理の流れを示す図である。

【０１９０】同図に示すように、外部ＥＣＣ回路１０６
１では、まず、メモリチップ１０２から読み出した（５
１２＋１０）シンボルのデータがシンドローム／符号生
成手段１７０２に順次入力され、Ｓｎが計算される（S1
401）。

【０１９１】そして、読み出したデータに対する誤りの
有無を調べるため、Ｓｎ＝all０の判定を行う（S140
2）。これは、前述した内部ＥＣＣ回路１０４の場合と
同様に、シンドローム／符号生成手段１７０２のシフト
レジスタ部２１０１のフリップフロップＤの値で判定す
る。

【０１９２】判定の結果、Ｓｎ＝all０である場合は（S
1402：YES）、入力されたデータに誤りがないと判定
し、外部ＥＣＣ回路１０６１は、データの誤り訂正処理
を行わない。

【０１９３】一方、Ｓｎ＝all０でない場合は（S1402：
NO）、データに誤りが生じていると判定し、続けて、誤
り評価式生成手段１７０４を用いて、誤り訂正処理を行
うための誤り位置多項式σ(x)が求まるか否かを判定す
る（S1403）。

【０１９４】その結果、σ(x)が求まった場合は（S140
3：YES）、誤り訂正処理を行う（S1404）。すなわち、
誤り位置・誤り値検索手段１７０５を用いて、すべての
シンボルについて誤り検索を行った後、読み込んだデー
タの誤り訂正処理を行う。そして、誤り訂正処理が正常
に終了したか否かを判定する（S1405）。

【０１９５】その結果、誤り訂正処理が正常に終了した
場合は（S1405：YES）、訂正された情報データ部を出力
する。

【０１９６】一方、誤り訂正処理が正常に終了しなかっ
た場合は（S1405：NO）、訂正能力を超えた誤りが発生
したと判定し、訂正不能誤り検出手段１７０７を用い
て、訂正不能誤り検出情報を出力し（S1406）、情報デ
ータ部を訂正せずに出力する。

【０１９７】また、誤り評価式生成手段１７０４を用い
てσ(x)が求まらない場合も（S1403：NO）、訂正能力を
超えた誤りが発生したと判定し、訂正不能誤り検出手段
１７０７を用いて、訂正不能誤り検出情報を出力し（S1
406）、復号処理を終了する。

【０１９８】そして、外部ＥＣＣ回路１０６１で付加し
た冗長データを削除し、未訂正の情報データを出力す
る。

【０１９９】次に、外部ＥＣＣ回路１０６１による積符
号の復号処理Ｓ１３０５の詳細について説明する。この
場合、前述したように、復号処理を行う前に、メモリチ
ップ１０２から読み出した５１２バイトの情報データと
１６０シンボルの冗長データを外符号に変換する必要が
ある。

【０２００】図１８は、メモリチップ１０２から読み出
された１６×３２（＝５１２）シンボル（バイト）の情
報データ部と１６×１０（＝１６０）シンボルの冗長デ
ータ部Ｒ１からなる１次元配列データを外符号に変換す
る方法を示す図である。

【０２０１】最初に、１次元配列データから、３２シン
ボルの外符号Ｃ１の情報データ部を抽出する。そのた
め、データを１シンボル読み取るごとにデータアドレス
を１５シンボルずつスキップする。これを３２回繰り返
し３２シンボルの列データ（情報データ部）を生成す
る。

【０２０２】同様に、外符号Ｃ１の冗長データ部Ｒ１
も、１シンボル読み取るごとにデータアドレスを１５シ
ンボルずつスキップする。これを１０回繰り返し１０シ
ンボルの列データを生成する。こうして生成された１０
シンボルの冗長データ部と、３２シンボルに変換した情
報データ部とを合わせて、４２シンボルの列データ（外
符号）とする。

【０２０３】この操作をデータの先頭から順に１６回繰
り返す。

【０２０４】以上のようにして生成された外符号Ｃ１に
対して、外部ＥＣＣ回路１０６１によって復号処理を行
う。図１９は、外部ＥＣＣ回路１０６１による外符号の
復号処理の流れを示す図である。

【０２０５】同図に示すように、まず、シンドローム／
符号生成手段１７０２を用いて、前述した５バイト訂正
復号の場合と同様に、Ｓｎを計算する（S1501）。そし
て、入力された４２シンボルの符号について、誤りの有
無を判別するため、Ｓｎ＝all０であるか否かを調べる
（S1502）。

【０２０６】その結果、Ｓｎ＝all０の場合は（S1502：
YES）、データに誤りがないと判定し、誤り訂正処理を
行わず、復号処理を終了する。

【０２０７】一方、Ｓｎ＝all０でない場合は（S1502：
NO）、データに誤りが生じていると判定し、続けて、誤
り評価式生成手段１７０４を用いて、誤り訂正処理を行
うための誤り位置多項式σ(x)が求まるか否かを判定す
る（S1503）。これは、積符号の復号において、誤り位
置ｉの集合Ｆを空集合（初期値）とした場合の誤り訂正
処理に相当する。

【０２０８】その結果、誤り位置多項式σ(x)が求まる
場合は（S1503：YES）、次に、誤り訂正処理を行う（S1
504）。すなわち、誤り位置・誤り値検索手段１７０５
を用いて、すべてのシンボルについて誤り検索を行う。
そして、数式（１６）が成立するか否か判定する（S150
5）。本実施形態の場合、ｎの初期値は０で、ｄ１は、
１１（＝２×５＋１）となる。

【０２０９】その結果、数式（１６）が成立する場合は
（S1505：YES）、訂正された符号のうちの情報データ部
を出力する。

【０２１０】一方、数式（１６）が成立しない場合は
（S1505：NO）、誤り位置の集合Ｆへ消失位置追加を行
う（S1506）。ここでは、消失位置計算手段１７０６を
用いて、集合Ｆに含まれない位置ｉで、ａｉが０でない
最小のもの（この場合、ａｉの値が１／５の値をもつ情
報）を誤り位置の集合Ｆへすべて追加する。また、ｎの
値をインクリメントする。

【０２１１】そして、消失位置ｉの総数ｈがｄ1より小
さいか否かを判別する（S1507）。ｈがｄ1より小さい場
合は（S1507：YES）、誤り評価式生成手段１７０４を用
いてσ(x)を再計算し（S1503）、以後前述した処理を繰
り返す。

【０２１２】一方、ｈがｄ１以上の場合は（S1507：N
O）、訂正能力を超えた誤りが発生したと判定し、訂正
不能誤り検出手段１７０７を用いて、訂正不能誤り検出
情報を出力し（S1508）、誤り訂正処理を行うことな
く、符号から冗長データを削除し、情報データを出力し
た後に復号処理を終了する。

【０２１３】また、誤り位置多項式σ(x)が求まらない
場合も（S1503：NO）、誤り位置の集合Ｆへ消失位置追
加を行い（S1506）、以後前述した処理を繰り返す。

【０２１４】以上説明したようなフラッシュメモリカー
ド５０１においては、メモリ１０３の多値記憶化に伴う
データ読み出し率エラーの増加に対して十分な誤り訂正
能力を持たせる事ができる。

【０２１５】また、ＲＳ符号を用いた内部ＥＣＣ回路１
０４をメモリチップ１０２内部に設けているので、チッ
プ単体で使用するユーザにも対応可能になる。

【０２１６】また、動作モード制御信号sig_1の値によ
って、データの符号化方法や復号方法を変更することが
出来るため、メモリチップ１０２のデータ信頼率に合わ
せて、符号化率や訂正能力を変更することも可能で、記
憶媒体の記憶容量の有効利用を図ることが出来る。

【０２１７】また、メモリチップ１０２の性能にばらつ
きがあっても、メモリチップ１０２内部の内部ＥＣＣ回
路１０４および外側の外部ＥＣＣ回路１０６１の復号方
法を変更することで、フラッシュメモリカード５０１全
体としてのデータ信頼率を上げることができる。そのた
め、チップの歩留まり率を上げることも可能である。

【０２１８】なお、前述した実施形態では、積符号化時
においても外符号Ｃ１の訂正能力を５バイトとしたが、
積符号を用いた場合では、最大訂正能力まで訂正するこ
とで誤訂正が生じることを防ぐため、最大訂正能力まで
訂正しないようにしてもよい。

【０２１９】また、メモリチップ１０２のデータ信頼率
によっては、積符号時は、例えば、訂正能力３バイト、
冗長シンボル６シンボルとして訂正能力を変更して、符
号化効率を上げることも可能である。

【０２２０】なお、前述したような本発明によるディジ
タル情報記憶装置は、図２０に示すように、デジタルカ
メラや携帯情報端末機器、携帯電話、ＰＨＳに着脱可能
な可搬型記憶装置にも使用することができる。この場
合、記憶装置には、メモリチップ１０２のみを実装し、
外部ＥＣＣ回路１０６１で行っていた誤り訂正処理等
は、ＰＣやデジタルカメラ等の機器本体側で行うように
してもよい。

【０２２１】

【発明の効果】以上詳細に説明したように、本発明で
は、シンボル単位訂正を行うリードソロモン符号方式を
用いているので、多値技術を使った場合でも、十分なデ
ータ信頼率が得られる。

【０２２２】また、本発明では、符号化方法及び復号方
法を切り替えることができるので、メモリチップの記憶
素子のデータ信頼率の変化に柔軟に対応することができ
る。

【図面の簡単な説明】

【図１】 本発明によるディジタル情報記憶装置の概要
を示す図である。

【図２】 本発明によるフラッシュメモリカード５０１
の構成を示す図である。

【図３】 フラッシュメモリカード５０１の具体的な実
装イメージを示す図である。

【図４】 メモリチップ１０２の構成を示す図である。

【図５】 動作モード制御信号sig_1と各ＥＣＣ回路の
動作との対応関係を示す表である。

【図６】 外部ＥＣＣ回路１０６１の構成を示す図であ
る。

【図７】 シンドローム／符号生成手段１７０２の構成
を示す図である。

【図８】 内部ＥＣＣ回路１０４の構成を示す図であ
る。

【図９】 シンドローム／符号生成手段１８０２の構成
を示す図である。

【図１０】 データ書き込み時のデータパスの変化の様
子を概念的に示す図である。

【図１１】 データ書き込み時の符号化処理の流れを示
す図である。

【図１２】 実施形態で採用する積符号の構成の概念を
示す図である。

【図１３】 １次元配列データから外符号Ｃ１の情報デ
ータ部を抽出し、冗長データ部を生成する方法を示す図
である。

【図１４】 データ読み出し時のデータパスの変化の様
子を概念的に示す図である。

【図１５】 内部ＥＣＣ回路１０４による復号処理の流
れを示す図である。

【図１６】 外部ＥＣＣ回路１０６１による復号処理の
流れを示す図である。

【図１７】 外部ＥＣＣ回路１０６１による５バイト訂
正復号処理の流れを示す図である。

【図１８】 メモリチップ１０２から読み出された１次
元配列データを外符号に変換する方法を示す図である。

【図１９】 外部ＥＣＣ回路１０６１による復号処理の
流れを示す図である。

【図２０】 本発明によるディジタル情報記憶装置の適
用例を示す図である。

【図２１】 フラッシュメモリの構成を示す図である。

【図２２】 コントロールゲート電圧とドレイン電流の
関係を示す図である。

【符号の説明】

１０１ ディジタル情報記憶装置 １０２ メモリチップ １０３ メモリ １０４ 内部ＥＣＣ回路 １０６、５０３ インターフェースＬＳＩ １０６１ 外部ＥＣＣ回路

フロントページの続き (72)発明者 辛島 哲次 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 小谷 博昭 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 野副 敦史 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 西谷 卓史 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 Ｆターム(参考） 5J065 AA01 AB01 AC03 AD03 AD04 AD11 AD13 AF02 AH06

Claims (9)

【特許請求の範囲】
1. 【請求項１】 データを記憶する記憶手段と、 当該記憶手段に対するデータの読み書きを制御する制御
   手段とを備えた記憶装置であって、 前記記憶手段は、 データを格納するメモリ手段と、 当該メモリ手段に書き込むデータの誤り訂正符号化を行
   い、また、前記メモリ手段から読み出したデータの誤り
   検出及び誤り訂正を行う内部ＥＣＣ手段とを備え、 当該内部ＥＣＣ手段によって行った誤り訂正に関する信
   頼性情報を出力し、前記制御手段は、 前記記憶手段に書き込むデータの誤り訂正符号化を行
   い、また、前記記憶手段から読み出したデータの誤り検
   出及び誤り訂正を行う外部ＥＣＣ手段を備え、 当該外部ＥＣＣ手段は、前記記憶手段から出力された信
   頼性情報を利用して誤り訂正を行うことを特徴とする記
   憶装置。
2. 【請求項２】 前記制御手段は、 ホストから書き込まれたデータを、外部ＥＣＣ手段によ
   って、外符号化し、 前記記憶手段は、 前記制御手段によって書き込まれた外符号を、内部ＥＣ
   Ｃ手段によって、内符号化し、前記メモリ手段に書き込
   むことを特徴とする請求項１に記載の記憶装置。
3. 【請求項３】 第１の動作モードでは、前記外部ＥＣＣ
   手段のみによる符号化を行い、第２の動作モードでは、
   前記内部ＥＣＣ手段のみによる符号化を行い、第３の動
   作モードでは、前記外部ＥＣＣ手段及び内部ＥＣＣ手段
   による積符号化を行うことを特徴とする請求項１又は請
   求項２に記載の記憶装置。
4. 【請求項４】 前記内部ＥＣＣ手段及び外部ＥＣＣ手段
   は、誤り訂正符号として、シンボル単位訂正符号で、組
   織符号となる巡回符号を用いることを特徴とする請求項
   １〜３のいずれか一項に記載の記憶装置。
5. 【請求項５】 データの記憶を行う記憶手段に対するデ
   ータの読み書きを制御するコントローラであって、 前記記憶手段に書き込むデータを誤り訂正符号化し、ま
   た、前記記憶手段から読み出したデータの誤りの有無を
   検出し、誤りが検出された場合に当該データの誤りを訂
   正する外部ＥＣＣ手段を有し、 当該外部ＥＣＣ手段は、 前記記憶手段から出力された、誤り訂正に関する信頼性
   情報を利用して、読み出しデータの誤り訂正を行うこと
   を特徴とするコントローラ。
6. 【請求項６】 前記外部ＥＣＣ手段は、誤り訂正符号と
   して、シンボル単位訂正符号で、組織符号となる巡回符
   号を用いることを特徴とする請求項５に記載のコントロ
   ーラ。
7. 【請求項７】 データを格納するメモリ手段と、 当該メモリ手段に書き込むデータの誤り訂正符号化を行
   い、また、前記メモリ手段から読み出したデータの誤り
   検出及び誤り訂正処理を行う内部ＥＣＣ手段とを備え、 当該内部ＥＣＣ手段で行われた誤り訂正処理に関する信
   頼性情報を出力することを特徴とするメモリチップ。
8. 【請求項８】 前記内部ＥＣＣ回路は、誤り訂正能力を
   変更できることを特徴とする請求項７に記載のメモリチ
   ップ。
9. 【請求項９】 前記内部ＥＣＣ手段は、誤り訂正符号と
   して、シンボル単位訂正符号で、組織符号となる巡回符
   号を用いることを特徴とする請求項７又は請求項８に記
   載のメモリチップ。