JP2000350097A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 信号電荷の蓄積時間が行間やフィールド間で
異なることによって生じる画像品質の劣化を防止する。 【解決手段】 行方向及び列方向に二次元的に配列され
入射光量に応じた電荷を生じる複数の光電変換部と、列
方向に配列された複数の光電変換部に対応して設けられ
各光電変換部に蓄積されている信号電荷に対応した電気
信号が読み出される複数の垂直信号線とを有し、信号電
荷に対応した電気信号の垂直信号線への読み出し動作が
インタレース走査によって行われる固体撮像装置におい
て、読み出し動作前に各光電変換部を初期化させ、初期
化動作時から読み出し動作時までの期間が各行で一定に
なるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置、特
にＣＭＯＳ型の固体撮像装置の画質向上技術に関するも
のである。

【０００２】

【従来の技術】近年固体撮像装置として、ＣＭＯＳ型
（増幅型或いはＡＰＳ型と呼ばれる場合もある）の固体
撮像装置（ＣＭＯＳイメージセンサ）が、モバイル機器
向けの低消費電力型固体撮像装置として開発・製品化さ
れている。さらに、このＣＭＯＳイメージセンサは、低
消費電力であるという特徴を生かして、動画情報を扱う
ことのできるＰＣカメラや、高画質が要求されるデジタ
ルカメラ、ＤＶカメラ、ＡＴＶカメラ等にも採用されよ
うとしている。現在使用されているＮＴＳＣ／ＰＡＬカ
メラやＤＶカメラでは、センサ内部で加算を行うインタ
レース動作を行っている。インタレース動作では、第１
フィールドでは奇数行から読み出し動作が開始され、第
２フィールドでは偶数行から読み出し動作がスタートす
るようになっている。図１０は、従来のＣＭＯＳイメー
ジセンサのインタレース動作について示したものであ
る。同図において、ＦＩはフィールドインデックス、Ｖ
Ｄは垂直同期信号、ＨＤは水平同期信号、ＢＬＫは垂直
ブランキング期間を示している。従来のＣＭＯＳイメー
ジセンサは、同図に示すように、偶数フィールドでは、
（２行目＋３行目）、（４行目＋５行目）、（６行目＋
７行目）、というようにして、フォトダイオードに蓄積
されている信号電荷に対応した電気信号が読み出され
る。また、奇数フィールドでは、（１行目＋２行目）、
（３行目＋４行目）、（５行目＋６行目）、というよう
にして、フォトダイオードに蓄積されている信号電荷に
対応した電気信号が読み出される。

【０００３】したがって、同図に示すように、奇数フィ
ールドの２行目の蓄積期間は２６２．５Ｈ＋α（Ｈは１
水平期間、αは水平ブランキング期間での読み出しタイ
ミングに依存する値）、３行目の蓄積期間は２６３．５
Ｈ−α（２６２．５Ｈ＋１Ｈ−α）となる。また、偶数
フィールドの２行目の蓄積期間は２６２．５Ｈ−αとな
り、３行目の蓄積期間は２６１．５Ｈ＋α（２６２．５
Ｈ−１Ｈ＋α）となる。つまり、同一フィールド内であ
っても偶数行と奇数行とでは蓄積期間が異なっている。
また、同一行であっても偶数フィールドと奇数フィール
ドとでは蓄積期間が異なっている。ＣＣＤイメージセン
サのように同時性を持つセンサではこのような問題は発
生しないが、ＣＭＯＳイメージセンサのような同時性を
持たないライン読み出し型のセンサでは、インタレース
走査を行った場合にこのような蓄積時間の不均一性の問
題が発生する。蓄積期間が長い場合にはこのような蓄積
期間の不均一性が画像品質に大きな影響を与えることは
ないが、蓄積期間が短い場合（例えば、明るい画像を撮
像する際の電子シャッタ動作によって蓄積期間が短くな
る場合等）にはこのような蓄積期間の不均一性が画像品
質に大きな影響を与えることになる。

【０００４】一方、ＣＭＯＳイメージセンサを蛍光灯下
で用いる場合、垂直期間の周期とは異なる周期の蛍光灯
フリッカが画像品質に悪影響を与える場合がある。この
フリッカの問題は、インタレース走査を行う場合の他、
１フレーム分の信号を順次読み出すプログレッシブ走査
を行う場合にも生じる。

【０００５】

【発明が解決しようとする課題】このように、従来のＣ
ＭＯＳ型固体撮像装置では、インタレース動作を行う場
合に、偶数行と奇数行との間、或いは偶数フィールドと
奇数フィールドとの間において、光電変換された信号電
荷の蓄積時間が異なるため、画像品質に悪影響を与える
という問題があった。また、従来のＣＭＯＳ型固体撮像
装置では、垂直期間の周期（１フレーム或いは１フィー
ルドの周期）とは異なる周期のフリッカによって画像品
質に悪影響を与えるという問題もあった。本発明は上記
従来の課題に対してなされたものであり、信号電荷の蓄
積時間が行間やフィールド間で異なることによって生じ
る画像品質の劣化の問題、或いは垂直期間の周期とは異
なる周期のフリッカによって生じる画像品質の劣化の問
題を解決することが可能な固体撮像装置を提供すること
を目的としている。

【０００６】

【課題を解決するための手段】本発明は、入射光量に応
じた電荷を生じる複数の光電変換部が行方向及び列方向
に二次元的に配列されてなるイメージ部と、このイメー
ジ部の複数の画素行を選択する行選択回路と、前記イメ
ージ部の複数の画素列に対応して設けられ、選択された
画素行における複数の光電変換部で生じた各信号電荷に
対応した電気信号がそれぞれ読み出される複数の垂直信
号線と、前記行選択回路に対し制御信号を出力し、前記
電気信号をインタレース走査に基づき前記垂直信号線に
読み出させるとともに、この読み出し動作の前に各光電
変換部を初期化させる制御回路とを具備してなる固体撮
像装置において、前記行選択回路は、同時に３行以上の
画素行を選択可能であり、かつ各光電変換部の初期化動
作時から読み出し動作時までの期間が各画素行で一定に
なるように複数の画素行を選択することを特徴とする。
本発明によれば、行選択回路により読み出し動作を行う
前に各光電変換部を初期化して、初期化動作時から読み
出し動作時までの期間が各行で一定になるようにしてい
る。したがって、各光電変換部における信号電荷の蓄積
期間を異なったフィールド（偶数フィールドと奇数フィ
ールド）間及び異なった行（偶数行と奇数行）間で等し
くすることができ、蓄積期間の不均一性による画像品質
の劣化を防止することができる。さらに行選択回路は、
同時に３行以上の画素行を選択可能であるので、同一フ
ィールド内での信号電荷の蓄積期間を各行で一定としつ
つ、所望によりフィールド毎（偶数フィールドと奇数フ
ィールド）に蓄積期間を異ならせることもできる。

【０００７】また、本発明は、入射光量に応じた電荷を
生じる複数の光電変換部が行方向及び列方向に二次元的
に配列されてなるイメージ部と、このイメージ部の複数
の画素行を選択する行選択回路と、前記イメージ部の複
数の画素列に対応して設けられ、選択された画素行にお
ける複数の光電変換部で生じた各信号電荷に対応した電
気信号がそれぞれ読み出される複数の垂直信号線と、前
記行選択回路に対し制御信号を出力し、前記電気信号を
前記垂直信号線に読み出させるとともに、この読み出し
動作の前に各光電変換部を初期化させる制御回路とを具
備してなる固体撮像装置において、前記行選択回路は、
同時に３行以上の画素行を選択可能であり、かつ各光電
変換部の初期化動作時から読み出し動作時までの期間が
周囲光のフリッカの周期に対応するように複数の画素行
を選択することを特徴とする。本発明によれば、行選択
回路により読み出し動作を行う前に各光電変換部を初期
化して、初期化動作時から読み出し動作時までの期間が
周囲光のフリッカの周期に対応するようにしている。し
たがって、フリッカの影響を各蓄積期間間で均一化する
ことができ、垂直期間の周期（１フレーム或いは１フィ
ールドの周期）とは異なる周期のフリッカによる画像品
質の劣化を防止することができる。さらに行選択回路
は、同時に３行以上の画素行を選択可能であるので、同
一フィールド或いは同一フレーム内での信号電荷の蓄積
期間を各行で一定としつつ、所望によりフィールド毎或
いはフレーム毎に蓄積期間を異ならせることもできる。

【０００８】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。図１は、本発明に係るＣＭＯＳ型固
体撮像装置（ＣＭＯＳイメージセンサ）の全体構成を示
したブロック図である。図１に示したＣＭＯＳ型固体撮
像装置は、主として、イメージ部１１、システムジェネ
レータ１２、垂直レジスタ１３ａ〜１３ｃ、パルスセレ
クタ１４、タイミングジェネレータ１５、ラインメモリ
１６、水平レジスタ１７及び出力部１８によって構成さ
れ、これらの各要素は同一の半導体基板（シリコン基板
等）上に形成されている。イメージ部１１は、行方向及
び列方向に二次元的に配列された多数の単位セル等によ
って構成されている。図２は、単位セルの構成を示した
ものであり、各単位セルは、光電変換部となるフォトダ
イオード２１、読み出しトランジスタ２２、増幅トラン
ジスタ２３、アドレストランジスタ２４、リセットトラ
ンジスタ２５、検出部２６等によって構成されている。
列方向に配列された各単位セル内の各増幅トランジスタ
２３には共通の垂直信号線２７が接続されており、この
垂直信号線２７にはフォトダイオード２１に蓄積されて
いる信号電荷に対応した電気信号が読み出される。ま
た、行方向に配列された各単位セル内の各読み出しトラ
ンジスタ２２、各アドレストランジスタ２４及び各リセ
ットトランジスタ２５には、それぞれ共通の読み出し制
御線２８、アドレス制御線２９及びリセット制御線３０
が接続されている。さらに、列方向に配列された各単位
セル内の各アドレストランジスタ２４及び各リセットト
ランジスタ２５には、共通の電源線３１が接続されてい
る。

【０００９】システムジェネレータ１２には、垂直同期
信号、水平同期信号、インタレース走査／プログレッシ
ブ走査の選択信号、偶数フィールドと奇数フィールドを
切り替えるフィールドインデックス信号（ＦＩ信号）、
ランダムアクセス時のアドレス信号、電子シャッタ制御
信号等の各種の制御信号が外部から供給されるようにな
っている。システムジェネレータ１２は、これらの外部
制御信号に基づき、タイミングジェネレータ１５と協働
してＣＭＯＳイメージセンサの動作を制御するための内
部制御信号を生成し、垂直レジスタ１３ａ〜１３ｃ、水
平レジスタ１７等に出力する。垂直レジスタ（信号読み
出し用の垂直レジスタ）１３ａは、イメージ部１１の行
方向に設けられた各単位セルを所定のタイミングで選択
するためのものであり、選択された各単位セル内のフォ
トダイオードに蓄積されている信号電荷に対応した電気
信号が、垂直信号線に読み出される。垂直レジスタ（初
期化用の垂直レジスタ）１３ｂ及び１３ｃもイメージ部
１１の行方向に設けられた各単位セルを所定のタイミン
グで選択するものであり、選択された各単位セル内のフ
ォトダイオードに蓄積されている不要な電荷が排出され
てフォトダイオードが初期状態となる。フォトダイオー
ドを初期状態に設定するための垂直レジスタを二つ設け
ているのは、インタレース走査の偶数フィールドと奇数
フィールドに対応して初期状態の設定タイミングが異な
るためである。

【００１０】これらの垂直レジスタ１３ａ、１３ｂ及び
１３ｃから出力される信号により、各フォトダイオード
の信号電荷の蓄積期間を、異なったフィールド間及び異
なった行間において一定にすることができる。パルスセ
レクタ１４は、垂直レジスタ１３ａ、１３ｂ及び１３ｃ
によって指定される行に対して選択信号を供給するもの
である。具体的には、タイミングジェネレータ１５から
のタイミング信号を受けて、選択された行の読み出し制
御線２８、アドレス制御線２９及びリセット制御線３０
に対して、所定のタイミングで制御信号が供給される。
なお、図に示した例では垂直レジスタ１３ａ〜１３ｃ及
びパルスセレクタ１４を左右に配置しているが、これら
は片側に配置するようにしてもよい。さらに、多重出力
の行選択回路により同時に３行分の単位セルを選択でき
る構成であれば、３本の垂直レジスタ１３ａ〜１３ｃは
本実施形態において必須のものではない。例えば、垂直
レジスタ１３ａ及びパルスセレクタ１４のみで３行以上
のシフト動作を並行して行い得る論理回路構成を採用す
ることにより、大幅な回路面積の縮小を図ることも可能
である。ラインメモリ１６は、垂直信号線を通して読み
出された電気信号を記憶するものでノイズキャンセラ回
路等からなり、ラインメモリ１６に読み出された信号は
水平レジスタ１７によって出力部１８から順次外部に出
力されるようになっている。

【００１１】次に、本実施形態の第１の動作例について
説明するが、まず図３を参照して動作原理を説明する。
図３は、図１に示したイメージ部１１に対応したイメー
ジ領域を示したものである。イメージ領域は、垂直方向
Ｎ行、水平方向Ｍ列のＮ×Ｍの画素を有しており、光に
感知する有効画素領域と、その外側に設けられ黒信号を
出力するＯＢ（オプティカルブラック）画素領域によっ
て構成されている。具体的には、垂直方向の最初の１２
行及び最後の２行はＯＢ画素領域、残りの４９４行は有
効画素領域となっている。また、水平方向でも最初の一
定列及び最後の一定列はＯＢ画素領域となっており、残
りの列が有効画素領域となっている。本例では、ある水
平ブランキング期間においてｘ行目の信号を読み出す場
合、同じ期間において、奇数フィールドでは（ｘ−ｋ）
行目を初期状態にし、偶数フィールドでは（ｘ−ｋ−
１）行目を初期状態にする。このように、読み出し動作
と初期化動作を各水平ブランキング期間毎に行うことに
より、各行に設けられたフォトダイオードの蓄積時間を
偶数フィールドと奇数フィールドで等しくすることがで
きる。従来技術の項で示したように、特に蓄積期間が短
い場合（例えば、明るい画像を撮像する際の電子シャッ
タ動作によって蓄積期間が短くなる場合等）には、蓄積
期間の不均一性によって画像品質に悪影響を与えること
になるが、本方法により蓄積期間を一定にすることで、
画像品質を向上させることができる。

【００１２】一方本例では、２本の初期化用の垂直レジ
スタ１３ｂ及び１３ｃが、フィールド毎に切り替わって
動作するように制御されているので、受光センサの出力
レベルに応じて自動的に信号蓄積期間を変化させたい場
合等に、同一フィールド内の信号蓄積期間は各行で一定
としながら、各フィールドにおける蓄積時間を可変とす
ることも可能となっている。以下に、この理由について
説明する。図４は、初期化用の垂直レジスタを１本とし
たＣＭＯＳ型固体撮像装置において、まず信号読み出し
用及び初期化用の垂直レジスタの相対的なタイミング関
係を固定し、各フィールドにおける蓄積期間を一定とし
た場合の動作タイミングを示すものである。図４中読み
出し制御パルスは、信号読み出し用の垂直レジスタの行
選択動作を開始させる信号であり、初期化制御パルス
は、初期化用の垂直レジスタの行選択動作を開始させる
信号である。図４に示すように、初期化用の垂直レジス
タが信号読み出し用の垂直レジスタよりも先に行選択を
行うタイミング（タイミングt1、t2）が固定されてい
る。すなわち、初期化用及び信号読み出し用の垂直レジ
スタが行選択を行う時間差は常に一定（t2−t1）であ
る。このように、信号読み出し用及び初期化用の垂直レ
ジスタの行選択タイミングが相対的には固定であった場
合は、信号読み出し用の垂直レジスタ及び初期化用の垂
直レジスタはともに、あるフィールドにおける実効（或
いは有効）画素領域の初段から終段までの行選択動作を
行い、その後再び初段に戻って次のフィールドの行選択
動作を始めることができる。

【００１３】次に、初期化用の垂直レジスタを１本とし
たＣＭＯＳ型固体撮像装置において、初期化用の垂直レ
ジスタが信号読み出し用の垂直レジスタよりも先に行選
択を行うタイミングを変化させ、各フィールドにおける
蓄積期間を可変とした場合の動作タイミングを図５に示
す。図５において、第１のフィールドでは図４と同様の
タイミングt1で発生した初期化制御パルスにより、初期
化用の垂直レジスタの行選択動作を開始している。その
後第２のフィールドに対応した初期化動作のため、第１
のフィールドにおける初期化用の垂直レジスタの行選択
動作が終段まで達していないうちに、図５中のタイミン
グt3にて初期化制御パルスが発生したとする。このと
き、初期化用の垂直レジスタにおいては、第１のフィー
ルドに対応してタイミングt1で開始された初段からの行
選択動作がタイミングt3で途切られ、以降第２のフィー
ルドのための行選択動作が初段に戻って行われることに
なる。これにより、図５中のタイミングt2で発生した読
み出し制御パルスに基づき、信号読み出し用の垂直レジ
スタの行選択動作が開始して第１のフィールドの信号読
み出しを行う際、タイミングt1で開始された行選択動作
で選択指定された画素行と選択指定されなかった画素行
との間で、蓄積期間の差が生じてしまう。このように蓄
積期間の差が生じると、読み出し出力レベルが画素行の
位置に依存して変動し、固体撮像装置の出力信号を表示
装置に表示させた場合に横筋等の画像ノイズが発生する
原因となる。

【００１４】一方、初期化用の垂直レジスタを２本とし
た本実施形態のＣＭＯＳ型固体撮像装置において、図５
と同様、各フィールドにおける蓄積期間を可変とした場
合の動作タイミングを図６に示す。この場合、初期化用
の垂直レジスタ１３ｂ及び１３ｃが信号読み出し用の垂
直レジスタよりも先に行選択を行うタイミングを変化さ
せることで、各フィールドにおける蓄積期間は可変とな
る。さらに図６からも判るように、本実施形態の固体撮
像装置においては、２本の初期化用の垂直レジスタ１３
ｂ及び１３ｃをフィールド単位で交互に動作させてい
る。すなわち、初期化のための行選択動作をフィールド
単位で２本の初期化用の垂直レジスタ１３ｂ及び１３ｃ
交互に振り分けている。したがって、第１のフィールド
における初期化用の垂直レジスタ１３ｂの行選択動作が
終段まで達していないうちに、第２のフィールドに対応
した初期化動作のための初期化制御パルスが発生したと
しても、ここでは初期化用の垂直レジスタ１３ｂの行選
択動作が途中で途切れることがなく、初期化用の垂直レ
ジスタ１３ｃの行選択動作が開始される。こうして、各
フィールドにおける蓄積期間を可変としながら、同一フ
ィールド内の蓄積期間は常に一定に保つような制御を行
うことが可能となる。

【００１５】次に、第１の動作例について、図７に示し
たタイミングチャートを参照して説明する。同図におい
て、ＦＩはフィールドインデックス、ＶＤは垂直同期信
号、ＨＤは水平同期信号、ＢＬＫは垂直ブランキング期
間、ＩＳは初期化スタート信号を示している。インタレ
ース走査により、偶数フィールドでは、（２行目＋３行
目）、（４行目＋５行目）、（６行目＋７行目）という
ようにして、フォトダイオードに蓄積されている信号電
荷に対応した電気信号が読み出される。また、奇数フィ
ールドでは、（１行目＋２行目）、（３行目＋４行
目）、（５行目＋６行目）というようにして、フォトダ
イオードに蓄積されている信号電荷に対応した電気信号
が読み出される。図１に示したシステムジェネレータ１
２には、垂直同期信号ＶＤ、水平同期信号ＨＤ、フィー
ルドインデックス信号ＦＩ等が外部から供給されてお
り、フィールドインデックス信号ＦＩがハイ状態（偶数
フィールドに対応）であるかロウ状態（奇数フィールド
に対応）であるかによって、垂直レジスタ１３ｂ及び１
３ｃに供給する初期化スタート信号ＩＳをフィールド毎
に１水平期間分変化させる。すなわち、偶数フィールド
と奇数フィールドとで、垂直同期信号ＶＤに対する初期
化スタート信号ＩＳの発生時期を変えるようにしてい
る。これにより、各行の蓄積期間は、偶数フィールドで
も奇数フィールドでも全て２６１水平期間（２６１Ｈ）
となる。

【００１６】以下、具体的動作について、さらに詳細に
説明する。偶数フィールドでは（２行目＋３行目）から
読み出し動作が始まるが、それよりも２６１水平期間分
前の奇数フィールドにおいて２行目及び３行目に対する
初期化スタート信号ＩＳが生じ、これにより２行目及び
３行目に設けられた各フォトダイオードの初期化が行わ
れる。同様にして、（４行目＋５行目）以降について
も、読み出し動作の２６１水平期間分前に初期化スター
ト信号ＩＳが生じ、同様にしてフォトダイオードの初期
化が行われる（（４行目＋５行目）以降については、初
期化スタート信号ＩＳは図示していない）。奇数フィー
ルドでは、（１行目＋２行目）から読み出し動作が始ま
るが、それよりも２６１水平期間分前の偶数フィールド
において１行目及び２行目に対する初期化スタート信号
ＩＳが生じ、これにより１行目及び２行目に設けられた
各フォトダイオードの初期化が行われる。同様にして、
（３行目＋４行目）以降についても、読み出し動作の２
６１水平期間分前に初期化スタート信号ＩＳが生じ、同
様にしてフォトダイオードの初期化が行われる（（３行
目＋４行目）以降については、初期化スタート信号ＩＳ
は図示していない）。

【００１７】偶数フィールドにおいて、例えば（２行目
＋３行目）の読み出し動作を行う場合には、図１に示し
た垂直レジスタ１３ａ等からの信号に基づき、水平ブラ
ンキング期間の前半で２行目の読み出し動作が行われ、
水平ブランキング期間の後半で３行目の読み出し動作が
行われる。まず、水平ブランキング期間の前半の期間に
おいて、２行目の各単位セル（図２参照）に設けられた
アドレストランジスタ２４をオン状態とする。さらに、
リセットトランジスタ２５をオン状態とすることによっ
て、検出部２６の電位を所定の電位にリセットする。続
いて、読み出しトランジスタ２２をオン状態にすると、
フォトダイオード２１の寄生容量に蓄積されている電荷
に対応して検出部２６の電圧が変化し、検出部２６の信
号電圧が増幅トランジスタ２３を介して垂直信号線２７
に読み出される。水平ブランキング期間の後半の期間で
は、３行目の各単位セルについて同様の動作が行われ
る。このように、水平ブランキング期間の前半及び後半
で垂直信号線２７に読み出された２行分の信号は、ライ
ンメモリ１６内において加算され、加算された信号は出
力部１８を介して外部に出力される。

【００１８】（２行目＋３行目）の初期化は、（２行目
＋３行目）の読み出し動作よりも２６１水平期間分前の
水平ブランキング期間において行われる。初期化に際し
ては、図１に示したシステムジェネレータ１２から垂直
レジスタ１３ｂに初期化スタート信号ＩＳが供給され
る。この初期化スタート信号ＩＳに基づき、水平ブラン
キング期間の前半で２行目の各単位セル（図２参照）に
設けられた読み出しトランジスタ２２がオン状態とな
り、水平ブランキング期間の後半で３行目の各単位セル
に設けられた読み出しトランジスタ２２がオン状態とな
る。これにより、２行目及び３行目の各フォトダイオー
ド２１に蓄積されている不要な電荷が、それぞれ水平ブ
ランキング期間の前半及び後半で排出され、各フォトダ
イオード２１が初期化される。このように、各水平ブラ
ンキング期間において読み出し動作と初期化動作が行わ
れるため、同一の水平ブランキング期間において読み出
し動作が行われる行と初期化動作が行われる行が存在す
ることになる。なお、奇数フィールドにおける例えば
（１行目＋２行目）の読み出し動作、（１行目＋２行
目）の初期化動作についても、上述した動作と基本的に
は同様であるが、初期化動作の際には、システムジェネ
レータ１２から垂直レジスタ１３ｃに初期化スタート信
号ＩＳが供給されることになる。

【００１９】次に、本実施形態の第２の動作例につい
て、図８に示したタイミングチャートを参照して説明す
る。本動作例は、インタレース走査を行う場合に、各行
の蓄積期間を一定にするとともに、蛍光灯フリッカによ
る画質の劣化を低減するものである。蛍光灯フリッカの
影響を抑えるために、蓄積期間をフリッカの周期に対応
するように設定している。なお、全体の構成や基本的な
動作については、先に説明した第１の動作例と同様であ
る。上述した第１の動作例では各蓄積期間が２６１水平
期間となるように初期化スタート信号ＩＳの発生時期を
設定したが、本例では各蓄積期間が１５８水平期間（１
５８Ｈ）となるように初期化スタート信号ＩＳの発生時
期を設定しており、これにより１００Ｈｚの蛍光灯フリ
ッカの影響を抑制している。（６０／１００）は（１５
８／２６２．５）にほぼ等しく、蓄積期間を１５８水平
期間とすることで、１００Ｈｚの蛍光灯フリッカを低減
することが可能となる。なおここでも、２本の初期化用
の垂直レジスタについて行選択動作を開始させるタイミ
ングを互いに変化させ、各フィールドにおける蓄積期間
を可変とすることもできる。この場合において、１００
Ｈｚの蛍光灯フリッカの影響を抑制するためには、各フ
ィールドの蓄積期間を例えば１５８水平期間の整数倍の
関係を満足させつつ変化させればよい。さらに、フリッ
カの周波数については１００Ｈｚ以外のものもあり、フ
リッカの周波数に対応して蓄積期間、すなわち初期化ス
タート信号ＩＳの発生時期は適宜変更される。

【００２０】次に、本実施形態の第３の動作例につい
て、図９に示したタイミングチャートを参照して説明す
る。本動作例は、プログレッシブ走査を行う場合に、各
行の蓄積期間を一定にするとともに、蛍光灯フリッカに
よる画質の劣化を低減するものである。蛍光灯フリッカ
の影響を抑えるために、蓄積期間をフリッカの周期に対
応するように設定している。なお、全体の構成や基本的
な動作については、先に説明した第１の動作例と同様で
ある。本動作例は、プログレッシブ走査であるため、図
に示すように、１フレームは５２５水平期間となってお
り、各水平期間では１行分ずつ画像信号が読み出され
る。１フレーム分の５２５水平期間のうち、３１５水平
期間が蓄積期間となるように初期化スタート信号ＩＳの
発生時期を設定しており、これにより１００Ｈｚの蛍光
灯フリッカの影響を抑制している。すなわち、（３１５
／５２５）は（６０／１００）にほぼ等しく、蓄積期間
を３１５水平期間とすることで、１００Ｈｚの蛍光灯フ
リッカを低減することが可能となる。なおここでも、２
本の初期化用の垂直レジスタについて行選択動作を開始
させるタイミングを互いに変化させ、各フレームにおけ
る蓄積期間を可変とすることもできる。この場合におい
て、１００Ｈｚの蛍光灯フリッカの影響を抑制するため
には、各フレームの蓄積期間を例えば３１５水平期間の
整数倍の関係を満足させつつ変化させればよい。さら
に、フリッカの周波数については１００Ｈｚ以外のもの
もあり、フリッカの周波数に対応して蓄積期間、すなわ
ち初期化スタート信号ＩＳの発生時期は適宜変更され
る。

【００２１】インタレース走査を行う方式としてはＮＴ
ＳＣ／ＰＡＬ方式やＤＶ方式が、プログレッシブ走査を
行う方式としてはＡＴＶ方式があげられ、本発明はこれ
らの各方式に対して適用することが可能である。以上、
本発明の実施形態を説明したが、本発明は上記実施形態
に限定されるものではなく、その趣旨を逸脱しない範囲
内において種々変形して実施することが可能である。

【００２２】

【発明の効果】本発明によれば、読み出し動作前に各光
電変換部を初期化することにより、蓄積期間の不均一性
による画像品質の劣化、或いはフリッカによる画像品質
の劣化を防止することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態に係るＣＭＯＳ型の固体撮像
装置について、その全体構成の一例を示したブロック
図。

【図２】図１に示したイメージ部の主要な構成要素とな
る単位セルの構成の一例について示した電気回路図。

【図３】図１に示したイメージ部に対応するイメージ領
域の構成例について示した説明図。

【図４】初期化用の垂直レジスタを１本としたＣＭＯＳ
型固体撮像装置において、各フィールドにおける蓄積期
間を一定とした場合の動作タイミング図。

【図５】初期化用の垂直レジスタを１本としたＣＭＯＳ
型固体撮像装置において、各フィールドにおける蓄積期
間を可変とした場合の動作タイミング図。

【図６】初期化用の垂直レジスタを２本としたＣＭＯＳ
型固体撮像装置において、各フィールドにおける蓄積期
間を可変とした場合の動作タイミング図。

【図７】本発明に係るＣＭＯＳ型の固体撮像装置につい
て、その第１の動作例を示したタイミング図。

【図８】本発明に係るＣＭＯＳ型の固体撮像装置につい
て、その第２の動作例を示したタイミング図。

【図９】本発明に係るＣＭＯＳ型の固体撮像装置につい
て、その第３の動作例を示したタイミング図。

【図１０】従来技術に係るＣＭＯＳ型の固体撮像装置に
ついて、その動作例を示したタイミング図。

【符号の説明】

１１…イメージ部 １２…システムジェネレータ １３ａ、１３ｂ、１３ｃ…垂直レジスタ １４…パルスセレクタ １５…タイミングジェネレータ １６…ラインメモリ １７…水平レジスタ １８…出力部 ２１…フォトダイオード ２２…読み出しトランジスタ ２３…増幅トランジスタ ２４…アドレストランジスタ ２５…リセットトランジスタ ２６…検出部 ２７…垂直信号線 ２８…読み出し制御線 ２９…アドレス制御線 ３０…リセット制御線 ３１…電源線

Claims (3)

【特許請求の範囲】
1. 【請求項１】入射光量に応じた電荷を生じる複数の光電
   変換部が行方向及び列方向に二次元的に配列されてなる
   イメージ部と、このイメージ部の複数の画素行を選択す
   る行選択回路と、前記イメージ部の複数の画素列に対応
   して設けられ、選択された画素行における複数の光電変
   換部で生じた各信号電荷に対応した電気信号がそれぞれ
   読み出される複数の垂直信号線と、前記行選択回路に対
   し制御信号を出力し、前記電気信号をインタレース走査
   に基づき前記垂直信号線に読み出させるとともに、この
   読み出し動作の前に各光電変換部を初期化させる制御回
   路とを具備してなり、 前記行選択回路は、同時に３行以上の画素行を選択可能
   であり、かつ各光電変換部の初期化動作時から読み出し
   動作時までの期間が各画素行で一定になるように複数の
   画素行を選択することを特徴とする固体撮像装置。
2. 【請求項２】入射光量に応じた電荷を生じる複数の光電
   変換部が行方向及び列方向に二次元的に配列されてなる
   イメージ部と、このイメージ部の複数の画素行を選択す
   る行選択回路と、前記イメージ部の複数の画素列に対応
   して設けられ、選択された画素行における複数の光電変
   換部で生じた各信号電荷に対応した電気信号がそれぞれ
   読み出される複数の垂直信号線と、前記行選択回路に対
   し制御信号を出力し、前記電気信号を前記垂直信号線に
   読み出させるとともに、この読み出し動作の前に各光電
   変換部を初期化させる制御回路とを具備してなり、 前記行選択回路は、同時に３行以上の画素行を選択可能
   であり、かつ各光電変換部の初期化動作時から読み出し
   動作時までの期間が周囲光のフリッカの周期に対応する
   ように複数の画素行を選択することを特徴とする固体撮
   像装置。
3. 【請求項３】前記行選択回路は、初期化用の第１、第２
   の垂直レジスタ及び信号読み出し用の第３の垂直レジス
   タを有し、前記制御回路は、前記第１、第２の垂直レジ
   スタを１フレームまたは１フィールド毎に切り替えて動
   作させることを特徴とする請求項１または２記載の固体
   撮像装置。