JP2000350439A

JP2000350439A - 昇圧回路

Info

Publication number: JP2000350439A
Application number: JP11157912A
Authority: JP
Inventors: Masaru Kawai; 賢河合; Tomonori Kataoka; 知典片岡; Ikuo Fuchigami; 郁雄渕上; Yoichi Nishida; 要一西田; Tomoo Kimura; 智生木村
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-06-04
Filing date: 1999-06-04
Publication date: 2000-12-15
Anticipated expiration: 2019-06-04
Also published as: JP3402259B2

Abstract

(57)【要約】【課題】複数の昇圧セル群を備えた昇圧回路におい
て、出力電圧及び電流駆動能力を容易に最適化するとと
もに、回路規模を削減する。【解決手段】入力電圧を昇圧して出力する少なくとも
１つの昇圧セルで構成された複数の昇圧セル群Ｐ１〜Ｐ
ｎに対して、昇圧セル群切替手段１０を設けたことによ
り、各昇圧セル群Ｐ１〜Ｐｎを直列または並列または直
並列の所望の接続構成に変えることができる昇圧回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置及び半導体集積回路装置における昇圧回路に関す
るものである。

【０００２】

【従来の技術】近年、不揮発性半導体記憶装置、たとえ
ばフラッシュＥＥＰＲＯＭでは、書き込み/消去及び読
み出し時において、種々の高電圧を供給できる昇圧回路
が広く利用されている。

【０００３】この種の昇圧回路は、昇圧セルの段数を切
り替えることにより、選択的に所望の高電圧を供給で
き、不揮発性半導体記憶装置の単一電源動作に非常に貢
献している。

【０００４】このような外部の電源電圧を内部で昇圧し
て選択的に所望の高電圧を供給する昇圧回路として、た
とえば、特開平10-304653号公報に開示された図１６に
示すようなチャージポンプ型昇圧回路が知られている。
なお、図１６のチャージポンプ型昇圧回路は正昇圧回路
である。

【０００５】以下、従来の昇圧回路である図１６につい
て説明する。１はチャージポンプ手段、２は出力端子、
３はクロック生成手段、４は出力整流部である。

【０００６】図１６に示すチャージポンプ型昇圧回路
は、直列に接続された昇圧セル群Ｐ1〜Ｐｎからなるチ
ャージポンプ手段１と、チャージポンプ手段の各昇圧セ
ル群Ｐ1〜Ｐｎに供給されるクロックを生成するクロッ
ク生成手段３、チャージポンプ手段の出力を整流する出
力整流部から構成される。

【０００７】従来のチャージポンプ型昇圧回路は、昇圧
用クロックＣＬＫ１〜ＣＬＫｎを入力して、チャージポ
ンプ手段１を構成する少なくとも１つの昇圧セルで構成
されている各昇圧セル群Ｐ1〜Ｐｎ（この場合１つの昇
圧セルを昇圧セル群と呼んでいる）を選択的に駆動し、
昇圧セル群Ｐ1〜Ｐｎの段数を切り替えることにより、
電源電圧Vddから昇圧される電圧を所望の電圧に切り替
え、その電圧Vppを出力端子２から得るものであって、
ダイオードＤｏ１〜Ｄｏｎが直列接続され、各々のダイ
オードＤ１〜Ｄｎのカソードに対しては、昇圧用の容量
性素子Ｃ１〜Ｃｎを介してクロック生成手段３から生成
される昇圧用のクロックＣＬＫ１〜ＣＬＫｎが供給され
る。出力整流部４は整流用ダイオードＤo１〜Ｄoｎと容
量性素子Ｃoから構成され、各昇圧セル群Ｐ1〜Ｐｎの出
力がそれぞれ整流用ダイオードＤo１〜Ｄoｎと容量性素
子Ｃoを介して共通の出力端子２に接続されている。ク
ロック生成手段３からは、各昇圧セル群Ｐ1〜Ｐｎの個
数に応じた昇圧用クロックＣＬＫ１〜ＣＬＫｎが供給さ
れ、各クロックＣＬＫ１〜ＣＬＫｎがそれぞれ個別に各
昇圧セル群Ｐ1〜Ｐｎに与えられている。また、クロッ
ク生成手段３から出力される昇圧用クロックＣＬＫ１〜
ＣＬＫｎの内、奇数番目のクロックＣＬＫ１、ＣＬＫ３
・・・と、偶数番目のクロックＣＬＫ２、ＣＬＫ４・・
・とは、同一周波数でかつ逆位相の関係であって、各ク
ロックＣＬＫ１〜ＣＬＫｎはすべてＬレベルの時にはＧ
ＮＤレベルに、Ｈレベルの時には電源電圧のVddレベル
になるように設定されている。

【０００８】以上のように構成された昇圧回路につい
て、以下その動作を説明する。

【０００９】始めに、クロック生成手段３から昇圧用ク
ロックＣＬＫ１〜ＣＬＫｎが全て出力されている場合を
考える。

【００１０】まず、奇数番目のクロックＣＬＫ１、ＣＬ
Ｋ３・・・がＬレベル、偶数番目のクロックＣＬＫ２、
ＣＬＫ４・・・がＨレベルのとき、ダイオードＤ１には
順バイアスが加わり、容量性素子Ｃ１が充電されるの
で、初段の昇圧セル群Ｐ1のノードＮ１の電位は、Vddか
らダイオードＤ１の電圧降下分(＝Vd)を引いた(Vdd-Vd)
の値になる。次に、奇数番目のクロックＣＬＫ１、ＣＬ
Ｋ３・・・がＨレベル、偶数番目のクロックＣＬＫ２、
ＣＬＫ４・・・がＬレベルになると、ノードＮ１の電位
は(Vdd-Vd)からVdd分だけ昇圧されて(2Vdd-Vd)の値とな
る。

【００１１】また、このとき、次段の昇圧セル群Ｐ2の
ダイオードＤ２に順バイアスが加わり、容量性素子Ｃ２
が充電されるので、そのノードＮ２の電位は、前段の昇
圧セル群Ｐ１のノードＮ１の電位からダイオードＤ２に
よる電圧降下分(＝Vd)を引いた(2Vdd-Vd)-Vd=2(Vdd-Vd)
の値になる。続いて、奇数番目のクロックＣＬＫ１、Ｃ
ＬＫ３・・・がＬレベル、偶数番目のクロックＣＬＫ
２、ＣＬＫ４・・・がＨレベルになると、ノードＮ２の
電位は2(Vdd-Vd)からVdd分だけ昇圧されて(3Vdd-2Vd)の
値となる。

【００１２】また、このとき、次段の昇圧セル群Ｐ３の
ダイオードＤ３に順バイアスが加わり、容量性素子Ｃ３
が充電されるので、そのノードＮ３の電位は、前段の昇
圧セル群Ｐ２のノードＮ２の電位からダイオードＤ３に
よる電圧降下分(＝Vd)を引いた(3Vdd-2Vd)-Vd=3(Vdd-V
d)の値になる。

【００１３】以下、同様の動作を繰り返すことにより、
各昇圧セル群Ｐ1〜Ｐｎの段数分だけ昇圧され、ｎ段目
の昇圧セル群ＰnのノードＮｎの電位は、n・(Vdd-Vd)と
なる。そして、出力端子２で得られる最終的な出力電圧
Vppは、出力整流部４でノードＮｎの電位を保持するの
で、(n+1)・(Vdd-Vd)の値となる。

【００１４】ただし、このような最終的な出力電圧Vpp=
(n+1)・(Vdd-Vd)に到達するまでの過渡的な動作は、出
力電圧Vppが低い場合、まず、昇圧セル群Ｐ1のノードＮ
１からダイオードDo1を介してVppに電荷を供給する。出
力端子２の電位Vppが徐々に上がっていくと、ダイオー
ドDo1は逆バイアスとなるため、その動作が停止する。
その後、ノードＮ１より昇圧されるノードＮ２からダイ
オードDo２を介してVppに電荷を供給する。出力端子２
の電位Vppが徐々に上がっていくと、ダイオードDo２は
逆バイアスとなるため、その動作が停止する。

【００１５】以上の動作を繰り返し、出力端子２の最終
的な出力電圧Vppは(n+1)・(Vdd-Vd)の値となる。

【００１６】ここで、たとえば、ある動作モードで出力
電圧Vppとしてn・(Vdd-Vd)の電圧が必要となった場合、
図示されていないマイクロコンピュータ等の制御回路か
らクロック制御信号を与えて、クロック生成手段３から
出力されている昇圧用クロックＣＬＫ１〜ＣＬＫｎの
内、ｎ段目の昇圧セル群Ｐｎに供給されているクロック
ＣＬＫｎの出力のみを停止する。すると、この昇圧セル
群Ｐｎにおける昇圧動作が停止するが、それより前段側
にある各昇圧セル群Ｐ1〜Ｐ(n-1)にはクロックＣＬＫ１
〜ＣＬＫ(n-1)が継続的に供給されるので、(n-1)段目の
昇圧セル群Ｐ(n-1)のノードＮ(n-1)の電位は昇圧されて
(n-1)・(Vdd-Vd)となる。

【００１７】このとき、整流用ダイオードＤo(n-1)と容
量性素子Ｃoからなる出力整流部４によって、この(n-1)
段目の昇圧セル群Ｐ(n-1)のノードＮ(n-1)の電位を保持
するので、出力端子２で得られる最終的な出力電圧Vpp
は、n・(Vdd-Vd)の値となる。なお、この場合、他の整
流用ダイオードＤo1〜Ｄo(n-2)は逆バイアスになるので
動作はしない。

【００１８】以上の動作から明らかなように、クロック
番号の大きな昇圧用クロックから順次クロックを停止し
ていくことで、出力端子２で得られる最終的な出力電圧
Vppの電位は減少していくことになる。

【００１９】すなわち、クロック生成手段３から与えら
れる昇圧用クロックＣＬＫ１〜ＣＬＫｎを供給するか、
停止するかを制御することによって、出力電圧Vppの値
として(Vdd-Vd)の整数倍の出力を任意に得ることができ
る。

【００２０】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、同時に１種類の出力電圧しか取り出せ
ず、さらに、電流負荷の変動に応じて電流駆動能力を変
更することができなかったので、同時に数種類の高電圧
が必要な場合に、もう１つ昇圧回路を用意する必要があ
り、またフラッシュＥＥＰＲＯＭ等の読み出しモードの
ように高い電流駆動能力が必要な場合に、最大の電流負
荷を考慮に入れて、電流駆動能力を設定しなければなら
ないため、容量性素子の面積が大きくなり、電流負荷が
小さい動作モードの場合にはその面積が非効率的に利用
されているという問題があった。

【００２１】本発明は上記従来の問題点を解決するもの
で、動作モードに応じて、数種類の高電圧の同時供給お
よび電流駆動能力の変更を可能とし、さらに回路規模削
減により低コスト化できるとともに効率良く安定した出
力電圧を供給できる高信頼性の昇圧回路を提供すること
を目的としている。

【００２２】

【課題を解決するための手段】この目的を達成するため
に、本発明における昇圧回路は以下のように構成されて
いる。

【００２３】請求項１に対応する発明は、入力電圧を昇
圧して出力する少なくとも１つの昇圧セルで構成された
複数個の昇圧セル群と、制御信号に応じて少なくとも２
つの前記昇圧セル群を直列または並列または直並列の組
み合わせのいずれかの形態で接続するよう切り替える昇
圧セル群切替手段と、前記昇圧セル群の出力を入力とし
半波整流して出力する整流手段とを備え、前記整流手段
の出力は全て共通の出力端子に出力されることを特徴と
する昇圧回路である。この構成によって、前記昇圧セル
群を直列または並列または直並列の組み合わせのいずれ
かの形態で自在に接続できるため、動作モードに対応し
た電流駆動能力を実現させつつ前記昇圧セル群の最終段
目の出力電圧を供給できる。

【００２４】請求項２に対応する発明は、入力電圧を昇
圧して出力する少なくとも１つの昇圧セルで構成された
複数個の昇圧セル群と、制御信号に応じて少なくとも２
つの前記昇圧セル群を直列または並列または直並列の組
み合わせのいずれかの形態で接続するよう切り替える昇
圧セル群切替手段と、前記昇圧セル群の出力を入力とし
半波整流して出力する整流手段と、出力切替制御信号に
応じて前記ダイオード素子の出力の少なくとも１つを少
なくとも１つの出力端子に接続するよう切り替える出力
切替手段とを備えたことを特徴とする昇圧回路である。
この構成によって、請求項１に対応する作用と同様の作
用を奏することができ、さらに、最終段以外の前記昇圧
セル群の出力も同時に出力電圧として供給できる。

【００２５】請求項３に対応する発明は、請求項１ない
し請求項２いずれか一項に記載の昇圧回路において、少
なくとも１つの出力電圧を入力としその電圧レベルを検
知する電圧レベル検知手段を備え、前記電圧レベル検知
手段の検知レベルに応じて前記昇圧セル群切替手段を制
御する前記制御信号を調整し、前記昇圧セル群を直列ま
たは並列または直並列に接続するよう切り替えることを
特徴とする昇圧回路である。この構成によって、請求項
１ないし請求項２に対応する作用と同様の作用を奏する
ことができ、さらに、出力電圧の電圧値を判定して前記
昇圧セル群切替手段を制御する前記制御信号を調整する
ことにより、前記昇圧セル群の接続を所望の接続に切り
替えることができるので、出力電圧を最適化できる。

【００２６】請求項４に対応する発明は、請求項１ない
し請求項２いずれか一項に記載の昇圧回路において、少
なくとも１つの出力端子から流れる負荷電流の電流レベ
ルを検知する電流レベル検知手段を備え、前記電流レベ
ル検知手段の検知レベルに応じて前記昇圧セル群切替手
段を制御する前記制御信号を調整し、前記昇圧セル群を
直列または並列または直並列に接続するよう切り替える
ことを特徴とする昇圧回路である。この構成によって、
請求項１ないし請求項２に対応する作用と同様の作用を
奏することができ、さらに、負荷電流の電流値を判定し
て前記昇圧セル群切替手段を制御する前記制御信号を調
整することにより、前記昇圧セル群の接続を所望の接続
に切り替えることができるので、電流駆動能力を最適化
できる。

【００２７】請求項５に対応する発明は、入力電圧を昇
圧して出力する少なくとも１つの昇圧セルで構成された
複数個の昇圧セル群と、位相制御信号に応じて各々の前
記昇圧セル群に位相を制御しながら各々昇圧用クロック
を供給する位相可変クロック生成手段と、前記昇圧セル
群の出力を入力とし半波整流して出力する整流手段とを
備えたことを特徴とする昇圧回路である。この構成によ
って、前記昇圧用クロックの位相をそれぞれ独立にずら
せるので、昇圧動作によって発生するノイズを低減でき
る。

【００２８】請求項６に対応する発明は、請求項１〜４
のいずれか一項に記載の昇圧回路において、位相制御信
号に応じて各々の前記昇圧セル群に位相を制御しながら
各々昇圧用クロックを供給する位相可変クロック生成手
段とを備えたことを特徴とする昇圧回路である。この構
成によって、請求項１〜請求項４に対応する作用と同様
の作用を奏することができ、さらに、前記昇圧用クロッ
クの位相をそれぞれ独立にずらせるので、昇圧動作によ
って発生するノイズを低減できる。

【００２９】請求項７に対応する発明は、入力電圧を昇
圧して出力する少なくとも１つの昇圧セルで構成された
複数個の昇圧セル群と、周波数制御信号に応じて各々の
前記昇圧セル群に周波数を制御しながら各々昇圧用クロ
ックを供給する周波数可変クロック生成手段と、前記昇
圧セル群の出力を入力とし半波整流して出力する整流手
段とを備えた昇圧回路である。この構成によって、前記
周波数可変クロック生成手段から出力される前記昇圧用
クロックの周波数を制御でき、前記昇圧用クロックの周
波数をそれぞれ独立に変えることができるので、所望の
前記昇圧セル群に対して周波数を変えた前記昇圧用クロ
ックを供給でき、前記昇圧セル群個々の電流駆動能力を
最適化できる。また、前記昇圧用クロックを停止するこ
とによって、動作モードに応じて不必要な前記昇圧セル
群を停止することもできる。

【００３０】請求項８に対する発明は、請求項１〜４の
いずれか一項に記載の昇圧回路において、周波数制御信
号に応じて各々の前記昇圧セル群に周波数を制御しなが
ら各々昇圧用クロックを供給する周波数可変クロック生
成手段を備えたことを特徴とする昇圧回路である。この
構成によって、請求項１〜請求項４に対応する作用と同
様の作用を奏することができ、さらに、前記昇圧用クロ
ックの周波数をそれぞれ独立に変えることができるの
で、所望の前記昇圧セル群に対して周波数を変えた前記
昇圧用クロックを供給でき、前記昇圧セル群個々の電流
駆動能力を最適化できる。また、前記昇圧用クロックを
停止することによって、動作モードに応じて不必要な前
記昇圧セル群を停止することもできる。

【００３１】請求項９に対する発明は、入力電圧を昇圧
して出力する少なくとも１つの昇圧セルで構成された複
数個の昇圧セル群と、振幅制御信号に応じて各々の前記
昇圧セル群に振幅を制御しながら各々昇圧用クロックを
供給する振幅可変クロック生成手段と、前記昇圧セル群
の出力を入力とし半波整流して出力する整流手段とを備
えた昇圧回路である。この構成によって、請求項１〜請
求項４に対応する作用と同様の作用を奏することがで
き、さらに、前記振幅可変クロック生成手段から出力さ
れる前記昇圧用クロックの振幅を制御でき、前記昇圧用
クロックの振幅をそれぞれ独立に変えることができるの
で、所望の前記昇圧セル群に対して振幅を変えた前記昇
圧用クロックを供給でき、前記昇圧セル群個々の電流駆
動能力を最適化できる。

【００３２】請求項１０に対する発明は、請求項１〜４
のいずれか一項に記載の昇圧回路において、振幅制御信
号に応じて各々の前記昇圧セル群に振幅を制御しながら
各々昇圧用クロックを供給する振幅可変クロック生成手
段を備えたことを特徴とする昇圧回路である。この構成
によって、請求項１〜請求項４に対応する作用と同様の
作用を奏することができ、さらに、前記昇圧用クロック
の振幅をそれぞれ独立に変えることができるので、所望
の前記昇圧セル群に対して振幅を変えた前記昇圧用クロ
ックを供給でき、前記昇圧セル群個々の電流駆動能力を
最適化できる。

【００３３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。

【００３４】図１は本発明の第１の実施形態における昇
圧回路の構成を示すブロック図であり、図16に示した従
来例に対応する部分には同一の符号を付す。図１におい
て、１０は、制御信号により昇圧セル群の接続関係を切
り替える昇圧セル群切替手段である。各昇圧セル群Ｐ1
〜Ｐｎの出力がそれぞれ整流用ダイオードＤo１〜Ｄoｎ
と容量性素子Ｃoを介して共通の出力端子２に接続され
て出力整流部４を構成している点は図16に示した従来例
の場合と同様である。

【００３５】本実施形態における特徴は、入力された電
圧を昇圧して出力する複数の昇圧セル群Ｐ1〜Ｐｎが、
昇圧セル群Ｐ1〜Ｐｎを直列または並列または直並列に
接続するよう切り替える昇圧セル群切替手段10を介して
図のように接続され、各昇圧セル群Ｐ1〜Ｐｎは各昇圧
用クロックＣＬＫ1〜ＣＬＫｎにより駆動され、昇圧セ
ル群切替手段10は制御信号によって制御されていること
である。この構成により、昇圧セル群Ｐ1〜Ｐｎを直列
または並列または直並列の組み合わせのいずれかの形態
で自在に接続できる。

【００３６】具体的には、図２に示すように例えば、３
つの昇圧セル群Ｐ1〜Ｐ3が制御信号12、13により制御さ
れる昇圧セル群切替スイッチ14、15を介して図に示すよ
うに接続され、各昇圧セル群Ｐ1〜Ｐ3は各昇圧用クロッ
クＣＬＫ1〜ＣＬＫ3により駆動されている。また、各昇
圧セル群Ｐ1〜Ｐ3の出力がそれぞれ整流用ダイオードＤ
o１〜Ｄo3と容量性素子Ｃoを介して共通の出力端子２に
接続されて出力整流部４を構成している点は図16に示し
た従来例の場合と同様である。なお、昇圧セル群切替ス
イッチ14、15は昇圧セル群切替手段10を構成している。

【００３７】また、各昇圧セル群Ｐ1〜Ｐ3は互いに同一
構成であり、図３に示すように、複数のダイオードＤ1
1、Ｄ12及び容量性素子Ｃ11、Ｃ12から構成され、図示
されていないクロック生成手段から供給される昇圧用ク
ロックＣＬＫまたはその反転信号により駆動され、容量
性素子Ｃ11からＣ12への電荷転送及びＣ12の充電と、容
量性素子Ｃ11の充電及びＣ12から出力側への電荷転送と
が交互に行われることにより、入力電圧を昇圧して出力
する機能をもっている。ここで、従来例である図16を説
明した時のように入力電圧を電源電圧のVddレベル、昇
圧用クロックＣＬＫのＬ及びＨレベルをそれぞれＧＮＤ
レベル及び電源電圧のVddレベル、ダイオードＤ11、Ｄ1
2による電圧降下分をVdとすると、昇圧して出力される
電圧は、従来例である図16のチャージポンプ手段1と同
じ動作原理で、最小値及び最大値をそれぞれ2(Vdd-Vd)
及び(3Vdd-2Vd)として振動する。

【００３８】また、昇圧セル群切替スイッチ14は、制御
信号12のＬ及びＨレベルに応じて、昇圧セル群Ｐ２への
入力を電源電圧Vdd及び１段目の昇圧セル群Ｐ1の出力側
のノードＮ1に切り替えられる。同様に、昇圧セル群切
替スイッチ15は、制御信号13のＬ及びＨレベルに応じ
て、昇圧セル群Ｐ３への入力を電源電圧Vdd及び２段目
の昇圧セル群Ｐ2の出力側のノードＮ2に切り替えられ
る。

【００３９】以上のように構成された本実施例の昇圧回
路について、以下、その動作を説明する。

【００４０】まず、図示されていないクロック生成手段
から同一の昇圧用クロックＣＬＫ1〜ＣＬＫ3がすべて供
給され、各昇圧用クロックＣＬＫ1〜ＣＬＫ3のＬ及びＨ
レベルがそれぞれＧＮＤレベル及び電源電圧のVddレベ
ルに設定されている場合を考える。このとき、図示され
ていないマイクロコンピュータ等の制御回路から各制御
信号12、13を共にＬレベルに設定すると、図２に示すよ
うに各昇圧セル群Ｐ1〜Ｐ3が3並列に接続され、図16の
従来例の昇圧回路および上記の構成で説明したように、
１段目の昇圧セル群Ｐ1〜Ｐ3の出力が保持されて、出力
電圧Vppレベルとして3(Vdd-Vd)が得られる。なお、各制
御信号12、13を共にＨレベルに設定すると、各昇圧セル
群Ｐ1〜Ｐ3がすべて直列に接続され、３段目の昇圧セル
群Ｐ3の出力が保持されて、出力電圧Vppレベルとして7
(Vdd-Vd)を得ることもできる。

【００４１】また、各制御信号12、13をそれぞれＬ及び
Ｈレベルに設定すると、昇圧セル群Ｐ1、Ｐ2は並列に接
続され、さらに昇圧セル群Ｐ2、Ｐ3は直列に接続され、
2段目の昇圧セル群Ｐ3の出力が保持されて、出力電圧Vp
pレベルとして5(Vdd-Vd)を得ることもできる。

【００４２】ここで、電源電圧Vddを2.5[V]、図3におけ
る昇圧セル群Ｐ中のダイオードＤ11、Ｄ12による電圧降
下分Vdを0.5[V]に設定すると、たとえば、フラッシュEE
PROM等の読み出しモードでは、昇圧セル群Ｐ1〜Ｐ3を３
並列に接続することにより、容量性素子の面積を大きく
することなく、電流駆動能力を高めつつ出力電圧Vppと
して６[V]を供給でき、高電圧が必要な書き込み/消去モ
ードでは、昇圧セル群Ｐ1〜Ｐ3をすべて直列に接続し
て、出力電圧Vppとして高電圧14[V]を供給できる。ま
た、ある動作モードでは、昇圧セル群Ｐ1、Ｐ2を並列に
接続させ、昇圧セル群Ｐ2、Ｐ3を直列に接続することに
より、出力電圧Vppとして高電圧10[V]を供給できる。

【００４３】以上のように第1の実施形態によれば、昇
圧セル群切替手段10を設けたことにより、昇圧セル群を
所望の構成に接続することができ、動作モードに応じて
制御信号により所望の電流駆動能力及び高電圧を１つの
昇圧回路で実現できる。

【００４４】なお、本実施形態では、各昇圧セル群Ｐ1
〜Ｐｎの構成素子としてダイオードＤ11、Ｄ12を用い、
出力整流部4の構成素子としてもダイオードＤo１〜Ｄo
ｎを用いたが、これらのダイオードに替えて、ＭＯＳト
ランジスターを用いても同様の効果を得ることができ
る。

【００４５】さらに、本実施形態で使用した昇圧セル群
は、非常に基本的なチャージポンプ型昇圧回路で構成さ
れていたが、そのチャージポンプ型昇圧回路の代わりに
しきい値電圧相殺型や相補型のチャージポンプ型昇圧回
路等でも同様の効果を得ることができる。

【００４６】また、本実施形態の具体例では、各昇圧セ
ル群Ｐ1〜Ｐ3を構成している昇圧セルＲ1、Ｒ2の数が２
つとしたが、昇圧セル群が１つあるいは３つ以上の昇圧
セルで構成されていても同様の効果を得ることができ
る。

【００４７】さらに、本実施形態では、各昇圧セル群Ｐ
1〜Ｐ3を構成している昇圧セルの数が全て等しかった
が、それぞれ等しくなくても同様の効果を得ることがで
きる。この場合には、昇圧セル群の出力を所望の電圧に
なるようにより柔軟に調節できる。

【００４８】また、整流用ダイオードＤo１〜Ｄoｎを各
昇圧セル群Ｐ1〜Ｐｎ毎に接続しているが、所望の昇圧
セル群のみに接続しても、同様の効果を得ることができ
る。ただし、その場合には、ある昇圧セル群接続パター
ン時において、電流駆動能力を高めることができなくな
ったり、取り出せる出力電圧の種類が減少するが、整流
用ダイオードを削減することができ、回路規模削減に有
利になる。

【００４９】図４は本発明の第２の実施形態における昇
圧回路の構成を示すブロック図であり、図１に示した第
１の実施形態と対応する部分については同一の符号を付
す。図４において、１６は出力整流部４の出力を切り替
えるための出力切替制御信号、１７は出力切替制御信号
１６に従って出力整流部４の出力を切り替え新たな出力
とする出力切替手段である。

【００５０】この第２の実施形態の特徴は、出力制御切
替信号１６に応じて、各整流用ダイオードＤo１〜Ｄoｎ
の出力と各容量性素子Ｃo1〜Ｃonをそれぞれ接続してな
るノードＸ1〜Ｘｎを入力とし、その入力を少なくとも
１つの出力端子Ｙ1〜Ｙｍに接続するよう切り替える出
力切替手段１７を備えたことである。

【００５１】具体的な例としては、図５に示すような構
成であり、図２に示した第１の実施形態と対応する部分
については同一の符号を付す。この実施形態の特徴は、
図５に示すように各ノードＸ1〜Ｘ3と各出力端子Ｙ1、
Ｙ2が接続され、出力切替制御信号16のＨ/Lレベルに応
じて出力端子Ｙ1とＹ2を接続するか(ＯＮ状態)しないか
(OFF状態)を切り替える出力切替スイッチ18を備えたこ
とである。なお、図５のような各ノードＸ1〜Ｘ3と各出
力端子Ｙ1、Ｙ2の接続パターン及び出力切替スイッチ18
は出力切替手段17を構成している。その他の構成は、図
２に示した第１の実施形態と同様であるので、ここでは
詳細な説明は省略する。

【００５２】以上のように構成された本実施例の昇圧回
路について、以下、その動作を説明する。

【００５３】図示されていないクロック生成手段から同
一の昇圧用クロックＣＬＫ1〜ＣＬＫ3がすべて供給さ
れ、各昇圧用クロックＣＬＫ1〜ＣＬＫ3のＬ及びＨレベ
ルがそれぞれＧＮＤレベル及び電源電圧のVddレベルに
設定されている点は第１の実施形態の場合と同様であ
る。

【００５４】また、図示されていないマイクロコンピュ
ータ等の制御回路からの各制御信号12、13に応じて、昇
圧セル群Ｐ2、Ｐ3の入力が電源電圧のVddレベル及び昇
圧セル群Ｐ１、Ｐ２の出力ノードＮ1、Ｎ2に切り替わる
点も第１の実施形態の場合と同様である。

【００５５】この第２の実施形態の特徴は、各制御信号
12、13、及び出力切替制御信号１６に応じて各昇圧セル
群Ｐ1〜Ｐ3の接続構成を変化させ、各出力端子Ｙ1、Ｙ2
から同時に複数の所望の出力電圧を得ることができる点
である。たとえば、図５に示すように、各制御信号12、
13を共にＨレベルに設定すると、各昇圧セル群Ｐ1〜Ｐ3
がすべて直列（１直列３段構成）に接続され、この時、
出力切替制御信号16をＬレベルに設定すると、各出力端
子Ｙ1とＹ2が分離され、出力端子Ｙ1からは、2段目の昇
圧セル群Ｐ２の出力が保持されて、出力電圧として10
[V](=5(Vdd-Vd))が得られ、出力端子Ｙ２からは、３段
目の昇圧セル群Ｐ３の出力が保持されて、出力電圧とし
て14[V](=7(Vdd-Vd))が得られる。つまり、同時に複数
の出力電圧を得ることができる。

【００５６】また、各制御信号12、13をそれぞれＬ及び
Ｈレベルに設定すると、昇圧セル群Ｐ1、Ｐ2は並列に接
続され、さらに昇圧セル群Ｐ2、Ｐ3は直列に接続され、
この時、出力切替制御信号16をＬレベルに設定すると、
各出力端子Ｙ1とＹ2が分離され、出力端子Ｙ1からは、
１段目の昇圧セル群Ｐ1、Ｐ2の出力が保持されて、出力
電圧として6[V](=3(Vdd-Vd))が得られ、出力端子Ｙ2か
らは、2段目の昇圧セル群Ｐ3の出力が保持されて、出力
電圧として10[V](=5(Vdd-Vd))が得られる。このとき
も、同時に複数の出力電圧を供給できるが、特に出力端
子Ｙ１からは、電流駆動能力が高められた出力電圧を供
給することができる。

【００５７】さらに、各制御信号12、13を共にＬレベル
に、出力切替制御信号16をＨレベルに設定すると、各出
力端子Ｙ1とＹ2が接続され、各昇圧セル群Ｐ1〜Ｐ3が3
並列に接続されることにより、各出力端子Ｙ１、Ｙ２に
は共に１段目の昇圧セル群Ｐ1〜Ｐ3の出力が保持され
て、出力電圧として6[V](=3(Vdd-Vd))が得られる。な
お、出力切替制御信号16をＨレベルに設定すると、各出
力端子Ｙ1とＹ2が接続されるので、図２に示された第１
の実施形態の場合と同じ動作になる。

【００５８】ここで、上記の動作をまとめると、図６の
動作図のようになる。

【００５９】以上のように第２の実施形態によれば、昇
圧セル群切替手段10及び出力切替手段17を設けたことに
より、昇圧セル群を所望の構成に接続し、複数の出力電
圧を同時に供給することができる。すなわち、動作モー
ドに応じて所望の電流駆動能力を実現させつつ、複数の
高電圧を１つの昇圧回路で供給できる。

【００６０】さらに、低電圧出力時には、有効に働いて
いない昇圧セル群を、低電圧出力をしている昇圧セル群
に対して並列に接続することにより、所望の電流駆動能
力に高めることができ、各昇圧セル群を有効利用できる
ので、面積的に有利になる。

【００６１】図７は本発明の第３の実施形態における昇
圧回路の構成を示すブロック図であり、図４に示した第
２の実施形態と対応する部分については同一の符号を付
す。

【００６２】この第３の実施形態の特徴は、出力端子Ｙ
1〜Ｙｍの信号の少なくとも１つを入力とし、その入力
された信号の電圧レベルを検知して、その電圧レベルに
応じて昇圧セル群切替手段10を制御する電圧レベル検知
手段19を備えたことである。

【００６３】具体的な例としては、図８に示すような構
成があり、図５に示した第２の実施形態と対応する部分
については同一の符号を付す。

【００６４】この実施形態の特徴は、出力端子Ｙ2の信
号を入力とし、その入力された信号の電圧レベルを検知
して、その電圧レベルに応じて各制御信号12、13を制御
し、昇圧セル群切替スイッチ14、15を切り替える電圧レ
ベル検知手段19を備えたことである。その他の構成は、
図５に示した第２の実施形態と同様であるので、ここで
は詳細な説明は省略する。

【００６５】以上のように構成された本実施例の昇圧回
路について、以下、その動作を説明する。

【００６６】図示されていないクロック生成手段から同
一の昇圧用クロックＣＬＫ1〜ＣＬＫ3がすべて供給さ
れ、各昇圧用クロックＣＬＫ1〜ＣＬＫ3のＬ及びＨレベ
ルがそれぞれＧＮＤレベル及び電源電圧のVddレベルに
設定されている点は第１及び第２の実施形態の場合と同
様である。

【００６７】また、図示されていないマイクロコンピュ
ータ等の制御回路からの各制御信号12、13に応じて、昇
圧セル群Ｐ2、Ｐ3の入力が電源電圧のVddレベル及び昇
圧セル群Ｐ1、Ｐ２の出力ノードＮ1、Ｎ2に切り替わる
点も第１及び第２の実施形態の場合と同様である。

【００６８】さらに、図８に示すように各ノードＸ1〜
Ｘ3と各出力端子Ｙ1、Ｙ2が接続され、出力切替制御信
号16のＨ/Lレベルに応じて出力端子Ｙ1とＹ2を接続する
か(ＯＮ状態)しないか(OFF状態)を切り替える点も第２
の実施形態の場合と同様である。

【００６９】この第３の実施形態の特徴は、以下の点に
ある。

【００７０】たとえば、第１及び第２の実施形態と同様
に電源電圧Vdd=2.5[V]、電圧降下分Vd=0.5[V]とし、昇
圧セル群Ｐ1、Ｐ2は並列に接続され、さらに昇圧セル群
Ｐ2、Ｐ3は直列に接続されている場合、出力端子Ｙ２に
は、出力切替スイッチ18のON、OFFに無関係に、常に10
[V](=5(Vdd-Vd))が出力される。

【００７１】また、電源電圧Vdd=2[V]、電圧降下分Vd=
0.5[V]とし、昇圧セル群Ｐ1、Ｐ2は並列に接続され、さ
らに昇圧セル群Ｐ2、Ｐ3は直列に接続されている場合、
出力端子Ｙ２には、7.5[V](=5(Vdd-Vd))が出力される。
つまり、外部の電源電圧Vddが、ノイズや負荷電流が流
れることにより変動した場合、出力端子Ｙ2の出力電圧
もそれに応じて変動する。

【００７２】そこで、電圧レベル検知手段１９により出
力端子Ｙ２の電圧レベルを検知し、出力端子Ｙ２の電圧
が所望の電圧よりも高い場合には、たとえば、各昇圧セ
ル群Ｐ１〜Ｐ3がすべて直列に接続されている構成から
昇圧セル群Ｐ1、Ｐ2は並列接続かつ昇圧セル群Ｐ2、Ｐ3
は直列接続される構成に昇圧セル群を組替えて、昇圧セ
ル群の段数を減らすように昇圧セル群切替スイッチ14、
15を制御する。

【００７３】これとは逆に、出力端子Ｙ２の電圧が所望
の電圧よりも低い場合には、昇圧セル群の段数を増やす
ように昇圧セル群切替スイッチ14、15を制御する。ここ
で、たとえば、出力端子Ｙ２からの所望の出力電圧を10
[V]とした場合、電源電圧Vddが2.5[V]から2[V]に変動す
ると、そのままでは出力端子Ｙ２からの出力電圧が7.5
[V]になり、低過ぎることになるので、これを電圧レベ
ル検知手段１９により検知し、昇圧セル群の段数を増や
すように昇圧セル群切替スイッチ14、15を制御し、各昇
圧セル群Ｐ１〜Ｐ3をすべて直列に接続する。そうする
と、出力端子Ｙ２には、出力切替スイッチ１８のON、OF
Fに無関係に、10.5[V](=7(Vdd-Vd))が出力され、Vdd=2.
5[V]時の所望の出力電圧10[V]に近づけることができ
る。

【００７４】以上のように第３の実施形態によれば、電
圧レベル検知手段１９を設けたことにより、電源電圧Vd
dが変動して各出力端子Ｙ１〜Ｙｍの出力電圧が変動し
た場合でも、各出力電圧を検知し、昇圧セル群切替手段
１０を制御して、昇圧セル群の段数を調整することによ
り、常に安定した出力電圧が得られるようになり、信頼
性が飛躍的に向上する。

【００７５】なお、電流負荷が変動して、各出力端子Ｙ
１〜Ｙｍの出力電圧が変動した場合でも、各出力電圧を
検知し、昇圧セル群切替手段１０を制御して、直列接続
されている昇圧セル群の段数を増減したり、並列接続さ
れている昇圧セル群の数を増減したりするなどして、昇
圧セル群の接続構成を調整することにより、所望の出力
電圧に近づけることができる。

【００７６】また、図７に示す第３の実施形態では、出
力端子Ｙ１〜Ｙｍの全ての電圧レベルを検知していた
が、一部の出力端子の電圧レベルのみを検知しても同様
の効果を得ることができる。ただし、その場合には、検
知できる出力電圧の数が減少することになるが、その分
電圧レベル検知手段１９の構造も簡素化され、さらに配
線領域も削減されるので、回路規模を低減できる。

【００７７】図９は本発明の第４の実施形態における昇
圧回路の構成を示すブロック図であり、図４に示した第
２の実施形態と対応する部分については同一の符号を付
す。

【００７８】この第４の実施形態の特徴は、出力端子Ｙ
1〜Ｙｍの少なくとも１つを入力とし、その出力端子Ｙ1
〜Ｙｍから流れる負荷電流の電流レベルを検知して、そ
の電流レベルに応じて昇圧セル群切替手段１０を制御す
る電流レベル検知手段２０を備えたことである。その他
の構成は、図４に示した第２の実施形態と同様であるの
で、ここでは詳細な説明は省略する。

【００７９】以上のように構成された本実施例の昇圧回
路について、以下、その動作を説明する。

【００８０】図示されていないクロック生成手段から同
一の昇圧用クロックＣＬＫ1〜ＣＬＫｎがすべて供給さ
れている点は第１から第３の実施形態の場合と同様であ
る。

【００８１】また、図示されていないマイクロコンピュ
ータ等の制御回路からの制御信号に応じて、各昇圧セル
群Ｐ1〜Ｐｎが直列または並列または直並列の組み合わ
せのいずれかの形態で自在に接続するよう切り替わる点
も第１から第３の実施形態の場合と同様である。

【００８２】さらに、出力切替制御信号１６に応じて各
ノードＸ1〜Ｘｎと各出力端子Ｙ1〜Ｙｍが所望の接続に
切り替わる点も第２及び第３の実施形態の場合と同様で
ある。

【００８３】この第４の実施形態の特徴は、以下の点に
ある。

【００８４】たとえば、昇圧セル群Ｐ1〜Ｐ(n-1)が全て
並列に接続され、昇圧セル群Ｐ(ｎ-1)、Ｐｎが直列に接
続されているとし、出力端子Ｙ１〜Ｙｍが、出力端子Ｙ
１及びＹ２の２つのみとし、さらに（ｎ-1）並列に接続
された1段目の昇圧セル群Ｐ1〜Ｐ(n-1)の出力が出力端
子Ｙ１に、2段目の昇圧セル群Ｐｎの出力が出力端子Ｙ
２に接続されている場合、出力端子Ｙ１を流れる負荷電
流の電流レベルを検知する。このとき、検知された負荷
電流の電流レベルが所望の電流レベルよりも増加した場
合、制御信号に応じて昇圧セル群切替手段１０を制御
し、２段目の昇圧セル群Ｐｎを1段目の昇圧セル群Ｐ1〜
Ｐ(n-1)に並列に追加することにより、電流駆動能力を
高めることができる。

【００８５】以上のように第4の実施形態によれば、電
流レベル検知手段20を設けたことにより、出力端子Ｙ１
〜Ｙｍを流れる負荷電流の増加に応じてその電流レベル
を検知し、制御信号に応じて昇圧セル群切替手段１０を
制御することにより、所望の段数目にある1つないし複
数の昇圧セル群に１つないし複数の昇圧セル群を並列に
付加することができ、電流駆動能力を高めることができ
る。

【００８６】なお、図９に示す第4の実施形態では、出
力端子Ｙ１〜Ｙｍから流れる全ての負荷電流レベルを検
知していたが、一部の出力端子から流れる負荷電流レベ
ルのみを検知しても同様の効果を得ることができる。た
だし、その場合には、検知できる負荷電流の数が減少す
ることになるが、その分電流レベル検知手段２０の構造
も簡素化されるので、回路規模を低減できる。

【００８７】図１０は本発明の第５の実施形態における
昇圧回路の構成を示すブロック図であり、図１に示した
第１の実施形態と対応する部分については同一の符号を
付す。

【００８８】この第５の実施形態の特徴は、位相制御信
号に応じて各昇圧セル群Ｐ１〜Ｐｎに所望の位相制御が
なされた昇圧用クロックＣＬＫ１〜ＣＬＫｎを供給する
位相可変クロック生成手段２１を備えたことである。

【００８９】その他の構成は、図１に示した第１の実施
形態と同様であるので、ここでは詳細な説明は省略す
る。

【００９０】以上のように構成された本実施の形態の昇
圧回路について、以下、その動作を説明する。

【００９１】図示されていないマイクロコンピュータ等
の制御回路からの制御信号に応じて、各昇圧セル群Ｐ1
〜Ｐｎが直列または並列または直並列の組み合わせのい
ずれかの形態で自在に接続するよう切り替わる点も第１
から第４の実施形態の場合と同様である。

【００９２】また、各昇圧セル群Ｐ1〜Ｐｎの出力がそ
れぞれ整流用ダイオードＤo１〜Ｄoｎと容量性素子Ｃo
を介して共通の出力端子２に接続されて出力整流部４を
構成し、出力端子２には、最終段目の昇圧セル群の出力
が供給される点は第１の実施形態の場合と同様である。

【００９３】この第５の実施形態の特徴は、以下の点に
ある。

【００９４】たとえば、制御信号により各昇圧セル群Ｐ
1〜Ｐｎをすべて並列に接続して使用する場合、位相制
御信号に応じて位相可変クロック生成手段21を制御し、
図１１に示すように各昇圧用クロックＣＬＫ1〜ＣＬＫ
ｎ（周期Ｔ）の位相をそれぞれ等間隔にずらすように設
定すると、各昇圧セル群Ｐ１〜Ｐｎにおける昇圧動作
（入力される昇圧用クロックと同じ周波数で、昇圧され
た電圧が振動する。）のピークを分散させることができ
るので、ノイズ発生を低減でき、さらに、出力端子２か
ら安定した出力電圧を得ることができる。

【００９５】以上のように第５の実施形態によれば、位
相可変クロック生成手段２１を設けたことにより、位相
制御信号に応じて各昇圧セル群Ｐ１〜Ｐｎに所望の位相
制御がなされた昇圧用クロックＣＬＫ１〜ＣＬＫｎを供
給できるので、ノイズ発生を低減でき、さらに出力端子
２から安定した出力電圧を供給できる。

【００９６】なお、部分的に並列接続されている昇圧セ
ル群に対して、位相可変クロック生成手段２１から所望
の位相制御がなされた昇圧用クロックを供給しても、同
様の効果を得ることができる。

【００９７】また、第２から第４の実施形態に記載の昇
圧回路において、位相可変クロック生成手段２１を設け
ても同様の効果を得ることができる。

【００９８】図１２は本発明の第６の実施形態における
昇圧回路の構成を示すブロック図であり、図１に示した
第１の実施形態と対応する部分については同一の符号を
付す。

【００９９】この第６の実施形態の特徴は、周波数制御
信号に応じて各昇圧セル群Ｐ１〜Ｐｎに所望の周波数制
御がなされた昇圧用クロックＣＬＫ１〜ＣＬＫｎを供給
する周波数可変クロック生成手段２２を備えたことであ
る。

【０１００】その他の構成は、図1に示した第１の実施
形態と同様であるので、ここでは詳細な説明は省略す
る。

【０１０１】以上のように構成された本実施の形態の昇
圧回路について、以下、その動作を説明する。

【０１０２】図示されていないマイクロコンピュータ等
の制御回路からの制御信号に応じて、各昇圧セル群Ｐ1
〜Ｐｎが直列または並列または直並列の組み合わせのい
ずれかの形態で自在に接続するよう切り替わる点も第１
から第5の実施形態の場合と同様である。

【０１０３】また、各昇圧セル群Ｐ1〜Ｐｎの出力がそ
れぞれ整流用ダイオードＤo１〜Ｄoｎと容量性素子Ｃo
を介して共通の出力端子２に接続されて出力整流部４を
構成し、出力端子２には、最終段目の昇圧セル群の出力
が供給される点も第１及第５の実施形態の場合と同様で
ある。

【０１０４】この第６の実施形態の特徴は、以下の点に
ある。

【０１０５】たとえば、制御信号により各昇圧セル群Ｐ
1〜Ｐｎをすべて直列に接続して使用している場合、周
波数制御信号に応じて周波数可変クロック生成手段２２
を制御し、図１３に示すように各昇圧用クロックＣＬＫ
１〜ＣＬＫｎ（周期Ｔ）の周波数を２倍に設定（周期Ｔ
/２）すると、各昇圧セル群Ｐ１〜Ｐｎにおける昇圧動
作（入力される昇圧用クロックと同じ周波数で、昇圧さ
れた電圧が振動する。）能力が２倍に高められるので、
出力端子２からは、電流駆動能力が２倍に高められた出
力電圧を得ることができる。

【０１０６】以上のように第６の実施形態によれば、周
波数可変クロック生成手段２２を設けたことにより、周
波数制御信号に応じて各昇圧セル群Ｐ１〜Ｐｎに所望の
周波数制御がなされた昇圧用クロックＣＬＫ１〜ＣＬＫ
ｎを供給することができ、出力電圧の電流駆動能力を所
望の大きさに高めることができる。

【０１０７】さらに、昇圧用クロックの周波数を上げ、
電流駆動能力を高めることにより、並列接続で用いられ
ている昇圧セル群の数を減らすことができるので、回路
規模の削減ができ、低コスト化できる。

【０１０８】また逆に、昇圧用クロックＣＬＫ１〜ＣＬ
Ｋｎの少なくとも１つの周波数を小さくすることによ
り、無駄な出力電圧の電流駆動能力を小さくすることも
できるが、この場合には、消費電力を低減できる。

【０１０９】さらに、各昇圧セル群Ｐ１〜Ｐｎがすべて
直列に接続されていなくても、同様の効果を得ることが
できる。

【０１１０】また、昇圧用クロックの周波数をゼロにし
て、昇圧用クロックを停止することもできるが、最終段
目の昇圧セル群に供給されている昇圧用クロックから順
次停止させていくことにより、出力電圧を調整すること
もできる。この場合、不要な昇圧用クロックの生成及び
昇圧セル群の不要な昇圧動作を完全に停止することがで
きるので、消費電力を低減できる。

【０１１１】さらに、第２から第４の実施形態に記載の
昇圧回路において、周波数可変クロック生成手段２２を
設けても同様の効果を得ることができる。

【０１１２】図１４は本発明の第７の実施形態における
昇圧回路の構成を示すブロック図であり、図１に示した
第１の実施形態と対応する部分については同一の符号を
付す。

【０１１３】この第７の実施形態の特徴は、振幅制御信
号に応じて各昇圧セル群Ｐ１〜Ｐｎに所望の振幅制御が
なされた昇圧用クロックＣＬＫ１〜ＣＬＫｎを供給する
振幅可変クロック生成手段２３を備えたことである。

【０１１４】また、各昇圧セル群Ｐ１〜Ｐｎは図３に示
すように２つの昇圧セルＲ１、Ｒ２で構成されていると
する。

【０１１５】その他の構成は、図1に示した第１の実施
形態と同様であるので、ここでは詳細な説明は省略す
る。

【０１１６】以上のように構成された本実施の形態の昇
圧回路について、以下、その動作を説明する。

【０１１７】図示されていないマイクロコンピュータ等
の制御回路からの制御信号に応じて、各昇圧セル群Ｐ1
〜Ｐｎが直列または並列または直並列の組み合わせのい
ずれかの形態で自在に接続するよう切り替わる点も第１
から第６の実施形態の場合と同様である。

【０１１８】また、各昇圧セル群Ｐ1〜Ｐｎの出力がそ
れぞれ整流用ダイオードＤo１〜Ｄoｎと容量性素子Ｃo
を介して共通の出力端子２に接続されて出力整流部４を
構成し、出力端子２には、最終段目の昇圧セル群の出力
が供給される点も第1、第５及び第６の実施形態の場合
と同様である。

【０１１９】この第７の実施形態の特徴は、以下の点に
ある。

【０１２０】たとえば、制御信号により各昇圧セル群Ｐ
1〜Ｐｎをすべて直列に接続して使用している場合、振
幅制御信号に応じて振幅可変クロック生成手段２３を制
御し、図１５に示すようにｎ番目の昇圧用クロックＣＬ
Ｋｎの振幅のみを２倍（２Vdd）に設定すると、昇圧セ
ル群Ｐｎにおける昇圧動作能力が高められる。

【０１２１】具体的には、電源電圧Vddを2.5[V]、図３
におけるダイオードＤ１１、Ｄ１２による電圧降下分Vd
を0.5[V]、昇圧セル群Ｐ１〜Ｐｎの数ｎを３とすると、
通常の各昇圧用クロックＣＬＫ１〜ＣＬＫｎ（Ｌレベル
がＧＮＤレベル、Ｈレベルが電源電圧Vddレベル）を用
いて各昇圧セル群Ｐ１〜Ｐｎを駆動した場合、出力端子
２から得られる最終的な電圧は14[V](=(2n+1)(Vdd-Vd))
となるが、図１５に示すようにｎ番目の昇圧用クロック
ＣＬＫｎの振幅のみを２倍（２Vdd）に設定すると、出
力端子２から得られる最終的な電圧は21[V](=2n(Vdd-V
d)+2(2Vdd-Vd))となり、最終的な出力電圧を大きくする
ことができる。

【０１２２】以上のように第７の実施形態によれば、振
幅可変クロック生成手段23を設けたことにより、振幅制
御信号に応じて各昇圧セル群Ｐ１〜Ｐｎに所望の振幅制
御がなされた昇圧用クロックＣＬＫ１〜ＣＬＫｎを供給
できるので、各昇圧セル群Ｐ１〜Ｐｎの構成を変えず
に、最終的な出力電圧を所望の電圧に変えることができ
る。

【０１２３】なお、上記の例では、昇圧用クロックＣＬ
Ｋｎの振幅を大きくしたが、昇圧用クロックＣＬＫ１〜
ＣＬＫｎの少なくとも１つの振幅を小さくすることによ
り、最終的な出力電圧を下げることもできるが、この場
合、消費電力を低減できる。

【０１２４】また、各昇圧セル群Ｐ１〜Ｐｎがすべて直
列に接続されていなくても、同様の効果を得ることがで
きる。

【０１２５】さらに、第２から第４の実施形態に記載の
昇圧回路において、振幅可変クロック生成手段２３を設
けても同様の効果を得ることができる。

【０１２６】その他、本発明はその要旨を逸脱しない範
囲で種々変形して実施できる。

【０１２７】

【発明の効果】以上説明したように本発明によれば、入
力電圧を昇圧して出力する少なくとも１つの昇圧セルで
構成された複数の昇圧セル群に対して、昇圧セル群切替
手段を設けたことにより、昇圧セル群を直列または並列
または直並列の所望の接続構成に変えることができ、１
つの昇圧回路で出力電圧及び電流駆動能力を最適化で
き、さらに昇圧セル群を効率良く利用するため回路規模
を削減できる、低コスト、高効率及び高信頼性の優れた
昇圧回路を実現するものである。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における昇圧回路の構
成を示すブロック図

【図２】本発明の第１の実施形態における昇圧回路の構
成の一例を示すブロック図

【図３】昇圧セルで構成された昇圧セル群の構成を示す
回路図

【図４】本発明の第２の実施形態における昇圧回路の構
成を示すブロック図

【図５】本発明の第２の実施形態における昇圧回路の構
成の一例を示すブロック図

【図６】本発明の第２の実施形態における昇圧セル群の
接続構成に応じて、取り出せる出力電圧の種類を説明す
るための図

【図７】本発明の第３の実施形態における昇圧回路の構
成を示すブロック図

【図８】本発明の第２の実施形態における昇圧回路の構
成の一例を示すブロック図

【図９】本発明の第４の実施形態における昇圧回路の構
成を示すブロック図

【図１０】本発明の第５の実施形態における昇圧回路の
構成を示すブロック図

【図１１】本発明の第５の実施形態における昇圧セル群
に入力する昇圧用クロックの波形の一例を示す図

【図１２】本発明の第６の実施形態における昇圧回路の
構成を示すブロック図

【図１３】本発明の第６の実施形態における昇圧セル群
に入力する昇圧用クロックの波形の一例を示す図

【図１４】本発明の第７の実施形態における昇圧回路の
構成を示すブロック図

【図１５】本発明の第７の実施形態における昇圧セル群
に入力する昇圧用クロックの波形の一例を示す図

【図１６】従来の昇圧回路の構成を示す回路図

【符号の説明】

１チャージポンプ手段２クロック生成手段３出力整流部１０昇圧セル群切換手段１２，１３制御信号１４，１５昇圧セル群切換スイッチ１６出力切換制御信号１７出力切換手段１８出力切換スイッチ１９電圧レベル検知手段２０電流レベル検知手段２１位相可変クロック生成手段２２周波数可変クロック生成手段２３振幅可変クロック生成手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者渕上郁雄大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者西田要一大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者木村智生大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5H730 AA14 AA15 BB02 BB57 BB82 BB86 FD01 FG07

Claims

【特許請求の範囲】

【請求項１】入力電圧を昇圧して出力する少なくとも
１つの昇圧セルで構成された複数個の昇圧セル群と、制
御信号に応じて少なくとも２つの前記昇圧セル群を直列
または並列または直並列の組み合わせのいずれかの形態
で接続するよう切り替える昇圧セル群切替手段と、前記
昇圧セル群の出力を入力とし半波整流して出力する整流
手段とを備え、前記整流手段の出力は全て共通の出力端
子に出力されることを特徴とする昇圧回路。
【請求項２】入力電圧を昇圧して出力する少なくとも
１つの昇圧セルで構成された複数個の昇圧セル群と、制
御信号に応じて少なくとも２つの前記昇圧セル群を直列
または並列または直並列の組み合わせのいずれかの形態
で接続するよう切り替える昇圧セル群切替手段と、前記
昇圧セル群の出力を入力とし半波整流して出力する整流
手段と、出力切替制御信号に応じて前記整流手段の出力
の少なくとも１つを少なくとも１つの出力端子に接続す
るよう切り替える出力切替手段とを備えたことを特徴と
する昇圧回路。
【請求項３】請求項１ないし請求項２いずれか一項に
記載の昇圧回路において、少なくとも１つの出力電圧を
入力としその電圧レベルを検知する電圧レベル検知手段
を備え、前記電圧レベル検知手段の検知レベルに応じて
前記昇圧セル群切替手段を制御する前記制御信号を調整
し、前記昇圧セル群を直列または並列または直並列に接
続するよう切り替えることを特徴とする昇圧回路。
【請求項４】請求項１ないし請求項２いずれか一項に
記載の昇圧回路において、少なくとも１つの出力端子か
ら流れる負荷電流の電流レベルを検知する電流レベル検
知手段を備え、前記電流レベル検知手段の検知レベルに
応じて前記昇圧セル群切替手段を制御する前記制御信号
を調整し、前記昇圧セル群を直列または並列または直並
列に接続するよう切り替えることを特徴とする昇圧回
路。
【請求項５】入力電圧を昇圧して出力する少なくとも
１つの昇圧セルで構成された複数個の昇圧セル群と、位
相制御信号に応じて各々の前記昇圧セル群に位相を制御
しながら各々昇圧用クロックを供給する位相可変クロッ
ク生成手段と、前記昇圧セル群の出力を入力とし半波整
流して出力する整流手段とを備えたことを特徴とする昇
圧回路。
【請求項６】請求項１〜４のいずれか一項に記載の昇
圧回路において、位相制御信号に応じて各々の前記昇圧
セル群に位相を制御しながら各々昇圧用クロックを供給
する位相可変クロック生成手段とを備えたことを特徴と
する昇圧回路。
【請求項７】入力電圧を昇圧して出力する少なくとも
１つの昇圧セルで構成された複数個の昇圧セル群と、周
波数制御信号に応じて各々の前記昇圧セル群に周波数を
制御しながら各々昇圧用クロックを供給する周波数可変
クロック生成手段と、前記昇圧セル群の出力を入力とし
半波整流して出力する整流手段とを備えたことを特徴と
する昇圧回路。
【請求項８】請求項１〜４のいずれか一項に記載の昇
圧回路において、周波数制御信号に応じて各々の前記昇
圧セル群に周波数を制御しながら各々昇圧用クロックを
供給する周波数可変クロック生成手段を備えたことを特
徴とする昇圧回路。
【請求項９】入力電圧を昇圧して出力する少なくとも
１つの昇圧セルで構成された複数個の昇圧セル群と、振
幅制御信号に応じて各々の前記昇圧セル群に振幅を制御
しながら各々昇圧用クロックを供給する振幅可変クロッ
ク生成手段と、前記昇圧セル群の出力を入力とし半波整
流して出力する整流手段とを備えたことを特徴とする昇
圧回路。
【請求項１０】請求項１〜４のいずれか一項に記載の
昇圧回路において、振幅制御信号に応じて各々の前記昇
圧セル群に振幅を制御しながら各々昇圧用クロックを供
給する振幅可変クロック生成手段を備えたことを特徴と
する昇圧回路。