JP2000353711A - 半導体装置及び半導体装置用部材 - Google Patents
半導体装置及び半導体装置用部材Info
- Publication number
- JP2000353711A JP2000353711A JP16670299A JP16670299A JP2000353711A JP 2000353711 A JP2000353711 A JP 2000353711A JP 16670299 A JP16670299 A JP 16670299A JP 16670299 A JP16670299 A JP 16670299A JP 2000353711 A JP2000353711 A JP 2000353711A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- area
- resin
- semiconductor device
- organic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 有機基板上に半導体素子を搭載し、且つ半導
体素子搭載領域の外側に外部端子領域を配置してなる半
導体装置において、搭載した半導体素子に反りを生じな
いようにする。 【解決手段】 有機基板の半導体素子搭載領域周辺に貫
通孔２０を設けた状態にし、半導体素子１０を樹脂封止
するとともに、外部端子領域を除く半導体素子搭載領域
及びその周囲領域の有機基板の両面も前記貫通孔２０を
通して同時に樹脂封止する。半導体素子搭載領域及びそ
の周辺領域の両面に樹脂１６が存在する結果、樹脂封止
領域の反り及び外部電極１７の平坦性が良好となり、ま
た樹脂封止時に素子がクラックすることがない。
体素子搭載領域の外側に外部端子領域を配置してなる半
導体装置において、搭載した半導体素子に反りを生じな
いようにする。 【解決手段】 有機基板の半導体素子搭載領域周辺に貫
通孔２０を設けた状態にし、半導体素子１０を樹脂封止
するとともに、外部端子領域を除く半導体素子搭載領域
及びその周囲領域の有機基板の両面も前記貫通孔２０を
通して同時に樹脂封止する。半導体素子搭載領域及びそ
の周辺領域の両面に樹脂１６が存在する結果、樹脂封止
領域の反り及び外部電極１７の平坦性が良好となり、ま
た樹脂封止時に素子がクラックすることがない。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ、ＣＳＰ等
のエリアアレイ型外部端子を有する半導体装置の技術分
野に属するものである。
のエリアアレイ型外部端子を有する半導体装置の技術分
野に属するものである。
【０００２】
【従来の技術】近年、電子機器の高性能化及び小型化の
傾向から、それに用いられる半導体装置は、ＬＳＩのＡ
ＳＩＣに代表されるようにますます高集積化、高機能化
が進んでいる。高集積化、高機能化された半導体装置に
おいては、信号の高速処理のためにパッケージ内のイン
ダクタンスが無視できない状況となるので、そのインダ
クタンスの低減のために電源及びグランドの接続端子数
を多くし、実質的なインダクタンスを下げることで対応
してきた。このため、半導体装置の高集積化、高機能化
は外部端子であるピンの総数の増加を促すことになり、
ますますの多ピン化が求められ、これに対応して先端の
ファインなＬ／Ｆ等やＢＧＡ、ＣＳＰに代表されるよう
な半導体装置（パッケージ）が普及してきた。
傾向から、それに用いられる半導体装置は、ＬＳＩのＡ
ＳＩＣに代表されるようにますます高集積化、高機能化
が進んでいる。高集積化、高機能化された半導体装置に
おいては、信号の高速処理のためにパッケージ内のイン
ダクタンスが無視できない状況となるので、そのインダ
クタンスの低減のために電源及びグランドの接続端子数
を多くし、実質的なインダクタンスを下げることで対応
してきた。このため、半導体装置の高集積化、高機能化
は外部端子であるピンの総数の増加を促すことになり、
ますますの多ピン化が求められ、これに対応して先端の
ファインなＬ／Ｆ等やＢＧＡ、ＣＳＰに代表されるよう
な半導体装置（パッケージ）が普及してきた。
【０００３】
【発明が解決しようとする課題】図１〜図３はファンア
ウト方式のＢＧＡの例を示す断面図であり、図１はワイ
ヤーボンディング型（フェースアップ）、図２はインナ
ーリードボンディング型、図３はフリップチップボンデ
ィング型である。
ウト方式のＢＧＡの例を示す断面図であり、図１はワイ
ヤーボンディング型（フェースアップ）、図２はインナ
ーリードボンディング型、図３はフリップチップボンデ
ィング型である。
【０００４】図１に示すワイヤーボンディング型のＢＧ
Ａは、絶縁層１１に配線１２とそれを覆ってカバーシー
ト１３が積層されてなる有機基板に、その絶縁層１１が
露出したところに接着剤１４を介して半導体素子１０が
搭載され、ボンディングワイヤー１５により半導体素子
１０が配線１２と接続されている。そして、搭載した半
導体素子１３を覆うようにトランスモールドにより樹脂
１６を封止している。このタイプの半導体装置では、モ
ールド後における封止樹脂１６の熱収縮により、半導体
素子１０の搭載領域に反りが発生し、結果として外部電
極１７の平坦性が悪化する。特に絶縁層１１がポリイミ
ドベースのテープやガラス繊維又は有機繊維で強化され
たフレキシブル基板の場合は顕著である。また、ポリイ
ミドベースのテープやガラス繊維又は有機繊維で強化さ
れたフレキシブル基板の片面モールドにおいては、モー
ルド時の樹脂圧が半導体素子１０の片面のみに加わるた
め半導体素子１０にクラックが生じる場合がある。原因
は有機基板に反りがある状態でモールドされるために、
搭載した半導体素子１０に曲げ応力が加わるためであ
る。
Ａは、絶縁層１１に配線１２とそれを覆ってカバーシー
ト１３が積層されてなる有機基板に、その絶縁層１１が
露出したところに接着剤１４を介して半導体素子１０が
搭載され、ボンディングワイヤー１５により半導体素子
１０が配線１２と接続されている。そして、搭載した半
導体素子１３を覆うようにトランスモールドにより樹脂
１６を封止している。このタイプの半導体装置では、モ
ールド後における封止樹脂１６の熱収縮により、半導体
素子１０の搭載領域に反りが発生し、結果として外部電
極１７の平坦性が悪化する。特に絶縁層１１がポリイミ
ドベースのテープやガラス繊維又は有機繊維で強化され
たフレキシブル基板の場合は顕著である。また、ポリイ
ミドベースのテープやガラス繊維又は有機繊維で強化さ
れたフレキシブル基板の片面モールドにおいては、モー
ルド時の樹脂圧が半導体素子１０の片面のみに加わるた
め半導体素子１０にクラックが生じる場合がある。原因
は有機基板に反りがある状態でモールドされるために、
搭載した半導体素子１０に曲げ応力が加わるためであ
る。
【０００５】図２に示すインナーリードボンディング型
のＢＧＡは、絶縁層１１に配線１２とそれを覆ってカバ
ーシート１３が積層されてなる有機基板に、その開口部
から内側に突き出たインナーリード１８を介して半導体
素子１０が接続されている。そして、図の下方から樹脂
をポッティングすることで半導体素子１０を封止してい
る。図３に示すフリップチップボンディング型のＢＧＡ
は、絶縁層１１に配線１２とそれを覆ってカバーシート
１３が積層されてなる有機基板に、その配線１２の端部
に設けた端子１９を介して半導体素子１０が接続されて
いる。そして、絶縁層１１の開口部からポッティングす
ることで半導体素子１０を封止している。これらのタイ
プの半導体装置は、封止後における封止樹脂１６の硬化
収縮及び素子と樹脂の熱膨張係数差に起因する熱歪によ
り、半導体素子１０の搭載領域に反りが発生し、結果と
して外部電極１７の平坦性が悪化するばかりか、封止樹
脂に高価なポッティング樹脂を使用するためコスト面で
不利である。また、トランスモールドしたタイプのもの
と比較すると信頼性が劣る。
のＢＧＡは、絶縁層１１に配線１２とそれを覆ってカバ
ーシート１３が積層されてなる有機基板に、その開口部
から内側に突き出たインナーリード１８を介して半導体
素子１０が接続されている。そして、図の下方から樹脂
をポッティングすることで半導体素子１０を封止してい
る。図３に示すフリップチップボンディング型のＢＧＡ
は、絶縁層１１に配線１２とそれを覆ってカバーシート
１３が積層されてなる有機基板に、その配線１２の端部
に設けた端子１９を介して半導体素子１０が接続されて
いる。そして、絶縁層１１の開口部からポッティングす
ることで半導体素子１０を封止している。これらのタイ
プの半導体装置は、封止後における封止樹脂１６の硬化
収縮及び素子と樹脂の熱膨張係数差に起因する熱歪によ
り、半導体素子１０の搭載領域に反りが発生し、結果と
して外部電極１７の平坦性が悪化するばかりか、封止樹
脂に高価なポッティング樹脂を使用するためコスト面で
不利である。また、トランスモールドしたタイプのもの
と比較すると信頼性が劣る。
【０００６】
【課題を解決するための手段】上記の問題点を解決する
ため、本発明は、半導体素子の表裏及びその周辺領域に
ついて樹脂による封止を行うこととしている。そして、
このようにして封止樹脂をモールドすることにより、外
部電極の平坦性が良く、かつ封止時に素子クラックが発
生しない半導体装置を製造することができる。
ため、本発明は、半導体素子の表裏及びその周辺領域に
ついて樹脂による封止を行うこととしている。そして、
このようにして封止樹脂をモールドすることにより、外
部電極の平坦性が良く、かつ封止時に素子クラックが発
生しない半導体装置を製造することができる。
【０００７】
【発明の実施の形態】本発明は、有機基板上に半導体素
子を搭載し、且つ半導体素子搭載領域の外側に外部端子
領域を配置してなる半導体装置において、有機基板の半
導体素子搭載領域周辺に貫通孔を設けた状態にし、半導
体素子の表裏を樹脂封止するとともに、外部端子領域を
除く半導体素子搭載領域及びその周囲領域の有機基板の
両面も前記貫通孔を通して同時に樹脂封止するようにし
たものである。
子を搭載し、且つ半導体素子搭載領域の外側に外部端子
領域を配置してなる半導体装置において、有機基板の半
導体素子搭載領域周辺に貫通孔を設けた状態にし、半導
体素子の表裏を樹脂封止するとともに、外部端子領域を
除く半導体素子搭載領域及びその周囲領域の有機基板の
両面も前記貫通孔を通して同時に樹脂封止するようにし
たものである。
【０００８】樹脂封止は、信頼性、コスト等の観点から
両面のトランスファーモールドにより行うようにし、そ
の封止樹脂としてはトランスファーモールドが可能な樹
脂、例えば、クレゾール・ノボラック系エポキシ樹脂若
しくはビフェニール系エポキシ樹脂を使用する。
両面のトランスファーモールドにより行うようにし、そ
の封止樹脂としてはトランスファーモールドが可能な樹
脂、例えば、クレゾール・ノボラック系エポキシ樹脂若
しくはビフェニール系エポキシ樹脂を使用する。
【０００９】モールド時における樹脂の流動性を確保す
るため、有機基板の半導体素子搭載領域周辺に上記の如
く貫通孔を設けるが、その貫通孔を配置した後の有機基
板の面積を半導体素子の面積より小さくする。実際に
は、約８０％程度小さくするのが好ましい。
るため、有機基板の半導体素子搭載領域周辺に上記の如
く貫通孔を設けるが、その貫通孔を配置した後の有機基
板の面積を半導体素子の面積より小さくする。実際に
は、約８０％程度小さくするのが好ましい。
【００１０】本発明は、有機基板としてポリイミドベー
スのテープ若しくはガラス繊維又は有機繊維で強化され
たフレキシブル基板を使用した半導体装置に有効であ
る。
スのテープ若しくはガラス繊維又は有機繊維で強化され
たフレキシブル基板を使用した半導体装置に有効であ
る。
【００１１】上記した本発明の半導体装置に用いられる
部材は、有機基板からなり、半導体素子搭載領域の外側
に外部端子領域を配置してなる半導体装置用部材におい
て、有機基板の半導体素子搭載領域周辺に貫通孔を設け
たものとなる。
部材は、有機基板からなり、半導体素子搭載領域の外側
に外部端子領域を配置してなる半導体装置用部材におい
て、有機基板の半導体素子搭載領域周辺に貫通孔を設け
たものとなる。
【００１２】そして、このような半導体装置用部材とし
て、半導体素子搭載領域における有機基板の面積を半導
体素子の面積より小さくしたものが好ましい。
て、半導体素子搭載領域における有機基板の面積を半導
体素子の面積より小さくしたものが好ましい。
【００１３】また、好ましい半導体装置用部材は、有機
基板としてポリイミドベースのテープ若しくはガラス繊
維又は有機繊維で強化されたフレキシブル基板を用いた
ものである。
基板としてポリイミドベースのテープ若しくはガラス繊
維又は有機繊維で強化されたフレキシブル基板を用いた
ものである。
【００１４】図４は本発明に係る半導体装置の一例を示
すもので、図５は図４における中心部の背面側から見た
拡大図である。これはワイヤーボンディング型（フェー
スアップ）のＢＧＡであり、絶縁層１１に配線１２とそ
れを覆ってカバーシート１３が積層されてなる有機基板
に、接着剤１４を介して半導体素子１０が端子側を上向
きにした状態で搭載され、ボンディングワイヤー１５に
より半導体素子１０が配線１２と接続されている。そし
て、有機基板には半導体素子搭載領域Ａからはみ出るよ
うにして４つの貫通孔２０が配置されており、この有機
基板に半導体素子１０を搭載し、トランスファーモール
ドにより半導体素子１０を樹脂１６で封止するととも
に、外部端子１７領域を除く半導体素子搭載領域Ａ及び
その周辺領域の有機基板の両面も貫通孔２０を通して同
時に樹脂１６で封止されている。
すもので、図５は図４における中心部の背面側から見た
拡大図である。これはワイヤーボンディング型（フェー
スアップ）のＢＧＡであり、絶縁層１１に配線１２とそ
れを覆ってカバーシート１３が積層されてなる有機基板
に、接着剤１４を介して半導体素子１０が端子側を上向
きにした状態で搭載され、ボンディングワイヤー１５に
より半導体素子１０が配線１２と接続されている。そし
て、有機基板には半導体素子搭載領域Ａからはみ出るよ
うにして４つの貫通孔２０が配置されており、この有機
基板に半導体素子１０を搭載し、トランスファーモール
ドにより半導体素子１０を樹脂１６で封止するととも
に、外部端子１７領域を除く半導体素子搭載領域Ａ及び
その周辺領域の有機基板の両面も貫通孔２０を通して同
時に樹脂１６で封止されている。
【００１５】図６はワイヤーボンディング型（フェース
ダウン）のＢＧＡであり、中心部の拡大説明図は図５と
同様である。このタイプのＢＧＡでは、絶縁層１１に配
線１２とそれを覆ってカバーシート１３が積層されてな
る有機基板に、接着剤１４を介して半導体素子１０が端
子側を下向きにした状態で搭載され、ボンディングワイ
ヤー１５により半導体素子１０が配線１２と接続されて
いる。そして、有機基板には半導体素子搭載領域からは
み出るようにして４つの貫通孔２０が配置されており、
この有機基板に半導体素子１０を搭載し、トランスファ
ーモールドにより半導体素子１０を樹脂１６で封止する
とともに、外部端子１７領域を除く半導体素子搭載領域
及びその周辺領域の有機基板の両面も貫通孔２０を通し
て同時に樹脂１６で封止されている。なお、このタイプ
では、貫通孔２０はボンディングワイヤー１５の通る道
にもなっている。
ダウン）のＢＧＡであり、中心部の拡大説明図は図５と
同様である。このタイプのＢＧＡでは、絶縁層１１に配
線１２とそれを覆ってカバーシート１３が積層されてな
る有機基板に、接着剤１４を介して半導体素子１０が端
子側を下向きにした状態で搭載され、ボンディングワイ
ヤー１５により半導体素子１０が配線１２と接続されて
いる。そして、有機基板には半導体素子搭載領域からは
み出るようにして４つの貫通孔２０が配置されており、
この有機基板に半導体素子１０を搭載し、トランスファ
ーモールドにより半導体素子１０を樹脂１６で封止する
とともに、外部端子１７領域を除く半導体素子搭載領域
及びその周辺領域の有機基板の両面も貫通孔２０を通し
て同時に樹脂１６で封止されている。なお、このタイプ
では、貫通孔２０はボンディングワイヤー１５の通る道
にもなっている。
【００１６】これらワイヤーボンディング型のＢＧＡ
は、半導体素子搭載領域及びその周辺領域の両面に封止
樹脂が存在する結果、樹脂封止領域の反り及び外部電極
の平坦性が良好となる。特に、絶縁層にポリイミドベー
スの材料若しくはガラス繊維又は有機繊維で強化された
フレキシブル基板を用いた場合は効果が顕著である。
は、半導体素子搭載領域及びその周辺領域の両面に封止
樹脂が存在する結果、樹脂封止領域の反り及び外部電極
の平坦性が良好となる。特に、絶縁層にポリイミドベー
スの材料若しくはガラス繊維又は有機繊維で強化された
フレキシブル基板を用いた場合は効果が顕著である。
【００１７】図７は本発明に係る半導体装置の別の例を
示すもので、図８は図７における中心部の背面側から見
た拡大図である。これはインナーリードボンディング型
のＢＧＡであり、絶縁層１１に配線１２とそれを覆って
カバーシート１３が積層されてなる有機基板に、インナ
ーリード１８を介して導体素子１０が搭載されている。
有機基板には半導体素子搭載領域Ａの外側に４つの貫通
孔２０が配置されており、この有機基板に半導体素子１
０を搭載し、トランスファーモールドにより半導体素子
１０を樹脂１６で封止するとともに、外部端子１７領域
を除く半導体素子搭載領域Ａ及びその周辺領域の有機基
板の両面も貫通孔２０を通して同時に樹脂１６で封止さ
れている。
示すもので、図８は図７における中心部の背面側から見
た拡大図である。これはインナーリードボンディング型
のＢＧＡであり、絶縁層１１に配線１２とそれを覆って
カバーシート１３が積層されてなる有機基板に、インナ
ーリード１８を介して導体素子１０が搭載されている。
有機基板には半導体素子搭載領域Ａの外側に４つの貫通
孔２０が配置されており、この有機基板に半導体素子１
０を搭載し、トランスファーモールドにより半導体素子
１０を樹脂１６で封止するとともに、外部端子１７領域
を除く半導体素子搭載領域Ａ及びその周辺領域の有機基
板の両面も貫通孔２０を通して同時に樹脂１６で封止さ
れている。
【００１８】図９は本発明に係る半導体装置のさらに別
の例を示すもので、図１０は図９における中心部の背面
側から見た拡大図である。これはフリップチップボンデ
ィング型のＢＧＡであり、絶縁層１１に配線１２とそれ
を覆ってカバーシート１３が積層されてなる有機基板
に、配線１２の端部に設けた端子１９を介して半導体素
子１０が搭載されている。有機基板には半導体素子搭載
領域Ａの外側に４つの貫通孔２０が配置されており、こ
の有機基板に半導体素子１０を搭載し、トランスファー
モールドにより半導体素子１０を樹脂１６で封止すると
ともに、外部端子１７領域を除く半導体素子搭載領域Ａ
及びその周辺領域の有機基板の両面も貫通孔２０を通し
て同時に樹脂１６で封止されている。
の例を示すもので、図１０は図９における中心部の背面
側から見た拡大図である。これはフリップチップボンデ
ィング型のＢＧＡであり、絶縁層１１に配線１２とそれ
を覆ってカバーシート１３が積層されてなる有機基板
に、配線１２の端部に設けた端子１９を介して半導体素
子１０が搭載されている。有機基板には半導体素子搭載
領域Ａの外側に４つの貫通孔２０が配置されており、こ
の有機基板に半導体素子１０を搭載し、トランスファー
モールドにより半導体素子１０を樹脂１６で封止すると
ともに、外部端子１７領域を除く半導体素子搭載領域Ａ
及びその周辺領域の有機基板の両面も貫通孔２０を通し
て同時に樹脂１６で封止されている。
【００１９】図７及び図８に示したインナーリードボン
ディング型のＢＧＡと図９及び図１０に示したフリップ
チップボンディング型のＢＧＡは、トランスファーモー
ルドにより樹脂封止を行うので、高価なポッティング樹
脂を使用しないためコスト面で有利となる。また、信頼
性も向上する。
ディング型のＢＧＡと図９及び図１０に示したフリップ
チップボンディング型のＢＧＡは、トランスファーモー
ルドにより樹脂封止を行うので、高価なポッティング樹
脂を使用しないためコスト面で有利となる。また、信頼
性も向上する。
【００２０】
【実施例】図４及び図５に示すタイプのワイヤーボンデ
ィング型（フェースアップ）のＢＧＡを試作した。具体
的には、チップサイズ：９．５ｍｍ、ＰＫＧサイズ：２
１×２１ｍｍ（半導体素子搭載領域：□１２ｍ）、ピン
数：１０４ｐｉｎとし、半導体素子を搭載させる有機基
板としてとして次のＡ〜Ｃを使用した。これらを順に実
施例１〜３とする。
ィング型（フェースアップ）のＢＧＡを試作した。具体
的には、チップサイズ：９．５ｍｍ、ＰＫＧサイズ：２
１×２１ｍｍ（半導体素子搭載領域：□１２ｍ）、ピン
数：１０４ｐｉｎとし、半導体素子を搭載させる有機基
板としてとして次のＡ〜Ｃを使用した。これらを順に実
施例１〜３とする。
【００２１】（有機基板Ａ） 絶縁層：ポリイミドベース（宇部興産製「ユーピレック
ス」、５０μｍ厚） 配線：電解銅箔（１８μｍ） 接着剤：巴川製紙所製「エレファンＸシリーズ」 カバーシート：ソルダーレジスト よりなるフィルムキャリアテープ
ス」、５０μｍ厚） 配線：電解銅箔（１８μｍ） 接着剤：巴川製紙所製「エレファンＸシリーズ」 カバーシート：ソルダーレジスト よりなるフィルムキャリアテープ
【００２２】（有機基板Ｂ） 絶縁層：ガラス繊維入りＢＴレジン（三菱ガス製、１０
０μｍ厚） 配線：電解銅箔（１２μｍ） カバーシート：ソルダーレジスト よりなるフレキシブル基板
０μｍ厚） 配線：電解銅箔（１２μｍ） カバーシート：ソルダーレジスト よりなるフレキシブル基板
【００２３】（有機基板Ｃ） 絶縁層：アラミド繊維入りＢＴレジン（三菱ガス製：２
００μｍ厚） 配線：電解銅箔（１２μｍ） カバーシート：ソルダーレジスト よりなるフレキシブル基板
００μｍ厚） 配線：電解銅箔（１２μｍ） カバーシート：ソルダーレジスト よりなるフレキシブル基板
【００２４】また、比較例１〜３として、上記の各有機
基板Ａ〜Ｃを使用して、図１に示すタイプの従来のワイ
ヤーボンディング型のＢＧＡを試作した。
基板Ａ〜Ｃを使用して、図１に示すタイプの従来のワイ
ヤーボンディング型のＢＧＡを試作した。
【００２５】各実施例と各比較例で得られたそれぞれの
半導体装置について、樹脂封止領域の反りと外部電極の
平坦性（コプラナリティ）を測定した。また、樹脂封止
時における半導体素子のクラック発生率を評価した。そ
れらの結果を表１に示す。これから分かるように、片面
のみで樹脂封止した場合に比べて、両面を樹脂封止した
方が反りが少なくかつ樹脂封止時の素子クラック発生率
が低い。
半導体装置について、樹脂封止領域の反りと外部電極の
平坦性（コプラナリティ）を測定した。また、樹脂封止
時における半導体素子のクラック発生率を評価した。そ
れらの結果を表１に示す。これから分かるように、片面
のみで樹脂封止した場合に比べて、両面を樹脂封止した
方が反りが少なくかつ樹脂封止時の素子クラック発生率
が低い。
【００２６】
【表１】
【００２７】
【発明の効果】以上説明したように、本発明は、有機基
板上に半導体素子を搭載し、且つ半導体素子搭載領域の
外側に外部端子領域を配置してなる半導体装置におい
て、有機基板の半導体素子搭載領域周辺に貫通孔を設け
た状態にし、半導体素子の表裏を樹脂封止するととも
に、外部端子領域を除く半導体素子搭載領域及びその周
囲領域の有機基板の両面も前記貫通孔を通して同時に樹
脂封止するようにしたので、半導体素子搭載領域及びそ
の周辺領域の両面に樹脂が存在する結果、樹脂封止領域
の反り及び外部電極の平坦性が良好となる。また、樹脂
封止時に金型内で素子全体に樹脂圧がかかるため、素子
がクラックすることがない。
板上に半導体素子を搭載し、且つ半導体素子搭載領域の
外側に外部端子領域を配置してなる半導体装置におい
て、有機基板の半導体素子搭載領域周辺に貫通孔を設け
た状態にし、半導体素子の表裏を樹脂封止するととも
に、外部端子領域を除く半導体素子搭載領域及びその周
囲領域の有機基板の両面も前記貫通孔を通して同時に樹
脂封止するようにしたので、半導体素子搭載領域及びそ
の周辺領域の両面に樹脂が存在する結果、樹脂封止領域
の反り及び外部電極の平坦性が良好となる。また、樹脂
封止時に金型内で素子全体に樹脂圧がかかるため、素子
がクラックすることがない。
【図１】従来の半導体装置の一例を示す断面図である。
【図２】従来の半導体装置の別の例を示す断面図であ
る。
る。
【図３】従来の半導体装置のさらに別の例を示す断面図
である。
である。
【図４】本発明に係る半導体装置の一例を示す断面図で
ある。
ある。
【図５】図４における中心部の背面側から見た拡大図で
ある。
ある。
【図６】図４に示す半導体装置の変形例を示す断面図で
ある。
ある。
【図７】本発明に係る半導体装置の別の例を示す断面図
である。
である。
【図８】図７における中心部の背面側から見た拡大図で
ある。
ある。
【図９】本発明に係る半導体装置のさらに別の例を示す
断面図である。
断面図である。
【図１０】図９における中心部の背面側から見た拡大図
である。
である。
１１ 絶縁層 １２ 配線 １３ カバーシート １４ 接着剤 １５ ボンディングワイヤー １６ 樹脂 １７ 外部電極 １８ インナーリード １９ 端子 ２０ 貫通孔 Ａ 半導体素子搭載領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 雄二 東京都新宿区市谷加賀町一丁目１番１号 大日本印刷株式会社内 Ｆターム(参考） 4M109 AA01 BA05 CA21 DB12 DB16 5F061 AA01 BA05 CA21
Claims (7)
- 【請求項１】 有機基板上に半導体素子を搭載し、且つ
半導体素子搭載領域の外側に外部端子領域を配置してな
る半導体装置において、有機基板の半導体素子搭載領域
周辺に貫通孔を設けた状態にし、半導体素子の表裏を樹
脂封止するとともに、外部端子領域を除く半導体素子搭
載領域及びその周囲領域の有機基板の両面も前記貫通孔
を通して同時に樹脂封止したことを特徴とする半導体装
置。 - 【請求項２】 封止樹脂がトランスファーモールド可能
な樹脂である請求項１に記載の半導体装置。 - 【請求項３】 半導体素子搭載領域における有機基板の
面積を半導体素子の面積より小さくした請求項１又は２
に記載の半導体装置。 - 【請求項４】 有機基板がポリイミドベースのテープ若
しくはガラス繊維又は有機繊維で強化されたフレキシブ
ル基板である請求項１，２又は３に記載の半導体装置。 - 【請求項５】 有機基板からなり、半導体素子搭載領域
の外側に外部端子領域を配置してなる半導体装置用部材
において、有機基板の半導体素子搭載領域周辺に貫通孔
を設けたことを特徴とする半導体装置用部材。 - 【請求項６】 半導体素子搭載領域における有機基板の
面積を半導体素子の面積より小さくした請求項６に記載
の半導体装置用部材。 - 【請求項７】 有機基板がポリイミドベースのテープ若
しくはガラス繊維又は有機繊維で強化されたフレキシブ
ル基板である請求項５又は６に記載の半導体装置用部
材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16670299A JP4070055B2 (ja) | 1999-06-14 | 1999-06-14 | 半導体装置及び半導体装置用部材 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16670299A JP4070055B2 (ja) | 1999-06-14 | 1999-06-14 | 半導体装置及び半導体装置用部材 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353711A true JP2000353711A (ja) | 2000-12-19 |
| JP4070055B2 JP4070055B2 (ja) | 2008-04-02 |
Family
ID=15836182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16670299A Expired - Fee Related JP4070055B2 (ja) | 1999-06-14 | 1999-06-14 | 半導体装置及び半導体装置用部材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4070055B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005338956A (ja) * | 2004-05-24 | 2005-12-08 | Maxell Seiki Kk | 無線ｉｃタグの製造方法 |
| JP2018018890A (ja) * | 2016-07-26 | 2018-02-01 | 株式会社デンソー | 電子装置、及び、電子装置の製造方法 |
-
1999
- 1999-06-14 JP JP16670299A patent/JP4070055B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005338956A (ja) * | 2004-05-24 | 2005-12-08 | Maxell Seiki Kk | 無線ｉｃタグの製造方法 |
| JP2018018890A (ja) * | 2016-07-26 | 2018-02-01 | 株式会社デンソー | 電子装置、及び、電子装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4070055B2 (ja) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| KR100401020B1 (ko) | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 | |
| JP3578770B2 (ja) | 半導体装置 | |
| US5866949A (en) | Chip scale ball grid array for integrated circuit packaging | |
| TW516194B (en) | Wiring substrate, semiconductor device and package stack semiconductor device | |
| CN101165866B (zh) | 一种集成电路封装体及其制造方法 | |
| US7919851B2 (en) | Laminate substrate and semiconductor package utilizing the substrate | |
| JPH0590482A (ja) | 半導体装置およびその製造方法 | |
| CN1302455A (zh) | 层叠的集成电路封装 | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000031343A (ja) | 半導体装置 | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| CN101656247A (zh) | 半导体封装结构 | |
| JP4070055B2 (ja) | 半導体装置及び半導体装置用部材 | |
| JP2768315B2 (ja) | 半導体装置 | |
| US20100265683A1 (en) | Semiconductor device | |
| JP2002289735A (ja) | 半導体装置 | |
| JP3684517B2 (ja) | 半導体装置 | |
| TWI416698B (zh) | 半導體封裝結構 | |
| JP3599142B2 (ja) | 半導体パッケ−ジの製造法 | |
| JP2000058716A (ja) | 半導体装置 | |
| JPH11111882A (ja) | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 | |
| KR100533762B1 (ko) | 반도체패키지 | |
| KR20070067382A (ko) | 반도체 패키지용 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |