JP2000357659A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000357659A JP2000357659A JP11167520A JP16752099A JP2000357659A JP 2000357659 A JP2000357659 A JP 2000357659A JP 11167520 A JP11167520 A JP 11167520A JP 16752099 A JP16752099 A JP 16752099A JP 2000357659 A JP2000357659 A JP 2000357659A
- Authority
- JP
- Japan
- Prior art keywords
- furnace
- film
- gas
- temperature
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000007789 gas Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000460 chlorine Substances 0.000 claims abstract description 9
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 14
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 7
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052710 silicon Inorganic materials 0.000 abstract description 31
- 239000010703 silicon Substances 0.000 abstract description 31
- 239000000356 contaminant Substances 0.000 abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 10
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 8
- 229910000077 silane Inorganic materials 0.000 abstract description 7
- 238000007740 vapor deposition Methods 0.000 abstract description 5
- 150000001805 chlorine compounds Chemical class 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 88
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 絶縁膜上に汚染物質の混入させることなく膜
を形成することができる半導体装置の製造方法を提供す
る。 【解決手段】 絶縁膜が形成された半導体基板を塩素を
含有するガス雰囲気の炉内で塩化物が反応生成する温度
に加熱処理する工程と、炉内で絶縁膜上に膜を形成する
工程とを有する。
を形成することができる半導体装置の製造方法を提供す
る。 【解決手段】 絶縁膜が形成された半導体基板を塩素を
含有するガス雰囲気の炉内で塩化物が反応生成する温度
に加熱処理する工程と、炉内で絶縁膜上に膜を形成する
工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜表面に異物
を付着させることなく絶縁膜の上に膜を形成する半導体
装置の製造方法に関し、特に、半導体電界効果トランジ
スタ（以下、ＦＥＴという。）等において、ゲート酸化
膜形成後の加熱処理とゲート電極の形成とを同一装置内
で連続して行うことができる半導体装置の製造方法に関
する。
を付着させることなく絶縁膜の上に膜を形成する半導体
装置の製造方法に関し、特に、半導体電界効果トランジ
スタ（以下、ＦＥＴという。）等において、ゲート酸化
膜形成後の加熱処理とゲート電極の形成とを同一装置内
で連続して行うことができる半導体装置の製造方法に関
する。
【０００２】
【従来の技術】ＦＥＴのゲート絶縁膜である酸化シリコ
ン膜は、トランジスタの信頼性を決定する材料であり、
いかなる汚染物質をも排除しなくてはならない。このた
め、従来、ＦＥＴは、シリコン基板表面に酸化シリコン
膜を形成する工程と、その後に酸化シリコン膜上にシリ
コン膜を形成する工程を含む製造方法により製造されて
いる。図２は従来の酸化シリコン膜上にシリコン膜を形
成する工程の製造条件を示すグラフ図であり、（ａ）は
縦軸に炉内温度、横軸に時間をとりシリコン膜の製造条
件を示し、（ｂ）は縦軸に炉内圧力、横軸に時間をとり
シリコン膜の製造条件を示し、（ｃ）は縦軸にガス流
量、横軸に時間をとりシリコン膜の製造条件を示す。
ン膜は、トランジスタの信頼性を決定する材料であり、
いかなる汚染物質をも排除しなくてはならない。このた
め、従来、ＦＥＴは、シリコン基板表面に酸化シリコン
膜を形成する工程と、その後に酸化シリコン膜上にシリ
コン膜を形成する工程を含む製造方法により製造されて
いる。図２は従来の酸化シリコン膜上にシリコン膜を形
成する工程の製造条件を示すグラフ図であり、（ａ）は
縦軸に炉内温度、横軸に時間をとりシリコン膜の製造条
件を示し、（ｂ）は縦軸に炉内圧力、横軸に時間をとり
シリコン膜の製造条件を示し、（ｃ）は縦軸にガス流
量、横軸に時間をとりシリコン膜の製造条件を示す。
【０００３】従来のシリコン膜形成の工程について添付
の図面を参照して詳細に説明する。先ず、半導体基板を
シリコン膜形成用減圧気相成長炉に導入する。次に、図
２（ａ）に示すように炉内温度を３００℃、図２（ｂ）
に示すように、炉内圧力が７６０Torr、図２（ｃ）に示
すように、窒素ガスの流量が１０リットル／分である初
期状態ｔ0からｔ1まで炉内温度、炉内圧力及びガス流量
を保持する。
の図面を参照して詳細に説明する。先ず、半導体基板を
シリコン膜形成用減圧気相成長炉に導入する。次に、図
２（ａ）に示すように炉内温度を３００℃、図２（ｂ）
に示すように、炉内圧力が７６０Torr、図２（ｃ）に示
すように、窒素ガスの流量が１０リットル／分である初
期状態ｔ0からｔ1まで炉内温度、炉内圧力及びガス流量
を保持する。
【０００４】次に、時間ｔ1からｔ2の間で図２（ａ）に
示すように、炉内温度を３００℃から５００℃まで上昇
させ、図２（ｂ）に示すように、炉内圧力を７６０Torr
から１Torrにし、図２（ｃ）に示すように、ガス流量を
１リットル／分の流量にする。
示すように、炉内温度を３００℃から５００℃まで上昇
させ、図２（ｂ）に示すように、炉内圧力を７６０Torr
から１Torrにし、図２（ｃ）に示すように、ガス流量を
１リットル／分の流量にする。
【０００５】次に、時間ｔ2からｔ3の間では、炉内温度
を５００℃、炉内圧力を１Torrに維持したままシランガ
ス（ＳｉＨ4）を０．１リットル／分の流量で炉内に導
入してシリコン膜を堆積する。
を５００℃、炉内圧力を１Torrに維持したままシランガ
ス（ＳｉＨ4）を０．１リットル／分の流量で炉内に導
入してシリコン膜を堆積する。
【０００６】次に、時間ｔ3からｔ4までの間では図２
（ａ）に示すように、炉内温度を５００℃から３００℃
にし、図２（ｂ）に示すように、炉内圧力を１Torrから
７６０Torrにする。これにより、シリコン酸化膜の上に
汚染物質を付着させることなくシリコン膜を形成させ
る。
（ａ）に示すように、炉内温度を５００℃から３００℃
にし、図２（ｂ）に示すように、炉内圧力を１Torrから
７６０Torrにする。これにより、シリコン酸化膜の上に
汚染物質を付着させることなくシリコン膜を形成させ
る。
【０００７】しかし、上述の従来の方法では、現実には
例えば、酸化シリコン膜の形成からシリコン膜の形成の
間に種々の汚染物が酸化シリコン膜表面に付着すること
がある。例えば、製造工場内空気に漂う浮遊物が付着す
る場合、半導体基板を自動的に搬送するロボット等から
発塵する場合又は半導体基板を搬送する際に物理的に接
触する部材等から転写される場合がある。このとき、最
もＦＥＴの信頼性を劣化させるのが鉄等の金属汚染物質
であり、面密度にして１０11atoms／cm2程度の金属汚染
物質が半導体基板に付着する場合がある。即ち、従来の
方法では、この酸化シリコン膜表面に付着した汚染物質
を除去することができず、酸化シリコン膜とシリコン膜
の間に汚染物質を挟み込んでしまうという問題点があ
る。
例えば、酸化シリコン膜の形成からシリコン膜の形成の
間に種々の汚染物が酸化シリコン膜表面に付着すること
がある。例えば、製造工場内空気に漂う浮遊物が付着す
る場合、半導体基板を自動的に搬送するロボット等から
発塵する場合又は半導体基板を搬送する際に物理的に接
触する部材等から転写される場合がある。このとき、最
もＦＥＴの信頼性を劣化させるのが鉄等の金属汚染物質
であり、面密度にして１０11atoms／cm2程度の金属汚染
物質が半導体基板に付着する場合がある。即ち、従来の
方法では、この酸化シリコン膜表面に付着した汚染物質
を除去することができず、酸化シリコン膜とシリコン膜
の間に汚染物質を挟み込んでしまうという問題点があ
る。
【０００８】この問題点の一部を解決するため、積層さ
れる膜と膜との界面への不純物の混入を防止する種々の
技術が提案されている（特公平６−６０４０１号公報、
特開平５−３３５３３７号公報等）。
れる膜と膜との界面への不純物の混入を防止する種々の
技術が提案されている（特公平６−６０４０１号公報、
特開平５−３３５３３７号公報等）。
【０００９】基板に４００乃至６００℃の温度範囲で、
水素ガスと塩素ガスとの混合ガス又は塩化水素ガス、更
に不活性ガスを含む雰囲気において前処理を行い、基板
を外気に晒すことなく連続してモノシランを５００乃至
６００℃の温度範囲で、又は高次シランを４００乃至６
００℃の温度範囲で導入してシリコン薄膜を堆積するシ
リコン薄膜製造方法がある（特公平６−６０４０１号公
報）。
水素ガスと塩素ガスとの混合ガス又は塩化水素ガス、更
に不活性ガスを含む雰囲気において前処理を行い、基板
を外気に晒すことなく連続してモノシランを５００乃至
６００℃の温度範囲で、又は高次シランを４００乃至６
００℃の温度範囲で導入してシリコン薄膜を堆積するシ
リコン薄膜製造方法がある（特公平６−６０４０１号公
報）。
【００１０】薄膜トランジスタを形成するにあたり、半
導体薄膜上にゲート絶縁膜を成膜する直前に、雰囲気ガ
スとしてハロゲンガスを使用し、これに光エネルギを使
用して半導体薄膜上の不純物を揮発性の塩化物として半
導体薄膜の表面から除去する薄膜トランジスタの製造方
法がある（特開平５−３３５３３７号公報）。
導体薄膜上にゲート絶縁膜を成膜する直前に、雰囲気ガ
スとしてハロゲンガスを使用し、これに光エネルギを使
用して半導体薄膜上の不純物を揮発性の塩化物として半
導体薄膜の表面から除去する薄膜トランジスタの製造方
法がある（特開平５−３３５３３７号公報）。
【００１１】
【発明が解決しようとする課題】しかしながら、上述の
特公平６−６０４０１号公報では、基板の前処理を５０
０乃至６００℃の温度範囲で行っており、この温度範囲
を超えると、不純物が混入する虞があると共に、基板表
面にあれが生じる虞がある。
特公平６−６０４０１号公報では、基板の前処理を５０
０乃至６００℃の温度範囲で行っており、この温度範囲
を超えると、不純物が混入する虞があると共に、基板表
面にあれが生じる虞がある。
【００１２】上述の特開平５−３３５３３７号公報で
は、半導体薄膜上の不純物を除去するために複数の装置
を使用しているので、同一装置内で行うことができず、
半導体薄膜の移動に伴い不純物が混入する虞がある。ま
た、光エネルギを供給するための手段が必要になり、製
造装置が大型化するという問題点がある。
は、半導体薄膜上の不純物を除去するために複数の装置
を使用しているので、同一装置内で行うことができず、
半導体薄膜の移動に伴い不純物が混入する虞がある。ま
た、光エネルギを供給するための手段が必要になり、製
造装置が大型化するという問題点がある。
【００１３】本発明はかかる問題点に鑑みてなされたも
のであって、絶縁膜上に汚染物質の混入させることなく
膜を形成することができる半導体装置の製造方法を提供
することを目的とする。
のであって、絶縁膜上に汚染物質の混入させることなく
膜を形成することができる半導体装置の製造方法を提供
することを目的とする。
【００１４】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、絶縁膜が形成された半導体基板を塩素を
含有するガス雰囲気の炉内で塩化物が反応生成する温度
に加熱処理する工程と、前記炉内で前記絶縁膜上に膜を
形成する工程とを有することを特徴とする。
の製造方法は、絶縁膜が形成された半導体基板を塩素を
含有するガス雰囲気の炉内で塩化物が反応生成する温度
に加熱処理する工程と、前記炉内で前記絶縁膜上に膜を
形成する工程とを有することを特徴とする。
【００１５】この場合、例えば、前記膜は多結晶シリコ
ン膜又は非晶質シリコン膜である。
ン膜又は非晶質シリコン膜である。
【００１６】本発明においては、前記ガスは塩化水素ガ
ス又は塩素ガスを含有することが好ましい。
ス又は塩素ガスを含有することが好ましい。
【００１７】また、本発明においては、前記半導体基板
を加熱処理する工程は、前記絶縁膜を６００℃以上の温
度加熱するものであることが好ましい。
を加熱処理する工程は、前記絶縁膜を６００℃以上の温
度加熱するものであることが好ましい。
【００１８】更に本発明においては、例えば、前記絶縁
膜は電界効果トランジスタのゲート絶縁膜であり、前記
膜は電界効果トランジスタのゲート電極膜である。
膜は電界効果トランジスタのゲート絶縁膜であり、前記
膜は電界効果トランジスタのゲート電極膜である。
【００１９】本発明においては、絶縁膜が形成された半
導体基板を塩素を含有するガス雰囲気の炉内で塩化物が
反応生成する温度に加熱処理し、同一の炉内で絶縁膜上
に膜を形成することにより、絶縁膜表面に付着した金属
汚染物質を除去することができ、同一炉内で連続して膜
を絶縁膜上に形成するため、金属汚染物質の再付着を防
止することができる。
導体基板を塩素を含有するガス雰囲気の炉内で塩化物が
反応生成する温度に加熱処理し、同一の炉内で絶縁膜上
に膜を形成することにより、絶縁膜表面に付着した金属
汚染物質を除去することができ、同一炉内で連続して膜
を絶縁膜上に形成するため、金属汚染物質の再付着を防
止することができる。
【００２０】
【発明の実施の形態】以下、本発明の実施例に係る半導
体装置の製造方法について添付の図面を参照して詳細に
説明する。図１は本発明の実施例に係る半導体装置の製
造方法の製造条件を示すグラフ図であり、（ａ）は縦軸
に炉内温度、横軸に時間をとりシリコン膜の製造条件を
示し、（ｂ）は縦軸に炉内圧力、横軸に時間をとりシリ
コン膜の製造条件を示し、（ｃ）は縦軸にガス流量、横
軸に時間をとりシリコン膜の製造条件を示す。
体装置の製造方法について添付の図面を参照して詳細に
説明する。図１は本発明の実施例に係る半導体装置の製
造方法の製造条件を示すグラフ図であり、（ａ）は縦軸
に炉内温度、横軸に時間をとりシリコン膜の製造条件を
示し、（ｂ）は縦軸に炉内圧力、横軸に時間をとりシリ
コン膜の製造条件を示し、（ｃ）は縦軸にガス流量、横
軸に時間をとりシリコン膜の製造条件を示す。
【００２１】本実施例に係る半導体装置の製造方法にお
いては、先ず、シリコンからなる半導体基板の表面にゲ
ート絶縁膜となる絶縁膜として、酸化シリコン膜が形成
されている。この半導体基板をシリコン膜形成用減圧気
相成長炉に導入する。このとき、シリコン膜形成用減圧
気相成長炉の炉内温度は約３００℃である。なお、この
シリコン膜形成用減圧気相成長炉は、炉内温度を３００
℃乃至９００℃の範囲で、また炉内圧力を大気圧(７６
０Torr)から０．２Torrの範囲で、炉内への流入するガ
ス流量を０乃至１０リットル/分の範囲で制御すること
ができ、コンピューターによってこれらの変数（炉内温
度、炉内圧力、ガス流量）を任意の組み合わせ、かつ任
意のステップ数で変化させるようにプログラムすること
ができる。
いては、先ず、シリコンからなる半導体基板の表面にゲ
ート絶縁膜となる絶縁膜として、酸化シリコン膜が形成
されている。この半導体基板をシリコン膜形成用減圧気
相成長炉に導入する。このとき、シリコン膜形成用減圧
気相成長炉の炉内温度は約３００℃である。なお、この
シリコン膜形成用減圧気相成長炉は、炉内温度を３００
℃乃至９００℃の範囲で、また炉内圧力を大気圧(７６
０Torr)から０．２Torrの範囲で、炉内への流入するガ
ス流量を０乃至１０リットル/分の範囲で制御すること
ができ、コンピューターによってこれらの変数（炉内温
度、炉内圧力、ガス流量）を任意の組み合わせ、かつ任
意のステップ数で変化させるようにプログラムすること
ができる。
【００２２】次に、半導体基板を炉内に導入後、時間ｔ
0からｔ1までの間、図１（ｃ）に示すように、窒素ガス
を１０リットル／分の流量で炉内に流し込みながら、半
導体基板の温度が安定するのを待つ。
0からｔ1までの間、図１（ｃ）に示すように、窒素ガス
を１０リットル／分の流量で炉内に流し込みながら、半
導体基板の温度が安定するのを待つ。
【００２３】次に、時間ｔ1からｔ2までの間、図１
（ｃ）に示すように、窒素ガスの流量を１リットル／分
にすると同時に図１（ａ）に示すように、炉内温度を８
００℃まで上昇させ、図１（ｂ）に示すように、炉内圧
力を１０Torrまで変化させる。
（ｃ）に示すように、窒素ガスの流量を１リットル／分
にすると同時に図１（ａ）に示すように、炉内温度を８
００℃まで上昇させ、図１（ｂ）に示すように、炉内圧
力を１０Torrまで変化させる。
【００２４】次に、時間ｔ2からｔ3の間、図１（ｃ）に
示すように、窒素ガスの流入を停止させると同時にＨＣ
ｌガスを１リットル／分の流量で炉内に流入させ、図１
（ａ）及び（ｂ）に示すように、炉内温度と炉内圧力と
を保持する。このＨＣｌガスが流入している間、即ち、
時間ｔ2からｔ3の間で半導体基板上の酸化シリコン膜表
面の付着していた金属汚染物質がＨＣｌガスと反応し
て、塩化物になり、これが気化することにより金属汚染
物質が除去される。特に、金属汚染物質がＦｅの場合に
は下記化学式１で示すような反応式により除去される。
示すように、窒素ガスの流入を停止させると同時にＨＣ
ｌガスを１リットル／分の流量で炉内に流入させ、図１
（ａ）及び（ｂ）に示すように、炉内温度と炉内圧力と
を保持する。このＨＣｌガスが流入している間、即ち、
時間ｔ2からｔ3の間で半導体基板上の酸化シリコン膜表
面の付着していた金属汚染物質がＨＣｌガスと反応し
て、塩化物になり、これが気化することにより金属汚染
物質が除去される。特に、金属汚染物質がＦｅの場合に
は下記化学式１で示すような反応式により除去される。
【００２５】
【化１】Ｆｅ＋２ＨＣｌ → ＦｅＣｌ2 ＋ Ｈ2
【００２６】次に、時間ｔ3からｔ4の間、図１（ｃ）に
示すように、ＨＣｌガスの流入を停止させると同時に窒
素ガスを０．１リットル／分の流量で炉内に流入させ
る。図１（ａ）に示すように、炉内温度を８００℃から
５００℃、図１（ｂ）に示すように、圧力を１０Torrか
ら１Torrに変化させる。
示すように、ＨＣｌガスの流入を停止させると同時に窒
素ガスを０．１リットル／分の流量で炉内に流入させ
る。図１（ａ）に示すように、炉内温度を８００℃から
５００℃、図１（ｂ）に示すように、圧力を１０Torrか
ら１Torrに変化させる。
【００２７】次に、時間ｔ4からｔ5の間、図１（ｃ）に
示すように、炉内温度及び炉内圧力を保持したまま、シ
ランガス（ＳｉＨ4）を０．１リットル／分の流量で炉
内に流入させる。このシランガスを炉内に流入させてい
る時間ｔ4からｔ5の間、ゲート電極膜として非晶質シリ
コン膜が酸化シリコン膜上に減圧気相成長する。この非
晶質シリコン膜の膜厚は例えば、１０００乃至３０００
Åである。
示すように、炉内温度及び炉内圧力を保持したまま、シ
ランガス（ＳｉＨ4）を０．１リットル／分の流量で炉
内に流入させる。このシランガスを炉内に流入させてい
る時間ｔ4からｔ5の間、ゲート電極膜として非晶質シリ
コン膜が酸化シリコン膜上に減圧気相成長する。この非
晶質シリコン膜の膜厚は例えば、１０００乃至３０００
Åである。
【００２８】次に、時間ｔ5において炉内に流入させる
ガスをシランガスから窒素ガスに変更し、流量も１０リ
ットル／分にする。時間ｔ5からｔ6の間、図１（ｂ）に
示すように、炉内圧力を１Torrから７６０Torrまで上昇
させ、図１（ａ）に示すように、炉内温度を５００℃か
ら３００℃まで下げる。次に、半導体基板を気相成長炉
から取り出す。これにより、ゲート絶縁膜の上にゲート
電極膜として非晶質シリコン膜が形成される。
ガスをシランガスから窒素ガスに変更し、流量も１０リ
ットル／分にする。時間ｔ5からｔ6の間、図１（ｂ）に
示すように、炉内圧力を１Torrから７６０Torrまで上昇
させ、図１（ａ）に示すように、炉内温度を５００℃か
ら３００℃まで下げる。次に、半導体基板を気相成長炉
から取り出す。これにより、ゲート絶縁膜の上にゲート
電極膜として非晶質シリコン膜が形成される。
【００２９】本実施例においては、ゲート絶縁膜（酸化
シリコン膜）を形成する工程からゲート電極膜（非晶質
シリコン膜）を形成する工程迄の時間内に半導体基板を
大気晒すことなく、炉外の物質と接触することなく連続
して加熱処理と減圧気相成長が行われる。これにより、
ゲート絶縁膜表面に付着した金属汚染物質を除去するこ
とができ、かつ気相成長炉内で連続してゲート電極膜を
ゲート絶縁膜上に形成することができるため、ゲート絶
縁膜への金属汚染物質の再付着を防止することができ
る。また、この塩素を含んだ雰囲気中での絶縁膜の加熱
処理は、ゲート絶縁膜上に付着した金属汚染物を除去
し、ゲート絶縁膜の故障を防止することができ、ＦＥＴ
の信頼性向上させると共に、半導体装置の歩留まりが向
上するという効果を得ることができる。
シリコン膜）を形成する工程からゲート電極膜（非晶質
シリコン膜）を形成する工程迄の時間内に半導体基板を
大気晒すことなく、炉外の物質と接触することなく連続
して加熱処理と減圧気相成長が行われる。これにより、
ゲート絶縁膜表面に付着した金属汚染物質を除去するこ
とができ、かつ気相成長炉内で連続してゲート電極膜を
ゲート絶縁膜上に形成することができるため、ゲート絶
縁膜への金属汚染物質の再付着を防止することができ
る。また、この塩素を含んだ雰囲気中での絶縁膜の加熱
処理は、ゲート絶縁膜上に付着した金属汚染物を除去
し、ゲート絶縁膜の故障を防止することができ、ＦＥＴ
の信頼性向上させると共に、半導体装置の歩留まりが向
上するという効果を得ることができる。
【００３０】また、本実施例においては、塩素を含有す
るガスとして、ＨＣｌガスを使用したが、特に、これに
限定されるものではなく、Ｃｌ2等のハロゲン系ガスと
することもできる。また、塩素を含有するガスの雰囲気
中での加熱を８００℃で行っていたが、塩化物を反応生
成しうる温度であればよく、一般的には、この塩化物を
反応生成しうる温度は約６００℃以上である。
るガスとして、ＨＣｌガスを使用したが、特に、これに
限定されるものではなく、Ｃｌ2等のハロゲン系ガスと
することもできる。また、塩素を含有するガスの雰囲気
中での加熱を８００℃で行っていたが、塩化物を反応生
成しうる温度であればよく、一般的には、この塩化物を
反応生成しうる温度は約６００℃以上である。
【００３１】また、非晶質シリコン膜を形成したが、特
にこれに限定されるものではなく、多結晶シリコン膜又
はシリコン・ゲルマニウム化合物等のＦＥＴのゲート電
極材料を堆積させることもできる。なお、本実施例にお
いては、シリコン膜の堆積温度又は半導体基板の導入及
び引出し温度が特別な条件に限定されるものではないこ
とはいうまでもない。
にこれに限定されるものではなく、多結晶シリコン膜又
はシリコン・ゲルマニウム化合物等のＦＥＴのゲート電
極材料を堆積させることもできる。なお、本実施例にお
いては、シリコン膜の堆積温度又は半導体基板の導入及
び引出し温度が特別な条件に限定されるものではないこ
とはいうまでもない。
【００３２】
【発明の効果】以上詳述したように本発明においては、
絶縁膜が形成された半導体基板を塩素を含有するガス雰
囲気の炉内で塩化物が反応生成する温度に加熱処理し、
同一の炉内で絶縁膜上に膜を形成することにより、絶縁
膜表面に付着した金属汚染物質を除去することができ、
同一炉内で連続して膜を絶縁膜上に形成するため、金属
汚染物質の再付着を防止することができる。
絶縁膜が形成された半導体基板を塩素を含有するガス雰
囲気の炉内で塩化物が反応生成する温度に加熱処理し、
同一の炉内で絶縁膜上に膜を形成することにより、絶縁
膜表面に付着した金属汚染物質を除去することができ、
同一炉内で連続して膜を絶縁膜上に形成するため、金属
汚染物質の再付着を防止することができる。
【図１】本発明の実施例に係る半導体装置の製造方法の
製造条件を示すグラフ図であり、（ａ）は縦軸に炉内温
度、横軸に時間をとりシリコン膜の製造条件を示し、
（ｂ）は縦軸に炉内圧力、横軸に時間をとりシリコン膜
の製造条件を示し、（ｃ）は縦軸にガス流量、横軸に時
間をとりシリコン膜の製造条件を示す。
製造条件を示すグラフ図であり、（ａ）は縦軸に炉内温
度、横軸に時間をとりシリコン膜の製造条件を示し、
（ｂ）は縦軸に炉内圧力、横軸に時間をとりシリコン膜
の製造条件を示し、（ｃ）は縦軸にガス流量、横軸に時
間をとりシリコン膜の製造条件を示す。
【図２】従来の酸化シリコン膜上にシリコン膜を形成す
る工程の製造条件を示すグラフ図であり、（ａ）は縦軸
に炉内温度、横軸に時間をとりシリコン膜の製造条件を
示し、（ｂ）は縦軸に炉内圧力、横軸に時間をとりシリ
コン膜の製造条件を示し、（ｃ）は縦軸にガス流量、横
軸に時間をとりシリコン膜の製造条件を示す。
る工程の製造条件を示すグラフ図であり、（ａ）は縦軸
に炉内温度、横軸に時間をとりシリコン膜の製造条件を
示し、（ｂ）は縦軸に炉内圧力、横軸に時間をとりシリ
コン膜の製造条件を示し、（ｃ）は縦軸にガス流量、横
軸に時間をとりシリコン膜の製造条件を示す。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA07 BA29 BA30 BB03 DA03 FA10 JA10 LA15 5F040 DA00 DC01 EC04 EC07 FC00 5F045 AA06 AB03 AB04 AC01 AC13 AC15 AD07 AD08 AD09 AD10 AD11 AD12 AE21 AE23 AE25 AF01 BB14 HA06 HA23
Claims (6)
- 【請求項１】 絶縁膜が形成された半導体基板を塩素を
含有するガス雰囲気の炉内で塩化物が反応生成する温度
に加熱処理する工程と、前記炉内で前記絶縁膜上に膜を
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記膜は多結晶シリコン膜であることを
特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記膜は非晶質シリコン膜であることを
特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記ガスは塩化水素ガス又は塩素ガスを
含有することを特徴とする請求項１乃至３のいずれか１
項に記載の半導体装置の製造方法。 - 【請求項５】 前記半導体基板を加熱処理する工程は、
前記絶縁膜を６００℃以上の温度加熱するものであるこ
とを特徴とする請求項１乃至４のいずれか１項に記載の
半導体装置の製造方法。 - 【請求項６】 前記絶縁膜は電界効果トランジスタのゲ
ート絶縁膜であり、前記膜は電界効果トランジスタのゲ
ート電極膜であることを特徴とする請求項１乃至５のい
ずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11167520A JP2000357659A (ja) | 1999-06-14 | 1999-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11167520A JP2000357659A (ja) | 1999-06-14 | 1999-06-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000357659A true JP2000357659A (ja) | 2000-12-26 |
Family
ID=15851226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11167520A Pending JP2000357659A (ja) | 1999-06-14 | 1999-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000357659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206266A (zh) * | 2016-07-22 | 2016-12-07 | 上海芯导电子科技有限公司 | 一种推阱工艺 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03266434A (ja) * | 1990-03-15 | 1991-11-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0660401B2 (ja) * | 1987-08-04 | 1994-08-10 | 工業技術院長 | シリコン薄膜製造方法 |
| JPH08153688A (ja) * | 1994-09-13 | 1996-06-11 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JPH08203889A (ja) * | 1995-01-27 | 1996-08-09 | Sony Corp | 半導体装置の製造方法 |
| JPH08279502A (ja) * | 1995-04-05 | 1996-10-22 | Sony Corp | シリコン酸化膜の形成方法 |
-
1999
- 1999-06-14 JP JP11167520A patent/JP2000357659A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0660401B2 (ja) * | 1987-08-04 | 1994-08-10 | 工業技術院長 | シリコン薄膜製造方法 |
| JPH03266434A (ja) * | 1990-03-15 | 1991-11-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08153688A (ja) * | 1994-09-13 | 1996-06-11 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JPH08203889A (ja) * | 1995-01-27 | 1996-08-09 | Sony Corp | 半導体装置の製造方法 |
| JPH08279502A (ja) * | 1995-04-05 | 1996-10-22 | Sony Corp | シリコン酸化膜の形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206266A (zh) * | 2016-07-22 | 2016-12-07 | 上海芯导电子科技有限公司 | 一种推阱工艺 |
| CN106206266B (zh) * | 2016-07-22 | 2020-02-04 | 上海芯导电子科技有限公司 | 一种推阱工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8008166B2 (en) | Method and apparatus for cleaning a substrate surface | |
| KR101074186B1 (ko) | 에피택셜 필름 형성을 위한 클러스터 툴 | |
| US20080014759A1 (en) | Method for fabricating a gate dielectric layer utilized in a gate structure | |
| US20080026553A1 (en) | Method for fabricating an integrated gate dielectric layer for field effect transistors | |
| TW200807550A (en) | Pre-cleaning of substrates in epitaxy chambers | |
| US7101812B2 (en) | Method of forming and/or modifying a dielectric film on a semiconductor surface | |
| US6730355B2 (en) | Chemical vapor deposition method of forming a material over at least two substrates | |
| JP3957995B2 (ja) | 化学気相蒸着方法 | |
| US6235645B1 (en) | Process for cleaning silicon semiconductor substrates | |
| US6413844B1 (en) | Safe arsenic gas phase doping | |
| JP3189771B2 (ja) | 半導体装置の製造方法 | |
| JP2000357659A (ja) | 半導体装置の製造方法 | |
| JP2847645B2 (ja) | 半導体集積回路素子の製造方法及び半導体素子のチタニウムシリサイド形成装置 | |
| US7396570B2 (en) | Plasma enhanced chemical vapor deposition method of forming titanium silicide comprising layers | |
| JP2010153911A (ja) | 多結晶シリコンの製造方法 | |
| KR100571005B1 (ko) | 반도체 장치의 제조 방법 | |
| CN1532897A (zh) | 氧化硅薄膜的制造方法 | |
| JP2008078179A (ja) | 部材のクリーニング方法 | |
| JPH053163A (ja) | 半導体装置の製造方法 | |
| JPH03253032A (ja) | 半導体装置の製造方法 | |
| JPH0794445A (ja) | 半導体装置の製造方法 | |
| KR19980057101A (ko) | 반도체 장치 제조방법 | |
| KR20020002545A (ko) | 반도체 소자의 실리사이드막 형성 방법 |