JP2000357663A - Method of manufacturing iii nitride base compound semiconductor substrate - Google Patents

Method of manufacturing iii nitride base compound semiconductor substrate

Info

Publication number
JP2000357663A
JP2000357663A JP2000108497A JP2000108497A JP2000357663A JP 2000357663 A JP2000357663 A JP 2000357663A JP 2000108497 A JP2000108497 A JP 2000108497A JP 2000108497 A JP2000108497 A JP 2000108497A JP 2000357663 A JP2000357663 A JP 2000357663A
Authority
JP
Japan
Prior art keywords
substrate
iii nitride
film
compound semiconductor
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000108497A
Other languages
Japanese (ja)
Other versions
JP4231189B2 (en
Inventor
Masaaki Yuri
正昭 油利
Osamu Kondo
修 今藤
Shinji Nakamura
真嗣 中村
Masahiro Ishida
昌宏 石田
Kenji Orita
賢児 折田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP2000108497A priority Critical patent/JP4231189B2/en
Publication of JP2000357663A publication Critical patent/JP2000357663A/en
Application granted granted Critical
Publication of JP4231189B2 publication Critical patent/JP4231189B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture a large-area III nitride base compound semiconductor substrate with a satisfactory yield and satisfactory reproducibility. SOLUTION: First, a first semiconductor film 13 that is formed of a first III nitride based compound semiconductor having a stepped portion 13c is formed on a substrate 11 (Fig. b). Thereafter, a second semiconductor film 14a composed of a second III nitride based compound semiconductor having a thermal expansion coefficient that is different from that of the first III nitride based compound semiconductor is formed (Fig. c). Thereafter, the substrate 11 is cooled, and the second semiconductor film 14a is isolated from the first semiconductor film 13 to obtain the III nitride based compound semiconductor substrate 14.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、III族窒化物系化
合物半導体基板の製造方法に関する。
The present invention relates to a method for manufacturing a group III nitride compound semiconductor substrate.

【0002】[0002]

【従来の技術】一般式がAlXGa1-X-YInYN(ただ
し、0≦X≦1、0≦Y≦1、0≦X+Y≦1である)
で表されるIII族窒化物系化合物半導体は、バンドギャ
ップエネルギーを、1.9eV〜6.2eVという広い
範囲で変化させることができる。このため、III族窒化
物系化合物半導体は、可視域から紫外域までをカバーす
る発光・受光デバイス用の半導体材料として有望であ
る。
2. Description of the Related Art The general formula is Al X Ga 1 -XY In Y N (where 0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ X + Y ≦ 1).
The group III nitride compound semiconductor represented by the formula (1) can change the band gap energy in a wide range of 1.9 eV to 6.2 eV. For this reason, group III nitride-based compound semiconductors are promising as semiconductor materials for light-emitting and light-receiving devices that cover the visible region to the ultraviolet region.

【0003】III族窒化物系化合物半導体デバイスを作
製する際の基板として、大面積で良質なIII族窒化物系
化合物半導体基板が求められている。これに対して、従
来から、III族窒化物系化合物半導体基板を製造する方
法が報告されている(たとえば、ジャパニーズ・ジャー
ナル・オブ・アプライド・フィジックス第37巻(19
98年)L309ページ〜L312ページ、Japan
ese Journal of Applied Ph
ysics Vol.37(1998)pp.L309-
L312)。以下、図8を参照しながら、この従来の製
造方法について説明する。
As a substrate for fabricating a group III nitride compound semiconductor device, a large-area, high-quality group III nitride compound semiconductor substrate is required. On the other hand, a method of manufacturing a group III nitride-based compound semiconductor substrate has been reported (for example, Japanese Journal of Applied Physics, Vol. 37 (19)).
1998) L309 page-L312 page, Japan
ese Journal of Applied Ph
ysics Vol. 37 (1998) pp. L309-
L312). Hereinafter, this conventional manufacturing method will be described with reference to FIG.

【0004】上記従来の製造方法では、まず、直径5.
08cm(2インチ)のサファイア基板1を有機金属気
相エピタキシ装置(以下、MOVPE装置という場合が
ある)内に配置する。そして、サファイア基板1上にM
OVPE法によって、GaNバッファ層2とGaN層3
とを順次形成する(図8(a))。以下、何らかの層が
形成されたサファイア基板1をウェハと呼ぶ場合があ
る。
[0004] In the above-mentioned conventional manufacturing method, first, a diameter of 5.
An 08 cm (2 inch) sapphire substrate 1 is placed in a metal organic vapor phase epitaxy apparatus (hereinafter sometimes referred to as a MOVPE apparatus). Then, on the sapphire substrate 1, M
The GaN buffer layer 2 and the GaN layer 3 are formed by the OVPE method.
Are sequentially formed (FIG. 8A). Hereinafter, the sapphire substrate 1 on which any layer is formed may be referred to as a wafer.

【0005】次に、ウェハをMOVPE装置から取り出
す。そして、GaN層3の表面にSiO2膜4を形成
し、さらにSiO2膜4に数μmピッチでストライプ状
の窓4aを形成する(図8(b))。
Next, the wafer is taken out of the MOVPE apparatus. Then, an SiO 2 film 4 is formed on the surface of the GaN layer 3, and stripe-shaped windows 4 a are formed on the SiO 2 film 4 at a pitch of several μm (FIG. 8B).

【0006】その後、ウェハを、ハイドライド気相エピ
タキシ(以下、HVPEという場合がある)装置内に配
置し、SiO2膜4上にGaN厚膜5a(膜厚約100
μm)を形成する(図8(c))。
Thereafter, the wafer is placed in a hydride vapor phase epitaxy (hereinafter sometimes referred to as HVPE) apparatus, and a GaN thick film 5 a (about 100 nm thick) is formed on the SiO 2 film 4.
μm) (FIG. 8C).

【0007】その後、ウェハをHVPE装置から取り出
す。最後に、サファイア基板1側からGaN厚膜5aに
達するまでウェハを研磨することによって、膜厚約80
μm程度のGaN基板5が得られる(図8(d))。
After that, the wafer is taken out of the HVPE apparatus. Finally, the wafer is polished from the sapphire substrate 1 side to the GaN thick film 5a, so that the
A GaN substrate 5 of about μm is obtained (FIG. 8D).

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記従
来の方法では、以下のような課題があった。
However, the above-mentioned conventional method has the following problems.

【0009】上記方法では、サファイア基板1とGaN
厚膜5aとは、格子定数および熱膨張係数が異なるた
め、GaN厚膜5aを結晶成長させたのちウェハの温度
を室温に戻す過程で、サファイア基板1とGaN厚膜5
aとの間に応力がかかる。このため、上記方法では、ウ
ェハが反って、GaN厚膜5aの主面に垂直な方向にク
ラックが生じたり、GaN厚膜5aが部分的に剥離した
りしていた。その結果、従来の方法で得られるGaN基
板5の大きさはせいぜい1cm角程度であり、サファイ
ア基板1と同程度の大面積のGaN基板5を歩留まり良
く、かつ再現性良く得ることが困難であった。特に、上
記従来の方法では、サファイア基板1−GaNバッファ
層2−GaN層3の間に応力が集中し、さらに、これら
は互いに主面全体で密着しているため、無秩序にクラッ
クが形成されるという問題があった。
In the above method, the sapphire substrate 1 and the GaN
Since the lattice constant and the thermal expansion coefficient of the GaN thick film 5a differ from those of the thick film 5a, the sapphire substrate 1 and the GaN thick film 5
a is applied to the substrate. Therefore, in the above method, the wafer is warped, cracks are generated in a direction perpendicular to the main surface of the GaN thick film 5a, or the GaN thick film 5a is partially peeled. As a result, the size of the GaN substrate 5 obtained by the conventional method is at most about 1 cm square, and it is difficult to obtain a GaN substrate 5 having a large area equivalent to that of the sapphire substrate 1 with good yield and good reproducibility. Was. In particular, in the above-mentioned conventional method, stress is concentrated between the sapphire substrate 1-GaN buffer layer 2-GaN layer 3, and these are in close contact with each other over the entire main surface, so that cracks are formed randomly. There was a problem.

【0010】上記課題を解決するため、本発明は、大面
積のIII族窒化物系化合物半導体基板を歩留まり良く、
かつ再現性良く製造できるIII族窒化物系化合物半導体
基板の製造方法を提供することを目的とする。
In order to solve the above problems, the present invention provides a large area group III nitride compound semiconductor substrate with a high yield,
It is another object of the present invention to provide a method of manufacturing a group III nitride compound semiconductor substrate that can be manufactured with good reproducibility.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明のIII族窒化物系化合物半導体基板の製造方
法は、(a)基板上に、第1のIII族窒化物系化合物半
導体からなり段差を備える第1の半導体膜を形成する工
程と、(b)第1の半導体膜上に、第1のIII族窒化物
系化合物半導体とは異なる熱膨張係数を有する第2のII
I族窒化物系化合物半導体からなる第2の半導体膜を形
成する工程と、(c)基板を冷却し、第2の半導体膜を
第1の半導体膜から分離する工程とを有することを特徴
とする。上記本発明の製造方法では、(c)の工程にお
いて基板を冷却すると、第1の半導体膜の段差部分か
ら、第2の半導体膜内であって第2の半導体膜の主面に
平行な方向にクラックが生じる。このため、上記本発明
の製造方法によれば、大面積のIII族窒化物系化合物半
導体基板を歩留まり良く、かつ再現性良く製造できる上
記本発明の製造方法では、(a)の工程は、(a−1)
基板上に、第1のIII族窒化物系化合物半導体からなる
膜を形成する工程と、(a−2)膜の一部を除去するこ
とによって複数の溝を備える第1の半導体膜を形成する
工程とを含むことが好ましい。上記構成によれば、段差
を備える第1の半導体膜を容易に形成できる。
In order to achieve the above object, a method of manufacturing a group III nitride compound semiconductor substrate according to the present invention comprises the steps of (a) forming a first group III nitride compound semiconductor on a substrate; Forming a first semiconductor film having a step, and (b) forming a second II having a different thermal expansion coefficient on the first semiconductor film from that of the first group III nitride compound semiconductor.
A step of forming a second semiconductor film made of a group I nitride-based compound semiconductor; and (c) a step of cooling the substrate and separating the second semiconductor film from the first semiconductor film. I do. In the manufacturing method of the present invention, when the substrate is cooled in the step (c), the direction from the step portion of the first semiconductor film to the direction parallel to the main surface of the second semiconductor film in the second semiconductor film. Cracks occur in For this reason, according to the manufacturing method of the present invention, a large-area group III nitride-based compound semiconductor substrate can be manufactured with high yield and good reproducibility. a-1)
Forming a film made of a first group III nitride compound semiconductor on a substrate; and (a-2) forming a first semiconductor film having a plurality of grooves by removing a part of the film. And a step. According to the above configuration, the first semiconductor film having a step can be easily formed.

【0012】また、上記本発明の製造方法では、(a)
の工程は、(a−1)基板上に、第1のIII族窒化物系
化合物半導体からなる膜と絶縁膜とをこの順序で形成す
る工程と、(a−2)膜の一部を除去することによっ
て、複数の溝を備える第1の半導体膜を形成する工程と
を含むことが好ましい。上記構成によれば、第1のIII
族窒化物系化合物半導体からなる膜と絶縁膜との間、ま
たは絶縁膜と第2の半導体膜との間でクラックがより生
じやすくなる。このため、上記構成によれば、特に大面
積のIII族窒化物系化合物半導体基板を容易に製造でき
る。
Further, in the manufacturing method of the present invention, (a)
The step (a-1) includes forming a film made of a first group III nitride compound semiconductor and an insulating film on a substrate in this order, and removing (a-2) a part of the film. And forming a first semiconductor film having a plurality of grooves. According to the above configuration, the first III
Cracks are more likely to occur between the film made of the group III nitride compound semiconductor and the insulating film or between the insulating film and the second semiconductor film. For this reason, according to the above-described configuration, a group III nitride-based compound semiconductor substrate having a particularly large area can be easily manufactured.

【0013】上記本発明の製造方法では、絶縁膜が、S
iO2およびSi34から選ばれる少なくとも1つから
なることが好ましい。上記構成によれば、SiO2やS
iNXとその表面に堆積されたIII族窒化物系化合物半導
体とが材料および結晶構造において互いに異なるため、
両者の界面に安定した化学結合が形成されず、第2の半
導体膜の剥離が容易になる。
In the manufacturing method of the present invention, the insulating film is made of S
It is preferable that it be made of at least one selected from iO 2 and Si 3 N 4 . According to the above configuration, SiO 2 or S
Since iN X Group III nitride compound is deposited on the surface of the semiconductor and are different from each other in materials and crystal structures,
A stable chemical bond is not formed at the interface between the two, and the second semiconductor film is easily separated.

【0014】上記本発明の製造方法では、(b)の工程
ののちであって(c)の工程の前に、絶縁膜を選択的に
除去する工程をさらに含むことが好ましい。上記構成に
よれば、第1の半導体膜からIII族窒化物系化合物半導
体基板を分離したときに、III族窒化物系化合物半導体
基板上に絶縁膜が残らないため、III族窒化物系化合物
半導体基板を歩留まりおよび生産性よく製造できる。
Preferably, the method of the present invention further includes a step of selectively removing the insulating film after the step (b) and before the step (c). According to the above configuration, when the group III nitride compound semiconductor substrate is separated from the first semiconductor film, no insulating film remains on the group III nitride compound semiconductor substrate. Substrates can be manufactured with high yield and productivity.

【0015】上記本発明の製造方法では、(a−2)の
工程において、複数の溝をストライプ状に形成すること
が好ましい。上記構成によれば、特に大面積のIII族窒
化物系化合物半導体基板を容易に製造できる。
In the manufacturing method of the present invention, in the step (a-2), a plurality of grooves are preferably formed in a stripe shape. According to the above configuration, a large-sized group III nitride-based compound semiconductor substrate can be easily manufactured.

【0016】上記本発明の製造方法では、基板が(00
01)面サファイア基板であり、溝が[11−20]方
向に形成されていることが好ましい。上記構成によれ
ば、結晶性が良好な第2の半導体膜を容易に形成でき
る。
In the manufacturing method of the present invention, the substrate is (00
It is preferable that the (01) plane sapphire substrate has grooves formed in the [11-20] direction. According to the above configuration, the second semiconductor film having good crystallinity can be easily formed.

【0017】上記本発明の製造方法では、第1のIII族
窒化物系化合物半導体の格子定数が第2のIII族窒化物
系化合物半導体の格子定数よりも小さいことが好まし
い。上記構成によれば、第1の半導体膜に対して引っ張
り歪が加わるため、特に大面積のIII族窒化物系化合物
半導体基板を製造できる。
In the manufacturing method of the present invention, the lattice constant of the first group III nitride compound semiconductor is preferably smaller than the lattice constant of the second group III nitride compound semiconductor. According to the above configuration, since tensile strain is applied to the first semiconductor film, a particularly large-sized group III nitride-based compound semiconductor substrate can be manufactured.

【0018】上記本発明の製造方法では、第1のIII族
窒化物系化合物半導体がAlXGa1- XN(ただし、0<
X≦1)であり、第2のIII族窒化物系化合物半導体が
GaNであることが好ましい。上記構成によれば、第1
の半導体膜の格子定数を、第2の半導体膜の格子定数よ
りも小さくできる。
[0018] In the manufacturing method of the present invention, the first Group III nitride compound semiconductor is Al X Ga 1- X N (where 0 <
X ≦ 1), and the second group III nitride compound semiconductor is preferably GaN. According to the above configuration, the first
Can be made smaller than the lattice constant of the second semiconductor film.

【0019】上記本発明の製造方法では、(c)の工程
は、基板を冷却したのち、さらに基板を加熱し冷却する
工程を含むことが好ましい。上記構成によれば、クラッ
クが確実に形成され、III族窒化物系化合物半導体基板
を歩留まりよく製造できる。
In the manufacturing method of the present invention, it is preferable that the step (c) includes a step of cooling the substrate and then heating and cooling the substrate. According to the above configuration, cracks are surely formed, and a group III nitride compound semiconductor substrate can be manufactured with high yield.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら一例を説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】本発明のIII族窒化物系化合物半導体基板
の製造方法について、工程図を図1に示す。なお、図1
の断面図は、基板の一部のみを示している。
FIG. 1 is a process diagram showing a method of manufacturing a group III nitride compound semiconductor substrate according to the present invention. FIG.
3 shows only a part of the substrate.

【0022】本発明の製造方法では、まず、基板11上
にIII族窒化物系化合物半導体からなるバッファ層12
と、第1のIII族窒化物系化合物半導体からなる膜13
aとをこの順序で形成する(図1(a))。基板11に
は、たとえば、サファイア基板、炭化ケイ素基板、スピ
ネル基板、シリコン、ガリウム砒素、インジウム燐など
を用いることができる。具体的には、(0001)面サ
ファイア基板を用いることができる。(0001)面サ
ファイア基板を用いることによって、基板11上にIII
族窒化物系化合物半導体を容易に結晶成長させることが
できる。なお、基板11の種類によってはバッファ層1
2を省略することも可能である。また、バッファ層12
と膜13aとの間に、他のIII族窒化物系化合物半導体
を積層してもよい。
In the manufacturing method of the present invention, first, a buffer layer 12 made of a group III nitride compound semiconductor is formed on a substrate 11.
And a film 13 made of the first group III nitride compound semiconductor
a are formed in this order (FIG. 1A). As the substrate 11, for example, a sapphire substrate, a silicon carbide substrate, a spinel substrate, silicon, gallium arsenide, indium phosphide, or the like can be used. Specifically, a (0001) plane sapphire substrate can be used. By using a (0001) plane sapphire substrate, III
The crystal growth of the group nitride-based compound semiconductor can be facilitated. Note that the buffer layer 1 may be used depending on the type of the substrate 11.
2 can be omitted. The buffer layer 12
Another group III nitride-based compound semiconductor may be laminated between the film and the film 13a.

【0023】次に、膜13aの一部を除去することによ
って、第1のIII族窒化物系化合物半導体からなり段差
を備える第1の半導体膜13を形成する。膜13aの一
部の除去は、ドライエッチングやウエットエッチングに
よって行うことができる。たとえば、図1(b)に示す
ように、ストライプ状の溝13bを形成することによっ
て、段差13cを備える第1の半導体膜13を形成すれ
ばよい。図1(b)の工程における第1の半導体膜13
の平面図を図2に示す。図2に示すように、複数の溝1
3bは、略平行に形成されている。ストライプ状の溝1
3bは、基板11が(0001)面サファイア基板から
なる場合には、[11−20]方向に形成されることが
好ましい。なお、「[11−20]方向」という表現の
中の2の前にあるマイナスはバーを意味し、[11−2
0]は、
Next, by removing a part of the film 13a, a first semiconductor film 13 made of a first group III nitride compound semiconductor and having a step is formed. Part of the film 13a can be removed by dry etching or wet etching. For example, as shown in FIG. 1B, a first semiconductor film 13 having a step 13c may be formed by forming a stripe-shaped groove 13b. 1st semiconductor film 13 in the step of FIG.
2 is shown in FIG. As shown in FIG.
3b is formed substantially parallel. Striped groove 1
3b is preferably formed in the [11-20] direction when the substrate 11 is made of a (0001) plane sapphire substrate. In the expression “[11-20] direction”, a minus sign before 2 means a bar, and [11-2].
0]

【0024】[0024]

【数1】 (Equation 1)

【0025】を表す。また、[11−20]方向とは、
<11−20>方向ならびにそれと等価な方向すなわち
<1−210>方向および<−2110>方向を表す。
Represents Also, the [11-20] direction is
The <11-20> direction and directions equivalent thereto, that is, the <1-210> direction and the <-2110> direction.

【0026】溝13bの拡大図を図3に示す。溝13b
の開口部の幅Wopは、1μm〜10μmであることが
好ましい。また、溝13bの深さDは0.5μm以上で
あることが好ましい。深さDを0.5μm以上とするこ
とによって、第2の半導体膜にかかる応力が大きくな
り、III族窒化物系化合物半導体基板を剥離することが
容易になる。また、溝13bの中心と隣接する溝13b
の中心との距離(周期)Pと、幅Wopとは、P≧0.
5Wopの関係を満たすことが好ましい。これによっ
て、応力が加わる部分の体積が大きくなり、剥離を容易
に行うことができる。また、溝13bでは、開口部の幅
Wopが底の幅Wbtよりも大きいことが好ましい。な
お、図3には、断面形状が順メサ型の溝を示したが、他
の形状の段差を形成してもよい。たとえば、断面形状が
逆メサ型の段差や側面が垂直な段差を形成してもよい。
また、溝13bは、ストライプ状ではなく格子状に形成
してもよい。
FIG. 3 shows an enlarged view of the groove 13b. Groove 13b
The width Wop of the opening is preferably 1 μm to 10 μm. Preferably, the depth D of the groove 13b is 0.5 μm or more. By setting the depth D to 0.5 μm or more, the stress applied to the second semiconductor film increases, and it becomes easy to peel the group III nitride-based compound semiconductor substrate. The groove 13b adjacent to the center of the groove 13b
The distance (period) P from the center and the width Wop are P ≧ 0.
It is preferable to satisfy the relationship of 5 Wop. As a result, the volume of the portion to which the stress is applied increases, and the separation can be easily performed. In the groove 13b, the width Wop of the opening is preferably larger than the width Wbt of the bottom. Although FIG. 3 shows a groove having a forward mesa-shaped cross section, a step having another shape may be formed. For example, a step having an inverted mesa cross section or a step having a vertical side surface may be formed.
Further, the groove 13b may be formed in a lattice shape instead of a stripe shape.

【0027】次に、第1の半導体膜13を覆うように、
第2のIII族窒化物系化合物半導体からなる第2の半導
体膜14aを第1の半導体膜13上に形成する(図1
(c))。ここで、第2のIII族窒化物系化合物半導体
は、第1のIII族窒化物系化合物半導体とは組成および
熱膨張係数が異なる。なお、第2の半導体膜14aの形
成は、基板11を加熱しながら行われる。
Next, so as to cover the first semiconductor film 13,
A second semiconductor film 14a made of a second group III nitride-based compound semiconductor is formed on the first semiconductor film 13 (FIG. 1).
(C)). Here, the second group III nitride-based compound semiconductor has a different composition and a different coefficient of thermal expansion from the first group III nitride-based compound semiconductor. Note that the formation of the second semiconductor film 14a is performed while heating the substrate 11.

【0028】最後に、第2の半導体膜14aが形成され
た基板11を冷却し、第2の半導体膜14aを第1の半
導体膜13から分離し、III族窒化物系化合物半導体基
板14を得る(図1(d)参照)。なお、図1(d)に
示すように、第2の半導体膜14aのうち溝13b内に
形成された部分15は、溝13b内に残る場合がある。
このようにして、III族窒化物系化合物半導体基板を製
造できる。なお、第2の半導体膜14aの分離を容易に
するために、基板11を冷却したのち、さらに加熱・冷
却を繰り返してもよい。また、必要に応じて、III族窒
化物系化合物半導体基板14の裏面側(第1の半導体膜
13に接していた側)を研磨してもよい。III族窒化物
系化合物半導体基板14の裏面に第2の半導体膜13の
一部が付着しているような場合であっても、それらの膜
は薄いため、研磨によって容易に除去できる。
Finally, the substrate 11 on which the second semiconductor film 14a is formed is cooled, and the second semiconductor film 14a is separated from the first semiconductor film 13 to obtain a group III nitride compound semiconductor substrate 14. (See FIG. 1 (d)). As shown in FIG. 1D, the portion 15 of the second semiconductor film 14a formed in the groove 13b may remain in the groove 13b.
Thus, a group III nitride compound semiconductor substrate can be manufactured. Note that, in order to facilitate separation of the second semiconductor film 14a, heating and cooling may be further repeated after the substrate 11 is cooled. If necessary, the back surface of the group III nitride-based compound semiconductor substrate 14 (the side in contact with the first semiconductor film 13) may be polished. Even when a part of the second semiconductor film 13 adheres to the back surface of the group III nitride-based compound semiconductor substrate 14, since the film is thin, it can be easily removed by polishing.

【0029】上記工程において、第1のIII族窒化物系
化合物半導体(第1の半導体膜13)および第2のIII
族窒化物系化合物半導体(第2の半導体膜14a)に
は、それぞれ、組成がAlXGa1-X-YInYN(ただ
し、0≦X≦1、0≦Y≦1、0≦X+Y≦1)で表さ
れる化合物半導体を用いることができる。そして、上述
したように、第1のIII族窒化物系化合物半導体と第2
のIII族窒化物系化合物半導体とは、組成が異なり、熱
膨張係数が異なる。なお、第2の半導体膜14aに不純
物を添加し、p形またはn形の半導体膜を形成してもよ
い。これによって、p形またはn形のIII族窒化物系化
合物半導体基板が得られる。
In the above steps, the first group III nitride compound semiconductor (first semiconductor film 13) and the second group III nitride compound semiconductor
The group nitride-based compound semiconductor (second semiconductor film 14a) has a composition of Al X Ga 1 -XY In Y N (where 0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ X + Y ≦ 1). ) Can be used. Then, as described above, the first group III nitride compound semiconductor and the second
It has a different composition and a different thermal expansion coefficient from the group III nitride-based compound semiconductor. Note that an impurity may be added to the second semiconductor film 14a to form a p-type or n-type semiconductor film. Thus, a p-type or n-type group III nitride compound semiconductor substrate is obtained.

【0030】また、第1の半導体膜13と第2の半導体
膜14aとは、熱膨張係数が大きく異なることが好まし
い。たとえば、GaNからなる基板を製造する場合に
は、第2の半導体膜14aがGaNからなり、第1の半
導体膜13がAlXGa1-XN(ただし、0.1≦X≦
0.3)からなることが好ましい。また、AlXGa1-X
N(ただし、0.1≦X≦0.2)からなる基板を製造
する場合には、第2の半導体膜14aがAlXGa1-X
(ただし、0.1≦X≦0.2)からなり、第1の半導
体膜13がGaNからなることが好ましい。
It is preferable that the first semiconductor film 13 and the second semiconductor film 14a have significantly different coefficients of thermal expansion. For example, when manufacturing a substrate made of GaN, the second semiconductor film 14a is made of GaN, and the first semiconductor film 13 is made of Al x Ga 1 -xN (where 0.1 ≦ X ≦
0.3). Also, Al X Ga 1-X
In the case where a substrate made of N (0.1 ≦ X ≦ 0.2) is manufactured, the second semiconductor film 14a is formed of Al x Ga 1 -xN
(However, 0.1 ≦ X ≦ 0.2), and the first semiconductor film 13 is preferably made of GaN.

【0031】また、第2の半導体膜14aは、厚さが2
00μm以上であることが好ましい。厚さを200μm
以上とすることによって、第1の半導体膜13と第2の
半導体膜14aとの界面に応力を集中させることができ
るため、第2の半導体膜14aの剥離が容易になる。
The second semiconductor film 14a has a thickness of 2
It is preferably at least 00 μm. 200 μm thickness
With the above, stress can be concentrated on the interface between the first semiconductor film 13 and the second semiconductor film 14a, so that the second semiconductor film 14a can be easily separated.

【0032】上記工程において、第1のIII族窒化物系
化合物半導体からなる膜13a、および第2の半導体膜
14aは、たとえば、HVPE法、MOVPE法などに
よって形成することができる。
In the above process, the film 13a made of the first group III nitride-based compound semiconductor and the second semiconductor film 14a can be formed by, for example, HVPE, MOVPE, or the like.

【0033】なお、本発明の製造方法では、以下の実施
例で説明するように、第1の半導体膜13と第2の半導
体膜14aとの界面の一部に、絶縁膜を形成する工程を
さらに含んでもよい。これによって、第2の半導体膜1
4aをさらに容易に剥離できる。絶縁膜には、たとえ
ば、SiO2、Si34、またはAl23などを用いる
ことができる。この場合には、第2の半導体膜14aを
形成した後に、絶縁膜を選択的に除去する工程をさらに
含んでもよい。絶縁膜を選択的に除去することよって、
第2の半導体膜14aの剥離がさらに容易になる。
In the manufacturing method of the present invention, as described in the following embodiments, a step of forming an insulating film at a part of the interface between the first semiconductor film 13 and the second semiconductor film 14a is performed. It may further include. Thereby, the second semiconductor film 1
4a can be more easily peeled off. For the insulating film, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , or the like can be used. In this case, the method may further include a step of selectively removing the insulating film after forming the second semiconductor film 14a. By selectively removing the insulating film,
Separation of the second semiconductor film 14a is further facilitated.

【0034】上記本発明の製造方法では、第1の半導体
膜13の熱膨張係数と第2の半導体膜14aの熱膨張係
数とが異なり、第1の半導体膜13には段差13cが形
成されている。したがって、段差13cの部分から、第
2の半導体膜14aの表面に平行にクラックが生じる。
このため、本発明の製造方法によれば、大面積のIII族
窒化物系化合物半導体基板を容易に製造できる。
In the manufacturing method of the present invention, the thermal expansion coefficient of the first semiconductor film 13 is different from the thermal expansion coefficient of the second semiconductor film 14a, and the first semiconductor film 13 has a step 13c. I have. Therefore, cracks occur from the step 13c in parallel with the surface of the second semiconductor film 14a.
Therefore, according to the manufacturing method of the present invention, a large-area group III nitride compound semiconductor substrate can be easily manufactured.

【0035】[0035]

【実施例】以下、実施例を用いて本発明をさらに詳細に
説明する。
The present invention will be described in more detail with reference to the following examples.

【0036】(実施例1)実施例1では、本発明の製造
方法によってIII族窒化物系化合物半導体基板を製造し
た一例について、図4を参照しながら説明する。
Example 1 In Example 1, an example of manufacturing a group III nitride compound semiconductor substrate by the manufacturing method of the present invention will be described with reference to FIG.

【0037】まず、基板であるサファイア基板41(直
径5.08cm(2インチ)、厚さ300μm)を、リ
ン酸と塩酸の混合溶液(90℃に加熱)中で15分間浸
漬することによって、サファイア基板41の表面をエッ
チングした。次に、サファイア基板41を水洗して乾燥
した。次に、サファイア基板41をMOVPE装置に導
入した。そして、1.013×10-5Pa(1気圧)の
窒素雰囲気下で、サファイア基板41を30分間105
0℃に加熱することによって、サファイア基板41のサ
ーマルクリーニングを行った。
First, a sapphire substrate 41 (diameter: 5.08 cm (2 inches), thickness: 300 μm) as a substrate is immersed in a mixed solution of phosphoric acid and hydrochloric acid (heated to 90 ° C.) for 15 minutes. The surface of the substrate 41 was etched. Next, the sapphire substrate 41 was washed with water and dried. Next, the sapphire substrate 41 was introduced into the MOVPE apparatus. Then, under a nitrogen atmosphere of 1.013 × 10 −5 Pa (1 atm.), The sapphire
The sapphire substrate 41 was thermally cleaned by heating to 0 ° C.

【0038】次に、結晶成長温度(サファイア基板41
の温度)が500℃の条件で、GaNバッファ層42
(厚さ50nm)をサファイア基板41上にエピタキシ
ャル成長させた。次に、結晶成長温度が1000℃の条
件で、GaN層43とAl0.1Ga0.9N層44aとを、
それぞれが1μmの厚さになるようにエピタキシャル成
長させた(図4(a))。結晶成長には、トリメチルガ
リウム、トリメチルアルミニウムおよびアンモニアを原
料ガスとして用いた。Al0.1Ga0.9N層44aが、図
1の膜13aに対応する。以下、何らかの層が形成され
たサファイア基板41をウェハという。
Next, the crystal growth temperature (sapphire substrate 41)
Temperature) is 500 ° C., and the GaN buffer layer 42
(Thickness: 50 nm) was epitaxially grown on the sapphire substrate 41. Next, under the condition that the crystal growth temperature is 1000 ° C., the GaN layer 43 and the Al 0.1 Ga 0.9 N layer 44 a
Each of them was epitaxially grown to a thickness of 1 μm (FIG. 4A). For the crystal growth, trimethylgallium, trimethylaluminum and ammonia were used as source gases. The Al 0.1 Ga 0.9 N layer 44a corresponds to the film 13a in FIG. Hereinafter, the sapphire substrate 41 on which any layer is formed is referred to as a wafer.

【0039】次に、ウェハをMOVPE装置から取り出
した。そして、Al0.1Ga0.9N層44aの[11−2
0]方向に、複数の溝44b(開口部の幅Wopが約5
μm、深さDが約0.8μm)をドライエッチングによ
って形成し、Al0.1Ga0.9N層44を形成した(図4
(b))。Al0.1Ga0.9N層44が第1の半導体膜1
3に相当する。このとき、溝44bによって段差44c
が形成された。溝44bはストライプ状に形成し、隣接
する溝44b間の距離P(図3参照)は、10μmとし
た。
Next, the wafer was taken out of the MOVPE apparatus. Then, [11-2] of the Al 0.1 Ga 0.9 N layer 44a
0] direction, the plurality of grooves 44b (the width Wop of the opening is about 5
μm and a depth D of about 0.8 μm) by dry etching to form an Al 0.1 Ga 0.9 N layer 44 (FIG. 4).
(B)). The Al 0.1 Ga 0.9 N layer 44 is the first semiconductor film 1
Equivalent to 3. At this time, the step 44c is formed by the groove 44b.
Was formed. The groove 44b was formed in a stripe shape, and the distance P between the adjacent grooves 44b (see FIG. 3) was 10 μm.

【0040】その後、ウェハをハイドライド気相成長装
置(以下、HVPE装置という場合がある)に導入し、
Al0.1Ga0.9N層44上にGaN膜45a(厚さ20
0μm)をエピタキシャル成長させた(図4(c))。
なお、GaNとAl0.1Ga0 .9Nとは、表1に示すよう
に、線熱膨張係数が異なる。
Thereafter, the wafer is introduced into a hydride vapor phase epitaxy apparatus (hereinafter sometimes referred to as an HVPE apparatus),
The GaN film 45a (thickness 20) is formed on the Al 0.1 Ga 0.9 N layer 44.
0 μm) was epitaxially grown (FIG. 4C).
Note that the GaN and Al 0.1 Ga 0 .9 N, as shown in Table 1, are different linear thermal expansion coefficients.

【0041】[0041]

【表1】 [Table 1]

【0042】GaN膜45aの形成方法について以下に
説明する。HVPE装置の一例について、断面図を図5
に模式的に示す。なお、図5では、理解を容易にするた
め、部分的にハッチングを省略している。図5を参照し
て、HVPE装置は、石英製の反応炉51と、反応炉5
1の内部に配置されたサセプタ52と、反応炉51に取
り付けられた窒素導入管53a、アンモニア導入管53
b、塩化水素導入管53cおよび排気管54と、塩化水
素導入管53cの先端に配置された原料室55とを備え
る。原料室55内には、原料(金属ガリウム)56が入
れられたトレー57が配置されている。HVPE装置
は、さらに、サセプタ52に配置されるウェハ52aを
加熱するための基板加熱ヒータ58と、原料56を加熱
するための原料加熱ヒータ59とを備える。なお、基板
加熱ヒータ58は、反応炉51に対して平行にスライド
できるようになっている。
The method for forming the GaN film 45a will be described below. FIG. 5 is a sectional view of an example of the HVPE apparatus.
Is shown schematically in FIG. In FIG. 5, hatching is partially omitted for easy understanding. Referring to FIG. 5, the HVPE apparatus includes a reactor 51 made of quartz and a reactor 5.
1, a susceptor 52, a nitrogen introduction pipe 53 a attached to the reaction furnace 51, and an ammonia introduction pipe 53.
b, a hydrogen chloride introducing pipe 53c and an exhaust pipe 54, and a raw material chamber 55 disposed at the tip of the hydrogen chloride introducing pipe 53c. In the raw material chamber 55, a tray 57 containing a raw material (metal gallium) 56 is arranged. The HVPE apparatus further includes a substrate heater 58 for heating the wafer 52a disposed on the susceptor 52 and a raw material heater 59 for heating the raw material 56. Note that the substrate heater 58 can slide in parallel with the reaction furnace 51.

【0043】GaN膜45aの結晶成長の方法につい
て、以下に説明する。
The method of growing the crystal of the GaN film 45a will be described below.

【0044】まず、アンモニア導入管53bおよび原料
室55に対向するようにサセプタ52上にウェハを載置
した。そして、窒素導入管53aから反応炉51に窒素
を導入し、反応炉51内を1.013×10-5Pa(1
気圧)の窒素雰囲気で満たした。
First, a wafer was placed on the susceptor 52 so as to face the ammonia introducing pipe 53b and the raw material chamber 55. Then, nitrogen is introduced into the reaction furnace 51 from the nitrogen introduction pipe 53a, and the inside of the reaction furnace 51 is set to 1.013 × 10 −5 Pa (1
Atm) nitrogen atmosphere.

【0045】その後、基板加熱ヒータ58および原料加
熱ヒータ59を用い、ウェハの温度を1000℃、原料
56の温度を800℃とした。そして、アンモニア導入
管53bからアンモニアを反応炉51に導入した。ま
た、塩化水素導入管53cから塩化水素を原料室55に
導入し、原料室55において原料56の金属ガリウムと
塩化水素とを反応させて塩化ガリウムを発生させた。
Thereafter, the temperature of the wafer was set to 1000 ° C. and the temperature of the source 56 was set to 800 ° C. by using the substrate heater 58 and the raw material heater 59. Then, ammonia was introduced into the reaction furnace 51 from the ammonia introduction pipe 53b. Further, hydrogen chloride was introduced into the raw material chamber 55 through the hydrogen chloride introduction pipe 53c, and the metal gallium of the raw material 56 was reacted with hydrogen chloride in the raw material chamber 55 to generate gallium chloride.

【0046】そして、反応室51内に導入した塩化ガリ
ウムとアンモニアとを原料ガスとして、ウェハ上にGa
N膜45aを結晶成長させた(図4(c))。
Then, using gallium chloride and ammonia introduced into the reaction chamber 51 as raw material gas, Ga
The N film 45a was crystal-grown (FIG. 4C).

【0047】その後、GaN膜45aとAl0.1Ga0.9
N層44とを分離することによって、GaN基板45を
得た。具体的には、GaN膜45aを結晶成長させたの
ち、窒素雰囲気のHVPE装置中で20分間自然冷却す
ることによって、ウェハの温度を室温まで下げ、GaN
膜45aをAl0.1Ga0.9N層44から分離した。最後
に、分離されたGaN基板45をHVPE装置より取り
出した。このようにして、GaN基板45を得た。この
とき、GaN膜45aの一部46が溝44b内に残っ
た。
Thereafter, the GaN film 45a and Al 0.1 Ga 0.9
A GaN substrate 45 was obtained by separating from the N layer 44. Specifically, after the crystal growth of the GaN film 45a, the temperature of the wafer is lowered to room temperature by natural cooling in an HVPE apparatus in a nitrogen atmosphere for 20 minutes.
The film 45 a was separated from the Al 0.1 Ga 0.9 N layer 44. Finally, the separated GaN substrate 45 was taken out from the HVPE apparatus. Thus, a GaN substrate 45 was obtained. At this time, a part 46 of the GaN film 45a remains in the groove 44b.

【0048】GaN膜45aに形成されるクラックの様
子を見るために、GaN膜45aに代えて、膜厚が2μ
mのGaN層61を結晶成長させたウェハを作製し、上
記実施例1と同様の方法で冷却した。そして、このウェ
ハを劈開し、劈開面を電子顕微鏡で観察して、GaN層
61内に生じた欠陥やクラックの様子を調べた。その結
果を図6に模式的に示す。なお、図6では、GaN層6
1のハッチングを省略する。
In order to observe the state of cracks formed in the GaN film 45a, the thickness of the GaN film 45a was changed to 2 μm instead of the GaN film 45a.
A wafer in which the m m GaN layer 61 was grown was prepared and cooled in the same manner as in Example 1 above. Then, the wafer was cleaved, and the cleaved surface was observed with an electron microscope to examine the state of defects and cracks generated in the GaN layer 61. FIG. 6 schematically shows the results. In FIG. 6, the GaN layer 6
The hatching of 1 is omitted.

【0049】図6に示すように、GaN層61内には、
貫通転移62とクラック63とが形成されている。クラ
ック63は、Al0.1Ga0.9N層44に形成された段差
部分44cから溝44bの中央方向に向かって、GaN
層61の主面に平行に形成されていた。このクラック6
3は、(1)Al0.1Ga0.9N層44とGaN層61と
で熱膨張係数が異なること、(2)Al0.1Ga0.9Nの
格子定数がGaNの格子定数よりも小さく、Al0.1
0.9N層44に対して引っ張り歪が加わったこと、お
よび(3)Al0.1Ga0.9N層44に段差44cが形成
され、段差44cの斜面上にもGaNが結晶成長したこ
と、のためであると考えられる。GaN膜45aの場合
も、GaN層61と同様に、段差44c部分から主面に
平行にクラックが生じ、GaN膜45aが剥離しやすく
なるものと考えられる。
As shown in FIG. 6, in the GaN layer 61,
A threading transition 62 and a crack 63 are formed. The crack 63 is formed from the stepped portion 44c formed on the Al 0.1 Ga 0.9 N layer 44 toward the center of the groove 44b.
It was formed parallel to the main surface of the layer 61. This crack 6
3, (1) Al 0.1 Ga 0.9 N layer 44 and the thermal expansion coefficient differs between the GaN layer 61, (2) Al 0.1 lattice constant of Ga 0.9 N is smaller than the lattice constant of GaN, Al 0.1 G
The tensile strain was applied to the a 0.9 N layer 44, and (3) the step 44c was formed in the Al 0.1 Ga 0.9 N layer 44, and GaN crystal was grown on the slope of the step 44c. It is believed that there is. In the case of the GaN film 45a, as in the case of the GaN layer 61, it is considered that cracks occur parallel to the main surface from the step 44c, and the GaN film 45a is easily peeled.

【0050】実際に、実施例1においては、ウェハの約
60%の領域において、GaN膜45aの段差44cの
部分にクラックが生じ、GaN膜45aを分離すること
ができた。その結果、直径約2.54cm(約1イン
チ)のGaN基板45を得ることができた。
Actually, in Example 1, cracks occurred in the step 44c of the GaN film 45a in about 60% of the area of the wafer, and the GaN film 45a could be separated. As a result, a GaN substrate 45 having a diameter of about 2.54 cm (about 1 inch) was obtained.

【0051】以上のように、実施例1の製造方法では、
Al0.1Ga0.9N層44の熱膨張係数とGaN膜45a
の熱膨張係数とが異なり、かつAl0.1Ga0.9N層44
には段差44cが形成された。このため、GaN膜45
a中において、GaN膜45aの表面に対して平行に段
差44cからクラックが生じ、GaN厚膜45aを分離
することができた。その結果面積の大きなGaN基板4
5を得ることができた。
As described above, in the manufacturing method of the first embodiment,
Thermal expansion coefficient of Al 0.1 Ga 0.9 N layer 44 and GaN film 45a
And the thermal expansion coefficient of the Al 0.1 Ga 0.9 N layer 44
Formed a step 44c. Therefore, the GaN film 45
In FIG. 5A, a crack was generated from the step 44c in parallel with the surface of the GaN film 45a, and the GaN thick film 45a could be separated. As a result, a GaN substrate 4 having a large area
5 could be obtained.

【0052】特に、Al0.1Ga0.9Nの格子定数はGa
Nの格子定数よりも小さく、Al0. 1Ga0.9N層44に
対して引っ張り歪が加わるので、Al0.1Ga0.9N層4
4とGaN膜45aとの間においてクラックが生じやす
くなり、大面積のGaN膜45aを分離することができ
た。その結果、大面積のGaN基板45が得られた。
In particular, the lattice constant of Al 0.1 Ga 0.9 N is Ga
Smaller than the lattice constant of N, because the tensile strain is applied against Al 0. 1 Ga 0.9 N layer 44, Al 0.1 Ga 0.9 N layer 4
Cracks easily formed between the GaN film 45a and the GaN film 45a, and the GaN film 45a having a large area could be separated. As a result, a large-area GaN substrate 45 was obtained.

【0053】(実施例2)実施例2では、本発明の製造
方法によってIII族窒化物系化合物半導体基板を製造し
た他の一例について説明する。実施例2の製造方法で
は、実施例1の製造方法とは基板の冷却方法のみが異な
るため、重複する説明は省略する。
Embodiment 2 In Embodiment 2, another example in which a group III nitride compound semiconductor substrate is manufactured by the manufacturing method of the present invention will be described. The manufacturing method according to the second embodiment is different from the manufacturing method according to the first embodiment only in the method for cooling the substrate.

【0054】図4(a)〜図4(c)の工程を行い、A
0.1Ga0.9N層44上にGaN膜45a(厚さ200
μm)を結晶成長させた。その後、窒素雰囲気のHVP
E装置中で20分間自然冷却することによって、ウェハ
の温度を室温まで下げた。その後、窒素雰囲気のHVP
E装置中で、30分の時間をかけてウェハの温度を10
00℃まで上げた。1000℃まで加熱したのち室温ま
で冷却する熱サイクルを5回繰り返すことによって、A
0.1Ga0.9N層44からGaN膜45aを分離し、G
aN基板45を得た(図4(d)参照)。最後に、分離
されたGaN基板45をHVPE装置より取り出した。
このようにして、III族窒化物系化合物半導体基板を得
た。
The steps shown in FIGS. 4A to 4C are performed, and A
l 0.1 Ga 0.9 N layer 44 on the GaN film 45a (thickness of 200
μm) was grown. Then, HVP in nitrogen atmosphere
The temperature of the wafer was lowered to room temperature by natural cooling in the E apparatus for 20 minutes. Then, HVP in nitrogen atmosphere
In the E apparatus, the temperature of the wafer was set to 10 over 30 minutes.
The temperature was raised to 00 ° C. By repeating a heat cycle of heating to 1000 ° C. and then cooling to room temperature five times, A
The GaN film 45a is separated from the l 0.1 Ga 0.9 N layer 44,
An aN substrate 45 was obtained (see FIG. 4D). Finally, the separated GaN substrate 45 was taken out from the HVPE apparatus.
Thus, a group III nitride compound semiconductor substrate was obtained.

【0055】実施例2の製造方法では、実施例1の製造
方法で得られる効果に加え、GaN基板を分離する際に
熱サイクルを行うことによる効果が得られる。したがっ
て、実施例2の製造方法では、実施例1よりも大面積の
GaN膜45aを分離することができ、大面積のGaN
基板を得ることができた。
According to the manufacturing method of the second embodiment, in addition to the effect obtained by the manufacturing method of the first embodiment, the effect of performing a thermal cycle when separating the GaN substrate can be obtained. Therefore, according to the manufacturing method of the second embodiment, the GaN film 45a having a larger area than that of the first embodiment can be separated.
A substrate was obtained.

【0056】実際、実施例2においては、ウェハの全面
にわたって、段差44cから溝44bの中央部に向かっ
て、GaN膜45aの表面に平行な方向にGaN膜45
a内にクラックが生じ、GaN膜45aを分離すること
ができた。その結果、直径が約5.08cm(約2イン
チ)のGaN基板45を得ることができた。
In fact, in the second embodiment, the GaN film 45 extends in a direction parallel to the surface of the GaN film 45a from the step 44c toward the center of the groove 44b over the entire surface of the wafer.
A crack was generated in a, and the GaN film 45a could be separated. As a result, a GaN substrate 45 having a diameter of about 5.08 cm (about 2 inches) was obtained.

【0057】熱サイクルを行うことによって、より大面
積のGaN基板45を分離することができるのは、Al
0.1Ga0.9N層44とGaN膜45aとの界面に繰り返
し応力が加わり、クラックがより生じやすくなったため
であると考えられる。
By performing a thermal cycle, the GaN substrate 45 having a larger area can be separated from the Al substrate.
This is considered to be because the stress was repeatedly applied to the interface between the 0.1 Ga 0.9 N layer 44 and the GaN film 45a, and cracks were more likely to occur.

【0058】(実施例3)実施例3では、本発明の製造
方法によってIII族窒化物系化合物半導体基板を製造し
たその他の一例について説明する。実施例3の製造方法
は、実施例1の製造方法とは基板の冷却方法のみが異な
るため、重複する説明は省略する。
Example 3 In Example 3, another example in which a group III nitride compound semiconductor substrate was manufactured by the manufacturing method of the present invention will be described. The manufacturing method according to the third embodiment is different from the manufacturing method according to the first embodiment only in the method of cooling the substrate, and thus redundant description is omitted.

【0059】図4(a)〜図4(c)の工程を行い、A
0.1Ga0.9N層44上にGaN膜45a(厚さ200
μm)を結晶成長させた。そして、GaN膜45aを結
晶成長させた直後に、基板加熱ヒータ58をスライドさ
せ、窒素ガスをウェハに吹き付けてウェハを急速(3分
以内)に冷却し、ウェハの温度を室温まで下げた。この
窒素ガスによる冷却によってGaN膜45aを分離し、
GaN基板45を得た。そして、得られたGaN基板4
5をHVPE装置より取り出した。
By performing the steps of FIGS. 4A to 4C,
l 0.1 Ga 0.9 N layer 44 on the GaN film 45a (thickness of 200
μm) was grown. Immediately after the crystal growth of the GaN film 45a, the substrate heater 58 was slid, and nitrogen gas was blown onto the wafer to rapidly cool the wafer (within 3 minutes), thereby lowering the temperature of the wafer to room temperature. By cooling with this nitrogen gas, the GaN film 45a is separated,
A GaN substrate 45 was obtained. Then, the obtained GaN substrate 4
5 was taken out of the HVPE apparatus.

【0060】ウェハを冷却する際に基板加熱ヒータ58
をスライドさせたのは、基板加熱ヒータ58が有する熱
によって、ウェハの冷却に時間がかかるのを防止するた
めである。基板加熱ヒータ58をスライドさせることに
よって、ウェハを室温まで急速に冷却することができ
た。
When cooling the wafer, the substrate heater 58 is used.
The reason for sliding is to prevent the cooling of the wafer from taking a long time due to the heat of the substrate heater 58. By sliding the substrate heater 58, the wafer could be rapidly cooled to room temperature.

【0061】実施例3の製造方法では、実施例1の製造
方法と同様の効果に加え、実施例1に比べてウェハをよ
り急速に冷却する効果が得られる。したがって実施例3
の製造方法では、より大面積のGaN膜45aを分離す
ることができ、その結果、より大面積のGaN基板を得
ることができた。
In the manufacturing method of the third embodiment, in addition to the same effects as those of the manufacturing method of the first embodiment, an effect of cooling the wafer more rapidly than in the first embodiment can be obtained. Therefore, Example 3
According to the manufacturing method described above, the GaN film 45a having a larger area can be separated, and as a result, a GaN substrate having a larger area can be obtained.

【0062】実際、実施例3においては、ウェハの全面
にわたって、段差44cから溝44bの中央部に向かっ
て、GaN膜45aの表面に平行な方向にGaN膜45
a内にクラックが生じ、GaN膜45aを分離すること
ができた。その結果、直径が約5.08cm(約2イン
チ)のGaN基板45を得ることができた。
Actually, in the third embodiment, the GaN film 45 extends in a direction parallel to the surface of the GaN film 45a from the step 44c toward the center of the groove 44b over the entire surface of the wafer.
A crack was generated in a, and the GaN film 45a could be separated. As a result, a GaN substrate 45 having a diameter of about 5.08 cm (about 2 inches) was obtained.

【0063】実施例3の製造方法で大面積のGaN基板
が得られるのは、Al0.1Ga0.9N層44とGaN膜4
5aとの界面に応力が急速にかかり、クラックがより生
じやすくなったためであると考えられる。
A large-area GaN substrate can be obtained by the manufacturing method of the third embodiment because the Al 0.1 Ga 0.9 N layer 44 and the GaN film 4
It is considered that stress was rapidly applied to the interface with 5a, and cracks were more likely to occur.

【0064】(実施例4)実施例4では、本発明の製造
方法によってIII族窒化物系化合物半導体基板を製造し
たその他の一例について図7を参照しながら説明する。
実施例4の製造方法は、第1の半導体膜と第2の半導体
膜との間に絶縁膜を形成する方法である。なお、実施例
1と同様の部分については、重複する説明を省略する。
Example 4 In Example 4, another example of manufacturing a group III nitride compound semiconductor substrate by the manufacturing method of the present invention will be described with reference to FIG.
The manufacturing method according to the fourth embodiment is a method for forming an insulating film between the first semiconductor film and the second semiconductor film. Note that the same parts as those in the first embodiment will not be described repeatedly.

【0065】まず、(0001)面サファイア基板41
(直径5.08cm(2インチ)、厚さ300μm)を
用意し、実施例1と同様の方法で、洗浄、エッチング、
およびサーマルクリーニングを行った。そして、実施例
1と同様の方法で、サファイア基板41上に、GaNバ
ッファ層42(厚さ50nm)、GaN層43(厚さ1
μm)、およびAl0.1Ga0.9N層44a(厚さ1μ
m)を、順次結晶成長させた(図7(a))。
First, the (0001) plane sapphire substrate 41
(A diameter of 5.08 cm (2 inches) and a thickness of 300 μm) were prepared, and washed, etched and etched in the same manner as in Example 1.
And thermal cleaning. Then, a GaN buffer layer 42 (thickness: 50 nm) and a GaN layer 43 (thickness: 1 nm) are formed on the sapphire substrate 41 in the same manner as in the first embodiment.
μm) and an Al 0.1 Ga 0.9 N layer 44a (thickness 1 μm).
m) was sequentially crystal-grown (FIG. 7A).

【0066】次に、Al0.1Ga0.9N層44aが形成さ
れたサファイア基板41(以下、ウェハという場合があ
る)を、常圧CVD装置内に配置した。そして、CVD
法によって、Al0.1Ga0.9N層44a上に、SiO2
膜71(厚さ約0.3μm)を形成した。
Next, the sapphire substrate 41 (hereinafter sometimes referred to as a wafer) on which the Al 0.1 Ga 0.9 N layer 44a was formed was placed in a normal pressure CVD apparatus. And CVD
By the method, SiO 2 is formed on the Al 0.1 Ga 0.9 N layer 44a.
A film 71 (about 0.3 μm in thickness) was formed.

【0067】その後、ウェハを常圧CVD装置から取り
出した。そして、Al0.1Ga0.9N層44aの[11−
20]方向に、幅Wopが5μm、深さDが0.8μ
m、距離(周期)Pが10μmの溝44bをドライエッ
チングによって形成し、Al0. 1Ga0.9N層44を形成
した(図7(b))。
Thereafter, the wafer was taken out of the atmospheric pressure CVD apparatus. Then, [11−] of the Al 0.1 Ga 0.9 N layer 44a
20] direction, width Wop is 5 μm and depth D is 0.8 μm
m, distance (period) P is the groove 44b of 10μm was formed by dry etching to form the Al 0. 1 Ga 0.9 N layer 44 (FIG. 7 (b)).

【0068】さらに、実施例1と同様の方法で、膜厚2
00μmのGaN膜45aを結晶成長させた(図7
(c))。なお、結晶成長温度は、実施例1と同様に1
000℃とした。
Further, in the same manner as in the first embodiment,
A GaN film 45a of 00 μm was crystal-grown (FIG. 7).
(C)). The crystal growth temperature was set to 1 as in the first embodiment.
000 ° C.

【0069】その後、N2雰囲気のHVPE装置内で、
20分間ウェハを自然冷却し、ウェハの温度を室温まで
下げ、GaN膜45aを分離した。最後に、分離された
GaN基板45をHVPE装置より取り出し、GaN基
板45を得た(図7(d))。
Thereafter, in an HVPE apparatus in an N 2 atmosphere,
The wafer was naturally cooled for 20 minutes, the temperature of the wafer was lowered to room temperature, and the GaN film 45a was separated. Finally, the separated GaN substrate 45 was taken out from the HVPE apparatus to obtain a GaN substrate 45 (FIG. 7D).

【0070】実施例4の製造方法では、(1)Al0.1
Ga0.9N層44の熱膨張係数とGaN膜45aの熱膨
張係数とが異なり、(2)Al0.1Ga0.9N層44に、
溝型の段差44cが形成されており、(3)Al0.1
0.9N44上にSiO2膜71が形成されている。
In the manufacturing method of the fourth embodiment, (1) Al 0.1
It is different from the thermal expansion coefficient of the thermal expansion coefficient of Ga 0.9 N layer 44 and GaN layer 45a, a (2) Al 0.1 Ga 0.9 N layer 44,
A groove-shaped step 44c is formed, and (3) Al 0.1 G
An SiO 2 film 71 is formed on a 0.9 N44.

【0071】実施例4の製造方法では、SiO2膜71
を用いているため、溝44b部分のAl0.1Ga0.9N層
44からSiO2膜71に回り込むように結晶が成長す
る。したがって、SiO2膜71とGaN膜45aとの
界面に結晶の歪みによる応力が加わり、この界面でクラ
ックがさらに生じやすくなる。したがって、実施例4の
製造方法によれば、より大面積のGaN基板45を得る
ことができた。
In the manufacturing method of the fourth embodiment, the SiO 2 film 71
Therefore, the crystal grows from the Al 0.1 Ga 0.9 N layer 44 in the groove 44b to the SiO 2 film 71. Therefore, stress due to crystal distortion is applied to the interface between the SiO 2 film 71 and the GaN film 45a, and cracks are more likely to occur at this interface. Therefore, according to the manufacturing method of Example 4, a GaN substrate 45 having a larger area could be obtained.

【0072】実際、実施例4においては、ウェハの全面
にわたって、段差44cから溝44bの中央部に向かっ
て、GaN膜45aの表面に平行な方向にGaN膜45
a内にクラックが生じ、GaN膜45aを分離すること
ができた。その結果、直径が約5.08cm(約2イン
チ)のGaN基板45を得ることができた。
In fact, in the fourth embodiment, the GaN film 45 extends in a direction parallel to the surface of the GaN film 45a from the step 44c toward the center of the groove 44b over the entire surface of the wafer.
A crack was generated in a, and the GaN film 45a could be separated. As a result, a GaN substrate 45 having a diameter of about 5.08 cm (about 2 inches) was obtained.

【0073】なお、実施例4において、HVPE装置よ
りウェハを取り出した後に、ウェハを希フッ酸(体積比
でH2O:HF=10:1)に30分間浸漬し、SiO2
膜71のみを選択的にエッチングしてもよい。そして、
さらに熱サイクルを行い、GaN基板を分離してもよ
い。このようにすれば、GaN膜45aを分離する際
に、GaN基板45の表面にSiO2膜71が残留しな
いので、面積の大きなGaN基板45をより歩留まり良
く得ることができる。
In Example 4, after the wafer was taken out from the HVPE apparatus, the wafer was immersed in dilute hydrofluoric acid (volume ratio: H 2 O: HF = 10: 1) for 30 minutes to obtain SiO 2
Only the film 71 may be selectively etched. And
Further, a thermal cycle may be performed to separate the GaN substrate. With this configuration, when the GaN film 45a is separated, the SiO 2 film 71 does not remain on the surface of the GaN substrate 45, so that the GaN substrate 45 having a large area can be obtained with higher yield.

【0074】また、実施例4の製造方法において、上記
実施例と同様に、熱サイクルを行ったり、ウェハを急速
に冷却してもよい。
In the manufacturing method of the fourth embodiment, similarly to the above-described embodiment, a thermal cycle may be performed or the wafer may be rapidly cooled.

【0075】また、SiO2膜71の代わりに、Si3
4からなる膜を用いてもよい。
In place of the SiO 2 film 71, Si 3 N
A film made of 4 may be used.

【0076】以上、本発明の実施の形態について例を挙
げて説明したが、本発明は、上記実施の形態に限定され
ず本発明の技術的思想に基づき他の実施形態に適用する
ことができる。
Although the embodiments of the present invention have been described with reference to the examples, the present invention is not limited to the above embodiments, but can be applied to other embodiments based on the technical idea of the present invention. .

【0077】たとえば、上記実施例では、Al0.1Ga
0.9N層44に形成する溝44bの深さDを、GaN層
43に達しない深さである0.8μmとした。しかし、
深さDを、GaN層43に達する深さとしてもよく、サ
ファイア基板41が露出する深さとしてもよい。溝を形
成することによってGaN層43またはサファイア基板
41が露出する場合でも、GaN膜45aの成長初期の
ガス流量や成長温度などの成長条件を最適化することに
よって、良好な結晶性を有するGaN膜45aを得るこ
とができる。
For example, in the above embodiment, Al 0.1 Ga
The depth D of the groove 44b to be formed in 0.9 N layer 44 was set to 0.8μm is the depth that does not reach the GaN layer 43. But,
The depth D may be a depth reaching the GaN layer 43 or a depth at which the sapphire substrate 41 is exposed. Even if the GaN layer 43 or the sapphire substrate 41 is exposed by forming the groove, the GaN film having good crystallinity can be obtained by optimizing the growth conditions such as the gas flow rate and the growth temperature at the initial growth of the GaN film 45a. 45a can be obtained.

【0078】[0078]

【発明の効果】以上説明したように、本発明のIII族窒
化物系化合物半導体基板の製造方法は、第1のIII族窒
化物系化合物半導体からなり段差を備える第1の半導体
膜を形成する工程と、第1の半導体膜上に、第1のIII
族窒化物系化合物半導体とは異なる熱膨張係数を有する
第2のIII族窒化物系化合物半導体からなる第2の半導
体膜を形成する工程と、基板を冷却し、第2の半導体膜
を第1の半導体膜から分離する工程とを有する。したが
って、本発明の製造方法によれば、大面積のIII族窒化
物系化合物半導体基板を歩留まり良く、かつ再現性良く
製造できる。
As described above, the method for manufacturing a group III nitride compound semiconductor substrate of the present invention forms a first semiconductor film made of a first group III nitride compound semiconductor and having a step. Forming a first III film on the first semiconductor film;
Forming a second semiconductor film made of a second group III nitride compound semiconductor having a different coefficient of thermal expansion from the group III nitride compound semiconductor; cooling the substrate; Separating from the semiconductor film. Therefore, according to the manufacturing method of the present invention, a large-area group III nitride compound semiconductor substrate can be manufactured with good yield and good reproducibility.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のIII族窒化物系化合物半導体基板の
製造方法について一例を示す工程図である。
FIG. 1 is a process chart showing one example of a method for producing a group III nitride compound semiconductor substrate of the present invention.

【図2】 図1(b)の工程における溝13bの形状の
一例を示す平面図である。
FIG. 2 is a plan view showing an example of the shape of a groove 13b in the step of FIG. 1 (b).

【図3】 溝13bの形状の一例を示す断面図である。FIG. 3 is a cross-sectional view illustrating an example of the shape of a groove 13b.

【図4】 本発明のIII族窒化物系化合物半導体基板の
製造方法について他の一例を示す工程図である。
FIG. 4 is a process chart showing another example of the method for producing a group III nitride compound semiconductor substrate of the present invention.

【図5】 本発明のIII族窒化物系化合物半導体基板の
製造方法に用いるHVPE装置について一例を模式的に
示す断面図である。
FIG. 5 is a cross-sectional view schematically showing one example of an HVPE apparatus used in the method for manufacturing a group III nitride compound semiconductor substrate of the present invention.

【図6】 Al0.1Ga0.9N層44とGaN層71との
境界に生じるクラックの様子を模式的に示す図である。
FIG. 6 is a diagram schematically showing a state of a crack generated at a boundary between the Al 0.1 Ga 0.9 N layer 44 and the GaN layer 71.

【図7】 本発明のIII族窒化物系化合物半導体基板の
製造方法についてその他の一例を示す工程図である。
FIG. 7 is a process drawing showing another example of the method for producing a group III nitride compound semiconductor substrate of the present invention.

【図8】 従来のIII族窒化物系化合物半導体基板の製
造方法について一例を示す工程図である。
FIG. 8 is a process chart showing an example of a conventional method for manufacturing a group III nitride-based compound semiconductor substrate.

【符号の説明】[Explanation of symbols]

11 基板 12 バッファ層 13 第1の半導体膜 13a 膜 13b、44b 溝 13c、44c 段差 14a 第2の半導体膜 14 III族窒化物系化合物半導体基板 41 サファイア基板 42 GaNバッファ層 43 GaN層 44、44a Al0.1Ga0.9N層 45 GaN基板 45a GaN膜 61 GaN層 62 貫通転移 63 クラック 71 絶縁膜Reference Signs List 11 substrate 12 buffer layer 13 first semiconductor film 13a film 13b, 44b groove 13c, 44c step 14a second semiconductor film 14 group III nitride compound semiconductor substrate 41 sapphire substrate 42 GaN buffer layer 43 GaN layer 44, 44a Al 0.1 Ga 0.9 N layer 45 GaN substrate 45 a GaN film 61 GaN layer 62 penetration transition 63 crack 71 insulating film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 真嗣 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 石田 昌宏 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 折田 賢児 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shinji Nakamura 1-1, Yukicho, Takatsuki-shi, Osaka Matsushita Electronics Co., Ltd. (72) Inventor Masahiro Ishida 1-1, Yukicho, Takatsuki-shi, Osaka Matsushita Electronics (72) Inventor Kenji Orita 1-1, Sachimachi, Takatsuki-shi, Osaka Matsushita Electronics Co., Ltd.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 III族窒化物系化合物半導体基板の製造
方法であって、 (a)基板上に、第1のIII族窒化物系化合物半導体か
らなり段差を備える第1の半導体膜を形成する工程と、 (b)前記第1の半導体膜上に、前記第1のIII族窒化
物系化合物半導体とは異なる熱膨張係数を有する第2の
III族窒化物系化合物半導体からなる第2の半導体膜を
形成する工程と、 (c)前記基板を冷却し、前記第2の半導体膜を前記第
1の半導体膜から分離する工程とを有することを特徴と
するIII族窒化物系化合物半導体基板の製造方法。
1. A method of manufacturing a group III nitride compound semiconductor substrate, comprising: (a) forming a first semiconductor film made of a first group III nitride compound semiconductor and having a step on a substrate; And (b) a second step having a different thermal expansion coefficient on the first semiconductor film from that of the first group III nitride compound semiconductor.
Forming a second semiconductor film made of a group III nitride compound semiconductor; and (c) cooling the substrate and separating the second semiconductor film from the first semiconductor film. A method for producing a group III nitride-based compound semiconductor substrate, comprising:
【請求項2】 前記(a)の工程は、 (a−1)前記基板上に、前記第1のIII族窒化物系化
合物半導体からなる膜を形成する工程と、 (a−2)前記膜の一部を除去することによって複数の
溝を備える第1の半導体膜を形成する工程とを含む請求
項1に記載のIII族窒化物系化合物半導体基板の製造方
法。
2. The step (a) includes: (a-1) forming a film made of the first group III nitride compound semiconductor on the substrate; and (a-2) the film. Forming a first semiconductor film having a plurality of trenches by removing a part of the first semiconductor film. 3. The method of manufacturing a group III nitride-based compound semiconductor substrate according to claim 1, further comprising:
【請求項3】 前記(a)の工程は、 (a−1)前記基板上に、前記第1のIII族窒化物系化
合物半導体からなる膜と絶縁膜とをこの順序で形成する
工程と、 (a−2)前記膜の一部を除去することによって、複数
の溝を備える第1の半導体膜を形成する工程とを含む請
求項1に記載のIII族窒化物系化合物半導体基板の製造
方法。
3. The step (a) includes: (a-1) forming a film made of the first group III nitride compound semiconductor and an insulating film on the substrate in this order; (A-2) forming a first semiconductor film provided with a plurality of grooves by removing a part of the film to form a first semiconductor film having a plurality of grooves. .
【請求項4】 前記絶縁膜が、SiO2およびSi34
から選ばれる少なくとも1つからなる請求項3に記載の
III族窒化物系化合物半導体基板の製造方法。
4. The insulating film is made of SiO 2 and Si 3 N 4
The method according to claim 3, comprising at least one selected from the group consisting of:
A method for manufacturing a group III nitride compound semiconductor substrate.
【請求項5】 前記(b)の工程ののちであって前記
(c)の工程の前に、前記絶縁膜を選択的に除去する工
程をさらに含む請求項3に記載のIII族窒化物系化合物
半導体基板の製造方法。
5. The group III nitride-based material according to claim 3, further comprising a step of selectively removing the insulating film after the step (b) and before the step (c). A method for manufacturing a compound semiconductor substrate.
【請求項6】 前記(a−2)の工程において、前記複
数の溝をストライプ状に形成する請求項2〜5のいずれ
かに記載のIII族窒化物系化合物半導体基板の製造方
法。
6. The method of manufacturing a group III nitride compound semiconductor substrate according to claim 2, wherein in the step (a-2), the plurality of grooves are formed in a stripe shape.
【請求項7】 前記基板が(0001)面サファイア基
板であり、前記溝が[11−20]方向に形成されてい
る請求項6に記載のIII族窒化物系化合物半導体基板の
製造方法。
7. The method according to claim 6, wherein the substrate is a (0001) plane sapphire substrate, and the groove is formed in a [11-20] direction.
【請求項8】 前記第1のIII族窒化物系化合物半導体
の格子定数が前記第2のIII族窒化物系化合物半導体の
格子定数よりも小さい請求項1〜7のいずれかに記載の
III族窒化物系化合物半導体基板の製造方法。
8. The semiconductor device according to claim 1, wherein a lattice constant of said first group III nitride compound semiconductor is smaller than a lattice constant of said second group III nitride compound semiconductor.
A method for manufacturing a group III nitride compound semiconductor substrate.
【請求項9】 前記第1のIII族窒化物系化合物半導体
がAlXGa1-XN(ただし、0<X≦1)であり、前記
第2のIII族窒化物系化合物半導体がGaNである請求
項1〜7のいずれかに記載のIII族窒化物系化合物半導
体基板の製造方法。
9. The first group III nitride compound semiconductor is Al x Ga 1 -xN (where 0 <X ≦ 1), and the second group III nitride compound semiconductor is GaN. A method for manufacturing a group III nitride compound semiconductor substrate according to any one of claims 1 to 7.
【請求項10】 前記(c)の工程は、前記基板を冷却
したのち、さらに前記基板を加熱し冷却する工程を含む
請求項1〜7のいずれかに記載のIII族窒化物系化合物
半導体基板の製造方法。
10. The group III nitride-based compound semiconductor substrate according to claim 1, wherein said step (c) includes a step of cooling said substrate, and further heating and cooling said substrate. Manufacturing method.
JP2000108497A 1999-04-14 2000-04-10 Method for producing group III nitride compound semiconductor substrate Expired - Fee Related JP4231189B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000108497A JP4231189B2 (en) 1999-04-14 2000-04-10 Method for producing group III nitride compound semiconductor substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10627699 1999-04-14
JP11-106276 1999-04-14
JP2000108497A JP4231189B2 (en) 1999-04-14 2000-04-10 Method for producing group III nitride compound semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2000357663A true JP2000357663A (en) 2000-12-26
JP4231189B2 JP4231189B2 (en) 2009-02-25

Family

ID=26446398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000108497A Expired - Fee Related JP4231189B2 (en) 1999-04-14 2000-04-10 Method for producing group III nitride compound semiconductor substrate

Country Status (1)

Country Link
JP (1) JP4231189B2 (en)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299254A (en) * 2001-03-30 2002-10-11 Toyota Central Res & Dev Lab Inc Semiconductor substrate manufacturing method and semiconductor element
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6940098B1 (en) 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7011707B2 (en) 2001-03-30 2006-03-14 Toyoda Gosei Co., Ltd. Production method for semiconductor substrate and semiconductor element
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US7087930B2 (en) 2003-03-28 2006-08-08 Toyodaa Gosei Co., Ltd. Semiconductor light emitting element and method of making same
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US7176115B2 (en) 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
JP2007042846A (en) * 2005-08-03 2007-02-15 Furukawa Co Ltd Hydride vapor phase epitaxy apparatus, method of manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate
US7221037B2 (en) 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
US7227172B2 (en) 2003-10-20 2007-06-05 Matsushita Electric Industrial Co., Ltd. Group-III-element nitride crystal semiconductor device
US7255742B2 (en) 2003-07-02 2007-08-14 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystals, method of manufacturing semiconductor substrate, Group III nitride crystals, semiconductor substrate, and electronic device
US7288152B2 (en) 2003-08-29 2007-10-30 Matsushita Electric Industrial Co., Ltd. Method of manufacturing GaN crystals and GaN crystal substrate, GaN crystals and GaN crystal substrate obtained by the method, and semiconductor device including the same
US7524691B2 (en) 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
KR100952015B1 (en) * 2002-12-10 2010-04-08 엘지이노텍 주식회사 Fabrication method for a semiconductor device

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504324B2 (en) 1999-03-17 2009-03-17 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US7589001B2 (en) 1999-03-17 2009-09-15 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US7115486B2 (en) 1999-03-17 2006-10-03 Mitsubishi Cable Industries Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US6940098B1 (en) 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6881651B2 (en) 1999-05-21 2005-04-19 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6893945B2 (en) 1999-07-27 2005-05-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride group compound semiconductor
US6930329B2 (en) 1999-07-27 2005-08-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7176497B2 (en) 1999-07-27 2007-02-13 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor
US6818926B2 (en) 1999-07-27 2004-11-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6835966B2 (en) 1999-07-27 2004-12-28 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7560725B2 (en) 1999-12-24 2009-07-14 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US7462867B2 (en) 2000-03-14 2008-12-09 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor devices and method for fabricating the same
US7491984B2 (en) 2000-03-31 2009-02-17 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
JP2002299254A (en) * 2001-03-30 2002-10-11 Toyota Central Res & Dev Lab Inc Semiconductor substrate manufacturing method and semiconductor element
US7011707B2 (en) 2001-03-30 2006-03-14 Toyoda Gosei Co., Ltd. Production method for semiconductor substrate and semiconductor element
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
KR100952015B1 (en) * 2002-12-10 2010-04-08 엘지이노텍 주식회사 Fabrication method for a semiconductor device
US7221037B2 (en) 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
US7524691B2 (en) 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
US7176115B2 (en) 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
US7087930B2 (en) 2003-03-28 2006-08-08 Toyodaa Gosei Co., Ltd. Semiconductor light emitting element and method of making same
US7255742B2 (en) 2003-07-02 2007-08-14 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystals, method of manufacturing semiconductor substrate, Group III nitride crystals, semiconductor substrate, and electronic device
US7288152B2 (en) 2003-08-29 2007-10-30 Matsushita Electric Industrial Co., Ltd. Method of manufacturing GaN crystals and GaN crystal substrate, GaN crystals and GaN crystal substrate obtained by the method, and semiconductor device including the same
US7227172B2 (en) 2003-10-20 2007-06-05 Matsushita Electric Industrial Co., Ltd. Group-III-element nitride crystal semiconductor device
JP2007042846A (en) * 2005-08-03 2007-02-15 Furukawa Co Ltd Hydride vapor phase epitaxy apparatus, method of manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate

Also Published As

Publication number Publication date
JP4231189B2 (en) 2009-02-25

Similar Documents

Publication Publication Date Title
JP4231189B2 (en) Method for producing group III nitride compound semiconductor substrate
US6274518B1 (en) Method for producing a group III nitride compound semiconductor substrate
JP5135501B2 (en) Manufacturing method of nitride single crystal substrate and manufacturing method of nitride semiconductor light emitting device using the same
JP4932121B2 (en) Method for manufacturing group III-V nitride semiconductor substrate
JP4740903B2 (en) Nitride single crystal growth method on silicon substrate, nitride semiconductor light emitting device using the same, and manufacturing method thereof
US8878189B2 (en) Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor element and group III nitride semiconductor free-standing substrate, and method of producing the same
JP4048191B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2001168045A (en) Method of manufacturing nitride-based III-V compound layer and method of manufacturing substrate using the same
JP2002284600A (en) Gallium nitride crystal substrate manufacturing method and gallium nitride crystal substrate
JP3795765B2 (en) Method for manufacturing compound semiconductor substrate
JP3729065B2 (en) Nitride semiconductor epitaxial wafer manufacturing method and nitride semiconductor epitaxial wafer
JP2002110569A (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor substrate manufacturing method
KR100450781B1 (en) Method for manufacturing GaN single crystal
JP2002053399A (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
JP3758537B2 (en) Method for producing group III nitride compound semiconductor
JP2009084136A (en) Manufacturing method of semiconductor device
JP2001274093A (en) Semiconductor base and its manufacturing method
JP2000281499A (en) Manufacturing method of GaN single crystal
JP2005343704A (en) Method for producing AlxGayIn1-xyN crystal
TW200907124A (en) Method for forming group-III nitride semiconductor epilayer on silicon substrate
JP2005005723A (en) Nitride semiconductor epitaxial wafer manufacturing method and nitride semiconductor epitaxial wafer
JP4192430B2 (en) Manufacturing method of nitride semiconductor epitaxial wafer
JP3743013B2 (en) Epitaxial wafer manufacturing method
JP2005136200A (en) Method for producing nitride semiconductor crystal layer, nitride semiconductor crystal layer, and substrate for producing nitride semiconductor crystal layer
JP2003171200A (en) Compound semiconductor crystal growth method and compound semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081205

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees