JP2000357965A

JP2000357965A - 位相同期回路

Info

Publication number: JP2000357965A
Application number: JP11170431A
Authority: JP
Inventors: Makoto Arai; 誠新井
Original assignee: Toyo Communication Equipment Co Ltd
Current assignee: Toyo Communication Equipment Co Ltd
Priority date: 1999-06-17
Filing date: 1999-06-17
Publication date: 2000-12-26

Abstract

(57)【要約】（修正有）【課題】位相同期回路の周波数引込み範囲を、規定のク
ロック信号の精度以内に制限する位相同期回路を提供す
る。【解決手段】外部入力信号と出力信号とを入力とする位
相比較器２１と、ローパスフィルタ２２と、その出力を
制御電圧とする電圧可変型発振器２３と、この出力を分
周して当該位相同期回路の出力信号とする分周器２４と
により位相同期回路部１９を構成する。エクスクルーシ
ブＯＲ回路２５と、これが出力するパルスにより動作す
る単安定マルチバイブレータ２６と、前記エクスクルー
シブＯＲ回路出力と前記単安定マルチバイブレータ出力
とを入力するフリップフロップ２７とにより構成する制
限値検出回路部とを備え、外部入力信号の周波数が所望
の範囲内の場合に前記フリップフロップより１又は０を
出力し、範囲外の場合に０又は１を出力し、外部入力信
号の所望値からの周波数ずれを判定できるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は位相同期回路に関
し、特にディジタルネットワークのローカル局におい
て、従属同期方式により上位伝送路から供給されるクロ
ック信号を受信再生し、再生したクロック信号の安定化
を行う位相同期回路における受信位相偏移の制限値検出
回路に関する。

【０００２】

【従来の技術】現在、ディジタルネットワークで使用さ
れている装置のクロック信号は、マスター局において高
精度なルビジューム発振器の出力をマスタークロック信
号とし、ツリー状に構成したローカル局のネットワーク
に対してマスター局から従属同期方式により供給され
る。又、ローカル局においては、上位側の伝送路から抽
出したクロック信号を基に動作するクロック供給装置等
を設け、該クロック供給装置等からクロック信号の供給
を受けている。また、クロック供給装置等が設備されて
いないローカル局においては、端局装置内に備えている
クロック分配部を簡易的なクロック供給装置として機能
させる場合がある。

【０００３】図５は、従来のクロック信号供給の流れを
示すネットワーク構成図である。同図に示すように、ネ
ットワークは、ルビジューム発振器１を備えたマスター
局２と、ローカルＡ局４、ローカルＢ局６、ローカルＣ
局１２、ローカルＤ局１５、ローカルＥ局１８とからな
る。ローカルＡ局４及びローカルＢ局６には上位側伝送
路より抽出した受信クロック信号を安定化させ、安定し
たクロック信号を自局内の各装置に供給するクロック供
給装置３、５をそれぞれ備え、またローカルＣ局１２は
上位側伝送路より抽出した受信クロック信号を安定化さ
せるクロック受信部７、８と、安定化した二つのクロッ
ク信号から現用系及び予備系を選択するクロック選択部
９とからなるクロック分配部１０及び他装置１１を備え
る。さらに、ローカルＤ局１３及びローカルＥ局１８に
は上位側伝送路より抽出した受信クロック信号を安定化
する現用系及び予備系のクロック受信部１３、１４、１
６、１７とをそれぞれ備える。

【０００４】図５の動作を説明すると、ローカルＡ局４
及びローカルＢ局６のクロック信号分配方法は、マスタ
ー局２からのクロックを入力し、それを安定化させたク
ロック信号を自局並びに下位側伝送路に供給する外部同
期モードを採用し、また、ローカルＣ局１２、ローカル
Ｄ局１５及びローカルＥ局１８のクロック信号分配方法
は、上位側伝送路より抽出した受信クロック信号に同期
したクロック信号を自局並びに下位側伝送路に分配する
従属同期モードを採用している。なお、ローカルＣ局１
２は、ローカルＡ局４からの伝送路及びローカルＢ局６
からの伝送路を介して抽出した周波数ｆ０の受信クロッ
ク信号をクロック分配部１０のクロック受信部７、８に
入力し、クロック受信部７の出力を現用系に又クロック
受信部８の出力を予備系とする冗長構成をとり、クロッ
ク選択部９により選択したクロック受信部出力を自局の
装置に分配している。また、ローカルＣ局の下位局であ
るローカルＤ、Ｅ局に対してはクロック選択部９出力を
送信側クロック信号として、伝送路を介して送出する。

【０００５】

【発明が解決しようとする課題】次に、ローカルＣ局に
用いられている上記冗長構成及びその問題点について少
しく説明する。ローカルＣ局において、ローカルＡ局４
の伝送路から抽出している受信クロック信号の出力が断
となると、クロック分配部１０に備えたクロック選択部
９は現用のクロック受信部７から予備用のクロック受信
部８に切り替え、ローカルＢ局の伝送路から抽出してい
る受信クロック信号を現用として使用することにより、
ローカルＣ局１２、ローカルＤ局１５、ローカルＥ局１
８の動作を保証する。ローカルＡ局４からの受信クロッ
ク信号は、温度条件、経年変化等の要因で周波数は微少
に変動するが、ローカルＣ局１２のクロック受信部７を
構成する位相同期回路により周波数を追従し安定化を図
っている。通常、端局装置等においては、動作に必要な
クロック信号の精度が規定されている。例えば、ディジ
タル１次群の１．５４４ＭＨｚでは、精度を±５０ｐｐ
ｍとされており、これを周波数に換算すると±７７．２
Ｈｚとなる。一方、受信クロック信号を安定化するクロ
ック受信部７又は８においては、電圧可変型発振器を内
蔵する位相同期回路の引込み範囲（ロックインレンジ）
が約±３００Ｈｚ程度であり、ローカルＡ局から供給さ
れる受信クロック信号が規格である±７７．２Ｈｚを超
えた場合でも位相同期回路の引き込み範囲内であるので
周波数の引込みを行ない、クロック信号受信異常とはな
らない。そのため、規格外の受信クロック信号がローカ
ルＣ局１２からローカルＤ局１５及びローカルＥ局１８
にも供給され、ローカルＢ局６とローカルＣ局１２との
間、ローカルＢ局６とローカルＤ局１５との間、ローカ
ルＢ局６とローカルＥ局１８との間の通信に異常を生ず
る。すなわち、ローカルＢ局からの受信クロック信号が
正常であっても、ローカルＡ局から規格外の受信クロッ
ク信号が供給され続け、それに基づいて生成されたクロ
ック信号を下位局に分配するのでローカルＢ局とその下
位局との間の通信に異常を生じ、この異常現象は、ロー
カルＡ局から得る受信クロック信号の周波数誤差が±３
００Ｈｚを超えない限り継続して、現用クロック信号と
してローカルＢ局から得る受信クロック信号が使用され
ることはない。本発明は、上述したような従来の位相同
期回路の問題を解決するためになされたものであって、
位相同期回路の周波数引込み範囲を、端局装置等が動作
するために必要なクロック信号の精度以内に制限する位
相同期回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に本発明に係る位相同期回路の請求項１記載の発明は、
外部入力信号と当該位相同期回路の出力信号とを入力
し、両者の位相差に応じた出力を生成する位相比較器
と、前記位相比較器出力から直流成分を抽出するローパ
スフィルタと、前記ローパスフィルタから出力する直流
信号を制御電圧として周波数制御される電圧可変型発振
器と、前記電圧可変型発振器出力を分周して当該位相同
期回路の出力信号とする分周器とにより構成した位相同
期回路部であって、当該位相同期回路の出力信号と外部
入力信号との同期安定時の定常位相量周波数依存性を有
すものと、前記位相比較器出力信号と前記分周器出力信
号との排他的論理和を求めるエクスクルーシブＯＲ回路
と、前記エクスクルーシブＯＲ回路が出力するパルスエ
ッジタイミングにより動作する単安定マルチバイブレー
タと、前記エクスクルーシブＯＲ回路出力と前記単安定
マルチバイブレータ出力とを入力するフリップフロップ
とにより構成する制限値検出回路部とを備え、外部入力
信号の周波数が所望の範囲内の場合に前記フリップフロ
ップより１又は０を出力し、外部入力信号の周波数が所
要範囲外の場合に前記フリップフロップより０又は１を
出力し、外部入力信号の所望値からの周波数ずれを判定
できるようにした。本発明に係る位相同期回路の請求項
２記載の発明は、請求項１記載の位相同期回路におい
て、前記位相比較器が同期安定時の定常位相量が周波数
依存性を有す。

【０００７】

【発明の実施の形態】以下、図示した実施例に基づいて
本発明を詳細に説明する。図１は、本発明に係る位相同
期回路における受信位相偏移の制限値検出回路の一実施
例を示す構成図であり、該制限値検出回路はディジタル
ネットワークで使用される装置のうち、上位局から受信
クロック信号を入力し、それを自局若しくは下位局に分
配する外部同期モード若しくは従属同期モードを採用し
ているクロック信号分配を採用した装置に用いられるも
のである。受信位相偏移を制限可能とする位相同期回路
は、位相同期回路部１９と、機能追加した受信位相偏移
の制限値を検出する制限値検出回路部２０とにより構成
する。位相同期回路部１９は、外部入力信号と位相同期
回路の出力信号との位相を比較する位相比較器２１と、
位相比較器２１の出力パルスを直流電圧化するローパス
フィルタ２２と、位相比較器２１の出力結果により制御
される電圧可変型発振器２３と、電圧可変型発振器２３
の出力を分周して外部入力信号に周波数を一致させる分
周器２４とを備えている。一方、制限値検出回路部２０
は、前記位相比較器２１の出力信号と分周器２４の出力
信号との位相比較を行うエクスクルーシブＯＲ（以下、
ＥＸＯＲという）回路２５、ＥＸＯＲ回路２５が出力す
るタイミングにより受信位相偏移を制限する範囲を設定
する単安定マルチバイブレータ２６と、受信位相偏移を
制限する範囲を越えているか否かを判定するフリップフ
ロップ（以下、ＦＦという）２７とを備えている。な
お、前記位相比較器２１はＲ−Ｓフリップフロップによ
り構成しており、したがって、外部入力信号の周波数に
応じて、該外部入力信号と分周器出力との位相差が決定
する。

【０００８】以下、図１の動作を説明する。位相同期回
路部１９において、外部入力信号である１．５４４ＭＨ
ｚの信号と分周器２４の出力である位相同期回路の出力
信号との位相差を位相比較器２１により比較し、二つの
入力の位相差と周波数差に関係するパルスを発生する。
このパルスはローパスフィルタ２２により積分され、次
段の電圧可変型発振器２３の直流制御電圧となり、該直
流制御電圧は外部入力信号の周波数と、電圧可変型発振
器２３の分周された出力信号の周波数との差が小さくな
るよう電圧可変型発振器２３を動作させる。即ち、位相
同期回路部１９の出力信号周波数が外部入力信号の周波
数より低い場合は、位相比較器２１の出力は大きくな
り、電圧可変型発振器２３への制御電圧も大きくなっ
て、電圧可変型発振器２３の発振周波数は高くなる。一
方、位相同期回路部１９の出力信号周波数が外部入力信
号の周波数より高い場合は、位相比較器２１の出力は小
さくなり、電圧可変型発振器２３への制御電圧も小さく
なって、電圧可変型発振器２３の発振周波数は低くな
る。以上の制御は、位相同期回路部１９がロック状態に
ある時成立し、そのロックレンジは約±３００Ｈｚの幅
を持っている。なお、位相比較器２１は前述したように
ＲＳフリップフロップを用いているので、外部入力信号
の立ち上がりから分周器出力信号の立ち上がりにおいて
“１”が出力される構成となっている。

【０００９】次に、受信位相偏移を制限する制限値検出
回路部２０について動作説明をする。先ず、ＥＸＯＲ回
路２５により、分周器２４の出力と位相比較器２１の出
力との位相を比較し、二つの位相の変動量を求め、更
に、ＥＸＯＲ回路２５が出力するパルス立ち下がりタイ
ミングにおいて次段の単安定マルチバイブレータ２６を
駆動し、その動作時定数を可変抵抗器等により設定す
る。単安定マルチバイブレータの動作時定数は、位相同
期回路部１９に入力される外部入力信号の周波数変動幅
が規格外であるか否かを検出する判定値を決定する時間
幅であり、可変抵抗器等により１．５４４ＭＨｚに対し
て±ΔＨｚを設定可能としている。次に、ＦＦ２７によ
り、ＥＸＯＲ回路２５により求めた位相変動量の大きさ
が単安定マルチバイブレータ２６が持つ動作時定数の時
間幅より大きいか否かを検出する。具体的には、ＦＦ２
７のクロック信号として単安定マルチバイブレータ２６
の出力を入力し、該単安定マルチバイブレータ２６の出
力が立ち下がるタイミングにおいてＥＸＯＲ回路２５の
出力をＦＦ２７に取り込むと、取り込んだ結果は外部入
力信号の周波数変動幅が規格外か否かを示す。そこで、
端局装置は、ＦＦ２７の出力を外部入力信号の異常情報
として取り込み、端局装置が動作する受信クロック信号
の変動幅を制限する。受信クロック信号の変動幅が異常
となった場合には、例えば、図５に示したクロック選択
部９がクロック受信部の切替を行うことにより規格外の
クロック信号に基づくクロック信号を他の装置に分配せ
ず、規格内のクロック信号を供給している上位局からの
クロックに従属してクロック信号を分配し、従属局と正
常なクロック信号を供給している上位局との間の通信を
正常な状態に維持することができる。

【００１０】図２、３、４は、本発明に係る位相同期回
路における受信位相偏移の制限値検出回路の動作を示す
タイミングチャート図である。図２は、外部入力信号が
標準値より僅かに高く、制限値以内の場合を示す図であ
る。同図において、は外部入力信号、は位相同期回
路の出力となる分周器出力であり、外部入力信号は、標
準値より僅かに高く、ＰＬＬ回路のロックインレンジ内
でかつ、許容されているクロック精度範囲内であるか
ら、外部入力信号と分周器出力とは定められた位相差を
持って同期している。すなわち、標準値１．５４４ＭＨ
ｚより僅かに高い周波数でロックしているので、外部入
力信号と分周器出力との位相差はπ−αを維持した状態
でロックしている。は、前記との位相を比較した
位相同期回路部１９の位相比較器２１出力であり、前述
したように、位相比較器２１は外部入力信号の立ち上が
りから分周器出力信号の立ち上がりにおいて“１”を出
力し、該位相比較器出力をローパスフィルタにて平滑し
た電圧で電圧可変型発振器の発振周波数を維持してい
る。一方、制限値検出回路部２０のＥＸＯＲ回路２５に
は前記との信号が入力しているので、ＥＸＯＲ回路
２５出力はとなり、更に、の出力波形のパルス立ち
下がり点において単安定マルチバイブレータを駆動する
との出力となる。この時単安定マルチバイブレータの
動作時定数は、位相同期回路に入力される外部入力信号
の周波数変動幅が規格外であるか否かを検出する判定値
を決定する時間幅である。検出はＦＦ２７により行な
い、単安定マルチバイブレータの出力のパルス立ち上
がり点（矢印↑にて明記）にてエクスクルーシブＯＲ回
路の出力を入力し、出力であるの結果が“１”であ
ると外部入力信号の周波数変動幅が規格内であると判定
する。なお、外部入力信号と分周器出力とが基準周
波数１．５４４ＭＨｚにて同期している場合には、外部
入力信号と分周器出力との位相差はπとなり、位相
比較器出力のデューティー比は１：１となると共に、
制限値検出回路部２０のＥＸＯＲ回路出力は“０”とな
り、マルチバイブレータは駆動されない。しかし、外部
入力信号は伝送路の影響により周波数に揺らぎがあるこ
と並びに電源投入後、時間差を生じることなく直ちに分
周器出力が基準周波数に追従しないことから、基準周波
数から僅かにずれた状態、すなわち、図２に示した状態
におけるフリップフロップ出力“１”が発生しそれを維
持するので、仮に外部入力信号が基準周波数の場合であ
っても周波数変動幅が規格内であるとの判定が可能であ
る。

【００１１】次に、外部入力信号が周波数変動幅以外に
ずれた場合について説明する。図３は、外部入力信号が
−Δｆずれた規格外であって、かつ位相同期回路部１９
の引き込み範囲（ロックインレンジ内）の場合を示す図
であり、その場合の位相同期回路部１９並びに制限値検
出回路部２０における動作について説明する。同図にお
いて、は外部入力信号、は位相比較回路の出力とな
る分周器出力、は位相同期回路の位相比較器出力、
はＥＸＯＲ回路出力、は単安定マルチバイブレータ出
力、ＦＦ出力である。外部入力信号は標準値即ち
１．５４４ＭＨｚに対して−Δｆずれていて規格外では
あるが、位相同期回路部１９の引き込み範囲内（ロック
インレンジ内）であるので、分周器２４出力は外部入
力信号に同期した状態で出力される。その際、外部入
力信号と分周器出力との位相差は周波数に応じてπ
＋βの関係を維持している。そして、位相比較器出力
はデューティー比１：１以外となり、それに応じてＶＣ
ＸＯに制御電圧が印加されている。分周器出力と位相
比較器出力とを入力したＥＸＯＲ回路出力はのよう
になり、さらに、ＥＸＯＲ出力によりマルチバイブレ
ータは駆動されるが、該マルチバイブレータ２６からの
信号により次段のＦＦ２７より信号を出力するタイミン
グはＥＸＯＲ回路２５の出力がＬＯＷであるため、ＦＦ
出力は“０”となる。したがって、この判定出力
“０”により、外部入力信号が基準周波数より５０ｐｐ
ｍ以上ずれて位相同期回路部１９がロックしていること
がわかる。一方、図４は外部入力信号が＋Δｆずれた規
格外であって、かつ位相同期回路部１９の引き込み範囲
（ロックインレンジ内）の場合を示す図であり、図２と
同様には外部入力信号、は位相比較回路の出力とな
る分周器出力、は位相同期回路の位相比較器出力、
はエクスクルーシブＯＲ回路出力、は単安定マルチバ
イブレータ出力、フリップフロップ出力である。同図
の場合、外部入力信号が基準周波数１．５４４ＭＨｚよ
り高い周波数であり、かつ、位相同期回路部１９の引き
込み範囲内であるので、外部入力信号と分周器出力
との位相差は周波数に応じてπ−γの関係を維持してい
る。そして、位相比較器出力はデューティー比１：１
以外となり、それに応じてＶＣＸＯの発振周波数が基準
周波数より高くなるように制御電圧が印加されている。
このような状態において、ＥＸＯＲ出力は図示のよう
になり、さらに、ＦＦ２７に供給されるマルチバイブレ
ータ２６からのタイミング信号（矢印↑）及びＥＸＯＲ
出力はそれぞれ、の通りとなるので、ＦＦの出力
は“０”となる。したがって、この判定出力“０”によ
り、外部入力信号が基準周波数より５０ｐｐｍ以上ずれ
て位相同期回路部１９がロックしていることがわかる。
すなわち、外部入力信号が基準周波数より±５０ｐｐｍ
以上ずれた状態の場合にはＥＸＯＲ回路２５の出力が
“０”の時にマルチバイブレータを駆動し、ＥＸＯＲ回
路２５出力がＦＦ回路から出力されるようにマルチバイ
ブレータ２６の動作時定数が定めたれているので、ＦＦ
出力を判定出力として用いることができる。なお、上
記説明においては、位相同期回路部１９及び制限値検出
回路部２０の機能をわかりやすく説明するために、図３
及び図４に示した外部入力信号及び分周器出力信号は周
波数ずれを誇張して説明した。さらに、位相比較器とし
てＲ−Ｓフリップフロップを用いたので外部入力信号と
分周器出力とが同期した状態で両信号の位相差はその周
波数に応じて変動し、その特性を利用してＥＸＯＲ及び
マルチバイブレータを駆動したが、位相比較器としてＥ
ＸＯＲ回路等を用いた場合には、位相同期回路部１９中
にロック周波数に応じて外部入力信号と分周器出力との
位相関係を可変する位相シフタ等を分周器２４の後段に
挿入し、位相比較器出力と位相比較器入力との関係
を本件発明の如く設定しても同様の機能を得ることがで
きる。

【００１２】

【発明の効果】本発明は上述したように、位相同期回路
の受信位相偏移を制限可能としたことにより、伝送路か
ら抽出した受信クロック信号の周波数が、端局装置等を
動作させるために定めた精度を超えているか否かを検出
することが可能であり、従属同期網における各局の位相
同期回路が持つ周波数引込み性能のバラツキによる過剰
周波数ロックの検出と回避を行うことが出来る。又、位
相同期回路を冗長構成とした場合の現用回路、及び、予
備回路の運用切り換え情報としても利用出来、従属同期
網を構成するにあたって性能向上に大きな効果を発揮す
る。

【図面の簡単な説明】

【図１】本発明に係る位相同期回路の一実施例を示す構
成図である。

【図２】本発明に係る位相同期回路の動作を示すタイミ
ングチャート図１である。

【図３】本発明に係る位相同期回路の動作を示すタイミ
ングチャート図２である。

【図４】本発明に係る位相同期回路の動作を示すタイミ
ングチャート図３である。

【図５】従来のクロック信号供給の流れを示すネットワ
ーク構成図である。

【符号の説明】

１・・ルビジューム発振器、２・・マスター局、３・・クロック供給装置、４・・ローカルＡ局、５・・クロック供給装置、６・・ローカルＢ局、７、８・・クロック受信部、９・・クロック選択部、１０・・クロック分配部、１１・・他装置、１２・・ローカルＣ局、１３、１４・・クロック受信部、１５・・ローカルＤ局、１６、１７・・クロック受信部、１８・・ローカルＥ局、１９・・位相同期回路部、２０・・制限値検出回路部、２１・・位相比較器、２２・・ローパスフィルタ、２３・・電圧可変型発振器、２４・・分周器、２５・・エクスクルーシブＯＲ回路、２６・・単安定マルチバイブレータ、２７・・フリップフロップ

Claims

【特許請求の範囲】

【請求項１】外部入力信号と当該位相同期回路の出力信
号とを入力し、両者の位相差に応じた出力を生成する位
相比較器と、前記位相比較器出力から直流成分を抽出す
るローパスフィルタと、前記ローパスフィルタから出力
する直流信号を制御電圧として周波数制御される電圧可
変型発振器と、前記電圧可変型発振器出力を分周して当
該位相同期回路の出力信号とする分周器とにより構成し
た位相同期回路部であって、当該位相同期回路の出力信
号と外部入力信号との同期安定時の定常位相量周波数依
存性を有すものと、前記位相比較器出力信号と前記分周
器出力信号との排他的論理和を求めるエクスクルーシブ
ＯＲ回路と、前記エクスクルーシブＯＲ回路が出力する
パルスエッジタイミングにより動作する単安定マルチバ
イブレータと、前記エクスクルーシブＯＲ回路出力と前
記単安定マルチバイブレータ出力とを入力するフリップ
フロップとにより構成する制限値検出回路部とを備え、
外部入力信号の周波数が所望の範囲内の場合に前記フリ
ップフロップより１又は０を出力し、外部入力信号の周
波数が所要範囲外の場合に前記フリップフロップより０
又は１を出力し、外部入力信号の所望値からの周波数ず
れを判定できるようにしたことを特徴とする位相同期回
路。
【請求項２】前記位相比較器が同期安定時の定常位相量
が周波数依存性を有するものであることを特徴とする請
求項１記載の位相同期回路。