JP2000358046A - 通信システム、受信機及び相互接続ネットワーク - Google Patents
通信システム、受信機及び相互接続ネットワークInfo
- Publication number
- JP2000358046A JP2000358046A JP2000134366A JP2000134366A JP2000358046A JP 2000358046 A JP2000358046 A JP 2000358046A JP 2000134366 A JP2000134366 A JP 2000134366A JP 2000134366 A JP2000134366 A JP 2000134366A JP 2000358046 A JP2000358046 A JP 2000358046A
- Authority
- JP
- Japan
- Prior art keywords
- adjacent
- modules
- return path
- communication
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Mobile Radio Communication Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 帰還ループを具える通信を高速に行う。
【解決手段】 受信機１０は、フォワードパス及びリタ
ーンパスを具える相互通信ネットワークを通じて相互通
信するように設計した計算モジュールＢＵ１，ＢＵ２，
ＢＵ３，ＦＵ１，ＦＵ２，ＦＵ３を具える。ネットワー
クは、フォワードパス及びリターンパスの互いに隣接す
る計算モジュール間の一方向の構内通信と、互いに隣接
しない計算モジュール間の一方向の広域通信とを実現す
るように作用する。構内通信及び広域通信を、少なくと
もフォワードパス又はリターンパスに配置した互いに隣
接しないモジュール間を横切るデータを格納する記憶手
段１１，１２，１３を具える相互接続セルのプログラマ
ブルシーケンスによって実現する。
ーンパスを具える相互通信ネットワークを通じて相互通
信するように設計した計算モジュールＢＵ１，ＢＵ２，
ＢＵ３，ＦＵ１，ＦＵ２，ＦＵ３を具える。ネットワー
クは、フォワードパス及びリターンパスの互いに隣接す
る計算モジュール間の一方向の構内通信と、互いに隣接
しない計算モジュール間の一方向の広域通信とを実現す
るように作用する。構内通信及び広域通信を、少なくと
もフォワードパス又はリターンパスに配置した互いに隣
接しないモジュール間を横切るデータを格納する記憶手
段１１，１２，１３を具える相互接続セルのプログラマ
ブルシーケンスによって実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも送信機
及び受信機を具える通信システムであって、その受信機
が、フォワードパス及びリターンパスを具える相互通信
ネットワークを通じて相互通信するように設計した計算
モジュールを具え、そのネットワークが、 ・ 前記フォワードパス及びリターンパスの互いに隣接
する計算モジュール間の一方向の構内通信と、 ・ 互いに隣接しない計算モジュール間の一方向の広域
通信とを実現するように作用する通信システムに関する
ものである。また、本発明は、フォワードパス及びリタ
ーンパスを具えるデータ通信システムの計算モジュール
を相互接続する相互通信ネットワークであって、そのネ
ットワークが、 ・ 前記フォワードパス及びリターンパスの互いに隣接
する計算モジュール間の一方向の構内通信と、 ・ 互いに隣接しない計算モジュール間の一方向の広域
通信とを実現するように作用する相互通信ネットワーク
に関するものである。本発明は、受信機の種々の素子間
の通信速度を増大させるとともに処理時間を短縮し、か
つ、アプリケーションの考察されるタイプに依存するプ
ログラマブルネットワークアーキテクチャを提供する広
帯域デジタル通信システムにおいて特に多数のアプリケ
ーションを有する。
及び受信機を具える通信システムであって、その受信機
が、フォワードパス及びリターンパスを具える相互通信
ネットワークを通じて相互通信するように設計した計算
モジュールを具え、そのネットワークが、 ・ 前記フォワードパス及びリターンパスの互いに隣接
する計算モジュール間の一方向の構内通信と、 ・ 互いに隣接しない計算モジュール間の一方向の広域
通信とを実現するように作用する通信システムに関する
ものである。また、本発明は、フォワードパス及びリタ
ーンパスを具えるデータ通信システムの計算モジュール
を相互接続する相互通信ネットワークであって、そのネ
ットワークが、 ・ 前記フォワードパス及びリターンパスの互いに隣接
する計算モジュール間の一方向の構内通信と、 ・ 互いに隣接しない計算モジュール間の一方向の広域
通信とを実現するように作用する相互通信ネットワーク
に関するものである。本発明は、受信機の種々の素子間
の通信速度を増大させるとともに処理時間を短縮し、か
つ、アプリケーションの考察されるタイプに依存するプ
ログラマブルネットワークアーキテクチャを提供する広
帯域デジタル通信システムにおいて特に多数のアプリケ
ーションを有する。
【０００２】
【従来の技術】１９８１年１２月に刊行されたｊｏｕｒ
ｎａｌ ＩＥＥＥ Ｃｏｍｐｕｔｅｒの１２−２７頁の
Ｔ．−Ｙ．Ｆｅｎｇによる表題“Ａ Ｓｕｒｖｅｙ ｏ
ｆ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｎｅｔｗｏｒ
ｋ”は、フォワードパス及びリターンパスによって形成
されたアニューラトポロジー(annular topology)を有す
る、すなわち二つの目安(dimension) を有する相互接続
ネットワークアーキテクチャを開示している。
ｎａｌ ＩＥＥＥ Ｃｏｍｐｕｔｅｒの１２−２７頁の
Ｔ．−Ｙ．Ｆｅｎｇによる表題“Ａ Ｓｕｒｖｅｙ ｏ
ｆ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｎｅｔｗｏｒ
ｋ”は、フォワードパス及びリターンパスによって形成
されたアニューラトポロジー(annular topology)を有す
る、すなわち二つの目安(dimension) を有する相互接続
ネットワークアーキテクチャを開示している。
【０００３】
【発明が解決しようとする課題】しかしながら、この論
文は、アーキテクチャの種々の構成要素を相互接続する
方法を開示しておらず、通信を実現する方法を説明して
いない。
文は、アーキテクチャの種々の構成要素を相互接続する
方法を開示しておらず、通信を実現する方法を説明して
いない。
【０００４】
【課題を解決するための手段】本発明は、通信システム
と、受信機と、帰還ループを具えることができる通信を
非常に高いデータ速度で実現するようにフォワードパス
及びリターンパスに配置した受信機の複数の構成要素を
相互接続するプログラマブルネットワークアーキテクチ
ャとを記載する。このために、冒頭で津背瞑したシステ
ム、受信機及びネットワークは、前記構内通信及び広域
通信を、少なくとも前記フォワードパス又はリターンパ
スに配置した互いに隣接しないモジュール間を横切るデ
ータを格納する記憶手段を具える相互接続セルのプログ
ラマブルシーケンスによって実現したことを特徴とする
ものである。本発明の主要な特徴によれば、各相互接続
セルを、現モジュールと称する少なくとも１個の計算モ
ジュールに接続し、それが、前記フォワードパス及びリ
ターンパスの互いに相違するモジュールから発生したデ
ータをマルチプレクサ処理するよう隣接するセルに接続
したマルチプレクサ手段を具え、前記記憶手段を、前記
現モジュールの上流及び下流のマルチプレクサ手段にそ
れぞれ接続して、前記データが、１計算サイクルで最大
でも互いに隣接する２個のセルしか通過しないように構
成する。
と、受信機と、帰還ループを具えることができる通信を
非常に高いデータ速度で実現するようにフォワードパス
及びリターンパスに配置した受信機の複数の構成要素を
相互接続するプログラマブルネットワークアーキテクチ
ャとを記載する。このために、冒頭で津背瞑したシステ
ム、受信機及びネットワークは、前記構内通信及び広域
通信を、少なくとも前記フォワードパス又はリターンパ
スに配置した互いに隣接しないモジュール間を横切るデ
ータを格納する記憶手段を具える相互接続セルのプログ
ラマブルシーケンスによって実現したことを特徴とする
ものである。本発明の主要な特徴によれば、各相互接続
セルを、現モジュールと称する少なくとも１個の計算モ
ジュールに接続し、それが、前記フォワードパス及びリ
ターンパスの互いに相違するモジュールから発生したデ
ータをマルチプレクサ処理するよう隣接するセルに接続
したマルチプレクサ手段を具え、前記記憶手段を、前記
現モジュールの上流及び下流のマルチプレクサ手段にそ
れぞれ接続して、前記データが、１計算サイクルで最大
でも互いに隣接する２個のセルしか通過しないように構
成する。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。図１は、本発明による受信機の
一例の簡略なブロック図である。それは、特にデジタル
ＴＶ受像機に関連し、更に詳細には、データサンプルＥ
の形態で受信した信号を復調するとともに出力部でシン
ボルＳを発生させるデジタルＴＶ受像機に関連する。こ
の受像機は、 − アナログ入力信号εを受信するとともにそれをデジ
タル入力サンプルＥに変換する受信ブロック１０と、 − フォワード通信パスを形成する計算モジュールＦＵ
１，ＦＵ２及びＦＵ３と、 − リターンパスを形成する計算モジュールＢＵ１，Ｂ
Ｕ２及びＢＵ３と、 − 相互接続ネットワーク１１とを具え、その相互接続
ネットワーク１１が、 − フォワードパス及びリターンパス中の種々の計算モ
ジュール間の例えば斜線を付した太線で示した高速通信
を保証するプログラマブル相互接続セルＣ１，Ｃ２及び
Ｃ３と、 − フォワードパス及びリターンパスにそれぞれ存在す
る互いに隣接しない２個のモジュール間を通過するデー
タを記憶する記憶手段１１，１２及び１３とを有する。
計算モジュールを、例えばアンチエイリアースフィル
タ、ナイキストフィルタ及びイクオライザを実現するカ
スケード接続した種々のフィルタユニットとする。複数
の連続的なデジタルフィルタ処理は、復調機能を達成す
るためにデジタルテレビジョンで実際に必要となる。さ
らに、そのような復調によって、受信機が送信機に同期
をとる必要な帰還ループとなる。本発明は、計算電力及
び時間に関して著しい制約を伴うアプリケーションに特
に適切なモジュラー相互接続ネットワークアーキテクチ
ャを提供する。それは、データが１計算サイクルで最大
でも互いに隣接する２個のセルを通過するうように、互
いに隣接しない２個の計算モジュール間で伝送されたデ
ータを格納する記憶手段１１，１２及び１３を設けたプ
ログラマブル相互接続セルＣ１，Ｃ２及びＣ３を具え
る。
面を参照して説明する。図１は、本発明による受信機の
一例の簡略なブロック図である。それは、特にデジタル
ＴＶ受像機に関連し、更に詳細には、データサンプルＥ
の形態で受信した信号を復調するとともに出力部でシン
ボルＳを発生させるデジタルＴＶ受像機に関連する。こ
の受像機は、 − アナログ入力信号εを受信するとともにそれをデジ
タル入力サンプルＥに変換する受信ブロック１０と、 − フォワード通信パスを形成する計算モジュールＦＵ
１，ＦＵ２及びＦＵ３と、 − リターンパスを形成する計算モジュールＢＵ１，Ｂ
Ｕ２及びＢＵ３と、 − 相互接続ネットワーク１１とを具え、その相互接続
ネットワーク１１が、 − フォワードパス及びリターンパス中の種々の計算モ
ジュール間の例えば斜線を付した太線で示した高速通信
を保証するプログラマブル相互接続セルＣ１，Ｃ２及び
Ｃ３と、 − フォワードパス及びリターンパスにそれぞれ存在す
る互いに隣接しない２個のモジュール間を通過するデー
タを記憶する記憶手段１１，１２及び１３とを有する。
計算モジュールを、例えばアンチエイリアースフィル
タ、ナイキストフィルタ及びイクオライザを実現するカ
スケード接続した種々のフィルタユニットとする。複数
の連続的なデジタルフィルタ処理は、復調機能を達成す
るためにデジタルテレビジョンで実際に必要となる。さ
らに、そのような復調によって、受信機が送信機に同期
をとる必要な帰還ループとなる。本発明は、計算電力及
び時間に関して著しい制約を伴うアプリケーションに特
に適切なモジュラー相互接続ネットワークアーキテクチ
ャを提供する。それは、データが１計算サイクルで最大
でも互いに隣接する２個のセルを通過するうように、互
いに隣接しない２個の計算モジュール間で伝送されたデ
ータを格納する記憶手段１１，１２及び１３を設けたプ
ログラマブル相互接続セルＣ１，Ｃ２及びＣ３を具え
る。
【０００６】図２は、図１の受信機の実施の形態及び本
発明による相互接続１１を更に詳細に示す。
発明による相互接続１１を更に詳細に示す。
【０００７】本発明の目的は、簡単なトポロジーを有す
るとともに高周波数で動作することができる相互接続ネ
ットワークを規定することである。接続として、一般
に、種々の通信経路全体に亘る種々の計算モジュールか
ら発生するデータをマルチプレクサ処理するマルチプレ
クサすなわちデータバスを利用する。この場合、バスに
よって、１クロックサイクル中に単一のデータのみの通
信を可能にする。本発明による相互通信のトポロジー
は、全ての計算ブロックが各サイクルでデータを送受信
するように規定される。互いに隣接する２個のモジュー
ル間の通信時間が１クロックサイクルであるので、デー
タの転送時間は、これらデータが伝送される距離したが
って１クロックサイクルで横切るマルチプレクサの個数
に依存する。ネットワークのクロック速度を増大させる
ために、本発明は、データが１クロックサイクルで３個
以上のマルチプレクサを通過しないことを保証する手段
を提供する。
るとともに高周波数で動作することができる相互接続ネ
ットワークを規定することである。接続として、一般
に、種々の通信経路全体に亘る種々の計算モジュールか
ら発生するデータをマルチプレクサ処理するマルチプレ
クサすなわちデータバスを利用する。この場合、バスに
よって、１クロックサイクル中に単一のデータのみの通
信を可能にする。本発明による相互通信のトポロジー
は、全ての計算ブロックが各サイクルでデータを送受信
するように規定される。互いに隣接する２個のモジュー
ル間の通信時間が１クロックサイクルであるので、デー
タの転送時間は、これらデータが伝送される距離したが
って１クロックサイクルで横切るマルチプレクサの個数
に依存する。ネットワークのクロック速度を増大させる
ために、本発明は、データが１クロックサイクルで３個
以上のマルチプレクサを通過しないことを保証する手段
を提供する。
【０００８】相互接続ネットワークを、システムによっ
て要求される全ての通信を実現することができる複数の
連続する相互接続セルによって形成する。それは、特
に、 − フォワードパス又はリターンパスに沿って互いに隣
接する計算モジュール間の一方向の構内通信と、 − 互いに隣接しない計算モジュール間の一方向の広域
通信(global communication)とを実現するためにプログ
ラマブルである。リターンパスを帰還ループで用いるこ
とができるので、構内通信を、帰還ループに沿った互い
に隣接するモジュール間で、すなわち、一方がフォワー
ドパスに配置されるとともに他方がリターンパスに配置
された互いに対向する２個のモジュール間で実現するこ
とができる。
て要求される全ての通信を実現することができる複数の
連続する相互接続セルによって形成する。それは、特
に、 − フォワードパス又はリターンパスに沿って互いに隣
接する計算モジュール間の一方向の構内通信と、 − 互いに隣接しない計算モジュール間の一方向の広域
通信(global communication)とを実現するためにプログ
ラマブルである。リターンパスを帰還ループで用いるこ
とができるので、構内通信を、帰還ループに沿った互い
に隣接するモジュール間で、すなわち、一方がフォワー
ドパスに配置されるとともに他方がリターンパスに配置
された互いに対向する２個のモジュール間で実現するこ
とができる。
【０００９】図２は、フォワードパスのモジュールＦＵ
２とＦＵ３との間の斜線を付した太線で示したデータ通
信を実行するとともにリターンパスのモジュールＦＵ２
及びＦＵ３を有する帰還ループを実現するアプリケーシ
ョンの一例を示す。これは、例えば、チャネル復号化用
のデジタルテレビジョン受像機の互いに相違する素子間
のデータ通信に関する。
２とＦＵ３との間の斜線を付した太線で示したデータ通
信を実行するとともにリターンパスのモジュールＦＵ２
及びＦＵ３を有する帰還ループを実現するアプリケーシ
ョンの一例を示す。これは、例えば、チャネル復号化用
のデジタルテレビジョン受像機の互いに相違する素子間
のデータ通信に関する。
【００１０】図示した実施の形態において、各セルＣｉ
（ｉ＝１，２又は３）を、マルチプレクサＭＵＸを介し
て、現フォワードモジュールとして参照したフォワード
パスの計算モジュールＦＵi 及び現リターンモジュール
として参照したリターンパスのモジュールＢＵi に接続
する。セルは、種々の通信線の互いに相違するモジュー
ルＦＵi 及びＢＵi から発生したデータをマルチプレク
サ処理するためのクロックを設けた（図示しない）制御
部によって制御される合計４個のマルチプレクサＭＵＸ
を具える。フォワードメモリと称する第１メモリＭＤ
を、フォワードパスで現フォワードモジュールＦＵi の
上流及び下流にそれぞれ配置した２個のマルチプレクサ
ＭＵＸ1 及びＭＵＸ2 に接続し、リターンメモリと称す
る第２メモリＭＲを、リターンパスで現リターンモジュ
ールＰＵi の上流及び下流にそれぞれ配置した２個のマ
ルチプレクサＭＵＸ3 及びＭＵＸ4 に接続する。
（ｉ＝１，２又は３）を、マルチプレクサＭＵＸを介し
て、現フォワードモジュールとして参照したフォワード
パスの計算モジュールＦＵi 及び現リターンモジュール
として参照したリターンパスのモジュールＢＵi に接続
する。セルは、種々の通信線の互いに相違するモジュー
ルＦＵi 及びＢＵi から発生したデータをマルチプレク
サ処理するためのクロックを設けた（図示しない）制御
部によって制御される合計４個のマルチプレクサＭＵＸ
を具える。フォワードメモリと称する第１メモリＭＤ
を、フォワードパスで現フォワードモジュールＦＵi の
上流及び下流にそれぞれ配置した２個のマルチプレクサ
ＭＵＸ1 及びＭＵＸ2 に接続し、リターンメモリと称す
る第２メモリＭＲを、リターンパスで現リターンモジュ
ールＰＵi の上流及び下流にそれぞれ配置した２個のマ
ルチプレクサＭＵＸ3 及びＭＵＸ4 に接続する。
【００１１】第１のマルチプレクサＭＵＸ1 は、フォワ
ードパスから到来するデータを受信する第１入力部と、
帰還ループから到来するデータを受信する第２入力部
と、フォワードメモリＭＤ及びフォワードパスの現フォ
ワードモジュールＦＵi に接続した出力部とを有する。
第２のマルチプレクサＭＵＸ2 は、フォワードメモリＭ
Ｄに格納されたデータを受信する第１入力部と、フォワ
ードパスの現フォワードモジュールＦＵi から発生した
データを受信する第２入力部と、マルチプレクサ処理さ
れた入力データをフォワードパスに送信するとともにそ
のデータを帰還ループを通じてリターンパスに送信する
出力部とを有する。第３のマルチプレクサＭＵＸ3 は、
第２のマルチプレクサＭＵＸ2 の出力部から到来するデ
ータを受信する第１入力部と、隣接するセルのリターン
パスから同ライスるデータを受信する第２入力部と、リ
ターンメモリＭＲ及びリターンパスの現計算モジュール
ＢＵ i に接続した出力部とを有する。第４のマルチプレ
クサＭＵＸ4 は、リターンメモリＭＲに格納されたデー
タを受信する第１入力部と、リターンパスの現計算モジ
ュールＢＵi から発生したデータを受信する第２入力部
と、マルチプレクサ処理された入力データをリターンパ
スに送信するとともにそのデータを帰還ループを通じて
フォワードパスに送信する出力部とを有する。
ードパスから到来するデータを受信する第１入力部と、
帰還ループから到来するデータを受信する第２入力部
と、フォワードメモリＭＤ及びフォワードパスの現フォ
ワードモジュールＦＵi に接続した出力部とを有する。
第２のマルチプレクサＭＵＸ2 は、フォワードメモリＭ
Ｄに格納されたデータを受信する第１入力部と、フォワ
ードパスの現フォワードモジュールＦＵi から発生した
データを受信する第２入力部と、マルチプレクサ処理さ
れた入力データをフォワードパスに送信するとともにそ
のデータを帰還ループを通じてリターンパスに送信する
出力部とを有する。第３のマルチプレクサＭＵＸ3 は、
第２のマルチプレクサＭＵＸ2 の出力部から到来するデ
ータを受信する第１入力部と、隣接するセルのリターン
パスから同ライスるデータを受信する第２入力部と、リ
ターンメモリＭＲ及びリターンパスの現計算モジュール
ＢＵ i に接続した出力部とを有する。第４のマルチプレ
クサＭＵＸ4 は、リターンメモリＭＲに格納されたデー
タを受信する第１入力部と、リターンパスの現計算モジ
ュールＢＵi から発生したデータを受信する第２入力部
と、マルチプレクサ処理された入力データをリターンパ
スに送信するとともにそのデータを帰還ループを通じて
フォワードパスに送信する出力部とを有する。
【００１２】レジスタとして図示したメモリＭＤ及びＭ
Ｒの役割は、データが１クロックサイクルで連続する３
個以上のマルチプレクサを横切らないよう保証すること
である。これによって、高いクロック速度を選択し、し
たがって、構内通信をスピードアップさせることができ
る。このタイプのアプリケーションでは大抵の通信が構
内通信である、すなわち、大抵の通信が、互いに隣接す
る計算モジュール間の範囲で密に行われるので、頻度の
著しく低い長距離すなわち広域通信ではなく高速通信に
ネットワークのクロック速度を適合させることによって
このタイプの通信を行うのがより好適である。
Ｒの役割は、データが１クロックサイクルで連続する３
個以上のマルチプレクサを横切らないよう保証すること
である。これによって、高いクロック速度を選択し、し
たがって、構内通信をスピードアップさせることができ
る。このタイプのアプリケーションでは大抵の通信が構
内通信である、すなわち、大抵の通信が、互いに隣接す
る計算モジュール間の範囲で密に行われるので、頻度の
著しく低い長距離すなわち広域通信ではなく高速通信に
ネットワークのクロック速度を適合させることによって
このタイプの通信を行うのがより好適である。
【００１３】図３は、３個のプログラマブルマルチプレ
クサＭＵＸ1 ，ＭＵＸ2 及びＭＵＸ 3 を具える本発明に
よる相互接続セルの二つの変形例を示す。図３Ａは、計
算モジュールがリターンパスに存在しないアプリケーシ
ョンに対して用いることができる簡略化したセルの一例
を示す。簡略化したセルを、フォワードパスの単一モジ
ュールのみに直接接続する。第３のマルチプレクサＭＵ
Ｘ3 の出力部を、レジスタＭＲのみに接続する。レジス
タＭＲの出力部を、第１のマルチプレクサＭＵＸ1 の入
力部及び次のセルのリターンパスに接続する。
クサＭＵＸ1 ，ＭＵＸ2 及びＭＵＸ 3 を具える本発明に
よる相互接続セルの二つの変形例を示す。図３Ａは、計
算モジュールがリターンパスに存在しないアプリケーシ
ョンに対して用いることができる簡略化したセルの一例
を示す。簡略化したセルを、フォワードパスの単一モジ
ュールのみに直接接続する。第３のマルチプレクサＭＵ
Ｘ3 の出力部を、レジスタＭＲのみに接続する。レジス
タＭＲの出力部を、第１のマルチプレクサＭＵＸ1 の入
力部及び次のセルのリターンパスに接続する。
【００１４】図３Ｂは、フォワードパス及びリターンパ
スで互いに対向する２個のモジュールＦＵ及びＢＵ間で
直接に応答を行うアプリケーションに対して使用するこ
とができる簡単化したセルの一例を示す。第１のマルチ
プレクサＭＵＸ1 の入力部を、リターンパスＢＵの計算
モジュールの出力部に直接接続し、レジスタＭＲの出力
部を、リターンパスを通じて次のセルのみに接続する。
図４は、本発明による通信システムの一般的な図であ
り、このシステムは、送信機４１と、図１に示すタイプ
の受信機４２と、人工衛星、ケーブル、無線通信等をサ
ポートする通信チャネル４３とを具える。
スで互いに対向する２個のモジュールＦＵ及びＢＵ間で
直接に応答を行うアプリケーションに対して使用するこ
とができる簡単化したセルの一例を示す。第１のマルチ
プレクサＭＵＸ1 の入力部を、リターンパスＢＵの計算
モジュールの出力部に直接接続し、レジスタＭＲの出力
部を、リターンパスを通じて次のセルのみに接続する。
図４は、本発明による通信システムの一般的な図であ
り、このシステムは、送信機４１と、図１に示すタイプ
の受信機４２と、人工衛星、ケーブル、無線通信等をサ
ポートする通信チャネル４３とを具える。
【図１】 本発明による受信機の一例を示すブロック図
である。
である。
【図２】 本発明による相互接続ネットワークの一例を
示す図である。
示す図である。
【図３】 本発明の二つの実施の形態における相互接続
セルの例を示す図である。
セルの例を示す図である。
【図４】 本発明による通信システムの一般的な図であ
る。
る。
１０，４２ 受信機 １１，１２，１３ 記憶手段 ４１ 送信機 ４３ 通信チャネル ＢＵ１，ＢＵ２，ＢＵ３，ＦＵ１，ＦＵ２，ＦＵ３ 計
算モジュール Ｃ１，Ｃ２，Ｃ３ プログラマブル相互通信セル Ｅ データサンプル Ｓ シンボル
算モジュール Ｃ１，Ｃ２，Ｃ３ プログラマブル相互通信セル Ｅ データサンプル Ｓ シンボル
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 エリク デュジャルダン フランス国 75011 パリ リュ ドゥ ヴォークールール 17
Claims (6)
- 【請求項１】 少なくとも送信機及び受信機を具える通
信システムであって、その受信機が、フォワードパス及
びリターンパスを具える相互通信ネットワークを通じて
相互通信するように設計した計算モジュールを具え、そ
のネットワークが、 ・ 前記フォワードパス及びリターンパスの互いに隣接
する計算モジュール間の一方向の構内通信と、 ・ 互いに隣接しない計算モジュール間の一方向の広域
通信とを実現するように作用する通信システムにおい
て、 前記構内通信及び広域通信を、少なくとも前記フォワー
ドパス又はリターンパスに配置した互いに隣接しないモ
ジュール間を横切るデータを格納する記憶手段を具える
相互接続セルのプログラマブルシーケンスによって実現
したことを特徴とする通信システム。 - 【請求項２】 各相互接続セルを、現モジュールと称す
る少なくとも１個の計算モジュールに接続し、それが、
前記フォワードパス及びリターンパスの互いに相違する
モジュールから発生したデータをマルチプレクサ処理す
るよう隣接するセルに接続したマルチプレクサ手段を具
え、前記記憶手段を、前記現モジュールの上流及び下流
のマルチプレクサ手段にそれぞれ接続して、前記データ
が、１計算サイクルで最大でも互いに隣接する２個のセ
ルしか通過しないように構成したことを特徴とする請求
項１記載の通信システム。 - 【請求項３】 フォワードパス及びリターンパスを具え
る相互通信ネットワークを通じて相互通信するように設
計した計算モジュールを具え、そのネットワークが、 ・ 前記フォワードパス及びリターンパスの互いに隣接
する計算モジュール間の一方向の構内通信と、 ・ 互いに隣接しない計算モジュール間の一方向の広域
通信とを実現するように作用する受信機において、 前記構内通信及び広域通信を、少なくとも前記フォワー
ドパス又はリターンパスに配置した互いに隣接しないモ
ジュール間を横切るデータを格納する記憶手段を具える
相互接続セルのプログラマブルシーケンスによって実現
したことを特徴とする受信機。 - 【請求項４】 各相互接続セルを、現モジュールと称す
る少なくとも１個の計算モジュールに接続し、それが、
前記フォワードパス及びリターンパスの互いに相違する
モジュールから発生したデータをマルチプレクサ処理す
るよう隣接するセルに接続したマルチプレクサ手段を具
え、前記記憶手段を、前記現モジュールの上流及び下流
のマルチプレクサ手段にそれぞれ接続して、前記データ
が、１計算サイクルで最大でも互いに隣接する２個のセ
ルしか通過しないように構成したことを特徴とする請求
項３記載の受信機。 - 【請求項５】 フォワードパス及びリターンパスを具え
るデータ通信システムの計算モジュールを相互接続する
相互通信ネットワークであって、そのネットワークが、 ・ 前記フォワードパス及びリターンパスの互いに隣接
する計算モジュール間の一方向の構内通信と、 ・ 互いに隣接しない計算モジュール間の一方向の広域
通信とを実現するように作用する相互通信ネットワーク
において、 前記構内通信及び広域通信を、少なくとも前記フォワー
ドパス又はリターンパスに配置した互いに隣接しないモ
ジュール間を横切るデータを格納する記憶手段を具える
相互接続セルのプログラマブルシーケンスによって実現
したことを特徴とする相互通信ネットワーク。 - 【請求項６】 各相互接続セルを、現モジュールと称す
る少なくとも１個の計算モジュールに接続し、それが、
前記フォワードパス及びリターンパスの互いに相違する
モジュールから発生したデータをマルチプレクサ処理す
るよう隣接するセルに接続したマルチプレクサ手段を具
え、前記記憶手段を、前記現モジュールの上流及び下流
のマルチプレクサ手段にそれぞれ接続して、前記データ
が、１計算サイクルで最大でも互いに隣接する２個のセ
ルしか通過しないように構成したことを特徴とする請求
項５記載の相互通信ネットワーク。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9906020A FR2793628A1 (fr) | 1999-05-11 | 1999-05-11 | Systeme de transmission, recepteur et reseau d'interconnexion |
| FR9906020 | 1999-05-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000358046A true JP2000358046A (ja) | 2000-12-26 |
Family
ID=9545487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000134366A Abandoned JP2000358046A (ja) | 1999-05-11 | 2000-05-08 | 通信システム、受信機及び相互接続ネットワーク |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6839357B1 (ja) |
| EP (1) | EP1052575A1 (ja) |
| JP (1) | JP2000358046A (ja) |
| KR (1) | KR100653111B1 (ja) |
| CN (1) | CN1147101C (ja) |
| FR (1) | FR2793628A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7584309B2 (en) | 2004-03-22 | 2009-09-01 | Aten International Co., Ltd. | Keyboard video mouse switch for multiple chaining and a method for switching electrical signals thereof |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3801559B2 (ja) * | 2002-12-26 | 2006-07-26 | ソニー株式会社 | 通信装置および方法、記録媒体、並びにプログラム |
| US7415595B2 (en) * | 2005-05-24 | 2008-08-19 | Coresonic Ab | Data processing without processor core intervention by chain of accelerators selectively coupled by programmable interconnect network and to memory |
| US7725792B2 (en) * | 2006-03-01 | 2010-05-25 | Qualcomm Incorporated | Dual-path, multimode sequential storage element |
| US11144497B2 (en) | 2018-08-16 | 2021-10-12 | Tachyum Ltd. | System and method of populating an instruction word |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1118355B (it) * | 1979-02-15 | 1986-02-24 | Cselt Centro Studi Lab Telecom | Sistema di interconnessione tra processori |
| US4663706A (en) * | 1982-10-28 | 1987-05-05 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
| FR2622989B1 (fr) * | 1987-11-06 | 1992-11-27 | Thomson Csf | Machine multiprocesseur reconfigurable pour traitement du signal |
| US5937202A (en) * | 1993-02-11 | 1999-08-10 | 3-D Computing, Inc. | High-speed, parallel, processor architecture for front-end electronics, based on a single type of ASIC, and method use thereof |
| JPH06290158A (ja) * | 1993-03-31 | 1994-10-18 | Fujitsu Ltd | 再構成可能なトーラス・ネットワーク方式 |
| US6456628B1 (en) * | 1998-04-17 | 2002-09-24 | Intelect Communications, Inc. | DSP intercommunication network |
-
1999
- 1999-05-11 FR FR9906020A patent/FR2793628A1/fr not_active Withdrawn
-
2000
- 2000-05-02 EP EP00201579A patent/EP1052575A1/fr not_active Withdrawn
- 2000-05-08 JP JP2000134366A patent/JP2000358046A/ja not_active Abandoned
- 2000-05-08 CN CNB001181661A patent/CN1147101C/zh not_active Expired - Fee Related
- 2000-05-10 US US09/568,285 patent/US6839357B1/en not_active Expired - Fee Related
- 2000-05-10 KR KR1020000024879A patent/KR100653111B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7584309B2 (en) | 2004-03-22 | 2009-09-01 | Aten International Co., Ltd. | Keyboard video mouse switch for multiple chaining and a method for switching electrical signals thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1147101C (zh) | 2004-04-21 |
| KR100653111B1 (ko) | 2006-12-04 |
| US6839357B1 (en) | 2005-01-04 |
| FR2793628A1 (fr) | 2000-11-17 |
| CN1273476A (zh) | 2000-11-15 |
| KR20010014890A (ko) | 2001-02-26 |
| EP1052575A1 (fr) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5175733A (en) | Adaptive message routing for multi-dimensional networks | |
| KR0146281B1 (ko) | 비동기 시분할 멀티플렉스 셀을 교환하기 위한 다중 경로, 자체-루팅 교환 회로망 | |
| Duato et al. | Performance evaluation of adaptive routing algorithms for k-ary n-cubes | |
| US7889725B2 (en) | Computer cluster | |
| US20060209846A1 (en) | Globally asynchronous communication architecture for system on chip | |
| EP0226634A1 (en) | MULTI-ROUTE SELF-SWITCHING PACKET SWITCHING NETWORK WITH SEQUENTIAL PACKET DISTRIBUTION. | |
| JP2004525449A (ja) | 相互接続システム | |
| WO1996041433A1 (en) | Stackable data cell switch architecture | |
| US6772269B1 (en) | Bus switch and bus switch system for increased data transfer | |
| Sivaram et al. | HIPIQS: A high-performance switch architecture using input queuing | |
| JP3427926B2 (ja) | 交換機システム及び交換機アーキテクチャ | |
| JP2000358046A (ja) | 通信システム、受信機及び相互接続ネットワーク | |
| Sathe et al. | Design of a switching node (router) for on-chip networks | |
| JPH05274279A (ja) | 並列処理装置及び方法 | |
| CN118301061A (zh) | 一种基于递归分区的片上网络数据包传输方法 | |
| CN112242942B (zh) | 多通道辐射计成像系统双层拓扑架构的信息传输方法 | |
| JP3389610B2 (ja) | 並列処理システムとデータ転送方法 | |
| CN112631985A (zh) | 一种链路共享的片上网络 | |
| JP2904992B2 (ja) | Ａｔｍ制御情報転送方式 | |
| Jansen et al. | The DIMOND: A component for the modular construction of switching networks | |
| CN118921319B (zh) | 路由器装置和用于2D网状网络结构的NoC系统 | |
| CN101072213B (zh) | 一种多天线的复用插值装置 | |
| Chaitra et al. | The Design and Implementation of Synchronous and Asynchronous NoC Router | |
| De et al. | Wormhole routing for complete exchange in Multi-Mesh | |
| CN121907943A (zh) | 一种基于分布式流水线的低延时数据交换系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070507 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070507 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070622 |