JP2000500293A - プリント回路基板の表面に実装可能な電気素子及びこのような電気素子の製造方法 - Google Patents

Abstract

(57)【要約】 本発明は、プリント回路基板の表面に装着できる電気素子（表面実装可能な素子）に関するものであり、及び当該素子の製造方法に関するものである。このような素子は、端部接点を形成し且つ電気的な絶縁材料の支持体上に配置された薄い導電層或いは積層体層を含む。本発明によれば、この支持体の表面に平行な少なくとも一方向の層或いは積層体の寸法を前記方向の支持体の寸法よりも短くすると共に、前記支持部材の残りの部分が前記導電層又は積層体の少なくとも２個の側において間隙を有し、前記導電層又は積層体用の金属の端部接点が前記支持部材の前記層又は積層体が存在しない表面部分に位置し、端部接点の厚さを前記導電層又は積層体の厚さよりも厚くする。本発明による方法により、小型の電気素子が、端部接点によりこの素子の導電層或いは積層体と信頼性の高い電気的な接続が形成されるうように、製造できる。

Description

【発明の詳細な説明】 プリント回路基板の表面に実装可能な電気素子 及びこのような電気素子の製造方法 本発明は、表面配置可能な素子が薄い電気的な層或いは端部接点を有し且つ絶 縁材料の基板上に配置された積層体を含む、プリント回路基板の表面上に配置で きる電気素子（表面配置可能な素子）に関するものである。 又本発明は、多数の導電層或いは積層体を支持プレート上に形成し、その後に 素子が前記基板プレートをサブ分割することにより得られるような、プリント回 路基板の表面に配置できる表面配置可能な素子の製造方法に関するものでもある 。 前記素子は、例えば抵抗器、コンデンサ及びコイルのような受動素子とするこ とができ、或いは能動素子とすることもでき、更には受動素子及び／又は能動素 子の組み合わせとすることもできる。このような素子は、例えばガラス、シリコ ン酸化アルミニウムアルミニウム或いはこの目的に対して好適な他の材料を含む 。抵抗及びコイルは少なくとも１つの薄い導電層を含む。しかしながら、コンデ ンサは絶縁材料の誘電体層により互いから分離した少なくとも２つの導電性の電 極層を含む。更には、本発明による電気的素子も又多層素子を形成するように構 成することもできる。この場合には、この素子には例えば５つ以上のより多くの 導電性を有する層を含む。 このような素子の製造方法と同様に明細書前文に記載に記載のタイプに素子は 幅広く知られている。これらの素子は、例えば比較的厚い基板プレート上に多数 の適当な導電層又は積層体を気相から又は無電解若しくはエレクトロプレーティ ング技術により、マスクにより形成したパターンおいて形成することにより得る ことができる。後にこの基板プレートは、続いて側方接点を有する多数の電気素 子にサブ分割する。 しかしながら、この側方接点の分割は、素子の寸法が小さく且つ当該素子がマ イクロメータ以下のオーダの厚さの１層或いは種々の薄層を含む場合には問題が ある。従来の技術を使用する場合には、例えば全ての積層体が側方接点と電気的 に接触する訳ではないという危険性がある。層の寸法が著しく小さい場合には、 既知の技術により信頼性の高い側方接点を形成することは時には非常に困難とな り得る。本発明の目的はこのような問題を解消することにある。 これらの問題を示さないか或いは示したとしても非常にその程度が低い素子に おいては、本発明によれば、支持部材の表面と平行な少なくとも１個の方向の層 或いは積層体の寸法を、支持部材の前記方向の寸法よりも小さくするとともに、 支持部材の残りの部分が前記導電層又は積層体の少なくとも２個の側において間 隙を有し、導電層又は積層体用の金属の端部接点が、支持部材の層又は積層体が 存在しない表面部分に位置し、端部接点の厚さを前記導電層又は積層体の厚さよ りも厚くしたことを特徴とする。端部接点の厚さは、層或いは積層体の、好適に は１．２倍であり、更に好適には少なくとも１．５倍である。 金属端部接点を使用することにより、本発明による素子は導電パターンを有す る基板上に直接配置できる。この素子は、好適には当該層或いは積層体が前記導 電パターンと対抗するようにはんだにより導電パターン上に配置される。これに 対して、本発明による電気素子の好適な実施例は、端部接点が主にはんだ用金属 の層、好適にはリードすずはんだ或いは金すずはんだにより構成されることを特 徴とする。 この素子が側方接点を含む場合には、前記素子も好適にははんだによっても導 電パターン上に、支持体の自由表面が導電パターンと対抗するように配置するこ ともできる。 両実施例において、厚さが支持体上の層或いは積層体の厚さよりの厚い端部接 点は、ほぼ欠点のない電気接点が当該層或いは適格な導電性を有する積層体によ り確実に形成される。 本発明による電気素子の製造方法は、本発明によれば、基板プレートの隣接す る導電層間又は積層体間に位置する清浄な表面に主として金属のパターン化され た中間層を形成し、この中間層の厚さを前記導電層又は積層体の厚さよりも厚く し、その後基板プレートを前記金属の中間層が同時にサブ分割されるようにサブ 分割する。金属の中間層には、例えばスプレイ或いはスクリーン印刷により或い ははんだジェット及びこのようなものによるようないかなる好適な既知の方法に よっても形成することができる。好適には、これらの中間層は、主にリードすず と金すずとの合金のようなはんだ用金属から構成する。 本発明による方法の好適な実施例によれば、はんだ用金属の端部接点は電気堆 積により形成される。その結果、この実施例は、前記層或いは積層体があるパタ ーンにより基板プレート上に形成された後、連続する導電体の補助層及びマスキ ング層を順次形成し、支持部材の導電層間又は積層体間の補助層を有する表面部 分にマスキング層により間隙を形成し、その後、マスキング層により形成した中 間の間隙にはんだ金属層を電気的に堆積し、次にマスキング層及び補助層のはん だ金属により覆われていない部分を除去することを特徴とする。 最後に記した実施例において、マスキング層の厚さは、好適にははんだ用金属 層の意図された厚さに少なくとも等しく及び当該層或いは積層体の厚さよりも厚 く、このマスキング層にははんだ用金属の端部接点を形成すべきである。好適な マスキング層を、例えばスクリーン印刷或いは好適なフォトレジストを使用する フォトリソグラフィック処理により形成することができる。マスキング層により 、導電層を支持する基板プレートには、当該層の部分或いは積層体部分に端部接 点を形成すべき位置に間隙を形成する。 電気的な堆積処理中に電極として作用する導電補助層は多くの副層を含み得る 。好適な補助層は、例えばチタンタングステン及びの第１副層、銅のような第２ 副層を含み、これら副層はスパッタリングにより形成される。この場合には、第 １副層は拡散防止層として作用し、第２副層は良好な導電体として作用する。又 第２副層を、例えばリードすず或いは金すずの合金のようなはんだ用金属の電気 的な堆積用の凝集層として使用することもできる。 はんだ用金属の電気的な堆積の後には、電気的な堆積用の電極として作用する （合成）保護層とマスキング材料とが選択的なエッチャント及び溶剤のようなは んだ用金属を浸食しない材料により除去される。次に、基板プレートを、端部接 点を有する個々の電気素子にサブ分割する。このサブ分割は例えばブレイキング 、ソーイング、パンチング、レーザカッティング等により行う。 必要に応じて、側方接点は、スパッタリング或いは他の技術によりパラジウム 或いはニッケルのような金属層を有する端部接点を有する個々の素子の側方面を 形成することにより得られ、その後に、はんだ用金属を無電極の或いは電気化学 的な処理で前記金属層上に成長させる。はんだ用金属の端部接点の存在により、 側方接点は非常に簡単に且つ高い歩留りで形成することが可能である。 本発明のこれらの及び他の態様を、以下に記載の実施例により詳細に説明する 。 図面において、 図１Ａ乃至図１Ｈは、本発明による方法の実施例の異なる段階を線図的に示し たものであり、 図２は、本発明による薄膜コンデンサを線図的に断面図で示したものであり、 図３は、側方接点を有する本発明による他のコンデンサの線図的な断面図を示 したものである。 本発明による方法においては、基板プレート１を使用し、この基板プレートの 線図的な断面図を図１Ａに示し、この基板プレートは多くの層即ち積層体２を支 持し、この多くの層或いは積層体を本来知られているように基板プレート上に形 成する。本発明による方法を使用する際には、多層或いは積層体に端部接点を設 ける。本発明による方法の好適な実施例においては、これは、例えば抵抗体材料 の層２を支持する基板プレート１の表面に導電性の補助層３及びマスキング層４ を順次形成することにより達成する。図１Ｂに線図的に示したように、層３は、 基板プレート１の全表面を覆う。フォトレジストを用いる場合には、マスキング 層４は、隣接する間の間隔が鮮明に形成されるパターンによって形成する。これ は図１Ｃに断面で示した。 図１Ｄは、図１Ｃに示したような個々の層２の２列を支持する基板プレート１ の部分の斜視図であり、この個々の層は点線で示した。これらの層には、先ず例 えばスパッタされたチタン化タングステン及び銅の図１Ｃで示したような薄い層 ３を形成する。２つの副層を具えるこの保護層は、拡散防止層／短絡層／凝集層 を組み合わせて動作する。次に、この保護層に、フォトレジスト４の厚い層を形 成し、現像した後補助層を支持する下側の基板プレートに隙間部分５を形成する 。はんだ用金属６、好適にはＰｂＳｎの中間層は、フォトレジスト４のマスクに より形成された開口５内に電気化学的に堆積され、この開口の底部には導電性補 助層のマスクされていない部分が存在する。図１−Ｅは、導電補助層３とマスキ ン グ層４とを選択的にエッチングして溶解した後に得られた結果の線図的な断面図 である。 次に、基板プレート１を、多くの支持体に分割し、この支持体は各々層２を支 持し、この支持体には２つの端部接点を各々形成する。この場合には、基板プレ ートが、ソーイングによりサブ分割される。この工程中には、はんだ用の金属６ もサブ分割され、これにより素子の端部接点６Ａ及び６Ｂを形成する。図１Ｆは 、この状態の線図的な断面図であり、この図においてはこれら多数の素子が側面 図で示してある。はんだ用金属層６の厚さは、例えば１０乃至１００μｍの範囲 とすることができるが、必要であればその厚さをより厚く選択することができる 。 図１Ｆに示すように、端部接点を具える電気素子から始めて、原理的には、こ れら素子を取り扱う方法は２つある。図１Ｇに示すように、この素子は例えばは んだにより導体パターン８を有するプリント回路基板７に直接配置することがで きる。 しかしながら、図１Ｈに示すように、図１Ｆによる素子には、本来知られてい る技術により、先ず側方接点９Ａ及び９Ｂを形成する。この方法は、はんだ用金 属層６の厚さが厚いことにより、側方接点が著しくより簡単に且つ著しくより高 い歩留りで形成することができるという利点を有する。更に、はんだ付け可能な 側方接点を既に存在する厚いはんだ用金属層上に成長させることは極めて容易で あることが判明している。 図２は、本発明による薄膜コンデンサの線図的な断面図である。例えばＡｌ₂ Ｏ₃のようなセラミック材料のような絶縁材料の支持体１１に、例えば気相堆積 によりアルミニウムの第１層１２を形成する。次に、例えば窒化シリコンのよう な絶縁材料の層１３、及び第２アルミニウム層１４を形成する。この基体をポリ イミドのような絶縁保護コーティング１５により覆う。はんだ用金属層１６を上 述し及び図１Ａ乃至図１Ｈに示した方法で形成した後に、多数の同一のコンデン サを支持する基板をソーイング処理によりサブ分割することにより支持部材上に コンデンサが位置する構造体が得られ、このソーイング処理においては、積層体 間のはんだ用金属層がソーイングされ、これにより端部接点１６Ａ及び１６Ｂが 形成される。 最後に、図３は、既知の方法で側方接点１７Ａ及び１７Ｂが形成されているコ ンデンサのようなものを示したものである。 本発明は、端部接点が素子の導電層又は積層体と共に信頼性の高い電気的な接 続を構成する小型の電気的素子を製造する簡単な方法を提供する。

Claims (1)

1. 【特許請求の範囲】 １．プリント回路基板の表面に装着できる電気素子（表面実装可能な素子）であ って、端部接点が設けられているとともに電気的絶縁体材料の支持部材上に形成 した薄い導電層又は積層体を具える電気的素子において、前記導電層又は積層体 の前記支持部材の表面と平行な少なくとも１個の方向の寸法を、前記支持部材の 前記方向の寸法よりも小さくするとともに、前記支持部材の残りの部分が前記導 電層又は積層体の少なくとも２個の側において間隙を有し、前記導電層又は積層 体用の金属の端部接点が、前記支持部材の前記層又は積層体が存在しない表面部 分に位置し、端部接点の厚さを前記導電層又は積層体の厚さよりも厚くしたこと を特徴とする電気的素子。 ２．前記端部接点を主にはんだ用金属、好適にはリードすずはんだの層から構成 したことを特徴とする請求項１に記載の電気素子。 ３．端部接点に電気的に接触する側方接点をも含むことを特徴とする請求項２に 記載の電気素子。 ４．プリント回路基板の表面に装着できる電気素子（表面実装可能な素子）の製 造方法であって、多数の導電層或いは積層体が基板プレート上に形成され、その 後にこの素子が基板プレートをサブ分割することにより得られる当該電気素子の 製造方法において、前記基板プレートの前記隣接する導電層間又は積層体間に位 置する清浄な表面に主として金属のパターン化された中間層を形成し、この中間 層の厚さを前記導電層又は積層体の厚さよりも厚くし、その後基板プレートを前 記金属の中間層が同時にサブ分割されるようにサブ分割し、これにより端部接点 が前記中間層の金属により構成される電気的素子を形成することを特徴とする電 気的素子の製造方法。 ５．前記層或いは積層体を１つのパターンを用いて基板プレート上に形成した後 に、連続する導電性の補助層及びマスキング層を順次形成し、前記支持部材の前 記導電層間又は積層体間の前記補助層を有する表面部分に前記マスキング層によ り間隙を形成し、その後前記マスキング層により形成された中間の間隙にはんだ 金属層を電気的に堆積し、次に前記マスキング層及び補助層のはんだ金 属により覆われていない部分を除去することを特徴とする請求項４に記載の方法 。 ６．前記マスキング層を形成する為に、必要に応じて、拡散防止層及び凝集層を 形成したことを特徴とする請求項５に記載の方法。 ７．前記中間層が主にはんだ金属合金、好適にはＰｂＳｎ或いはＡｕＳｎを主成 分としたことを特徴とする請求項４に記載の方法。 ８．得られた電気素子に、端部接点に接続した１個以上の側方接点を形成したこ とを特徴とする請求項４に記載の方法。