JP2000500920A - Ｃｍｐを用いた集積回路内の多層メタライゼーション構造の平坦化の効率的かつ経済的な方法 - Google Patents

Abstract

(57)【要約】 誘電体層を平坦化するため、酸化物化学機械研磨の酸化物除去速度を向上させるための方法が提供される。この発明の方法は、多層配線を形成するための製造工程において用いられる。この製造工程では、ドープされていない酸化物の堆積および研磨に代わって、ドープトオキサイドの堆積および研磨プロセスを用いる。ＢＰＴＥＯＳ（ボロン・リン・オルトケイ酸テトラエチル）、ＢＳＧ（ボロン・シランベースのガラス）、ＰＳＧ（リン・シランベースのガラス）およびＢＰＳＧ（ボロン・リン・シランベースのガラス）などのドープトオキサイドが使用できる。ドープトオキサイド膜の研磨速度は、ドープされていない酸化膜の研磨速度の２から３倍である。ドープトオキサイド膜から平坦化された誘電体層を形成することにより、ＣＭＰプロセスステップのスループットが向上し、それによって製造コストが減じられる。

Description

【発明の詳細な説明】 ＣＭＰを用いた集積回路内の多層メタライゼーション構造の 平坦化の効率的かつ経済的な方法 技術分野 この発明は一般に、半導体製造工程に関し、より特定的には、０．７マイクロ メータ以下の半導体デバイスのスループットを向上させ酸化物の化学機械研磨（ ＣＭＰ）のコストを減じることに関する。 背景技術 現在の集積回路におけるより高いパッケージ密度に対処するため、半導体基板 内に形成される集積回路デバイスへの金属配線は、多層配線によって作られる。 多層配線の各層は、層間誘電体によって半導体基板上に支持される。通常、集積 回路構造は誘電体層で被膜され、金属線は誘電体層の上の平行なストリップに保 持される。多層配線のさらなる層はこの誘電体層の上に形成され、各々がさらな る金属配線と層間誘電体層とを含む。 半導体ウェハ上に堆積されるパターニングされた金属の層から形成される金属 配線を分離するために使用される誘電体層を平坦化するために、酸化物化学機械 研磨（ＣＭＰ）が広く用いられている。酸化物ＣＭＰは、パターニングされた金 属の層の上に堆積される、下層の形に沿った形の酸化物層を平坦な酸化物表面に 変えるために用いられる。酸化物ＣＭＰを行なわないと、下層の形に沿った形を とる酸化物層はパターニングされた金属の層の形に沿った形となる。下層の形に 沿った形をとる酸化物層の表面は、パターニングされた金属層内の金属段差の上 で高下する。酸化物ＣＭＰを行なうと、ウェハ表面上の酸化物が取除かれ、金属 段差上の酸化物層が平坦化される。 当業者は、平坦な酸化物微細構成を生みだすためにＰＥＴＥＯＳ（プラズマ増 速オルトケイ酸テトラエチル）膜を使用する。しかし、ＰＥＴＥＯＳの研磨速度 は典型的には２０００から４０００Å／分である。 特定的には、集積回路構造上の酸化物微細構成の平坦化のために使用される従 来の方法が、米国特許第４，９５４，４５９号に概説されている。この特許に記 載される方法は、酸化物の堆積と、それに続いての酸化物の隆起部に合致するマ スク内に開口部を伴うマスキングと、酸化物の隆起部を酸化物の低い部分とほぼ 同じ高さまでエッチングするためのウェットエッチングと、レジスト剥離と、酸 化物の残りの隆起部を取除くための研磨プロセスとを含む。しかし、この製造工 程は、研磨プロセスに加えてさらなるマスキングプロセスおよびエッチングプロ セスを含んでおり、そのために製造工程の複雑性が増している。さらには、酸化 物の研磨速度は比較的遅い。 酸化膜除去速度がより速く、それによってＣＭＰのスループットを大きく向上 させるウェハ研磨方法が必要とされている。 発明の概要 この発明により、集積回路構造上に支持される絶縁領域によって分離される導 電領域を接続するための多層配線の形成において、平坦な誘電体層をドープトオ キサイド膜から形成することにより、誘電体層を平坦化するために用いられる酸 化物化学機械研磨の酸化物除去速度を上けるための方法が提供される。この方法 は、 （ａ） 集積回路構造上に少なくとも１つの導電膜を堆積するステップと、 （ｂ） 導電線を形成するため導電膜をパターニングしエッチングするステッ プとを含み、いくつかの導電線は比較的広い空間によって分離され、他の導電線 はその間の比較的狭い空間によって分離され、前記方法はさらに、 （ｃ） 狭い空間をその中にスペーサを形成することによって埋込むステップ と、 （ｄ） 集積回路構造上に少なくとも１つのドープトオキサイド膜を堆積する ステップと、 （ｅ） ドープトオキサイド膜を平坦化するため化学機械研磨を用いてドープ トオキサイド膜を研磨するステップとを含む。 金属多層配線を構築するため上述のステップを繰返すことができる。 この発明の方法によって、酸化物ＣＭＰプロセスステップのスループットを上 げることができる。この方法は、上述の開示される技術、すなわち、米国特許第 ４，９５４，４５９号に記載されるステップに代わって、ドープトオキサイド堆 積および研磨プロセスを用いる。この発明においては、ＢＰＴＥＯＳ（ボロン・ リン・オルトケイ酸テトラエチル）、ＢＳＧ（ボロン・シランベースのガラス） 、ＰＳＧ（リン・シランベースのガラス）およびＢＰＳＧ（ボロン・リン・シラ ンベースのガラス）などのドープトオキサイドが使用される。これらのドープト オキサイド膜内のＢおよび／またはＰの濃度は、約１％から５％まで変化してよ い。ドープトオキサイド膜の研磨速度は、ドープされていない酸化膜の研磨速度 の２〜３倍である。したがって、ドープトオキサイド膜を使用することにより、 研磨スループットが上がり、製造コストが減じられる。 この発明の他の目的、特徴、および利点は以下の詳細な説明および添付した図 面を考慮すると明らかとなるであろう。全図面を通じて、同様の参照符号は同様 の特徴を示す。 図面の簡単な説明 本明細書中参照される図面は、特にただし書きがないかぎり一定の比率に拡大 縮小して書かれているものではないことが理解されねばならない。さらに、図面 は、この発明によって作成される集積回路の一部分のみを示すことを意図してい る。 図１は、集積回路構造上に形成される金属線を示す断面図である。 図２は、狭い間隔内のスペーサ形成または間隔埋込を示す断面図である。 図３は、集積回路構造上に形成されるドープトオキサイド膜を示す断面図であ る。 図４は、酸化物ＣＭＰ後のドープトオキサイド膜の表面を示す断面図である。 図５は、除去速度（Å／分）、パーセントウェハ内注入均一性（％）およびウ ェハ数を座標軸として、７２個のウェハに対するＢＰＴＥＯＳ研磨の小規模の長 時間運転における、除去速度とパーセントウェハ内注入均一性（％ＷＩＷ均一性 ）を示す２つのプロットの図である。 発明を実施するためのベストモード さて、この発明を実施するため本発明者が現在企図するベストモードを示す、 この発明の特定の実施例を詳細に参照する。応用できる例として、代替的実施例 も簡単に説明する。 図面を通じて同様の参照番号は同様の要素を示す。図１を参照して、上に形成 される導電線または金属線１２を有する集積回路構造１０が示される。４つの金 属線１２が図示されているが、実際にはこのような金属線をいくつでも使用でき ることは当業者には容易に明らかとなるであろう。加えて、この発明の製造工程 はポリシリコン線にも適用される。金属線１２を形成するため、金属膜が、まず 、集積回路構造１０上に堆積またはスパッタリングされる。次に、金属膜はフォ トレジスト（図示せず）を用いて金属のマスクでマスキングされ、次にＲＩＥ（ 反応性イオンエッチング）エッチャーを用いて金属エッチングされる。そしてプ ラズマレジスト剥離およびウェット剥離プロセスを用いてフォトレジストが剥離 される。上述のプロセスによって金属線１２と金属線の間の狭い空間１４および 広い空間１６の両者を含む空間とが規定される。狭い空間１４を１つ図示してい るが、実際にはこのような狭い空間がいくつでも存在するだろうということは当 業者には容易に明らかとなるであろう。金属線１２および空間は最小図形幅から 金属デザインルールによって要求される幅まで変化できる。ここで使用する際に は、狭い空間は約０．８μｍよりも小さい幅を有するものと定義し、広い空間は 約０．８μｍよりも大きい幅を有するものと定義する。 米国特許第５，３８２，５４７号に規定されているようなスペーサ形成または 間隔埋込のための技術を用いて金属線１２の間の狭い空間１４を埋めることがで きる。この特許に記載される製造工程においては、図２に示す酸化物フィレット １８は金属線１２の側壁に形成される。これらの酸化物フィレット１８は、金属 線１２上にＣＶＤ（化学蒸着）ＰＥＴＥＯＳ酸化物などの酸化物の層（図示せず ）を設けることによって形成してもよい。次に、酸化物の層の上に、硬化可能な 犠牲スピン・オン・ガラス（ＳＯＧ）材料の層（図示せず）を設ける。スペーサ 堆積（すなわち、酸化物の層および硬化可能なＳＯＧの層の堆積）の後、ＲＩＥ エッチバックを行ない金属線１２の上をきれいにする。硬化可能なＳＯＧ層を使 用して、狭い空間１４内でのエッチング速度を遅くすることにより、その間にス ペーサ２０を形成できる。ＲＩＥによるエッチバックは、硬化可能犠牲ＳＯＧ材 料の層のすべておよび酸化物層のほとんどすべてが除去されるまで行なわれ、こ れによって、金属線１２の側壁に酸化物フィレット１８が、および狭い空間１４ 内にスペーサ２０が形成される。米国特許第５，３８２，５４７号に記載され 上に概説したこの製造工程によって、０．８μｍ幅よりも小さい空間に対する酸 化物埋込内にはボイドが確実になくなる。 ＥＣＲ（電子サイクロトロン共鳴）酸化物ｄｅｐ−ｅｔｃｈ−ｄｅｐ（堆積− エッチング−堆積）または低ε（すなわち誘電率の低い）誘電体材料の使用など 、スペーサ形成のための他の従来技術も同様に使用してよい。 次に、図３に示すように、ＢＰＴＥＯＳ、ＰＳＧ、ＢＳＧ、またはＢＰＳＧな どのドープトオキサイドを含むドープトガラス膜（またはドープトオキサイド膜 ）２２が堆積される。ドープトオキサイド膜は、Applied P-5000（アプライド・ マテリアルズ（Applied Materials,）、サンタ・クララ、ＣＡ）またはNovellus Concept 1（ノベラス・インク（Novellus Inc.,）、サンホセ、ＣＡ）などの商 業的に利用可能な装置を用いて堆積される。このプロセスによって、金属線１２ の間の広い空間１６が、確実に、元の金属表面の約０．５から２．０μｍ上まで 埋込まれる。 ドープトガラス膜２２内のドーパント（ボロンおよび／またはリン）の濃度は 、約１％から５％の範囲内である。 次に、図４に示すように表面上の微細構成がすべて平坦化されるように、ドー プトオキサイド膜２２が研磨される。ドープトオキサイド膜２２は、Westech 47 2（IPEC/Westech Inc.，Phoenix，AZ）、Strasbaugh Planarizer（R．H．Strasb augh Co.，San Luis Obispo，CA）、またはSpeedfam V（Speedfam Corp.，Chand ler，AZ）などの商業的に利用可能な研磨機を用いて研磨される。 酸化物ＣＭＰを実行する従来の方法は、研磨プラテンまたはプラテン上に装着 される研磨パッドを備えたキャリヤまたはウェハ・キャリヤ・ヘッド内に支持さ れるウェハの研磨を含む。研磨の間、ウェハはキャリヤと研磨パッドとの間に保 持される。研磨の間キャリヤおよびプラテンの両者は回転する。 ドープトオキサイド膜２２の表面上の微細構成を完全に平坦化するための最適 な時間は、通常、金属線１２の金属段差の高さの１から１．２５倍に等しい厚み を有するブランケット酸化膜、すなわち、ドープされていない酸化膜を研磨する ために要される時間である。上述のボロンおよび／またはリン濃度を有するドー プトガラス膜２２を使用することにより、研磨スループットが２から３倍向上す る。 集積回路構造１０上の金属膜の形成に始まる、上に述べたステップを、金属多 層配線を構築するために繰返すことができる。この態様で、ドープトガラス膜２ ２を、第１、第２、第３、第４、第５およびより高次の金属層の上に形成できる （すなわち、金属層１、２、３、４、５など）。 実施例 上述のように、ＰＥＴＥＯＳの研磨速度は典型的には２０００から４０００Å ／分である。これに対して、ＢＰＴＥＯＳについての研磨速度とパーセントウェ ハ内注入均一性（％ＷＩＷ均一性）を列挙している表１に示すように、ほとんど のＣＭＰ条件において、ＢＰＴＥＯＳなどのドープトガラス膜またはドープトオ キサイド膜２２の研磨速度はより早い。従って研磨条件の賢明な選択によって典 型的な研磨速度の２〜３倍のオーダの除去速度、すなわち、４０００より大きく １２０００Å／分を超えるまでの範囲の除去速度が可能になることは明らかであ る。 さらに、６インチのＢＰＴＥＯＳ研磨の小規模の長時間運転についてのドープ トオキサイド膜２２の除去速度（曲線２４）および％ＷＩＷ均一性（曲線２６） がプロットされ図５に示される。％ＷＩＷ均一性は、各ウェハに対する〈１σ〉 標準偏差に基づいている。Westech 472研磨機セットを１０ｐｓｉの圧力で使用 し、２００ｍｌのスラリの流れを使用して研磨が行なわれた。プラテンの回転速 度およびキャリヤの回転速度はそれぞれ２０ｒｐｍおよび１５ｒｐｍであった。 図５に示すようにドープトオキサイド膜２２の平均除去速度および％ＷＩＷ均一 性はそれぞれ、７５９６ű６３Åおよび４．１％±１％であり、±の範囲は、 ７２個の全運転に関しての＜１σ＞標準偏差を示す。しかし、表１に示すように １２０００Å／分もの除去速度も達成できる。 工業上の適用可能性 この発明の多層配線形成において誘電体層を平坦化するために用いられる酸化 物化学機械研磨の酸化物除去速度を向上させるための製造工程は、シリコンベー スの半導体デバイス作成において用途があるものと期待される。 この発明の好ましい実施例の前述の説明は、説明のために行なわれた。これは 網羅的なものを意図するのではなくまた開示される厳密な形態にこの発明を限定 することを意図するのでもない。明らかに、多くの変更および変形が当業者には 明白となるであろう。ＭＯＳまたはバイポーラ製造工程における他の作成技術に おいてこの発明を実行することも可能であろう。同様に、説明したいずれのプロ セスステップも、同じ結果を得るためのの他のステップと交換可能であろう。こ の実施例は、この発明の原理およびその実際の用途を最もうまく説明し、それに よって、企図される特定の用途に適したものとしてさまざまな具体例およびさま ざまな変形を持つものとしてこの発明を当業者が理解できるようにするため、選 択され説明された。ここに添付する請求の範囲とその均等物によって、この発明 の範囲が規定されるものと意図される。

Claims (1)

1. 【特許請求の範囲】 １．平坦な誘電体層をドープトオキサイド膜から形成することにより、集積回路 構造内の前記誘電体層を平坦化するために用いられる酸化物化学機械研磨の酸化 物除去速度を向上させるための方法であって、前記方法は、 （ａ） 前記集積回路構造上に少なくとも１つの導電膜を堆積するステップと 、 （ｂ） 導電線を形成するため前記導電膜をパターニングしエッチングするス テップとを含み、いくつかの導電線は比較的広い空間によって分離され、他の導 電線はその間の比較的狭い空間によって分離され、前記方法はさらに、 （ｃ） 前記狭い空間をその中にスペーサを形成することによって埋込むステ ップと、 （ｄ） 前記集積回路構造上に少なくとも１つのドープトオキサイド膜を堆積 するステップと、 （ｅ） 前記ドープトオキサイド膜を平坦化するため化学機械研磨を用いて前 記ドープトオキサイド膜を研磨するステップとを含む、酸化物除去速度を向上さ せるための方法。 ２．前記導電膜および前記導電線は、本質的に金属およびポリシリコンからなる 導電体のグループから選択される導電材料を含む、請求項１に記載の酸化物除去 速度を向上させるための方法。 ３．前記ドープトオキサイド膜は、本質的に、ボロン・リン・オルトケイ酸テト ラエチル、ボロン・シランベースのガラス、リン・シランベースのガラス、およ びボロン・リン・シランベースのガラスからなるグループから選択されたドープ トオキサイドを含む、請求項１に記載の酸化物除去速度を向上させるための方法 。 ４．前記ドープトオキサイド膜は、濃度が約１％から５％の範囲のボロン、濃度 が約１％から５％の範囲のリン、または濃度が約１％から５％の範囲のボロンお よびリンを含む、請求項３に記載の酸化物除去速度を向上させるための方法。 ５．ステップ（ａ）から（ｅ）は、金属配線の多数の層を構築するため少なくと も１度繰返される、請求項１に記載の酸化物除去速度を向上させるための方法。 ６．前記金属配線の多数の層は、前記集積回路構造上に支持される絶縁領域によ って分離される導電領域を接続するために、多層配線の形成において用いられる 、 請求項５に記載の酸化物除去速度を向上させるための方法。 ７．前記広い空間は、前記導電線から約０．５から２．０マイクロメータ上の厚 さまで前記ドープトオキサイド膜で埋込まれる、請求項１に記載の酸化物除去速 度を向上させるための方法。 ８．前記狭い空間は、約０．８マイクロメータ幅よりも小さい、請求項１に記載 の酸化物除去速度を向上させるための方法。 ９．前記スペーサは、電子サイクロトロン共鳴酸化物堆積−エッチング−堆積に よって前記狭い空間内に形成される、請求項１に記載の酸化物除去速度を向上さ せるための方法。 １０．前記スペーサは、誘電率の低い誘電材料によって前記狭い空間内に形成さ れる、請求項１に記載の酸化物除去速度を向上させるための方法。 １１．前記狭い空間内に形成される前記スペーサは、 （ａ） 前記導電線上に酸化物の第１の層を形成するステップと、 （ｂ） 前記酸化物の第１の層の上に硬化可能な犠牲スピン・オン・ガラス材 料の層を形成するステップと、 （ｃ） 本質的に前記硬化可能な犠牲スピン・オン・ガラス材料のすべてと前 記酸化物の第１の層のほとんどすべてとが除去されるまで、前記酸化物の第１の 層と前記硬化可能な犠牲スピン・オン・ガラス材料とを同時にエッチングするス テップとを含む方法によって形成される、請求項１に記載の酸化物除去速度を向 上させるための方法。 １２．前記スペーサは本質的にドープされていない酸化物を含む、請求項１に記 載の酸化物除去速度を向上させるための方法。