JPH0779129B2 - 誘電体充填分離トレンチ形成方法 - Google Patents

誘電体充填分離トレンチ形成方法

Info

Publication number
JPH0779129B2
JPH0779129B2 JP2244140A JP24414090A JPH0779129B2 JP H0779129 B2 JPH0779129 B2 JP H0779129B2 JP 2244140 A JP2244140 A JP 2244140A JP 24414090 A JP24414090 A JP 24414090A JP H0779129 B2 JPH0779129 B2 JP H0779129B2
Authority
JP
Japan
Prior art keywords
trench
layer
dielectric
substrate
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2244140A
Other languages
English (en)
Other versions
JPH03148155A (ja
Inventor
マイケル・リン・カボーグ
チヤールズ・ウイリアム・カバシヤー、サード
ブライアン・ジヨン・マケスニイー
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH03148155A publication Critical patent/JPH03148155A/ja
Publication of JPH0779129B2 publication Critical patent/JPH0779129B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H10P70/234—Cleaning during device manufacture during, before or after processing of insulating materials the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、一般に半導体デバイスの製造に関するもので
ある。詳細には、本発明は、半導体基板、特にシリコン
・ウェーハの表面上に、平坦化した広い充填したトレン
チを形成する方法に関するものである。トレンチは、特
に誘電材料を充填したものであるが、本発明では、導電
性材料を充填したトレンチの形成にも使用することがで
きる。
B.従来の技術とその課題 大規模集積回路技術では、動作電圧および電流、ならび
にディジタル信号をデバイス間に分配するために、多数
の表面導体を必要とする。表面導体は、表面導体をその
上に形成した半導体基板から絶縁されているが、絶縁さ
れた導体と基板の間に絶縁材料を介してある量の容量結
合が生じる。この容量結合が、表面導体によって搬送さ
れる信号を劣化させる。
この容量結合は、導体と基板とを分離している誘電材料
の厚さを増加することによって少なくすることができる
が、誘電材料を基板の表面上に追加するよりも、誘電材
料を基板の表面より低く凹ませて、基板の平坦性を保つ
方が望ましい。これは、基板の表面に浅いトレンチを形
成し、このトレンチを誘電材料、通常は二酸化シリコン
で充填することによって行なう。これらのトレンチは、
狭いトレンチ（幅約１μｍ未満、通常は約0.5μｍ）で
も、広いトレンチ（約１μｍよりも広いもの）でもよ
い。
誘電体で充填した狭いトレンチを形成する場合は、平坦
性を保つことは比較的簡単である。しかし、広いトレン
チの場合は、広いトレインチに誘電体、特に二酸化シリ
コンを付着させる際にコンフォーマルに付着する性質が
あるため、半導体基板と誘電材料との平坦性を保つのに
問題がある。
誘電体で充填した広い平坦化したトレンチを形成する際
の問題を解決するために、従来技術では幾つかの提案が
行なわれている。このような提案の１つは、米国特許第
4385975号明細書に記載され、平坦化の前に、トレンチ
に含まれる誘電材料の上に、マスクを介してフォトレジ
スト材料を付着させる工程を使用している。次に、下層
の材料をフォトレジストでマスクしてエッチングから保
護して、誘電材料を反応性イオン・エッチング（RIE）
し、比較的平坦な構造を得る。米国特許第4671970号明
細書も、誘電材料の反応性イオン・エッチングのマスク
として、フォトレジストを使用している。これらのマス
キングの教示は、ある程度有効であるが、いくつかの欠
点がある。それらの方法は、余分にマスキングとフォト
リソグラフィ工程を必要とし、処理工程が２つ増すが、
より重要なのは、位置合せの問題が生じることである。
すなわち、必要な誘電材料をマスキングして、残った部
分を露出するのに使用する付着した誘電材料のコンフォ
ーマルなトラフ部分中に、フォトレジストを正確に付着
させるために、マスクを完全に位置合せしなければなら
ない。
米国特許第4278987号明細書には、トレンチを、誘電材
料でなく、ベースの基板とは性質の異なる半導体材料で
充填する、幾分異なる方法が開示されている。この方法
もマスキング工程を使用する。
米国特許出願第189863号明細書には、誘電体で充填した
広いトレンチを平坦化するための他の方法を開示してい
る。
C.課題を解決するための手段 本発明の主目的の１つは、半導体基板中に誘電体で充填
した広いトレンチを形成する、自己整合性で、良好な平
坦性をもたらす、改良された方法を提供することにあ
る。
本発明によれば、半導体基板の表面上に広く浅い充填し
たトレンチ、とくに誘電体で充填したトレンチが得られ
る。この方法では、半導体基板の表面上に広く浅いトレ
ンチを形成した後、トレンチを含む基板の表面上に、誘
電材料の層をコンフォーマルに付着させる。誘電材料層
の上に、耐エッチング性材料の層を付着させる。次に、
トレンチの幅より外側の耐エッチング性材料の部分を、
好ましくは化学・機械的研磨により選択的に除去する
と、耐エッチング性材料の残った部分がトレンチの幅の
内側に残る。この後、耐エッチング性材料で覆われてい
ない誘電材料層をトレンチの上面までエッチングして、
トレンチの上に誘電体のプラグを形成する。最後に、好
ましくは研磨により、誘電体プラグを除去すると、上面
が基板の上面に対して実質的に平坦な、誘電体で充填し
たトレンチが得られる。本発明はまた、トレンチを導電
性材料で充填し、平坦化するのにも使用できる。
D.実施例 第１図には、窒化シリコン（Si3N4）のエッチ・ストッ
プ・コーティング12を付着させたシリコン半導体基板10
を示す。窒化シリコンの厚みは通常約1000Åで、たとえ
ば400ミリトル、770℃で、SiH2Cl2+NH3による化学蒸着
（CVD）等の従来の方法により付着させることができ
る。次に、従来のフォトレジスト法により、窒化シリコ
ンにパターンを形成し、広いトレンチおよび狭いトレン
チが形成される下の開口を露出させる。第２図に、この
ようにして基板10中に形成した２つのトレンチ14、16を
示すが、通常はこのようなトレンチが多数形成されるこ
とを理解されたい。トレンチ14は広いトレンチで、通常
は幅が約１μｍより広く、トレンチ16は狭いトレンチ
で、幅が１μｍより狭く、通常は約0.5μｍである。こ
れらは、周知の方法により、たとえば、10ミリトル、0.
1〜0.2W/cm2で、NF3+Arのプラズマ中で、従来の反応性
イオン・エッチングにより形成される。他の周知の方法
も、トレンチ14、16の形成に使用できる。
上述のように、本発明は、特に、誘電体で充填した広い
トレンチの形成に有用であるが、第１図ないし第６図
は、本発明がどのようにして広いトレンチだけでなく、
狭いトレンチを含む基板にも使用できるかを示してい
る。
第３図に示すように、二酸化シリコン（SiO2）の層18
を、広いトレンチ14と狭いトレンチ16の両方を含む基板
の表面上に形成する。SiO2層は、通常650ミリトル、715
℃で、テトラエチルオルトシラン（TEOS）中での蒸着を
含む周知のCVD法を用いて付着する。もちろん、他の方
法も使用できる。CVDによって形成するSiO2層の厚さ
は、トレンチの深さの合計とほぼ等しくして、トレンチ
14中のSiO2層の上面が、シリコン基板の上層とほぼ同じ
高さとなるようにする。これは、デバイスを形成するの
に使用する基板の種類や、基板上に形成する導体の種類
によっても異なるが、通常、厚さ約6000Åである。
二酸化シリコン層18の上面に、厚さが通常約1000Åの、
多結晶シリコンの層20を形成する。この多結晶シリコン
は、従来のどの方法で付着させてもよいが、好ましい方
法は、400ミリトル、620℃で、SiH4+H2中で行なうCVDで
ある。得られた構造を第３図に示す。次に、この構造を
化学・機械的研磨にかけて、多結晶シリコン20の、トレ
ンチ14の境界の外側の部分だけを除去する。好ましい研
磨方法では、平滑な円形ホルダに基板を取り付けて、多
結晶シリコン20の露出した表面を、回転するポリウレタ
ン・パッドに接触させた状態に保つ。パッドは、研磨剤
を塩基性水溶液に懸濁させたスラリ、たとえばSiO2と酸
化アルミニウム（Al2O3）と水酸化テトラメチルアンモ
ニウム（TMAH）のスラリで濡らす。ポリウレタン・パッ
ドが、露出した多結晶シリコンの表面に接触して回転す
ると、化学薬品が多結晶シリコン20の最外部の面と反応
して、その下の多結晶シリコンから、その部分がゆる
む。次に、SiO2の機械的作用または研磨作用により、接
触した表面のゆるんだ部分が除去される。このような化
学・機械的研磨は周知である。これは、外面で化学薬品
との反応が連続的に発生してこの層がゆるみ、多結晶シ
リコンのゆるんだ部分がSiO2の研磨作用によって除去さ
れるので、連続工程である。
化学・機械的研磨は、第４図に示すように、トレンチ14
の境界の外側にある多結晶シリコンがすべて除去される
まで続く。同時に、実際にすべての多結晶シリコンが誘
電体18の表面から除去され、狭いトレンチ16を充填す
る。しかし、これは、トレンチ16が狭いため問題になら
ず、またコンフォーマル性はその上の小さいくぼみによ
って示されるように顕著ではない。
次に、第４図に示す材料を反応性イオン・エッチング
（RIE）により異方性エッチングを行なう。通常、これ
は0.1〜0.2W/cm2、40ミリトルで、CHF4+CO2の雰囲気中
で行なう。このRIEは、SiO2材料18とは反応するが、多
結晶シリコン材料20とは反応しない。したがって、多結
晶シリコン材料20によってマスキングされていないSiO2
材料は除去され、窒化シリコン層12は、周知のようにエ
ッチ・ストップとして機能する。これにより、第５図に
示す構造が得られる。この構造は、広いトレンチ14の両
側および狭いトレンチ16の両側で、下層の窒化シリコン
が露出している。また、狭いトレンチ16については、ト
レンチ16中の二酸化シリコンの上に多結晶シリコン材料
がないため、エッチはトレンチ16の上のSiO2とも反応し
て、誘電材料18の表面を窒化シリコン12に対して平坦化
させることにも留意されたい。しかし、広いトレンチ14
の上の材料については、多結晶シリコン20の下のSiO2材
料からなる材料のプラグが残る。この材料のプラグは、
平坦化した窒化シリコン12の高さよりかなり上に延び、
こうしてこれらの材料のプラグがあるトレンチの上を除
いて、基板全体の上の表面を実質的に平坦化させる。
次に、第５図に示すウェーハ全体を再び塩基性水溶液に
懸濁したシリカ・スラリを使用して、化学・機械的に研
磨し、回転するポリウレタンのディスクに接触して研磨
する。この研磨工程により、広いトレンチ14の上の材料
のプラグが除去され、第６図に示す最終構造が得られ
る。窒化シリコン12は、研磨の終点として機能し、二酸
化シリコンで充填した広いトレンチと狭いトレンチを含
むウェーハの表面全体が実質的に平坦化され、したがっ
て、表面上に導体のパターンを形成する等の、後の加工
ができるようになる。
この工程には、いくつかの変更が可能である。たとえ
ば、多結晶シリコンの薄い（50nm）層を窒化シリコン層
12の上に付着させることができる。これにより、SiO2の
RIEの選択性が改善され、窒化シリコンのエッチ・スト
ップの均一性を損なうことなく、SiO2の完全な除去が可
能になる。また、多結晶シリコン層20の付着前に、SiO2
層18の上に、窒化シリコンの薄い（50nm）層を付着させ
ることもできる。これにより、トレンチ18の上に残った
多結晶シリコン層20の最初の化学・機械的研磨の間に、
SiO2層が還元されることが防止される。
同様の工程を使用して、トレンチを誘電材料ではなく、
導電性材料で充填した平坦化した表面を形成することも
考えられるが、この場合は、マスキング材料、エッチャ
ント、およびエッチング条件を、必要な選択性が得られ
るように選択する。
本発明の幾つかの実施例を示し、これらについて説明を
行なったが、特許請求の範囲に定義する本発明の範囲か
ら逸脱することなく、各種の変更を加えることができ
る。
E.発明の効果 本発明により、半導体基板中に誘電体で充填した広いト
レンチを形成する、自己整合性で、良好な平坦性をもた
らす、改良された方法が提供される。
【図面の簡単な説明】
第１図ないし第６図は、本発明により形成し、誘電材料
で充填し、平坦化した、半導体の加工の連続する段階を
示す、幾分模式的な断面図である。 10……シリコン半導体基板、12……窒化シリコン・エッ
チ・ストップ、14、16……トレンチ、18……二酸化シリ
コン層、20……多結晶シリコン層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブライアン・ジヨン・マケスニイー アメリカ合衆国バーモント州バーリント ン、イーサン・アレン・パークウエイ429 番地 (56)参考文献 特開 昭59−141243（ＪＰ，Ａ) 特開 昭59−217339（ＪＰ，Ａ) 特開 昭60−39835（ＪＰ，Ａ) 特公 昭62−17861（ＪＰ，Ｂ２)

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の表面に誘電体で充填した広い
    分離トレンチを形成する方法において、 基板の表面に広いトレンチを形成するステップと、 基板表面の平面より上に誘電材料層の表面が延在するよ
    うに、上記トレンチを含む基板の表面に該誘導材料の層
    をコンフォーマルに形成するステップと、 上記誘電材料層の上に、反応性イオンエッチングから上
    記誘電材料をマスクする耐エッチング性材料の層をコン
    フォーマルに形成するステップと、 上記誘電材料の表面より下方に付着した耐エッチング性
    材料を除去しないで、誘電材料の表面より上方に延在す
    る上記耐エッチング性材料部分のみを物理的研磨により
    選択的に除去して、上記トレンチの幅の内側にのみ耐エ
    ッチング性材料を残すステップと、 上記耐エッチング性材料によりマスクされていない上記
    誘電材料層を上記トレンチの上部まで異方性に反応性イ
    オンエッチングして、上記トレンチより上に、誘電材料
    を覆う残りの耐エッチング性材料を含む誘電性プラグを
    形成するステップと、 上記誘電性プラグを除去して、上記基板の上面に対して
    ほぼ平坦な上面を有する、誘電体で充填したトレンチを
    得るステップと、 を含む上記の方法。
  2. 【請求項２】上記誘電材料が広いトレンチの上にくぼみ
    を形成することを特徴とする請求項（１）に記載の方
    法。
  3. 【請求項３】上記耐エッチング性材料が多結晶シリコン
    であることを特徴とする請求項（１）に記載の方法。
  4. 【請求項４】多結晶シリコンの選択的除去が化学・機械
    的研磨を含むことを特徴とする請求項（３）に記載の方
    法。
  5. 【請求項５】多結晶シリコンの化学・機械的研磨を、塩
    基性水溶液に懸濁した研磨材のスラリを用いて行うこと
    を特徴とする請求項（４）に記載の方法。
  6. 【請求項６】上記プラグ材料を、化学・機械的研磨によ
    りトレンチ上部まで除去することを特徴とする請求項
    （１）に記載の方法。
  7. 【請求項７】上記半導体表面の、少なくとも上記の広い
    トレンチに隣接する領域に、エッチ・ストップ材料の層
    を設け、上記耐エッチング性材料によりマスクされてい
    ない上記誘電材料層をエッチ・ストップ層までエッチン
    グすることを特徴とする請求項（６）に記載の方法。
  8. 【請求項８】上記誘電材料が二酸化シリコンであること
    を特徴とする請求項（１）に記載の方法。
  9. 【請求項９】上記エッチ・ストップ材料が窒化シリコン
    であることを特徴とする請求項（７）に記載の方法。
  10. 【請求項１０】上記窒化シリコン層及び上記誘電材料層
    の間に多結晶シリコンの層を形成して、二酸化シリコン
    除去のためのエッチ・ストップとすることを特徴とする
    請求項（９）記載の方法。
  11. 【請求項１１】誘電材料の上に窒化シリコンの層を形成
    することを特徴とする請求項（７）に記載の方法。
  12. 【請求項１２】基板の表面に充填した広い分離トレンチ
    を形成する方法において、 基板の表面に広いトレンチを形成するステップと、 基板表面の平面より上に充填材料の表面が延在するよう
    に、上記トレンチを含む基板の表面に該充填材料の層を
    コンフォーマルに形成するステップと、 上記充填材料の層の上に、反応性イオンエッチングから
    上記充填材料をマスクする耐エッチング性材料の層をコ
    ンフォーマルに形成するステップと、 上記充填材料の表面より下方に付着した耐エッチング性
    材料を除去しないで、充填材料の表面より上方に延在す
    る上記耐エッチング性材料部分のみを物理的研磨により
    選択的に除去して、上記トレンチの幅の内側にのみ耐エ
    ッチング性材料を残すステップと、 上記耐エッチング性材料によりマスクされていない上記
    充填材料層を上記トレンチの上部まで異方性に反応性イ
    オンエッチングして、上記トレンチより上に、充填材料
    を覆う残りの耐エッチング性材料を含むプラグを形成す
    るステップと、 上記プラグを除去して、上記基板の上面に対してほぼ平
    坦な上面を有する充填トレンチを得るステップと、 を含む上記の方法。
  13. 【請求項１３】上記充填材料が導電性材料であることを
    特徴とする請求項（12）に記載の方法。
  14. 【請求項１４】上記充填材料が誘電材料であることを特
    徴とする請求項（12）に記載の方法。
JP2244140A 1989-10-25 1990-09-17 誘電体充填分離トレンチ形成方法 Expired - Fee Related JPH0779129B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42715389A 1989-10-25 1989-10-25
US427153 1989-10-25

Publications (2)

Publication Number Publication Date
JPH03148155A JPH03148155A (ja) 1991-06-24
JPH0779129B2 true JPH0779129B2 (ja) 1995-08-23

Family

ID=23693699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2244140A Expired - Fee Related JPH0779129B2 (ja) 1989-10-25 1990-09-17 誘電体充填分離トレンチ形成方法

Country Status (3)

Country Link
EP (1) EP0424608B1 (ja)
JP (1) JPH0779129B2 (ja)
DE (1) DE69004932T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
DE69232648T2 (de) * 1991-11-29 2003-02-06 Sony Corp., Tokio/Tokyo Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
KR100252692B1 (ko) * 1991-11-29 2000-04-15 이데이 노부유끼 폴리쉬공정을 구비한 트렌치아이솔레이션의 형성방법 및 반도체장치의 제조방법
JP2874486B2 (ja) * 1991-11-29 1999-03-24 ソニー株式会社 ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
US5229316A (en) * 1992-04-16 1993-07-20 Micron Technology, Inc. Semiconductor processing method for forming substrate isolation trenches
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
EP0597603A3 (en) * 1992-11-13 1998-03-11 Digital Equipment Corporation Trench isolation planarization using a hard mask
FR2717307B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procede d'isolement de zones actives d'un substrat semi-conducteur par tranchees peu profondes quasi planes, et dispositif correspondant
WO1995025343A1 (en) * 1994-03-15 1995-09-21 National Semiconductor Corporation Planarized trench and field oxide isolation scheme
JP2757784B2 (ja) * 1994-08-29 1998-05-25 日本電気株式会社 半導体装置の製造方法
KR100361761B1 (ko) * 1995-06-02 2003-02-05 주식회사 하이닉스반도체 반도체소자의소자분리절연막형성방법
EP0853335A3 (en) * 1997-01-10 1999-01-07 Texas Instruments Incorporated Slurry and process for the mechano-chemical polishing of semiconductor devices
EP0855739A1 (en) * 1997-01-24 1998-07-29 Texas Instruments Inc. Tapered dielectric etch process for moat etchback
US5804490A (en) * 1997-04-14 1998-09-08 International Business Machines Corporation Method of filling shallow trenches
JPH11233609A (ja) * 1998-02-13 1999-08-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6284560B1 (en) * 1998-12-18 2001-09-04 Eastman Kodak Company Method for producing co-planar surface structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5976442A (ja) * 1982-10-26 1984-05-01 Toshiba Corp 半導体装置の製造方法
JPH0620098B2 (ja) * 1983-01-27 1994-03-16 日本電気株式会社 半導体装置の素子分離方法
JPS59141243A (ja) * 1983-02-02 1984-08-13 Mitsubishi Electric Corp 素子間分離の形成方法
JPS59217339A (ja) * 1983-05-26 1984-12-07 Toshiba Corp 半導体装置の製造方法
JPS6039835A (ja) * 1983-08-12 1985-03-01 Hitachi Ltd 基板表面の平坦化方法
JPS6217861A (ja) * 1985-07-17 1987-01-26 Hitachi Ltd 文書作成装置
US4671970A (en) * 1986-02-05 1987-06-09 Ncr Corporation Trench filling and planarization process
FR2599892B1 (fr) * 1986-06-10 1988-08-26 Schiltz Andre Procede d'aplanissement d'un substrat semiconducteur revetu d'une couche dielectrique
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.
US4962064A (en) * 1988-05-12 1990-10-09 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures

Also Published As

Publication number Publication date
EP0424608A1 (en) 1991-05-02
JPH03148155A (ja) 1991-06-24
EP0424608B1 (en) 1993-12-01
DE69004932D1 (de) 1994-01-13
DE69004932T2 (de) 1994-05-19

Similar Documents

Publication Publication Date Title
US5173439A (en) Forming wide dielectric-filled isolation trenches in semi-conductors
EP0545263B1 (en) Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
USRE39126E1 (en) Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
US6165889A (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
JP2874486B2 (ja) ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
US6348395B1 (en) Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JPH0779129B2 (ja) 誘電体充填分離トレンチ形成方法
JPH0650759B2 (ja) 高度に平面化された集積回路構造を作るための方法
US6352928B2 (en) Method of forming trench isolation
EP0878836B1 (en) Planarising a semiconductor substrate
JPH0969495A (ja) 半導体装置の製造方法
JP3257511B2 (ja) ポリッシュ工程を備えた半導体装置の製造方法
JP2000500920A (ja) Ｃｍｐを用いた集積回路内の多層メタライゼーション構造の平坦化の効率的かつ経済的な方法
US7157792B1 (en) Forming a substantially planar upper surface at the outer edge of a semiconductor topography
KR100338937B1 (ko) 반도체 장치의 분리구조 제조방법
KR100252692B1 (ko) 폴리쉬공정을 구비한 트렌치아이솔레이션의 형성방법 및 반도체장치의 제조방법
US20020076653A1 (en) Novel method to planarize semiconductor surface
US6436831B1 (en) Methods of forming insulative plugs and oxide plug forming methods
JP2917917B2 (ja) 半導体装置の製造方法
JPH11145285A (ja) 配線形成方法
KR100203138B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100190065B1 (ko) 트렌치 소자분리방법
KR19990039741A (ko) 반도체장치에 있어서 평탄화 방법
KR950011987B1 (ko) 금속 평탄화를 이용한 반도체 소자의 금속 배선 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees