JP2000500960A - 供給電圧に対する出力電圧の依存性が比較的僅かな電圧増倍装置 - Google Patents

Abstract

(57)【要約】 本発明は、例えばフラッシュＥＥＰＲＯＭのプログラミングに必要とされる、電圧増倍のための装置に関する。本発明によれば、供給電圧の大きな変動が許容されなければならない集積回路においても、比較的簡単で良好な出力電圧制御が実施可能である。

Description

【発明の詳細な説明】 供給電圧に対する出力電圧の依存性が比較的僅かな電圧増倍装置 不揮発性メモリ、例えばフラッシュＥＥＰＲＯＭなどののメモリに対しては、 いわゆる電圧ポンプによって生成される約３０Ｖまでの“高電圧”が利用されて いる。この電圧ポンプは、容量性の電圧増倍原理に従って動作し、ポンプ段毎に ＭＯＳダイオードとコンデンサを有している。供給電圧の大きな変動が許容され るべき集積回路の場合では制御された電圧ポンプが用いられる。この電圧ポンプ は十分に安定した内部定格電圧を保証する。この種の充電ないし電圧ポンプは次 のように設計される必要がある。すなわち僅かな供給電圧、例えば２．５Ｖ程度 の電圧でも内部の所要定格電圧（例えば５Ｖ）が達成できるように設計される必 要がある。しかしながらその反面このことは、供給電圧が高い場合（例えば５な いし６Ｖに、短時間の間非常に高い電圧、例えば２０〜３０Ｖに達し得る危険性 を伴う。これは制御において著しい問題となる。 公知文献“A.Umezawa et al,A 5V-Only Operation 0.6μm Flash EEPROM with Decorder Scheme in Triple-well Structure，IEEE Journal of Solid Stae Ci rcuits,vol.27,No.11(1992)”からは、高圧ＰＭＯＳト ランジスタと付加的ブーストトランジスタを備えた電圧増倍装置が公知である。 しかしながらこの装置は、供給電圧において大きな変動が許容されなければなら ない集積回路には適していない。 欧州特許出願 0 350 462 明細書からは、クロック信号がリング発振器から生 成され、その周波数が出力電圧に依存している、電圧増倍器の出力電圧制御手法 が開示されている。 また欧州特許出願 0 135 889 明細書からは、ｐチャネルトランジスタの基板 が供給電圧源に固定的に接続され、ｎチャネルトランジスタの基板が基準電位に 固定的に接続されている、電圧増倍回路が公知である。 ここにおいて本発明の課題は、ポンプ電圧ないしは供給電圧に対する出力電圧 の依存性が僅かで、かつ可及的にワイドな供給電圧範囲に対しても適している、 電圧増倍装置を提供することである。 この課題は、請求項１の特徴部分に記載の本発明によって解決される。 次に本発明を図面に基づき以下の明細書で詳細に説明する。 図面 図１は、本発明による装置を示した図である。 図２は、ポンプ電圧に対する出力電圧の依存性を、公知の電圧増倍装置と本発 明による装置の場合で示した図である。 実施例 図１には、４つの段での本発明による出力電圧Ｖｐｍｐの生成のための装置が 示されている。この場合第１の段はＭＯＳトランジスタＸ１と、ＮＭＯＳトラン ジスタＹ１と、コンデンサ１１とコンデンサ１２を有している。第２の段は、Ｎ ＭＯＳトランジスタＸ２，Ｙ２とコンデンサ２１，２２を有し、第３の段は、Ｎ ＭＯＳトランジスタＸ３，Ｙ３と、コンデンサ３１，３２を有し、第４の段は、 ＮＭＯＳトランジスタＸ４，Ｙ４とコンデンサ４１，４２を有している。本発明 による装置の入力電圧Ｖｉｎは、トランジスタＸ１の１つの端子に供給されてお り、この場合この端子は、トランジスタＹ１のゲート端子に接続され、第１の段 の入力側を表している。トランジスタＸ１のゲートは、トランジスタＹ１の１つ の端子に接続され、さらにコンデンサ１１を介してクロック信号入力側Ｆ１と接 続されている。第１の段の出力側は、トランジスタＹ１の第２の端子と、トラン ジスタＸ１の第２の端子と、コンデンサ１２を介してクロック信号入力側Ｆ３に 接続されている。第２の段の入力側は、第１の段の出力側と接続され、第２の段 の出力側は、第３の段の入力側に接続されている。第２の段の構造は、第１の段 の構造に相応している。この場合コンデンサ２１は、コンデンサ１１のようにク ロック信号入力側Ｆ４に接続されるのではなく、クロック信号入力側Ｆ２に接続 され、コンデンサ２２は、コンデンサ１２のようにクロック信号入力側Ｆ１に接 続されるのではなく、クロック信号入力側Ｆ３に接続されている。第３及び第４ の段の構造とそのクロック信号の供給経路も第１及び第２の段のものに相応し、 第２の段に後置接続されている。第４の段の出力側には、通流方向に接続された ダイオードＤが設けられている。このダイオードＤのカソード端子からは出力電 圧Ｖｐｍｐが送出される。 ブーストトランジスタＹ１〜Ｙ４は、電圧ポンプの効果を高めているが、本発 明においては、必ずしも必要なものではない。 供給電圧Ｖｄｄは、ここでは例えば２.５Ｖ〜５.５Ｖの範囲で変動し得るもの とし、ポンプクロック信号Ｆ１とＦ３並びにブーストクロック信号Ｆ２とＦ４は 、例えば発振器と後続のトリガ論理回路によって生成されるものとする。その際 にクロック電圧Ｆ１〜Ｆ４は、供給電圧と同じ範囲で変動する。制御ユニット、 例えば比例/差動-制御ユニットＰＤを用いることにより、次のように構成される 。すなわち電圧に適した制御器が設けられている限り、相応の入力電圧Ｖinのも とで所望の出力電圧Ｖｐｍｐが基板端子の特殊な回路接続なしでも生成されるよ うに構成される。 制御ユニットとしては比較的簡単なＰ制御器や効率的ではあるけれどもやや複 雑なＰＩＤ制御器などが用いられてもよい。 本発明による装置はさらに制御された分圧器と、ｐチャネルトランジスタＭ１ 、Ｍ２、Ｍ３を有している。この場合これらのトランジスタＭ１〜Ｍ３は、直列 に接続され、２つのトランジスタＭ２，Ｍ３は、電流制限ダイオードとして接続 される。この電流制限ダイオードの代わりに別の電流制限素子、例えば１つ又は それ以上の抵抗なども可能である。トランジスタＭ１の第１の端子は、出力電圧 Ｖｐｍｐと接続され、トランジスタＭ１（これのゲートはＶｄｄに接続される） の第２の端子は、トランジスタＭ２の第１の端子に接続されている。この場合こ の接続点にはウエル電圧Ｖ_Wが供給される。この電圧はトランジスタＸ１〜Ｘ４ 並びにＹ１〜Ｙ４の全ての基板端子にも供給される。トランジスタＭ２の第２の 端子とゲート端子は、基板端子とトランジスタＭ３の第１の端子に接続されてい る。トランジスタＭ３の第２の端子とゲート端子は、基準電位ｇｎｄに接続され ている。 本発明によれば、高圧ＣＭＯＳトランジスタの既存の基板効果が次のようにし て所期のように利用される。すなわち電圧ポンプが、低い供給電圧Ｖｄｄの際に は効果的に使われ、高い供給電圧Ｖｄｄの際には制御が著しく簡単になるように 低下される。この制御はより簡単である。なぜなら図２にも示されているように 、制御すべきＶｐｍｐの電圧レベルが、Ｖｄｄの電圧レベルが２.５Ｖ〜５.５Ｖ のもとで１２.６Ｖから４. ５Ｖに低下されるからである。 この目的のためにブーストされた電荷ポンプのもとでブースト振幅が約１Ｖま で低減されなければならない。それによって基板効果が生じる。トランジスタＭ １〜Ｍ３の分圧器は、トランジスタＭ１のゲートを介した供給電圧Ｖｄｄの減結 合を介してトランジスタＸ１〜Ｘ４並びに場合によってはＹ１〜Ｙ４の基板端子 において高い供給電圧Ｖｄｄの際に低いウエルバイアス電圧Ｖ_Wを作用せしめる 。このことは低い基板効果に相応する。 例えば供給電圧Ｖｄｄが２.５Ｖの場合に、ウエルバイアス電圧Ｖwは約４.３ Ｖになり、約４.７Ｖの供給電圧値からは、ほぼ一定の０.７Ｖの電圧値が達成さ れる。供給電圧Ｖｄｄが３.１Ｖ以下である場合には、順方向に極性付けられた ダイオードによってトランジスタＸ１〜Ｘ４並びに場合によってはＹ１〜Ｙ４の ソースとＰウエルとの間で漏れ電流が流れる。それによりウエルバイアス電圧Ｖ_w は低減する。リニアに制御されるトランジスタＭ１〜Ｍ３からなる分圧器の範 囲、すなわち３.１Ｖ〜４.７Ｖの範囲に対しては、出力電圧に対するポンプ電圧 の感度は、トランジスタＭ１〜Ｍ３からなる分圧器なしの装置における４.４Ｖ/ １Ｖに比べ、０.９Ｖ/１Ｖとなる。このようなポンプ出力電圧の、供給電圧Ｖｄ ｄに対する僅かな依存性は、制御の著しい簡単化に結び付く。 図２には、本発明による装置の場合（グラフ１）と、トランジスタＭ１〜Ｍ３ からなる分圧器なしの装置の場合（グラフ２）における、出力電圧Ｖｐｍｐとブ ースト/ポンプパルスＦ１〜Ｆ４の振幅との関係が示されている。この場合パル スＦ１とＦ３のポンプ電圧振幅は、供給電圧Ｖｄｄに相応し、図１に示されてい る回路構成の本発明による装置によれば、ポンプ電圧Ｖｐｍｐの供給電圧Ｖｄｄ への僅かな依存性も定性的に反映される。ブーストパルスは有利には１Ｖの振幅 を有する。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９８年６月１０日（１９９８．６．１０） 【補正内容】 ヨーロッパ特許出願 0 678 970 明細書からは、多数の同種の回路段が設けら れ、これらのそれぞれが２つのトランジスタと２つのコンデンサを有し全てのト ランジスタの基板端子が共通の電圧レベルを有している、電圧増倍回路が公知で ある。 ここにおいて本発明の課題は、ポンプ電圧ないしは供給電圧に対する出力電圧 の依存性が僅かで、かつ可及的にワイドな供給電圧範囲に対しても適している、 電圧増倍装置を提供することである。 請求の範囲 １．少なくとも２つのポンプトランジスタ（Ｘ１〜Ｘ４）が直列回路として接 続されており、この場合第１のポンプトランジスタ（Ｘ１）は、入力電圧のため の入力側（Ｖ_in）に直接接続され、最後のポンプトランジスタ（Ｘ４）は直接か 又は間接的に当該装置の出力電圧のための出力側（Ｖｐｍｐ）に接続され、 奇数番目のポンプトランジスタ（Ｘ１，Ｘ３）のゲートは、第１のキャパシタ ンス（１１，３１，）を介して第１のクロック信号入力側（Ｆ４）に接続され、 偶数番目のポンプトランジスタ（Ｘ２，Ｘ４）は、さらなる第１のキャパシタン ス（２１，４１）を介して第２のクロック信号入力側（Ｆ２）に接続され、 前記直列回路の奇数番目の接続点（Ｘ１，Ｘ２；Ｘ３，Ｘ４）は、第２のキャ パシタンス（１２，３２）を介して第３のクロック信号入力側（Ｆ１）に接続さ れ、偶数番目の接続点（Ｘ２，Ｘ３；Ｘ４，ＶｐｍｐないしＸ４，Ｄ）は、さら なる第２のキャパシタンス（２２，２４）を介して第４のクロック信号入力側（ Ｆ３）に接続されている、電圧増倍装置において、 当該装置の出力側（Ｖｐｍｐ）は、制御器（ＰＤ）に接続され、該制御器（Ｐ Ｄ）は、第１、第２、第３、第４のクロック信号（Ｆ１〜Ｆ４）をオンオフし、 それによって相応の入力電圧（Ｖ_in）のもとで所望 の出力電圧（Ｖｐｍｐ）が生成され、 出力側から送出される電圧（Ｖｐｍｐ）の分圧（Ｖ_W）を、前記少なくとも２ つのポンプトランジスタ（Ｘ１〜Ｘ４）の仝ての基板端子に供給する、分圧器が 設けられていることを特徴とする電圧増倍装置。 ２．前記各ポンプトランジスタのゲートは、それぞれ１つのブーストトランジ スタ（Ｙ１〜Ｙ４）を介して、先行のポンプトランジスタとの各接続点に接続さ れ、前記各ブーストトランジスタのゲートは、後続のポンプトランジスタ又は装 置入力側（Ｖ_in）との各接続点に接続され、前記ブーストトランジスタ（Ｙ１〜 Ｙ４）とポンプトランジスタ（Ｘ１〜Ｘ４）の全ての基板端子には、分圧器によ って形成される分圧（Ｖ_W）が供給される、請求項１記載の電圧増倍装置。

Claims (1)

1. 【特許請求の範囲】 １．電圧増倍装置において、 少なくとも２つのポンプトランジスタ（Ｘ１〜Ｘ４）が直列回路として接続 されており、この場合第１のポンプトランジスタ（Ｘ１）は、直接入力側（Ｖ_in ） に接続され、最後のポンプトランジスタ（Ｘ４）は直接か又は間接的に当該装 置の出力側（Ｖｐｍｐ）に接続され、 奇数番目のポンプトランジスタ（Ｘ１，Ｘ３）のゲートは、第１のキャパシ タンス（１１，３１，）を介して第１のクロック信号入力側（Ｆ４）に接続され 、偶数番目のポンプトランジスタ（Ｘ２，Ｘ４）は、さらなる第１のキャパシタ ンス（２１，４１）を介して第２のクロック信号入力側（Ｆ２）に接続され、 前記直列回路の奇数番目の接続点（Ｘ１，Ｘ２；Ｘ３，Ｘ４）は、第２のキ ャパシタンス（１２，３２）を介して第３のクロック信号入力側（Ｆ１）に接続 され、偶数番目の接続点（Ｘ２，Ｘ３；Ｘ４，ＶｐｍｐないしＸ４，Ｄ）は、さ らなる第２のキャパシタンス（２２，２４）を介して第４のクロック信号入力側 （Ｆ３）に接続され、 当該装置の出力側（Ｖｐｍｐ）は、制御器（ＰＤ ）に接続され、該制御器（ＰＤ）は、第１、第２、第３、第４のクロック信号（ Ｆ１〜Ｆ４）をオンオフし、 出力側から送出される電圧（Ｖｐｍｐ）の分圧（Ｖ_W）を、前記少なくとも ２つのポンプトランジスタ（Ｘ１〜Ｘ４）の全ての基板端子に供給する、分圧器 が設けられていることを特徴とする電圧増倍装置。 ２．前記各ポンプトランジスタのゲートは、それぞれ１つのブーストトランジス タ（Ｙ１〜Ｙ４）を介して、先行のポンプトランジスタとの各接続点に接続され 、前記各ブーストトランジスタのゲートは、後続のポンプトランジスタ又は装置 入力側（Ｖ_in）との各接続点に接続され、前記ブーストトランジスタ（Ｙ１〜Ｙ ４）とポンプトランジスタ（Ｘ１〜Ｘ４）の全ての基板端子には、分圧器によっ て形成される分圧（Ｖ_W）が供給される、請求項１記載の電圧増倍装置。 ３．前記分圧器は、ｐチャネルＭＯＳトランジスタ（Ｍ１）と電流制限素子（Ｍ ２，Ｍ３）の直列回路から形成されており、前記ｐチャネルＭＯＳトランジスタ （Ｍ１）と電流制限素子（Ｍ２，Ｍ３）の間の接続点には分圧（Ｖ_W）が供給さ れ、前記電流制限素子は基準電位（ｇｎｄ）に接続されており、この場合前記第 １のＭＯＳトランジスタ（Ｍ１）の、接 続点とは異なる方の端子は当該装置の出力側（Ｖｐｍｐ）と接続されており、さ らに前記ｐチャネルＭＯＳトランジスタ（Ｍ１）のゲート端子は、供給電圧入力 側（Ｖｄｄ）に接続されている、請求項１又は２記載の電圧増倍装置。 ４．前記２つのさらなるＭＯＳトランジスタ（Ｍ２，Ｍ３）は、ダイオードとし て接続され、電流制限素子として形成されている、請求項１〜３いずれか１項記 載の電圧増倍装置。 ５．前記制御器（ＰＤ）は、ポンプ及びブーストクロック信号（Ｆ１〜Ｆ４）の オンオフのために、比例/差動制御器を有している、請求項１〜４いずれか１項 記載の電圧増倍装置。