JP2000505997A - 高電圧ａｃ―低電圧ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 本発明の高電圧ＡＣ−低電圧ＤＣコンバータは高電圧ＡＣ入力からパルス状の高電圧ＤＣ信号を出力する整流回路と、その主電流通路が整流回路の出力端子とコンバータの出力端子との間に結合されたスイッチとを含む。フィルタキャパシタを出力端子に結合して低電圧ＤＣ出力を平滑化する。第１及び第２の電圧センサを整流回路の出力端子及びコンバータの出力端子にそれぞれ結合する。第１の電圧センサは低電圧（代表的には零ボルト）を検出するよう設定し、第２の電圧センサは所望の低電圧ＤＣ出力レベルを検出するよう設定する。第１及び第２の電圧センサの出力端子をラッチ回路のセット及びリセット入力端子に結合し、ラッチ回路の出力端子をスイッチの制御端子に結合して、第１の電圧センサからのセット入力の受信時にスイッチをターンオンさせ、第２の電圧センサからのリセット入力の受信時にスイッチをターンオフさせる。このコンバータ構成はコンパクトで高効率の電源回路を提供する。

Description

【発明の詳細な説明】 高電圧ＡＣ−低電圧ＤＣコンバータ発明の背景 本発明は負荷を附勢するコンバータ形電源回路、特に高ＡＣ入力電圧を電気的 負荷用の比較的低いＤＣ出力電圧に変換するトランスレス電源回路に関するもの である。 ６０HzのＡＣ電源電圧のようなＡＣ電圧源から低ＤＣ電圧を供給する必要があ る多くの用途がある。例えば、高電力又は高電圧集積回路（ＩＣ）の用途におい ては、しばしば低ＤＣ電圧を発生させて制御回路を附勢する必要がある。 このような変換を実施する種々の既知の方法がある。例えば、ＡＣ電源電圧を 変成器により低いＡＣ電圧に変換して整流器に供給することができる。これは大 形且つ高価な構成となり、効率もあまりよくない。 他の可能な方法はＡＣ電源電圧を整流し、発生した高ＤＣ電圧を直列電圧降下 素子、例えば抵抗又はトランジスタにより低減させる。しかし、このような構成 は直列素子に大きな電力消費を必要とするため、あまり効率がよくない。 米国特許第５，０５５，９９４号は、ＡＣ電源ライン間に直列に接続された半 導体スイッチング素子、ダイオード及びキャパシタを含むＡＣ電圧−ＤＣ電圧コ ンバータを開示している。ＤＣ出力電圧はキャパシタ両端間から取り出される。 検出（制御）回路が、入力電圧に応答して、スイッチング素子を、所定の電圧レ ベルより低いＡＣ電圧の部分中のみ導通するようトリガする。トランジスタスイ ッチング素子のゲート制御電圧はキャパシティブ電圧の電圧レンジ外にセットす る必要があり、つまり制御回路はＤＣ出力電圧からではなく入力ＡＣ電圧から附 勢する必要がある。更に、少なくとも１つの抵抗を用いてＡＣ入力端子から制御 回路に電流を供給し、且つツェナーダイオードをこの抵抗と直列に接続して制御 回路に供給する電圧をクランプする。この結果として、抵抗における大きな電力 消費、高電圧素子の使用、及び制御回路の集積化の困難性等の多数の欠点を生ず る。これらの欠点はこのタイプのＡＣ／ＤＣコンバータのユーティリティを制限 する。 米国特許第４，７６８，１４２号は、広範囲の主電源電圧に亘って第１キャパ シタ間の電圧をほぼ一定に維持し、モータを附勢する電源回路を開示している。 この電源回路では、このキャパシタを、特定の入力電圧以上において第１トラン ジスタを第２キャパシタ及び第１抵抗を経てターンオンさせて供給主電源電圧の 立ち上がり縁中充電させる。ダイオードの出力端の整流主電源電圧が第１ツェナ ーダイオードにより決まる特定値を越えると、第２トランジスタがターンオンす る。その結果として第１トランジスタがターンオフする。第１トランジスタがタ ーンオフすると、第１キャパシタがモータを経て放電する。このとき第２キャパ シタが第２ツェナーダイオードを経て放電し、第１トランジスタがターンオンす るのを阻止する。この電源回路は電気シェーバを種々のＡＣ電源電圧（例えば１ １５Ｖ及び２３０Ｖ）により附勢することができるため、電気シェーバの電源回 路として有用であるが、電力の浪費が大きすぎ、且つ比較的複雑で費用がかかる 。 ＤＥ３２４５２３８の電源回路では、可制御トランジスタスイッチを移相ＡＣ 電源電圧及び非移相整流電源電圧を受信するドライバ段で駆動する。スイッチは 整流電源電圧を受信する。この電源は比較的低いＤＣ電圧も整流電源電圧から直 接供給する。スイッチは整流電源電圧が所定の低レベルのときにダイオード及び 抵抗を経てターンオンされる。スイッチは移相ＡＣ電圧が所定の高レベルに達す るときに第２トランジスタによりターンオフされる。即ち、スイッチは出力電圧 に結合された電圧センサ及びラッチ回路により取り出される信号によってではな く、移相ＡＣ電源電圧から取り出される信号によってターンオフされる。 他のＡＣ／ＤＣコンバータ回路がＥＰ０３２４９０２に開示されている。２２ ０Ｖ ＡＣ幹線電圧を降圧変成器を介して全波整流器、スイッチ及びダイオード を経て負荷キャパシタに結合する。スイッチは、低電圧センサを経てキャパシタ に結合されたリセット入力端子及び高電圧センサを経てキャパシタに結合された セット入力端子を有するフリップフロップにより制御される。スイッチは、キャ パシタ電圧Ｕaが基準電圧Ｕ2以下に低下するとき閉じる。スイッチは、整流電源 電圧Ｕ11が基準電圧Ｕ1以下に低下するとき開く。ＥＰ０３２４９０２の図２の 波形は、電圧Ｕaが比較的高い基準電圧Ｕ2以下に低下する瞬時から次の零交差ま でスイッチが閉じる（導通する）ことを示す。 この回路の目的は回路の出力電圧がプリセット値（Ｕ2）以下に低下しないよ うにすることにある。こうするために、この回路は変成器を用いてＡＣ電源電圧 を低いＡＣ電圧に降圧し、次にアクティブスイッチング回路を用いて負荷キャパ シタに供給する電荷の量を制御している。 ＥＰ０３２４９０２の電源回路は、入力を回路の出力電圧からのみ取るセンサ を使用し、スイッチが出力がＵ2以下に低下する場合にのみターンオンし、非整 流出力（即ちダイオード前のノード）が電圧Ｕ1以下に低下する場合にターンオ フしうるようにしている。この電源も負荷キャパシタの前に嵩張る変成器及びダ イオードを必要とし、従って容易に集積することができない。更に、スイッチ（ １３）のターンオン瞬時が負荷の関数として大きく変化し、その結果としてスイ ッチに大きな電力損を生ずる。発明の概要 本発明の目的は上述した従来の回路に存在する欠点を解消したＡＣ／ＤＣコン バータ電源回路を提供することにある。 本発明の他の目的は同等の従来回路より効率のよいＡＣ／ＤＣコンバータ回路 を提供することにある。 本発明の更に他の目的は降圧変成器を使用することなくＡＣ電源ラインから直 接動作する高効率のＡＣ／ＤＣコンバータを提供することにある。 本発明の更に他の目的はそのアクティブスイッチング回路を単一集積回路内に 容易に集積化しうる低電力損失のＡＣ／ＤＣコンバータを提供することにある。 本発明のＡＣ／ＤＣコンバータは、これらの目的及び他の目的を達成するため に、スイッチ及びキャパシタを、入力端子がＡＣ電源に直接接続された整流回路 の出力端子間に直列に接続する。ラッチ回路によりこのスイッチのスイッチング を、ＡＣ電源電圧が、即ち整流回路の出力の整流パルス状電圧が低電圧レベルの ときにこのスイッチが導通するよう制御する。このスイッチは電源電圧が低いと きにのみ導通するため、このスイッチの電力損失又は電力消費は極めて低くなり 、コンバータの効率が極めて良くなる。ラッチは回路の入力側に結合された低（ 代表的には零ボルト）電圧センサ回路により制御され、入力電圧が低電圧レベル に低下するときスイッチをターンオンさせる。ラッチは負荷（出力）キャパシタ に 結合された第２の電圧センサ回路によっても制御され、キャパシタが所望の低い 値（例えば１５Ｖ）のＤＣ電圧に充電されたときスイッチをターンオフさせる。 こうして負荷キャパシタが高ＡＣ電圧から低ＤＣ電圧に直接充電される。 本発明の好適実施例では、スイッチはＦＥＴスイッチとする。このＦＥＴスイ ッチはＪＦＥＴスイッチ又はデプリーション形ＭＯＳＦＥＴスイッチの何れかと することができる。 本発明の他の好適実施例では、第１の電圧センサにより検出される低電圧レベ ルは約零ボルトにし、第２の電圧センサにより検出される電圧はコンバータ回路 の所望の低電圧ＤＣ出力レベルにほぼ等しくする。 本発明による高電圧ＡＣ−低電圧ＤＣコンバータは、コンパクトで高効率の回 路が得られるとともに、降圧変成器を必要としないために容易に集積することが できるとう格別の改善をもたらす。 本発明のこれらの特徴及び他の特徴は以下に記載する実施例の説明から明らか になる。図面の簡単な説明 本発明は、図面とともに以下に記載する説明を参照すればより完全に理解する ことができる。図面において、 図１は本発明による高電圧ＡＣ−低電圧ＤＣコンバータのブロック図を示し、 図２は本発明による高電圧ＡＣ−低電圧ＤＣコンバータの回路図を示し、 図３は図２のコンバータにより発生される数個の電圧波形を示す（一定の比率 で描いてない）。好適実施例の説明 本発明による高電圧ＡＣ−低電圧ＤＣコンバータ１０を図１にブロック図で示 す。このコンバータは高電圧のＡＣ入力信号１５を受信するＡＣ入力端子１２及 び１４を有し、これらの入力端子は整流回路１６に結合され、この整流回路がＡ Ｃ入力信号から整流された又はパルス状の高電圧ＤＣ信号Ｖ_Iを発生する。この 整流回路は図２に示すような全波整流回路、半波整流回路又はＡＣ入力からパル ス状のＤＣ出力を発生する他の任意の適当な回路にすることができる。 整流回路１６の出力端子をスイッチ１８に結合する。このスイッチは整流回路 の出力端子Ｖ_Iとコンバータの出力端子Ｖ_Oとの間にスイッチング可能な電流通路 を与える。 スイッチ１８は、セット入力端子Ｓ、リセット入力端子Ｒ及び出力端子Ｑを有 するフリップフロップ回路のようなラッチ回路２０により制御され、その出力端 子Ｑにスイッチ１８を制御する制御電圧Ｖ_Qが発生する。 このラッチ回路２０のセット入力端子Ｓは、整流器１６の出力端子Ｖ_Iに結合 された入力端子を有し、回路のＤＣ出力電圧Ｖ_Oより低い第１の電圧レベル、本 例では零ボルトを検出する第１の電圧センサ２２により駆動される。このラッチ 回路２０のリセット入力端子Ｒは、出力端子Ｖ_Oに結合された入力端子を有し、 コンバータ回路のＤＣ出力電圧、本例では例えば１５ボルトを検出する第２の電 圧センサ２４の出力端子に結合される。 フィルタキャパシタ２６を出力端子Ｖ_Oに結合してＤＣ出力電圧を平滑化する 。動作中負荷２８を出力端子Ｖ_Oに結合してコンバータ回路により発生されるＤ Ｃ出力電圧を受信させる。 図２は本発明による高電圧ＡＣ−低電圧ＤＣコンバータ１０の回路図を示す。 この実施例では、整流回路１６はダイオード３０、３２、３４及び３６からなる 全波ブリッジ整流回路でるが、半波ブリッジ回路のような他の任意のタイプの整 流回路を使用することができる。スイッチ１８は本例ではＪＦＥＴ３８として示 すが、デプリーションモードＭＯＳトランジスタのような他のタイプのスイッチ を使用することもできる。ＪＦＥＴ３８は双方向に導通するので、ダイオード３ ９を設けて、出力端子Ｖ_Oの電圧が整流回路の出力端子Ｖ_Iの電圧より大きいとき にこのＪＦＥＴが導通するのを阻止する。 第１の電圧センサ２２は高電圧センシングダイオード４０、ダイオード４２及 び抵抗４４により実現し、第２の電圧センサ２４はツェナーダイオード４６、抵 抗４８及びバイポーラトランジスタ５０及び５２からなる電流ミラーにより構成 する。本発明は図示の特定のセンサ構造に限定されず、図示のセンサの代わりに 他の適当な電圧センサを使用することもできる。 図２の回路では、ラッチ回路２０はＮＡＮＤゲート５４及び５６とインバータ ５８とからなるが、当業者であれば、図示のラッチ回路は単なる一例であり、他 の任意の適当なラッチ回路を使用することができる。 この高電圧ＡＣ−低電圧ＤＣコンバータ１０の動作を図３に示す波形を参照し て説明する。図３において、整流回路１６の出力端子の高電圧パルス状ＤＣ信号 Ｖ_Iは一連の正方向正弦半波として示し、各パルスは約零ボルトから入力端子１ ２及び１４に供給されるＡＣ入力信号の振幅により決まるピーク電圧まで変化す る。波形Ｖ_Iが約零ボルトに戻る度に、第１の電圧センサ、本例では零ボルトセ ンサがこのレベルを検出し、ラッチ２０をセットし、その出力Ｖ_Qを図３の波形 Ｖ_Qに示すように瞬時ｔ₁，ｔ₃及びｔ₅にハイにする。次に、整流出力Ｖ_Iが回路 の所望のＤＣ出力電圧、本例では１５ボルトまで上昇すると、第２の電圧センサ （１５ボルトセンサ）２４がラッチ２０をリセットし、その出力電圧Ｖ_Qを図３ に示すように瞬時ｔ₂，ｔ₄及びｔ₆にロウにする。 スイッチ１８は電圧Ｖ_Qにより制御されるため、このスイッチは瞬時ｔ₁，ｔ₃ 及びｔ₅にターンオンされ、瞬時ｔ₂，ｔ₄及びｔ₆にターンオフされる。スイッチ １８がｔ₁及びｔ₂の間、ｔ₃及びｔ₄の間、及びｔ₅及びｔ₆の間オンであるとき、 ノードＶ_IとＶ_Oとが接続され、キャパシタ２６が図３に示すようにノードＶ_Iの 電圧に充電される。キャパシタ２６の電圧Ｖ_Oが所望のＤＣ出力電圧（本例では １５ボルト）に到達すると、センサ２４が動作して、ラッチ２０をリセットし、 スイッチ１８を開く。これにより出力端子Ｖ_OがＶ_Iから切り離され、電圧Ｖ_Oが その最大値からキャパシタ２６と負荷２８とにより決まる時定数でゆっくり減衰 する。この減衰は、センサ２２が次のサイクルにより再び駆動されるまで続き、 このときラッチ２０が再びセットされ、スイッチ１８がターンオンされ、以上の サイクルが繰り返えされる。 本発明によるコンバータ回路は多数の重要な利点を提供する。嵩張る変成器及 び数個の高電圧素子を使用する従来の回路と異なり、本発明の回路は変成器を使 用せず、また最少の高電圧素子を使用するのみであるから、経済的でコンパクト で、且つ容易に集積しうる装置となる。更に、制御回路のほぼ全体がＤＣ出力電 圧Ｖ_Oから附勢されるため、安定で高効率の制御回路動作が得られる。 更に、スイッチ１８は各パルス状電圧サイクルの開始時又はほぼ零ボルト時に ターンオンされ、所望の低ＤＣ出力電圧に到達するときターンオフされるため、 スイッチが導通し始める時間が大きく変化しうるとともに導通が高入力電圧時に のみ起こりうる従来の回路と異なり、導通は入力電圧が低いときにのみ起こるの で、本発明の回路は安定に、矛盾なく、効率的に動作させることができる。 本発明を特に図面を参照して幾つかの好適実施例につき説明したが、当業者で あれば本発明の範囲から逸脱することなく種々の変更を加えることが可能である 。例えば、種々の異なるタイプの整流回路又はスイッチを用いることができ、ま た種々の異なる電圧センサ及びラッチ回路を用いて特定の設計要件を満足させる ことができる。

Claims (1)

1. 【特許請求の範囲】 １．高電圧ＡＣ−低電圧ＤＣコンバータであって、 高電圧ＡＣ信号を受信するＡＣ入力端子と、 前記ＡＣ入力端子に結合された入力端子を有するとともにパルス状の高電圧 ＤＣ信号を発生する出力端子を有する整流回路と、 その主電流通路が前記整流回路の出力端子と前記コンバータの低ＤＣ出力電 圧用の出力端子との間に結合されたスイッチと、 前記コンバータの出力端子に結合されたフィルタキャパシタと、 前記整流回路の出力端子に結合された入力端子及び出力端子を有し、前記低 ＤＣ出力電圧より低い第１の電圧レベルを検出する第１の電圧センサと、 前記コンバータの出力端子に結合された入力端子及び出力端子を有し、前記 低ＤＣ出力電圧にほぼ等しい第２の電圧レベルを検出する第２の電圧センサと 、 前記第１の電圧センサの出力端子に結合されたセット入力端子、前記第２の 電圧センサの出力端子に結合されたリセット入力端子及び前記スイッチの制御 端子に結合された出力端子を有し、前記第１の電圧センサからのセット入力の 受信時に前記スイッチをターンオンさせ、前記第２の電圧センサからのリセッ ト入力の受信時に前記スイッチをターンオフさせるラッチ回路と、 を備えることを特徴とする高電圧ＡＣ−低電圧ＤＣコンバータ。 ２．前記整流回路は全波整流回路であることを特徴とする請求項１記載の高電圧 ＡＣ−低電圧ＤＣコンバータ。 ３．前記スイッチはＦＥＴスイッチであることを特徴とする請求項１記載の高電 圧ＡＣ−低電圧ＤＣコンバータ。 ４．前記ＦＥＴスイッチはＪＦＥＴスイッチであることを特徴とする請求項３記 載の高電圧ＡＣ−低電圧ＤＣコンバータ。 ５．前記ＦＥＴスイッチはデプリーション形ＭＯＳＦＥＴスイッチであることを 特徴とする請求項３記載の高電圧ＡＣ−低電圧ＤＣコンバータ。 ６．前記第１の電圧レベルは約零ボルトであることを特徴とする請求項１記載の 高電圧ＡＣ−低電圧ＤＣコンバータ。 ７．前記第２の電圧レベルは約１５ボルトであることを特徴とする請求項１記載 の高電圧ＡＣ−低電圧ＤＣコンバータ。