JP2000507009A - 単一の命令に応答して演算を複数回実行する方法および装置 - Google Patents

Abstract

(57)【要約】 通常ＲＩＳＣ命令および特殊ＲＩＳＣ命令を実行するＲｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ、ＲＩＳＣプロセッサを動作させる方法。この方法は、各通常ＲＩＳＣ命令に応答して、ＲＩＳＣプロセッサの単一の機能単位を使用して、単一の演算を実行するようにＲＩＳＣプロセッサを制御するステップ（２１２）を含む。この方法はまた、各特殊ＲＩＳＣ命令に応答して、ＲＩＳＣプロセッサの複数の機能単位を並列に使用して、複数の演算を実行するようにＲＩＳＣプロセッサを制御するステップ（２１２）を含む。この方法はまた、特殊演算を繰り返し実行するようにＲＩＳＣプロセッサを制御するステップをさらに含み、第１の演算の後、各後続の演算が前の演算の結果に依存する。

Description

【発明の詳細な説明】 単一の命令に応答して演算を複数回実行する方法および装置 発明の分野 本発明は、一般にプロセッサに関し、より詳細には単一の命令に応答して演算 を複数回実行できるプロセッサに関する。背景 グラフィックス・ワークステーションやパーソナル・コンピュータ（ＰＣ）な ど多数の現代のコンピュータ・システムは、二次元および三次元グラフィック・ オブジェクトを陰極線管（ＣＲＴ）、プラズマ・フラットパネル、液晶ディスプ レイ（ＬＣＤ）などディスプレイ装置上に表示する特殊化されたグラフィックス ・サブシステムを含む。グラフィックス・サブシステムを使用すれば、かつてコ ンピュータ・システムのホスト・プロセッサが処理していたグラフィックス動作 がグラフィックス・サブシステムによってホスト・プロセッサによって実行され る他の演算と同時に（並列に）実行できるのでシステム性能が向上する。さらに 、グラフィックス・サブシステムは、しばしば特殊化されたハードウェアおよび ソフトウェアを備えており、一般にグラフィック・オブジェクトをより迅速に表 示する。 グラフィックス・サブシステム自体が実行するグラフィックス処理の量は、シ ステム性能ならびにグラフィックス処理性能の向上を大きい程度まで決定する。 例えば、ある従来のグラフィックス・サブシステムは、単にフレーム・バッファ ・メモリおよび関連する制御ハードウェアを含み、汎用ホスト・プロセッサはま だグラフィックス処理機能の大部分を実行しなければならない。そのような手法 は、ホスト・プロセッサが比較的大量のデータをフレーム・バッファに転送しな ければならず、したがって他のシステム構成要素およびサブシステムがシステム 相互接続を同時に使用することができなくなるので非効率的である。他の従来の グラフィックス・サブシステムは、ホスト・プロセッサと並列に動作し、必要な すべてのグラフィック処理機能を実行する特殊化されたグラフィックス・プロセ ッサを含むが、そのような手法は一部のユーザにとってコストが法外に高くなる 。 改善されたシステム性能およびグラフィックス処理性能を妥当なコストで与え るためにこの２つの極端な手法の間の釣り合いが必要である。１つの提案された システムではホスト・プロセッサが初期グラフィックス処理ステップを実行し、 その後グラフィックス・コントローラが残りのグラフィックス処理ステップを実 行する必要がある。そのような仕事の分割でホスト・プロセッサとグラフィック ス・サブシステムとの間で交換されるデータの量が少なくでき、したがって従来 技術の「ダム」グラフィックス・サブシステムと比較したときに全体的なシステ ム性能が改善される。グラフィックス処理性能を高めるために、グラフィックス ・コントローラはグラフィック・オブジェクトが表示される速度を速くする性能 向上機能を備えなければならないが、そのような性能向上機能は比較的低いコス トで備えなければならない。 グラフィックス処理性能が高められる１つの領域は出力プリミティブの補間で ある。グラフィックス・データを効率的に記憶するために、アプリケーション・ プログラムは、グラフィック・オブジェクトを表す出力プリミティブを与え、使 用する。各出力プリミティブは、グラフィック・オブジェクトに関する完全な情 報がそこから暗示または補間される最小の情報を与える。例えば、あるタイプの 出力プリミティブは、位置（二次元デカルト座標空間中、またはｘ対ｙ）および ３つの頂点の属性（ｘおよびｒ．ｇ、およびｂなどカラー属性を含む）を指定す る三角形であり、三角形中のすべての点の位置および属性が頂点に対して与えら れた値から補間できる。他のタイプの出力プリミティブには、点、直線、曲線、 円、三角形および他の多角形、三角形ストリップ、および三角形ファンがある。 三角形など充填領域三角形用の補間の方法は一般に次のステップを含む。すな わち、１）セットアップ、２）エッジ・ウォーキング、および３）スパン生成。 セットアップ中、各ピクセル・パラメータ（例えば位置および属性）のデルタ値 を出力プリミティブの頂点のピクセル・パラメータ値に基づいて計算する。次い で、デルタ値を使用して、エッジ・ウォーキングを実行し、デルタ値を増分する ことによって水平でないエッジ（すなわち０でない勾配を有するエッジ）上のピ クセルのピクセル・パラメータを計算する。多角形のエッジを決定した後、スパ ン生成を行い、多角形のエッジ間の水平走査線中に位置するピクセルのピクセル ・パラメータを計算する。このようにして、多角形中の各ピクセルのピクセル・ パラメータを出力プリミティブから計算する。スパン生成のステップは、特に性 能を改善するために修正を施すことができる。例えば、スパン値の各ピクセルの ｙ値は固定のままである。発明の概要および目的 したがって、本発明の目的は、プロセッサの処理速度を改善することである。 本発明の他の目的は、グラフィックス処理中に出力プリミティブを補間するた めにスパンを生成するときにプロセッサの処理速度を改善することである。 本発明の上記および他の目的は、通常ＲＩＳＣ命令および特殊ＲＩＳＣ命令を 実行するＲｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ （ＲＩＳＣ）プロセッサを動作させる方法によって与えられる。この方法は、各 通常ＲＩＳＣ命令に応答して、ＲＩＳＣプロセッサの単一の機能単位を使用して 、単一の演算を実行するようにＲＩＳＣプロセッサを制御するステップを含む。 この方法はまた、各特殊ＲＩＳＣ命令に応答して、ＲＩＳＣプロセッサの複数の 機能単位を並列に使用して、複数の演算を実行するようにＲＩＳＣプロセッサを 制御するステップを含む。 一実施例によれば、あるタイプの特殊ＲＩＳＣ命令は、ＲＩＳＣプロセッサが 単一のピクセルに対して複数のピクセル・パラメータを処理する出力プリミティ ブを保管するドロー命令である。複数の機能単位を使用して、ＲＩＳＣプロセッ サは複数の通常ＲＩＳＣ命令を並列に効率的に実行し、したがって出力プリミテ ィブを補間するときに処理速度が速くなる。 他の実施例によれば、ＲＩＳＣプロセッサはまた、ＲＩＳＣプロセッサがＲＩ ＳＣプロセッサの複数の機能単位を並列に使用して複数の演算を繰り返し実行す るように制御され、第１の演算の後、各後続の演算が各特殊反復ＲＩＳＣ命令に 応答して前の演算の結果に依存する特殊「反復」ＲＩＳＣ命令を処理することが できる。あるタイプの特殊反復ＲＩＳＣ命令は、ＲＩＳＣプロセッサが反復ドロ ー命令に応答してピクセルのスパンに対して一連のピクセル・パラメータを処理 する出力プリミティブを補間する反復ドロー命令である。反復ドロー命令を使用 すれば、１つのＲＩＳＣ命令を有するピクセルのスパン全体を生成することがで きる。 本発明の他の目的、特徴、および利点は、添付の図面および以下の詳細な説明 から明らかになろう。図面の簡単な説明 本発明を添付の図面の図に制限ではなく例として示す。図面中、同じ参照番号 は同じ要素を示す。 第１図は、一実施例のコンピュータ・システムを示す図である。 第２図は、一実施例のグラフィックス・サブシステムを示す図である。 第３図は、一実施例によるホストとグラフィックス・サブシステムの間の仕事 の分割を示す流れ図である。 第４図は、一実施例のＲＩＳＣプロセッサを示すブロック図である。 第５図は、従来技術による通常ＲＩＳＣ命令の実行を示す流れ図である。 第６図は、一実施例による特殊反復ＲＩＳＣ命令の実行を示す流れ図である。 第７図は、一実施例による特殊反復命令のフォーマットを示す図である。 第８図は、一実施例のデータ経路を示す図である。 第９図は、反復ドロー命令を実行するときの第８図のデータ経路の演算を示す 図である。詳細な説明 スパン生成に特定の用途を有するＲｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ（「ＲＩＳＣ」）プロセッサ・アーキテクチャについ て説明する。特に、説明するＲＩＳＣプロセッサ・アーキテクチャは、次の命令 がフェッチされる前にドロー動作を特定の回数反復させる特殊「反復ドロー」命 令をサポートし、初期ドロー動作の後の各ドロー動作は前のドロー動作の結果に 依存する。単一の命令に応答してＲＩＳＣプロセッサにって複数の演算を実行す ると、さもなければ同じ演算の性能を同じ回数必要とする命令のシーケンスを処 理するときと比較して処理速度が速くなる。性能の改善は、所要のすべてのドロ ー動作を実行するために「反復ドロー」命令をフェッチし、デコードするだけで 済むことを認識すれば理解できる。ドロー命令のシーケンスの各ドロー命令は一 般に別々にフェッチされ、デコードされる。 さらなる利点は、ＲＩＳＣプロセッサ・アーキテクチャのデータ経路を構成し 、動作させる方法にある。例えば、ＲＩＳＣプロセッサは、通常、乗算器、減算 器、および算術論理演算装置（ＡＬＵ）など複数の演算装置を含む汎用プロセッ サとして動作する。通常命令は、実行のために単一の演算装置を必要とする単一 の演算を指定する。「反復ドロー」命令など専用命令の場合、ＲＩＳＣプロセッ サは、専用命令が複数の演算装置によって並列に効率的に実行される多数の演算 動作を指定する。制御およびデコード論理回路は、ＲＩＳＣプロセッサが一般的 な算術演算およびメモリ動作を実行する汎用プロセッサとして、ならびに特殊化 された演算を効率的に実行する専用プロセッサとして動作するように汎用命令な らびに専用命令をサポートするように構成される。 「反復ドロー」命令は、１）特定の走査線の多角形のエッジ間の距離が分かっ た後でドロー動作のシーケンスを実行する必要が予測できるため、および２）ス パン生成プロセスでは、走査線の各プロセッサのピクセル・パラメータを同じ組 のデルタ値によって増分される必要があるために、出力プリミティブによって指 定された多角形を充填するときにスパンを生成するために有用である。命令スト リーム中の適度の予測可能性があるところはどこでも「反復」命令の他の用途が ある。システム概要 第１図に、ホスト・バス２５に結合されたホスト・プロセッサ１５および主メ モリ２０を含むコンピュータ・システム１０を示す。ホスト・プロセッサ１５は 、例えば、任意の市販のマイクロプロセッサである。コンピュータ・システム１ ０はまた、一実施例では、構成要素相互接続（ＰＣＩ）ローカル・バス仕様に従 って動作する周辺バス３０を含む。グラフィックス・サブシステム３５は周辺バ ス３０に結合され、ホスト周辺バス・ブリッジ４５は周辺バス３０およびホスト ・バス２５に結合され、ホストと周辺バスとの間でデータ・トランザクションを ブ リッジする。ホスト周辺バス・ブリッジ４５はまた主メモリ２０を制御するメモ リ・コントローラとして動作する。代替システム構成も使用できる。 これらの実施例によれば、ホスト・プロセッサ１５は、ディスプレイ装置４０ 上のグラフィック・オブジェクトの表示を必要とする主メモリ２０中に記憶され たアプリケーション・プログラム（図示せず）を実行する。各グラフィック・オ ブジェクトは１つまたは複数の出力プリミティブのセットから構成され、各出力 プリミティブは、プリミティブによって表されるグラフィック・オブジェクトを どのようにまたどこに表示すべきかを指定または暗示する値のセットを含む。出 力プリミティブのタイプには、点、直線、曲線、円、三角形および他の多角形、 三角形ストリップ、および三角形ファンがある。 グラフィック・オブジェクトおよびそれらの構成要素プリミティブの位置は、 最初にアプリケーション・プログラムによってワールド座標系と呼ばれるデカル ト基準系で指定される。グラフィック・オブジェクトを表示するためには、グラ フィック・オブジェクトおよびそれらの構成要素プリミティブをディスプレイの デバイス座標空間で表すために座標変換が必要である。出力プリミティブがデバ イス座標に変換された後、出力プリミティブは、表示用のピクセル値を生成する ために補間され、他の形で処理される。 これらの実施例によれば、ホスト・プロセッサ１５は、ワールド座標系の出力 プリミティブを受け取り、出力プリミティブをデバイス座標に変換し、照明効果 処理を実行し、変換された出力プリミティブをグラフィックス・サブシステム３ ５に送信し、これが出力プリミティブを補間し、表示用の最後のピクセル値を生 成する。ホスト・プロセッサ１５は実際のプロセッサ処理を実行しないので、バ ス・トラフィックがかなり減少し、ホスト・プロセッサは他のタスクを自由に実 行できるようになる。したがって、ホスト・プロセッサ１５とグラフィックス・ サブシステム３５の間の仕事のこの分割で、ホスト・プロセッサがグラフィック ス処理タスクの大部分を実行するシステムと比較したときにコンカレンシ（パラ レリズム）がかなり増大する。 第２図に、一般にグラフィックス・コントローラ５０、ＥＰＲＯＭ５５、ＤＲ ＡＭ６０、およびパレット／ＤＡＣ６５を含むグラフィックス・サブシステム３ ５を示す。グラフィックス・コントローラ５０は、周辺バス３０に結合され、ホ スト・プロセッサ１５から変換された出力プリミティブを受け取り、そのときグ ラフィックス・コントローラ５０は表示用のピクセル値を生成するために適切な 補間および処理を実行する。ＤＲＡＭ６０は、表示用のピクセル値を記憶するフ レーム・バッファ・メモリおよびテクスチャ・マップを記憶するテクスチャ・マ ップ・メモリに分割される。パレット／ＤＡＣ６５は、ディスプレイ装置４０を 操作するためにデジタル・ピクセル値をアナログ電圧に変換するデジタルアナロ グ変換器を含む。 グラフィックス・コントローラ５０は、周辺バス・インタフェース７０、ＲＩ ＳＣプロセッサ７５、命令キャッシュ（Ｉ−キャッシュ）８０、データ・キャッ シュ（Ｄ−キャッシュ）８５、ＤＲＡＭコントローラ９０、ピクセル・エンジン ９５、ＶＧＡ回路１００、ビデオ・コントローラ（「ＣＲＴＣ」）１０５、およ びビデオ先入れ先出し（ＦＩＦＯ）回路１１０を含むものとして示される。周辺 バス・インタフェース７０はグラフィックス・コントローラ５０を周辺バス３０ に結合するために備えられる。 出力プリミティブは、ホスト・プロセッサ１５によってデータ・ストリームと してグラフィックス・コントローラ５０に送信される。各出力プリミティブは、 出力プリミティブのタイプを指定するタイプ部分、およびプリミティブの各点お よび頂点の位置および属性を指定するデータ部分を含む。例えば、出力プリミテ ィブが三角形である場合、出力プリミティブは、三角形を指定するタイプ部分、 および３つの頂点の位置および属性を指定するデータを含む。タイプ部分はまた 、ＲＩＳＣプロセッサ７５がデータ・ストリーム中の次の出力プリミティブが始 まる場所を決定できるように出力プリミティブのデータ部分の長さを指定する情 報を含む。ＲＩＳＣプロセッサ７５は、出力プリミティブを正確に処理するため にＩ−キャッシュ８０からフェッチすべき命令を決定するためにデータ・ストリ ームを解釈する。 ＲＩＳＣプロセッサ７５は、出力プリミティブによって画定された領域中に表 示すべき各ピクセルごとにピクセル・パラメータを生成するために各出力プリミ ティブを補間する。ピクセル・エンジン９５は、ピクセル値を生成するためにピ クセル・パラメータを使用して、フィルタリングおよび他の処理を実行する。各 ピクセル値は、ディスプレイ装置のピクセルと直接対応し、ＤＲＡＭコントロー ラ９０によってＤＲＡＭ６０のフレーム・バッファ部分中に記億される。ＣＲＴ Ｃ１０５は、ディスプレイ装置上でリフレッシュするためにビデオＦＩＦＯ１１ ０を充填するためにＤＲＡＭ６０からピクセル値をフェッチする。 第３図に、グラフィックス処理がホスト・プロセッサ１５とグラフィックス・ コントローラ５０の構成要素との間で分割される形を示す。一般に、ホスト・プ ロセッサ１５はアプリケーション・プロセッサから出力プリミティブを受け取り 、出力プリミティブはワールド座標系１２５で指定される。ホスト・プロセッサ １５は、照明効果を実行するために座標変換およびグラフィックス処理を実行す る（プロセス・ブロック１３０）。いまデジタル座標で表されている出力プリミ ティブはホスト・プロセッサ１５によってグラフィックス・コントローラ５０に 転送される。ＲＩＳＣプロセッサ７５は、出力プリミティブによって暗示される 中間点の位置および属性を計算するために出力プリミティブの点または頂点を補 間し、ピクセル・エンジン９５は、フレーム・バッファ中に記憶され、その後表 示用に使用されるピクセル値を生成するためにグラフィック・オブジェクトのす べての点の値を処理する。 プロセス・ブロック１３５で、ＲＩＳＣプロセッサ７５は出力プリミティブに よって暗示された領域を充填する補間プロセスをセットアップする。例えば、出 力プリミティブが三角形である場合、三角形の３つの頂点は三角形状を暗示し、 充填された三角形中の各ピクセルのピクセル・パラメータ（すなわち位置および 属性）は３つの頂点の位置および属性から計算できる。補間プロセスをセットア ップするために、ＲＩＳＣプロセッサ７５は指定された各ピクセル・パラメータ のデルタ値（例えば、ｄｘ、ｄｙ、ｄｕ、ｄｖなど）を決定する。セットアップ ・プロセス中、ＲＩＳＣプロセッサ７５は、実行用にプロセッサの最大１つの演 算装置を必要とする単一の演算をそれぞれ指定する命令のシーケンスを処理する 代表的な汎用ＲＩＳＣプロセッサとして動作する。 プロセス・ブロック１４０で、ＲＩＳＣプロセッサ７５は、デルタ値を使用し て、出力プリミティブによって暗示された多角形のエッジのピクセルのピクセル ・パラメータを決定する「エッジ・ウォーク」を実行する。エッジ・ウォーク・ プロセス中、ＲＩＳＣプロセッサ７５は代表的な汎用ＲＩＳＣプロセッサとして 動作する。 プロセス・ブロック１４５で、ＲＩＳＣプロセッサ７５は、デルタ値および計 算したエッジを使用して、計算したエッジ間のピクセルのピクセル・パラメータ の「スパン」を生成する。スパン生成プロセス中、ＲＩＳＣプロセッサ７５は、 それぞれがスパンのピクセルのピクセル・パラメータの出力をもたらす１つまた は複数の「ドロー」命令をＲＩＳＣプロセッサが処理する、専用プロセッサとし て動作する。あるいは、ＲＩＳＣプロセッサ７５は、スパンの各ピクセルに対す るドロー動作の出力を指定する単一の「反復ドロー」命令を実行する。各「ドロ ー命令」および「反復ドロー」命令各ドロー動作ごとに、ＲＩＳＣプロセッサ７ ５は複数の演算装置を使用して複数の演算動作を並列に実行する。プロセス・ブ ロック１５０で、ピクセル・エンジン９５は、ＲＩＳＣプロセッサ７５によって 計算されたピクセル・パラメータを使用して、ディスプレイ装置の適切なピクセ ルを励起するために使用されるピクセル値を生成する。グラフィックス・サブシステム−プロセッサ 第４図に、ＲＩＳＣプロセッサ７５の内部または外部に備えられる、すべてク ロック信号１８０によってクロックされる、命令メモリ１５５、プログラム・カ ウンタ１５７、デコードおよび制御ユニット１６０、およびデータ経路１６５を 含むＲＩＳＣプロセッサ７５を示す。たいていの用途では、ＲＩＳＣプロセッサ ７５は、命令当たり１つの演算を実行する代表的なパイプライン・プログラムと して動作する。したがって、データ経路１６５は、算術演算および論理演算を実 行する多数の機能単位を含む（データ経路１６５の一実施例の例については第８ 図を参照）。 さらに、ＲＩＳＣプロセッサ７５は、データ経路１６５の機能単位によって同 時に並列に実行される多数の演算を含む特殊「ドロー」命令を実行することがで きる。デコードおよび制御ユニット１６０は、データ経路の機能単位を操作する ために適切な制御信号を生成する論理回路を含む。データ経路１６５は、ＲＩＳ Ｃプロセッサ７５が専用スパン発生器のように動作するように「ドロー」命令を 効率的に実行するように構成される。 ＲＩＳＣプロセッサ７５はまた、命令ストリームの次の命令がフェッチされる 前に「反復」命令によって示された演算が指定された回数実行される特殊「反復 」命令を実行することができる。反復命令は、それぞれ同じ演算を実行するよう 指定する命令のシーケンスの代わりに使用され、したがって所望の演算を実行す るのに要する時間が短縮される。例えば、それぞれピクセルをドローする４つの 「ドロー」命令のシーケンスの代わりに単一の「反復ドロー」命令または「ｒｄ ｒａｗ」命令を使用することができる。 特殊「反復」命令の利点は、従来技術の第５図から第６図を比較すれば理解で きる。第５図に、命令フェッチ段２００、命令デコード段２０１、実行段２０２ 、書戻し段２０３を含む代表的な命令パイプの段を示す。プログラム・カウンタ は段２０４でフェッチされ、それで次の命令がフェッチされる。パイプラインの 各段が完了するのに１クロック・サイクルかかる場合、各命令は完了するのに５ つのクロック・サイクルを必要とする。ドロー命令のシーケンスの場合、各ドロ ー命令はパイプラインの各段に従う。 第６図に、特殊「反復」命令を実行する形を示す。第５図のパイプラインと同 様に、第６図のパイプラインは、命令フェッチ段２１０、命令デコード段２１１ 、実行段２１２、書戻し段２１３を含むが、プログラム・カウンタは、反復命令 によって指定された演算を再び実行すべき場合増分できない。演算を再び実行す べきかどうかの決定は、書戻し段２１３と同時になされ、したがって待ち時間が パイプラインに加わることはない。「反復」命令がただ１回フェッチされ、デコ ードされるので、同じ演算を指定する命令のシーケンスと比較したときに時間が 節約される。 次に、第４図に戻り、ＲＩＳＣプロセッサ７５の動作について説明する。命令 メモリ１５５は命令キャッシュ８０から取り出された命令を記憶する。プログラ ム・カウンタ１５７が増分したとき、命令メモリ１５５は命令を出力し、これが デコードおよび制御ユニット１６０によってデコードされる。デコードおよび制 御ユニット１６０は、必要な制御信号をアサートし、データ経路１６５が命令に よって示された演算を実行できるようにデータ経路１６５の適切なレジスタをロ ードする。 「ドロー」命令がデコードおよび制御ユニット１６０から取り出されたとき、 デコードおよび制御ユニット１６０は、複数の機能単位が異なる演算を同時に実 行するようにデータ経路１６５の機能単位を操作するために必要な制御信号を生 成する。デコードおよび制御ユニット１６０は、ドロー命令のｏｐコードに応答 して適切な制御信号を自動的に生成するプログラム可能論理アレイ（ＰＬＡ）な ど論理回路を含む。 命令１５９がデコードおよび制御ユニット１６０によって受け取られ、命令１ ５９が反復命令である場合、デコードおよび制御ユニット１６０は、反復命令に よって指定された演算が反復命令によって指定された回数実行されるまでプログ ラム・カウンタ１５７が増分するのを防ぐ。第７図に、ｏｐコード・フィールド ２２０、宛先レジスタ・フィールド２２１．およびソース・レジスタ２２２およ び２２３を含む命令１５９の基本フォーマットを示す。「反復」命令の場合、ｏ ｐフィールド中に記憶された情報は、演算、演算を指定する情報２２４、演算を 反復すべきかどうかを指定する反復情報２２５、および演算を反復すべき回数を 指定する数情報を含むと考えられる。プロセッサ設計者は反復命令に対応する任 意のｏｐコードを勝手に選択でき、明確なオペレーションフィールド、反復フィ ールド、および数フィールドを与える必要はない。さらに、別法として、別個の 命令を使用して数情報を与えることもできる。例えば、命令を使用して、反復命 令によって指定された演算を実行すべき回数を指定する値を前もってレジスタま たはカウンタにロードすることもできる。 第８図および第９図に、スパンのピクセルに対するピクセル・パラメータを生 成する「ドロー」および「反復ドロー」など専用命令、ならびに通常ＲＩＳＣ命 令を実行することができるデータ経路１６５の特定の実施例を示す。データ経路 １６５は、マルチプレクサ（「ＭＵＸ」）３００、偶数レジスタ・ファイル３０ ２、演算論理装置（「ＡＬＵ」）Ａ、およびレジスタ中に記億されるピクセル・ エンジン命令３１５の上部データ部分３０８に１６ビットのデータを出力するレ ジスタ３０６を有する「偶数」パイプラインを含むものとして示されている。デ ータ経路１６５はまた、マルチプレクサ（「ＭＵＸ」）３０１，奇数レジスタ・ ファイル３０３、ＡＬＵ Ｂ、およびピクセル・エンジン命令３１５の下部デー タ部分に１９ビットのデータを出力するレジスタ３０７を含む「奇数」パイプラ インを含む。データ経路１６５の他の機能単位は、ＸＳＨＡＤＯＷレジスタ３１ １、ＣＯＵＮＴレジスタ３１２、相互計算回路（「１／Ｑ」）３１３、マルチプ レクサ３１４を含む。レジスタ３２０はまた、上部データ部分および下部データ 部分中に記憶されたデータをどのように処理するかを決定するためにピクセル・ エンジン９５が読み取るｏｐコード部分３２１を含む。ＡＬＵ ＡおよびＡＬＵ Ｂはそれぞれ待ち時間の１つのクロック・サイクルを有し、相互計算回路３１ ３およびマルチプレクサ３１４はそれぞれ待ち時間の２つのクロック・サイクル を有するが、各クロック・サイクルごとに新しい動作の実行を開始するためにパ イプラインされる。 デコードおよび制御ユニット１６０の一部も示されている。具体的には、偶数 レジスタ・ファイルおよび奇数レジスタ・ファイルをアサートするレジスタ・ア ドレスを与えるために結合されたデコード命令レジスタ（「デコード」ＩＲ）４ ０５およびＣＹＣＬＥレジスタ４１０が示されている。この実施例によれば、デ コードＩＲ４０５は、命令の宛先フィールド、ソース・フィールド２、およびソ ース・フィールド１からデコードされたレジスタ・アドレスを記憶し、ＣＹＣＬ Ｅレジスタ４２０は、反復命令の各動作ごとにクロック・サイクルの数を指定す る３ビット・サイクル・カウント値を記憶する。この実施例によれば、各レジス タ・アドレスは６ビットであり、サイクル・カウントの最大値は反復命令のｏｐ コードからデコードされる。 デコードＩＲ４０５中に記憶された各６ビット・ソース・レジスタ・アドレス ごとに、ソース・レジスタ・アドレスの３つの最小桁のビットおよび３ビット・ サイクル・カウントを受け取る３つの２入力論理ＯＲゲート４１５のセットが与 えられる。各論理ＯＲゲート４１５は、対応するレジスタ・アドレスの下位ビッ トの１つおよびサイクル・カウントのビットの１つを有する論理ＯＲ演算を実行 する。サイクル・カウントは０から始まり、各クロック・サイクルごとに増分し 、ついにはサイクル・カウントが所定の最大値に達し、その後サイクル・カウン ト は０にリセットされ、反復命令の次の演算の開始を示す。サイクル・カウントが 各クロック・サイクルごとに増分するので、４つの新しいソース・オペランド（ 各パイプラインごとに２つ）のセットが各クロック・サイクルごとに自動的にア ドレスされ、他の命令をデコードする必要はない。サイクル・カウントの最大値 を大きくすることによって、より多くのピクセル・パラメータがドロー動作によ って計算できる。 宛先レジスタ・アドレスはデータとともにパイプライン中を移動する。パイプ ラインの最後に、宛先レジスタ・アドレスは決定され、データが示されたレジス タに書き込まれる。 マルチプレクサ３２０〜３２５、３３０〜３３３、３４５〜３４６、３５２、 および３６０〜３６１が図示にように機能単位の結果を転送するために備えられ 、レジスタ３４０〜３４４、３５０〜３５１．および３７０〜３７１がパイプラ インのために備えられる。偶数パイプラインならびに奇数パイプラインは次の４ つの段、すなわちデコード、実行１（Ｘ１）、実行２（Ｘ２）、および書込み（ ＷＲ）を含む。両方のパイプライン用のフェッチ段は、第４図に示される命令メ モリ１５５、プログラム・カウンタ１５７、およびデコードおよび制御ユニット １６０によって実行される。適切な場合、マルチプレクサおよびレジスタは、命 令に対してパイプラインの特定の段で新しいデータを出力するために制御信号に よって制御／イネーブルされるものとして示される。例えば、レジスタ３４０は 、Ｘ１段中に特定の命令に対してオペランドを送ることができるようになり、レ ジスタ３５０は、Ｘ２段中に特定の命令に対して結果を送ることができるように なり、およびレジスタ３５０はＷＲ段中に同じ結果を送ることができるようにな る。すべての制御信号はデコードおよび制御ユニット１６０によって与えられる 。 偶数パイプラインおよび奇数パイプラインは、第１の命令が偶数パイプライン 中に発射され、第２の命令が奇数パイプライン中に同時に発射されるスーパスカ ラー機能を与えるために使用される。さらに、偶数パイプラインおよび奇数パイ プラインは、単一の機能単位によって単一の演算をそれぞれ指定する代表的なＲ ＩＳＣ命令を実行するために使用される。 「ドロー」命令や「反復ドロー」命令など特殊な演算を実行する能力は、一部 は、ＸＳＨＡＤＯＷレジスタ３１１、ＣＯＵＮＴレジスタ３１２、増分装置(「 ＩＮＣ」）３８０〜３８１、および０検出器回路（ＺＤ）３９０によって与えら れる。ＸＳＨＡＤＯＷレジスタ３１１はスパン生成中に水平位置パラメータ「ｘ 」の現在の値を記憶し、増分装置３８０はスパンのデルタ値ｄｘを記憶するよう にプログラムされる。ＣＯＵＮＴレジスタ３１２は、特定の「反復ドロー」命令 に対して実行すべきドロー動作の回数を指定するカウンタの現在の値を記憶する 。増分装置３８１は、ＣＹＣＬＥレジスタ４２０が０値に達したことによって示 されるドロー動作が完了したときはいつでもＣＯＵＮＴの値を減分する。ＣＯＵ ＮＴレジスタ３１２が０値に達したとき、０検出器回路３９０は、デコードおよ び制御ユニット１６０がプログラム・カウンタが増分し、かつ新しい命令がフェ ッチできるようにデコードおよび制御ユニット１６０にそのように示す。 第９図に、ドロー動作当たり４つのピクセル・パラメータの新しい値を生成す る「反復ドロー」命令（サイクル・カウントの最大値は２に等しい）を使用して パースペクティブ補正を実行するデータ経路１６５の演算を示す。第９図の「反 復ドロー」命令は、各ドロー命令ごとに次式を解くことによってｕパラメータお よびｖパラメータのパースペクティブ補正を実行する。 ｕ’＝ｑｒ×ｕ （２） ｖ’＝ｑｒ×ｖ （３） ｑ＝ｑ＋ｄｑ （４） ｕ＝ｕ＋ｄｕ （５） ｖ＝ｖ＋ｄｖ （６） ｘ＝ｘ＋ｄｘ （７） ｚ＝ｚ＋ｄｚ （８） 各ドロー動作はピクセル・パラメータｘ、ｚ、ｕ’、およびｖ’を出力する。 上式で、ｑはパースペクティブ値、ｄｑはセットアップ時に決定されるｑのデル タ値、ｕは水平テクスチャ座標、ｄｕはセットアップ時に決定されるｕのデルタ 値、ｖは垂直テクスチャ座標、ｄｖはセットアップ時に決定されるｖのデルタ値 、 ｘは水平位置パラメータ、ｄｘはセットアップ時に決定されるｘのデルタ値、ｚ は深さパラメータ、ｄｚはセットアップ時に決定されるｚのデルタ値、ｕ’はｕ のパースペクティブ補正値、およびｖ’はｖのパースペクティブ補正値である。 ＣＯＵＮＴの値はすべての式が解かれた後で減分される。 ｑ、ｘ、ｚ、ｕ、ｖ、ｄｑ、ｄｘ、ｄｚ、ｄｕ、およびｄｖの値は、反復ドロ ー命令をフェッチし、デコードする前に計算され、レジスタ・ファイル中に記億 される。この実施例によれば、ＸＳＨＡＤＯＷレジスタ３１１にはスパンの初期 水平座標ｘがロードされ、増分装置３８０には値ｄｘがロードされる。ｑおよび ｚの値はＳＩＡオペランドとしてアクセスするために偶数レジスタ・ファイル３ ０２中に記憶され、ｄｑおよびｄｚの値はＳ２Ａオペランドとしてアクセスする ために偶数レジスタ・ファイル３０２中に記憶される。同様に、ｕおよびｖの値 はＳ１Ｂオペランドとしてアクセスするために奇数レジスタ・ファイル３０３中 に記憶され、ｄｕおよびｄｖの値はＳ２Ｂオペランドとしてアクセスするために 奇数レジスタ・ファイル３０３中に記憶される。 データ経路１６５は、マルチプレクサによって与えられる転送能力を使用して 、所望の量のコンカレンシを与える。第９図に示すように、デコードおよび制御 ユニット１６０は、それぞれＡＬＵ ＡおよびＡＬＵ Ｂ、およびマルチプレク サ３１４を使用して第１のピクセル（ピクセル０）に対して式（２）、（４）、 および（５）を並列に解くために時刻Ｔ１にデータ経路１６５を制御する。時刻 Ｔ２で、ＸＳＨＡＤＯＷは増分し、式（７）を解き、ＡＬＵ Ａは式（８）を決 定し、ＡＬＵ Ｂは式（６）を決定し、マルチプレクサ３１４は式（３）を決定 し、相互計算回路３１３は式（１）の決定を終了する。これは、時刻Ｔ３中に第 ２のピクセル（ピクセル１）の式（２）、（４）、および（５）の決定を可能に する。また時刻Ｔ３では、ピクセル０のｘおよびｕ’の値（ｘ₀およびｕ₀’）が 出力される。時刻Ｔ４では、ピクセル０のｚおよびｖ’の値（ｚ₀およびｖ₀’） が出力される。また時刻Ｔ４で、式（１）、（３）、（６）〜（８）がピクセル １に対して完了し、その後、図示のように、時刻Ｔ５およびＴ６中にピクセル１ のパラメータが出力される。このプロセスはＣＯＵＮＴが０に達するまで続く。 以上、本発明についてその特定の例示的な実施例に関して説明した。しかしな がら、本発明のより広い精神および範囲から逸脱することなく本発明に様々な修 正および変更を加えることができることは明らかであろう。したがって、明細書 および図面は限定的なものではなく例示的なものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＣＺ，ＤＥ，ＤＥ，ＤＫ，Ｄ Ｋ，ＥＥ，ＥＥ，ＥＳ，ＦＩ，ＦＩ，ＧＢ，ＧＥ，ＧＨ ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，Ｍ Ｄ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ， ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，Ｕ Ｚ，ＶＮ，ＹＵ (72)発明者 プール，グレン・シイ アメリカ合衆国・94555・カリフォルニア 州・フレモント・ウェブフット ループ・ 34039 (72)発明者 スリティ，モハメド アメリカ合衆国・95035・カリフォルニア 州・ミルピタス・グレイソン ウェイ・ 590

Claims (1)

1. 【特許請求の範囲】 １．通常ＲＩＳＣ命令および特殊ＲＩＳＣ命令を実行するＲｅｄｕｃｅｄ Ｉｎ ｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ（ＲＩＳＣ）プロセッサを動作 させる方法であって、 各通常ＲＩＳＣ命令に応答して、ＲＩＳＣプロセッサの単一の機能単位を使用 して、単一の演算を実行するようにＲＩＳＣプロセッサを制御するステップと、 各特殊ＲＩＳＣ命令に応答して、ＲＩＳＣプロセッサの複数の機能単位を並列 に使用して、複数の演算を実行するようにＲＩＳＣプロセッサを制御するステッ プとを含む方法。 ２．あるタイプの特殊ＲＩＳＣ命令が出力プリミティブを補間するドロー命令で あり、ＲＩＳＣプロセッサが単一のピクセルの複数のピクセル・パラメータを処 理する、請求項１に記載の方法。 ３．ＲＩＳＣプロセッサの複数の機能単位を並列に使用して複数の演算を繰り返 し実行するようにＲＩＳＣプロセッサを制御するステップをさらに含み、各後続 の演算は、第１の演算の後、各特殊反復ＲＩＳＣ命令に応答した前の演算の結果 に依存する、請求項１に記載の方法。 ４．あるタイプの特殊反復ＲＩＳＣ命令が出力プリミティブを補間する反復ドロ ー命令であり、ＲＩＳＣプロセッサが反復ドロー命令に応答してピクセルのスパ ンに対する一連のピクセル・パラメータを処理する、請求項３に記載の方法。 ５．命令を記憶する命令メモリと、 命令メモリに結合されたプログラム・カウンタであって、プログラム・カウン タが増分されたときにプログラム・カウンタが命令を命令メモリから発行させる プログラム・カウンタと、 それぞれ算術演算または論理演算を実行する複数の機能単位を含むデータ経路 と、 命令メモリ、プログラム・カウンタ、およびデータ経路に結合されたデコード および制御ユニットであって、各通常演算命令がデータ経路の単一の演算装置を 使用しかつ各特殊命令がデータ経路の複数の演算装置を使用するように、各通常 演算命令に対して単一の算術演算または論理演算を実行しかつ各特殊命令に対し て複数の算術演算または論理演算を同時に実行するように、データ経路を制御す るデコードおよび制御ユニットと を含むＲｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ （ＲＩＳＣ）プロセッサ。 ６．あるタイプの特殊命令が、ピクセルのスパンに対する複数のピクセル・パラ メータの処理を指定する出力プリミティブを補間するドロー命令である、請求項 ５に記載のＲＩＳＣプロセッサ。 ７．あるタイプの特殊命令は、複数のピクセルの処理を指定する出力プリミティ ブを補間する反復ドロー命令であり、 デコードおよび制御ユニットは、ＲＩＳＣプロセッサがピクセルのスパンを生成 するように、反復ドロー命令によって指定された複数のピクセルが処理されるま でプログラム・カウンタが増分するのを防ぐ、請求項５に記載のＲＩＳＣプロセ ッサ。 ８．デコードおよび制御ユニットは、データ経路に供給された一組の制御信号を 自動的に生成する論理装置を含み、前記データ経路は制御信号に応答して演算を 実行するように構成された、請求項５に記載のＲＩＳＣプロセッサ。 ９．通常ＲＩＳＣ命令および特殊ＲＩＳＣ命令を実行するＲｅｄｕｃｅｄ Ｉｎ ｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ（ＲＩＳＣ）プロセッサを動作 させる方法であって、 各通常ＲＩＳＣ命令に応答して、ＲＩＳＣプロセッサの単一の機能単位を使用 して、単一の演算を実行するようにＲＩＳＣプロセッサを制御するステップと、 ＲＩＳＣプロセッサの複数の機能単位を並列に使用して、複数の演算を繰り返 し実行するようにＲＩＳＣプロセッサを制御するステップとを含み、各後続の演 算は、第１の演算の後、各特殊反復ＲＩＳＣ命令に応答した前の演算の結果に依 存する方法。 １０．あるタイプの特殊反復ＲＩＳＣ命令が出力プリミティブを補間する反復ド ロー命令であり、ＲＩＳＣプロセッサが反復ドロー命令に応答してピクセルのス パンに対する一連のピクセル・パラメータを処理する、請求項９に記載の方法。 １１．通常ＲＩＳＣ命令および特殊ＲＩＳＣ命令を実行するＲｅｄｕｃｅｄ Ｉ ｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ（ＲＩＳＣ）プロセッサであ って、 各通常ＲＩＳＣ命令に応答して、ＲＩＳＣプロセッサの単一の機能単位を使用 して、単一の演算を実行するようにＲＩＳＣプロセッサを制御する手段と、 各特殊ＲＩＳＣ命令に応答して、ＲＩＳＣプロセッサの複数の機能単位を並列 に使用して、複数の演算を実行するようにＲＩＳＣプロセッサを制御する手段と を含むＲＩＳＣプロセッサ。 １２．あるタイプの特殊ＲＩＳＣ命令が出力プリミティブを補間するドロー命令 であり、ＲＩＳＣプロセッサが単一のピクセルの複数のピクセル・パラメータを 処理する、請求項１１に記載のＲＩＳＣプロセッサ。 １３．ＲＩＳＣプロセッサの複数の機能単位を並列に使用して複数の演算を繰り 返し実行するようにＲＩＳＣプロセッサを制御する手段をさらに含み、各後続の 演算は、第１の演算の後、各特殊反復ＲＩＳＣ命令に応答して前の演算の結果に 依存する、請求項１１に記載のＲＩＳＣプロセッサ。 １４．あるタイプの特殊反復ＲＩＳＣ命令が出力プリミティブを補間する反復ド ロー命令であり、ＲＩＳＣプロセッサが反復ドロー命令に応答してピクセルのス パンに対する一連のピクセル・パラメータを処理する請求項１３に記載のＲＩＳ Ｃプロセッサ。