JP2000509170A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 本発明は、全く同一の半導体チップに集積化された多数の同一型の処理装置素子を有する並列処理装置に関する。処理装置は、処理装置素子に記憶された情報の並列画像処理または信号処理を可能にする型のものである。装置は各々の処理装置素子に対しユニットブロック（３）を有すると共に、各々のユニットブロック（３）は、少なくとも２つの増分ユニット（１ａ，１ｂ）からなり、この増分ユニットは、ユニットブロックに供給される信号と、処理装置素子マトリクスの全方向にある最も近接した前のユニットブロックの中の、各々のユニットに対応する増分ユニットから生じる信号とを加算するのに設けられる。全てのユニットブロック（３）は、ユニットブロックの各増分ユニットから受け取った各信号のプール型の論理演算を行なうのに設けられた、少なくとも１つの論理ユニット（２）をさらに有する。

Description

【発明の詳細な説明】 画像処理装置 ［従来技術］ 本発明は、全く同一の半導体チップに集積化されると共に、処理装置素子に記 憶された情報の並列画像処理または信号処理を可能にする種類の、多数の同一型 の処理装置素子を有する並列処理装置に関し、前記装置は各々の処理装置素子に 対しユニットプロックを有する。 データ型の画像処理においては、画像に関連した動作を非常に速く達成するの に高い要求が成される。高い処理速度を達成する方法としては、フォトダイオー ドマトリクス形態のカメラと画像処理装置の双方からなる、集約化された単位溶 液を有するユニットを用いることがある。 こうした装置は、例えばスウェーデン国のＢ，431 145号により知られており 、ここには、連続した対象物に属する画像点を表示できる装置を有すると共に、 該当する画像点が、一方ではその対象物に特有の条件に出合い、他方では対象物 を入力する際に表示される時、あるいは、最も近接した画像点を見分ける時に、 対象物に対応した２進信号を生成する画像処理装置が開示される。この公知の技 法により、画像データを連続出力する必要性が減少し、実質的に減少した情報量 が得られ、公知の画像処理システムよりも少ない時間消費で、この情報を更に進 んだ画像処理に対し出力することができる。 類似の並列信号処理の他の例が、スウェーデン国特許第9001556-1号に開示さ れる。ここには、画像処理に加えてレーダー信号の計算を達成できる工夫がある 。 公知の手法における欠点は、例えば、ベクトル読み取りの全ての対象物に対し メジアンの中心を決めるような、いわゆる算術的な大域演算を、公知の処理器が 同じ能力で行なえないことにある。公知の装置においては、この演算型で画像デ ータの連続出力が起こるが、これは自らの時間タームにおける最終的な画像処理 装置の利点を減らす。 本発明の目的は、この欠点を取り除き、算術的な大域演算を行なうことのでき るユニットブロックで各処理装置が接続される処理装置を提供することにある。 この目的は、各々のユニットブロックが、少なくとも２つの増分ユニットからな り、この増分ユニットは、ユニットブロックに供給される信号と、処理装置素子 マトリクスの全方向にある最も近接した前のユニットブロックの中の、各々のユ ニットに対応する増分ユニットから生じる信号とを加算するのに設けられ、全て のユニットブロックは、ユニットブロックの各増分ユニットから受け取った各信 号のブール型の論理演算を行なうのに設けられた、少なくとも１つの論理ユニッ トをさらに有することで達成される。 本発明の特徴によれば、画像あるいはレーダ信号に対応するユニットブロック に供給される前記信号が、制御装置素子から生じている。 さらに、本発明の特徴によれば、全てのユニットブロックの増分ユニットの数 が２であり、好ましくは、装置が線分画像処理および信号処理に用いられるよう に設けられる。 加えて、本発明の特徴によれば、前記増分ユニットの各々が複数の半加算器を 有し、各半加算器の１つの入力にＡＮＤゲートが接続されると共に、ＡＮＤゲー トの１つの入力が前の増分ユニットの対応する半加算器の出力に接続される。 さらに、本発明特有の特徴によれば、線分内に配置された処理装置素子数に２ を底とする対数上で、全ての増分ユニット１が丁度１つの半加算器を有する。 また、本発明の最後の特徴によれば、前記論理ユニットは、全てのユニットブ ロックにおける増分ユニットの値を比較するのに設けられる。 図１が本発明のユニットブロックを示している添付図面を参照して、次に本発 明がより詳細に説明されることになろう。図２は、異なるユニットブロックにお ける増分ユニットがどの様なものかを示し、また、図３は、増加したユニットの 好ましい導入を示している。図４〜図７は、本発明の装置で遂行され得る種々の 算術的な大域演算の例を示している。 本発明の装置は、好ましくは線分画像処理用に設けられ、次の記述が、こ の好ましい実施態様の形態の基礎となる。 ［発明の実施形態］ 本発明の処理装置は、算術演算（ＡＧＬＵ 算術的な大域論理ユニット）を達 成できる論理ユニットからなる。個々の演算装置素子（ＰＥ）は、この素子に対 応するユニットブロック３で接続されるが、このユニットブロックは、図３に基 づく好ましい実施態様と共に、増分ユニット１ａ，１ｂを有する。前記増分ユニ ットにより、近接するユニットブロックから生じた値を増やすことが可能になる 。好ましい実施態様では、パラメータＤｉが値Ｄｉ＝１と仮定されるときには、 近接するユニットブロックからの値の増加が行なわれ、パラメータＤｉが値Ｄｉ ＝０と仮定されるときには、近接したユニットブロックからの値を保持する。さ らに、Ｐｉが値Ｐｉ＝０と仮定されるときには、様々なユニットブロック間の展 開を阻止することができる。全てのユニットブロックに遂行される関数は、次の 式により記述されるであろうう。 Ｘｉ＝Ｐ_i・Ｘ_i-1＋Ｄ_i （１） 算術的な大域演算を行なえるようにするために、個々のユニットブロックは、 ２つの増分ユニットを備えており、これは図３に示すように、制御装置素子のマ トリクス内の各方向に一つある。ユニットの展開方向から離れた所では、これら の２つの増分ユニットは一致する。 図４は、本発明の完全なユニットブロックのブロックダイアグラムを示してい る。２つの増分ユニット１ａ，１ｂは、ユニットブロックの各増分ユニットから 受け取った各信号のブール論理演算を遂行できる論理ユニット２で接続される。 論理ユニットは、画像処理装置の累算器レジスタでさらに接続される。 本発明の好ましい実施態様において、 の型からなる論理演算が、前記論理ユニット内で遂行される。 上述した関数により、画像ベクトル内の多数の対象物に対する平均値を決定す ることが可能になる。図４を参照すれば、増分ユニットにより各々の対象物に対 し、局部的な傾斜が形成されることが行なわれる。ユニットブロックに対応する 画像ドットの値を、入力信号Ｐｉに表してもよいし、それぞれの増分ユニットお よびパラメータＤｉをＤｉ＝１に仮定してもよい。論理ユニットが上述の比較を 行なうと、仮に割り当てられた平均値がある値の場合、複数の連続したこの値を 含む信号ベクトルが作り出される結果、対象物の全画像ドットが左側に来る。こ の連続した値に対する右手側を確立することで、その後、平均値を簡単に決定す ることができる。 傾斜した形態が増分ユニットに生じる間、画像ベクトルが反転されることを除 いて、上に示されたものと類似した手法で、２つの対象物間の領域内の中心点を 決定してもよい。 画像ベクトルの平均が決定されるとき、図５に示すように、ユニットブロック に対応した画像ドットの値が、前の全画像ドットに対して累算値に加えられる加 算機能を、増分ユニットが達成する。この加算機能は、Ｐｉに値Ｐｉ＝１が割り 当てられると共に、ユニットブロックに対応して画像ドットの値からＤｉが到達 するときに行なわれる。 大域シフトは、全体の対象物がベクトルの右側にシフトされることを意味する 。このシフト型を達成するために、各々のユニットブロックにおける増分ユニッ トは、図６に示されるように、種々の加算演算型を実行するものでなければなら ない。右側に加算される増分ユニットにおいて、ユニットブロックに対応する画 像ドットの値は、画像ベクトル平均値を決定した場合と同様の手法で、前の画像 点に対して累算値に加算される。左に合計した増分ユニットにおいて、Ｐｉおよ びＤ１が共に値１とならなければならない傾斜し た形態が起こる。比較論理ユニットでは、多数の連続した値を有するベクトルが 形成されると共に、この連続した値に対し右側が設立された前記のものと同様の 手法で、その結果が決定される。 本発明の他の実施態様によれば、論理回路は代わりに次の関数を行なうために なされる。 この関数であれば、画像信号内の全体の対象物が、図７に基づいて選択される ように、前の公知の型における対象物の決定を行なうことが可能になるであろう 。この演算型では、各ユニットブロック毎の入力信号Ｐｉが、画像ベクトル内に おけるユニットブロックに対応する画像ドットの値により設定されると共に、入 力信号Ｄが選択するベクトルにより設定される。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)， ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ， ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＴ， ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．全く同一の半導体チップに集積化されると共に、処理装置素子に記憶された 情報の並列画像処理または信号処理を可能にする種類の、多数の同一型の処 理装置素子を有し、各々の処理装置素子に対しユニットブロック（３）を有 する並列処理装置において、各々のユニットブロック（３）は、少なくとも ２つの増分ユニット（１ａ，１ｂ）からなり、この増分ユニットは、ユニッ トブロックに供給される信号と、処理装置素子マトリクスの全方向にある最 も近接した前のユニットブロックの中の、各々のユニットに対応する増分ユ ニットから生じる信号とを加算するのに設けられ、全てのユニットブロック （３）は、ユニットブロックの各増分ユニットから受け取った各信号のブー ル型の論理演算を行なうのに設けられた、少なくとも１つの論理ユニット （２）をさらに有することを特徴とする装置。 ２．画像あるいはレーダ信号に対応するユニットブロックに供給される前記信号 が、制御装置素子から生じることを特徴とする請求項１記載の装置。 ３．全てのユニットブロックの増分ユニットの数が２であり、好ましくは、装置 が線分画像処理および信号処理に用いられるように設けられたことを特徴と する請求項１又は２記載の装置。 ４．前記増分ユニットの各々が複数の半加算器（４）を有し、各半加算器の１つ の入力にＡＮＤゲート（５）が接続されると共に、ＡＮＤゲートの１つの入 力が前の増分ユニットの対応する半加算器の出力に接続されることを特徴と する請求項１〜３のいずれか一つに記載の装置。 ５．線分内に配置された処理装置素子数に２を底とする対数上で、全ての増分ユ ニット１が丁度１つの半加算器（４）を有することを特徴とする請求項４記 載の装置。 ６．前記論理ユニット（２）は、全てのユニットブロック（３）における増分ユ ニット（１ａ，１ｂ）の値を比較するのに設けられたことを特徴とする請求 項１〜５のいずれか一つに記載の装置。