JP2000509208A - スピン・トランジスタ - Google Patents

スピン・トランジスタ

Info

Publication number
JP2000509208A
JP2000509208A JP9538670A JP53867097A JP2000509208A JP 2000509208 A JP2000509208 A JP 2000509208A JP 9538670 A JP9538670 A JP 9538670A JP 53867097 A JP53867097 A JP 53867097A JP 2000509208 A JP2000509208 A JP 2000509208A
Authority
JP
Japan
Prior art keywords
spin
layer
junction
spin transistor
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9538670A
Other languages
English (en)
Other versions
JP2000509208A5 (ja
Inventor
グレッグ,ジョン・フランシス
スパークス,パトリシア・ドレセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oxford University Innovation Ltd
Original Assignee
Oxford University Innovation Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oxford University Innovation Ltd filed Critical Oxford University Innovation Ltd
Publication of JP2000509208A publication Critical patent/JP2000509208A/ja
Publication of JP2000509208A5 publication Critical patent/JP2000509208A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/385Devices using spin-polarised carriers

Landscapes

  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 スピン・トランジスタは、磁気制御可能なバリア(5)が電荷キャリアのコレクタ(3)への拡散を制御するため半導体ベース(4)とコレクタ(3)との間に設けられているハイブリッド型磁気/半導体トランジスタである。スピン・トランジスタにより、電荷キャリアの個体群は、電子電荷の代わりにキャリアのスピン又は磁気モーメントの方向により弁別される。スピン・インジェクタ(1)を用いて電荷キャリア個体群をスピン分極し、そのため該個体群をコレクタへ磁気バリアを介して流すか又はそうしないようにする選択された磁気モーメントを該個体群が有する。スピン・トランジスタは、キャリアの流れが利得を最大にするため磁気モーメントにより制御されることと組み合わされる通常の半導体トランジスタの電子的特性を利用する。

Description

【発明の詳細な説明】 スピン・トランジスタ 本発明は、汎用の半導体トランジスタと同様な方法で、電荷(チャージ)キャ リアのスピン・モーメントすなわち磁気モーメントの方向により識別されるチャ ージ・キャリアの2つの集団(population)に依存しているトランジスタであっ て、キャリア・ファミリが異なる効果的な電気的荷電を有することによって識別 されるトランジスタであるスピン・トランジスタ関する。 初期のスピン・トランジスタすなわち磁気トランジスタとしても知られている トランジスタは、サイエンス,260,320,1993年4月16日のバイポーラ・スピ ン・スイッチ(著者:M Johnson)に開示されている。このジャーナル・レポート に記載されたスピン・トランジスタは、金属製の極大(giant)磁気抵抗(GM R)の磁気3層構造から生成され、該3層構造の各層はそれぞれ接点を備えてい る。このトランジスタは、磁気層の1つからベース層へのスピン分極電流をポン ピングするようにバイアスがかけられており、該ベース層は、アップ・スピン・ チャネル及びダウン・スピン・チャネルの化学的ポテンシャルにおける発散を生 じ、またこれにより、該ベース層は、コレクタ(第2の磁気層)に磁気的に依存 する電流を誘導する。スピン・トランジスタのこのような設計は、トランジスタ がパワー利得を有しないという、実用上の重大な問題点を有している。また、必 要とする電圧は、ナノボルトのオーダである。 近年のスピン・トランジスタの改良については、DJ Monsma等によるPhys.Ref .Lett.,74,26,5260(1995年)に記載されている。このジャーナル紙に 記載されたスピン・トランジスタは金属-半導体ハイブリット構造であり、半導 体接合の整流特性が利用されている。このトランジスタは2つのシリコン層を備 え、これらの間に金属GMR多重層が挟まれている。トランジスタは、一方のシ リコン層から金属多重層スタックに電流を流すようにバイアスされており、金属 多重層スタックの磁気的配置により、他方のシリコン層へ最終的にどの程度の電 流を通過させるかが支配される。これにより、多重層スタックは、低磁界で高 抵抗となり高磁界で低抵抗となる、一般的な磁気多重層として動作する。このト ランジスタの電流利得は、約2のファクタ分、磁気的に調整可能であり、それ自 身上の多重層のGMRは約3%だけである。しかしながら、このような設計のト ランジスタであっても、コレクタ/ベース電流利得βが大きいファクタ分だけ変 更されても、その実際の値は極めて小さく、実際のところ1(unity)よりも小 さい。これに対して、商業上のシリコン・トランジスタの利得βは、一般に20 0以上である。 本発明は、上記したスピン・トランジスタを更に改良して、該トランジスタの 利得βを1以上に増大させるものである。これを実現するため、本発明は、スピ ン拡散電流を発生させ、該電流を例えば切換可能な状態密度(switchable densi ty of states)等の磁気的に制御されるバリアにより調整することを意図してい る。 本発明は、ハイブリッド半導体のエミッタ、ベース及びコレクタからなるスピ ン・トランジスタを提供し、該エミッタは、エミッタにおけるチャージ・キャリ アをスピン分極するための分極手段と、コレクタにおけるチャージ・キャリアの 到着を制御するためにベースとコレクタとの間に設けられた磁気的制御可能なバ リアとを備えている。 したがって、スピン・トランジスタにおける電荷キャリア母集団は、電気的チ ャージの代わりに磁気モーメントによって区別される。 ベースを基本的に形成しかつエミッタとコレクタとの間に形成される電荷キャ リア拡散層を含んでいる半導体半導体ブリッジを備えていることが好ましい。ま た、P−N接合をエミッタとベースとの間に形成し、ベースの他の側に接するよ うに磁気的に制御されるバリアを形成することが好ましい。半導体ブリッジは、 1μ以下の厚さの薄膜と同様な形態を有している。磁気的に制御されるバリアは 、キャリアのスピン拡散長よりも薄く、外部的から提供される磁界に依存してキ ャリアに異なるバンド構造を提供する。 さらに、スピン分極手段は、2酸化コバルト又は2酸化クロムからなる層と、 マンガン及び鉄の合金からなりかつコバルト層に接触する層で構成される交換ピ ン(pinning)手段とを含むことが好ましい。 p−n及びn−p接合は、エミッタとベースとの間及びバリアとコレクタ接続 との間に形成される。理想的には、磁気的制御可能なバリアがp−n接合に接触 し、バリアとp−n接合との間のこの接合がショットキー・バリアすなわちオー ミック・バリアとして機能する。金属層もまた、磁気的制御可能なバリアとp− n接合との間に形成され、好適には銀で形成されてバリアの特性を改善する。 さらに、磁気的制御可能なバリアは、スピン分極手段の領域を超えて延在し、 2酸化クロムを含む材料で構成される。理想的には、磁気的制御可能なバリアが 2酸化クロムからなる層で構成され、拡散層がスピン分極手段及び磁気的制御可 能なバリアの領域を超えて延在している。 好適な実施例においては、エミッタ及びスピン分極手段が半導体ウエアの第1 の側に形成され、ベース、コレクタ及び磁気的制御可能なバリアが該半導体ウエ ハの第2の側に形成されている。 更に別の面において、本発明はスピン・トランジスタを製造する方法を提供し 、該方法は、半導体ウエハを提供するステップと、前記ウエハをエッチングして 該ウエハの第1の面にピットを形成するステップと、前記ピットのベースと前記 ウエハの反対側の第2の面の間の半導体ブリッジにおいてp−n接合を形成する ステップであって、pとnにドープされた領域の少なくとも1つは前記ピットの 範囲を越えて延びる接合を形成する、ステップと、前記ピットのベースにおいて スピン分極化(ポーラライジング、polarising)材料の層を形成し、該スピン分 極化層への電気的接続を確立するステップと、前記半導体ブリッジのp−n接合 上に、前記ウエハの第2の面において磁気的に制御可能なバリヤ(障壁)層を形 成するステップと、磁気的に制御可能なバリヤ層への電気的接続を確立するステ ップと、前記ピットの範囲を越えて延びるp又はnにドープされた領域の部分へ の電気的接続を確立するステップとを備える。 本方法は更に、スピン分極化材質上に交換(exchange)ピン(pinning)ピン 止め)層を形成するステップと、別の半導体ウエハにp−n接合を形成し、銀で 被膜するステップと、磁気的バリヤ層を銀で被膜するステップと、2つの銀の層 を低温溶接(コールド・ウエルド)してトランジスタ構造を形成するステップと 、銀の層の反対側において第2のウエハにおけるp−n接合構造への接点を作る ス テップとを備える。 本発明の1つの実施形態を図1を参照して例を用いて説明する。図1は本発明 に従うスピン・トランジスタの概略図である。 最も基礎的な形態において、図1に示すトランジスタは3端子デバイスであり 、エミッタ接続2をもつスピン・インジェクタ1と、ベース接続4をもつ拡散層 3と、磁気バリヤ5と、コレクタ6とからなる。これらのうちの1つ又はそれ以 上が薄膜から形成されてもよく、この薄膜に関しては、約0.3nmから100 0nm又は、より好適には、1nmから100nmの厚さを有する層を指すこと を意図する。 スピン・インジェクタ1は2つの層、即ち、ドープされた半導体材料8の薄膜 との電気的接触における交換スプリット(split)伝導帯をもつ磁気材料7から なる。これらの層の何れか又は両方が薄膜の形であってもよい。スピン・インジ ェクタの磁気材料7は交換ピン層15によって交換ピン(pinned、ピン止め)さ れ、それによって、その磁気の向きは、外部から与えられる磁気フィールドから 独立している。また、理想的には、接点は、半導体層8においてバンドベンディ ング(band-bending)を最小にするように工作される。磁気材料7は3dの磁気 的金属、例えば、鉄、ニッケル又はコバルトである。互換的には、パラジウムと 鉄の合金を用いてもよく、その場合には、交換フィールドは、鉄の濃度を変化さ せることによって調節される。非金属の高スピン分極化材料、例えば、灰チタン 石マンガン(manganese perovskite)ベースの材料や二酸化クロムやホイスラー 合金を用いることもできる。 拡散層3は、適度にドープされたn又はp型半導体(図1ではp型ドーピング が示されている)からなり得る。拡散層3はp−n接合9の一部を形成し、これ はスピン・インジェクタ1から拡散層3へのブリッジとして働く。p−n接合9 は順バイアスされ、スピン分極化された少数キャリアの拡散電流を、スピン・イ ンジェクタ1から拡散層3へ注入する。拡散層3は、ベース接続の方向にスピン ・インジェクタ1の範囲を越えて延びる。拡散層3をこのように延ばすことによ って、スピン・トランジスタのゲインβは向上する。実際には、スペースを考慮 することにより、拡散層3をスピン・インジェクタ1よりもどれだけ大きくでき る かが、制限される。 拡散層3と磁気バリヤ5の間の接合は、拡散層3においてバンドベンディング を除くためにオーミック(ohmic)でありる。このバンドベンディングは、コレ クタ電流の磁気スイッチングを妨害する恐れがある。オーミック接触を確実にす るために、互換性の仕事関数の材料を用いるべきである。例えば、拡散層3がシ リコンの場合は、コバルトが磁気バリヤ層5に適当な材質である。なぜなら、コ バルトとシリコンは十分に類似した仕事関数を有し、それらはシリコン拡散層の ドーピングをトリミングすることによって一致し得るからである。磁気バリヤ層 5の厚さはスピン拡散の長さ(即ち、幾つかの原子層)よりも薄い。 磁気バリア層5を拡散層3と接触して配置することは、該拡散層3に入射する スピン分極化された拡散電流が室温デバイスに対して丁度0.025eVの熱エ ネルギ幅を有することを意味する。磁気バリア層における交換分裂(exchange s plitting)は、これより大きく(0.1eVのオーダ又はそれより大きく)、そ して磁気層7が磁気バリア層5に対して平行に配列されているか又は逆平行に配 列されているに応じて拡散電流に対する実質的に異なるバンド構造を与える。次 に、これは、GMRサンプルにおけるスピン依存の界面散乱の場合のように正確 に異なるスピン伝送係数を生じさせる。代替として、それぞれのチャネルに対す る状態密度において強いスピン非対称性を有する磁気バリアが、例えば、ドープ されたマンガン・ペロブスカイトバリア又は二酸化クロム又はPtMnSbのよ うな半金属ホイスラー合金の幾つかを用いることにより設けられ得て、そこにお いて1つのスピン・チャネルに対する状態密度が全体的に抑圧されている。1つ のスピン分極化の理想的な全体屈折が与えられるであろう。代替として、磁気制 御可能なショットキーバリアが設けられる。 コレクタ6は、反対にドープされた半導体の2つの層10、11から成り、こ れら2つの層のいずれか又は双方は薄膜の形であり得る。第1の半導体コレクタ 層10は、拡散層3を磁気バリア層5にバンド整合させるため拡散層3と同じド ーピングを有する。第2の半導体コレクタ層11は、コレクタ接続部12とオー ミック接触している。2つの半導体コレクタ層10、11は、それらの接合部で 、磁気バリア5を貫通したそれらのスピン分極化されたキャリアを捕捉する逆バ イ アスされたp−n接合部13を形成する。薄い非磁性金属層14は多くは銀であ るが、この薄い非磁性金属層14は、磁性層5と半導体層10との間に挿入され 、低温(冷却)溶接によるアッセンブリを容易にし得る。 デバイス全体のバンド構造が同じ磁性材料がスピン・インジェクタ1と磁気バ リア層5の双方に多分用いられないようにすることに注目すべきである。これは 、磁性材料と半導体材料との間の中間面でのバンド曲がりの問題を扱う必要性の 結果であり、そして後者はスピン・インジェクタ1と拡散層3との間のp−n接 合部の存在に起因する異なるドーピング・レベルを有するからである。磁性材料 と半導体材料の種々の組合わせが、スピン・トランジスタの特定の性能要件、例 えば、トランジスタが電子又は正孔の少数(minority)電流により動作すること に応じて用いられ得る。 図1に示されるスピン・トランジスタは、以下の要領で構成することができる 。真性シリコンのウェーハは、通常の技術を用いてエッチされ、1つ又は複数の ピットをその後部表面に形成する。各ピットは、単一のスピン・トランジスタの フォーメーション(formation)のための構造を与える。ピットは、ピットのベ ースとウェーハの上側表面との間のウェーハ厚さが好ましくは1μmより小さく なるように十分深くエッチされる。ピットとウェーハの上側表面との間のウェー ハ領域は、スピン・トランジスタのための拡散層を含む膜又はブリッジ16を形 成する。 ウェーハの頂部表面は、該膜の範囲より大きく且つそれを取り巻く領域を画成 するようマスクされ、次いで、該領域は、通常のイオン注入又は拡散技術を用い てnタイプ材料でドープされる。こうして、ドーピングは、膜の範囲全体に、そ して図1に見られるように少なくとも膜の一方の側に延在する。ウェーハの上側 表面のpにドープされた領域は、スピン・トランジスタの拡散層3を形成する。 次いで、ピットの基底は、ウェーハの後部表面の適切なマスキングを介し、また 通常の技術を用いて、nタイプ材料でドープされる。ウェーハの各側からのドー ピングは、膜領域の全体深さがpタイプ又はnタイプの材料のいずれかによりド ープされることによりp−n接合部9を形成するように制御される。膜の厚さの ほぼ50%がpタイプ材料でドープされ、膜の厚さの50%がnタイプ材料でド ープされるのが好ましい。 次いで、ウェーハの頂部表面は、表面を汚染している残留二酸化シリコンを除 去するため清浄にされる。二酸化クロムの層がウェーハの上側表面に形成され、 そのためそれはウェーハのドープされた上側表面の実質的部分に、しかし全部で ないように重なる。二酸化クロム層はウェーハの膜領域に全体的に重なることが 好ましい。二酸化クロム層は、実質的に二酸化物に還元される三酸化クロム又は Cr(CO)6の層を付与することにより形成してもよい。この層は、磁気バリ ア層5として機能する。 二酸化クロム層5が形成された後で、ポリシリコンが、層5の上側表面の上に スパッタリングされる。ポリシリコン層は、p形材料を用いてドーピングされ、 次に、ポリシリコンの別の層が、n形材料を用いてドーピングされた表面の上に 与えられ、コレクタ6を形成する。pドーピングされた層が層5のすぐ上に提供 されることは、すべての場合に本質的であるわけではなく、その場合には、ポリ シリコン層は、二酸化クロム層の表面上にスパッタリングされ、その後で、n形 材料を用いてドーピングされる。 二酸化シリコンの層が、次に、任意の適切な従来技術による方法を用いて、ウ エハの表面全体の上に形成される。二酸化シリコン層は、マスクされエッチング されて、好ましくは、膜から最も離れた位置にある、コレクタ6の上側表面の一 部分と、ウエハの上側表面のpドーピングされた領域の一部分とを別々に露出さ せる。金(ゴールド)の層が、次に、この構造の表面全体の上に与えられ、その 後で、この金の一部が、従来技術による方法を用いてリフトオフされ、コレクタ 12及びベース4の接続とボンディング・パッドとを定義する。 銀(シルバ)の層14が、二酸化クロム層5とポリシリコンとの間に提供され 、それによって、これら2つの層の間に形成されている接合の電気的特性を向上 させる。 コレクタ構造とエミッタ/ベース構造とが2つの異なるシリコン・ウエハ上に 形成され結合されている位置では、銀の層14は、2つの表面のそれぞれに1つ ずつが載るように半分にされ相互に接触しており、銀の被膜(コーティング)は 、これら2つの別個の銀被膜の相互への低温溶接(cold welding)を可能にし銀 の 層14を形成することによって、組み立てを容易にするという更なる目的を有す る。銀の一方の被膜は、コレクタ6のドーピングのなされていない又はpドーピ ングされた表面に与えられ、第2の同様の被膜は、二酸化クロム層5の上側表面 に与えられ、銀のこれらの2つの層は、相互に冷溶接される。次に、ベース及び コレクタ接続を形成する後続ステップが、上述の場合と同様に実行される。 ベース及びコレクタ接続がいったん形成されると、スピン・トランジスタの残 りの構造が、ウエハの反対側に形成される。ピットを含むウエハの反対側表面は 、洗浄され汚染物を除去され、次に、スパッタリング、蒸着、レーザ研磨などの 従来の方法を用いて、ピットのベースにコバルト層が形成される。コバルト層は 、スピン・トランジスタの磁気層7を形成する。マンガンと鉄との合金層が、次 に、蒸着やスパッタリングなどの適切な従来の技術を用いて、ピット内のコバル ト層7の露出した表面の上に形成される。マンガン/鉄層15は、スピン・トラ ンジスタの交換ピナー(exchange pinner)として機能する。 ウエハの反対側表面とピットとは、再び洗浄され、次に、二酸化シリコン層が 、表面全体に与えられる。二酸化シリコンは、エッチングされ、マンガン/鉄層 15の表面が露出され、金の層が、層15の露出された表面と二酸化シリコンの 露出された表面とに与えられる。後に、金の層の一部が、除去されて、エミッタ 接続2とボンディング・パッドとが形成される。 実際には、複数のスピン・トランジスタが、1つのウエハのそれぞれのピット において同時に製造されることは明らかであろう。また、スピン・トランジスタ の様々な要素を製造するのに、ここで説明した以外の方法も、適切なものとして 用いることができることは、理解すべきである。 使用の際には、このトランジスタは、スピン分極された電流がスピン・インジ ェクタ1から散乱層3に流れるように、バイアスされる。これは、エミッタから の散乱電流キャリアの大きな部分がベース接続4ではなく逆バイアスされたベー ス・コレクタ接合を横断することを保証するベース層の幾何学的配置によってゲ インβが制御されている従来の半導体バイポーラ・デバイスのエミッタ・ベース 電流に類似する。図1に示されたスピン・トランジスタでは、スピン・インジェ クタ1における磁気層7に対するバリア層5の磁気的構成(すなわち、並列であ るか、逆並列であるか)に依存して、散乱層3における散乱電流には、異なる帯 域構造が与えられる。一方の磁気構造では、これによって、少数キャリアがベー ス・コレクタ接合を交差することが阻止され、その代わりに、キャリアは、ベー ス接続4に送られる。他方の磁気構成では、少数キャリアは、ベース・コレクタ 接合を交差して、コレクタ6の中に突入し、それによって、従来のトランジスタ の完全なβを回復する。このようにして、図1に示されたスピン・トランジスタ は、1(unity)よりも大きなゲインβを有し、その値は、磁気バリアを再度方 向付けする磁場をかけることにより外部的に制御することができる。 ゲインβは、インジェクタ1の領域を超えてベース接続の方向にバリア層5を 拡張することによって、強化される。 スピン・トランジスタを適用するために、電気的接続が、磁気キャリア層5に 提供され、それにより、バリアのゲインまたは「高さ」の調整が可能になる。 上述したスピン・トランジスタでは、拡散電流が、拡散層の中に注入される前 に、分極状態で準備される。拡散電流がコレクタまで到達するかどうかを決める ものは、既知のデバイスに関する厚い磁気マルチ層を通る通路ではなく、拡散層 とコレクタとの間の薄い磁気的に制御されたバリアの存在または不存在によって 決定される。重要であるのだが、ここで説明したスピン・トランジスタでは、ベ ース層に存在する電圧降下は、キャリアの熱拡散(1/40eV)と比較すると 小さい。これによって、キャリアは常に拡散し、また、バリア層として、僅かに 数個の原子の厚さであり、通常のシリコン・バイポーラ・トランジスタの値に近 づき従って単位ゲイン1よりもはるかに大きな電流ゲインが回復されることが、 保証される。更に、半金属(semi-metal)がバリア層において用いられる場合に は、2つのスピン・チャネルの間の差が強化されるが、理由は、それが、半金属 内のトンネル電流に対する半金属におけるバリスティックな熱電子(ballistich ot electron)電流の比率であるからである。 以上で説明したスピン・トランジスタは、メモリ記憶装置などの従来の半導体 チップ応用例における代替物として用いることができるが、その場合に、スピン ・トランジスタは、メモリの状態を維持するのに電力を必要としないという長所 を有する。更に、スピン・トランジスタは、磁場センサや、位置または速度セン サ などのセンサとして、そして、ハード・ディスクの読み取りヘッドとして用いる のに適切である。また、ブラシレス直流モータの制御には、スピン・トランジス タが、有益に用いられる。 スピン・トランジスタの更なる有用な応用例としては、フィールド・プログラ マブル・ゲート・アレイ(FPGA)の分野があり、その場合には、再プログラ ム可能であること、不揮発性であること、連続的なメモリ・リフレッシュが不要 であること、外部メモリが不要であること、既存のFPGAを用いるときよりも ゲート当たりでチップ上のより小さなスペースが必要であること、電力消費が低 いこと、シーケンシャルなプログラミングではなく直接的な磁気光学的プログラ ミングであるのでより高速なプログラミング速度が得られること、などの効果を 奏する。
【手続補正書】特許法第184条の8第1項 【提出日】1998年5月27日(1998.5.27) 【補正内容】 請求の範囲 1.電荷キャリア集団は磁気モーメントにより識別され、エミッタにおいて電 荷キャリアをスピン分極するのためのスピン分極手段を有するエミッタ、ベース およびコレクタを含み、前記ベースおよびコレクタと半導体層の間に設けられた 磁気的に制御可能なバリヤを含み該磁気的に制御可能なバリヤを経てエミッタか らコレクタまでブリッジを供給する半導体構造を特徴とする、スピン・トランジ スタ。 2.ベースの電流はスピン分極拡散電流である請求項1に記載のスピン・トラ ンジスタ。 3.前記半導体ブリッジは電荷キャリア拡散層を含む、請求項1または2のい ずれかに記載のスピン・トランジスタ。 4.前記半導体ブリッジは1μm以下の厚さを有する薄膜の形態にある、請求 項3に記載のスピン・トランジスタ。 5.前記半導体ブリッジは前記エミッタと前記ベースおよびコレクタとの間の p−n接合を形成するためにドープされる、請求項4に記載のスピン・トランジ スタ。 6.前記スピン分極手段は実質的にコバルトからなる層を含む、請求項1から 5のいずれかに記載のスピン・トランジスタ。 7.前記スピン分極手段は交換ピン手段を含む、請求項6に記載のスピン・ト ランジスタ。 8.前記ピン手段は前記コバルト層と接触したマグネシュウムと鉄の合金の層 を含む、請求項6に記載のスピン・トランジスタ。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,KE,LS,MW,S D,SZ,UG),EA(AM,AZ,BY,KG,KZ ,MD,RU,TJ,TM),AL,AM,AT,AU ,AZ,BA,BB,BG,BR,BY,CA,CH, CN,CU,CZ,DE,DK,EE,ES,FI,G B,GE,GH,HU,IL,IS,JP,KE,KG ,KP,KR,KZ,LC,LK,LR,LS,LT, LU,LV,MD,MG,MK,MN,MW,MX,N O,NZ,PL,PT,RO,RU,SD,SE,SG ,SI,SK,TJ,TM,TR,TT,UA,UG, US,UZ,VN,YU

Claims (1)

  1. 【特許請求の範囲】 1.ハイブリッド半導体エミッタ、ベースおよびコレクタを含み、該エミッタ は、エミッタにおける電荷キャリアをスピン分極するためのスピン分極手段およ びベースとコレクタ間に与えられた磁気的に制御可能なバリヤを含みコレクタに おける電荷キャリアの到着を制御する、スピン・トランジスタ。 2.荷電キャリア集団は磁気モーメントにより識別される、請求項2に記載の スピン・トランジスタ。 3.ベースの電流はスピン分極拡散電流である請求項1または2に記載のスピ ン・トランジスタ。 4.電荷キャリア拡散層を含む半導体ブリッジが与えられ、該電荷キャリア拡 散層はエミッタとコレクタとの間に形成されている、請求項1から3のいずれか に記載のスピン・トランジスタ。 5.前記半導体ブリッジは1μm以下の厚さを有する薄膜の形態にある、請求 項4に記載のスピン・トランジスタ。 6.前記半導体ブリッジは前記エミッタと前記ベースおよびコレクタとの間の p−n接合を形成するためにドープされる、請求項5に記載のスピン・トランジ スタ。 7.前記スピン分極手段は実質的にコバルトからなる層を含む、請求項1から 6のいずれかに記載のスピン・トランジスタ。 8.前記スピン分極手段は交換ピン手段を含む、請求項7に記載のスピン・ト ランジスタ。 9.前記交換ピン手段はコバルト層と接触したマンガンおよび鉄の合金の層を 含む、請求項8に記載のスピン・トランジスタ。 10.前記磁気的に制御可能なバリヤはp−n接合を介してコレクタと電気的 に接触する、請求項1から9のいずれかに記載のスピン・トランジスタ。 11.前記磁気的に制御可能なバリヤとp−n接合の間の接合はショットキー ・バリヤのように機能する、請求項10に記載のスピン・トランジスタ。 12.前記磁気的に制御可能なバリヤとp−n接合の間の接合はオーミック・ バリヤのように機能する、請求項10に記載のスピン・トランジスタ。 13.金属層は磁気的に制御可能なバリヤとp−n接合の間に与えられる、請 求項11または12のいずれかに記載のスピン・トランジスタ。 14.前記金属層は銀である、請求項13に記載のスピン・トランジスタ。 15.前記磁気的に制御可能なバリヤはスピン分極手段のエリアを越えて拡張 する、請求項1から14のいずれかに記載のスピン・トランジスタ。 16.前記磁気的に制御可能なバリヤは二酸化クロムを含む材料からなる、請 求項1から15のいずれかに記載のスピン・トランジスタ。 17.前記磁気的に制御可能なバリヤは二酸化クロムの層からなる、請求項1 6に記載のスピン・トランジスタ。 18.前記拡散層はスピン分極手段と前記磁気的に制御可能なバリヤのエリア を越えて拡張する、請求項4に記載のスピン・トランジスタ。 19.前記エミッタとスピン分極手段は半導体ウエハーの第1の側に設けられ 、前記ベース、コレクタおよび磁気的に制御可能なバリヤは前記半導体ウエハー の第2の側に設けられる、請求項1から18のいずれかに記載のスピン・トラン ジスタ。 20.半導体ウエハーを供給する段階と、 ウエハーをエッチングしてウエハーの第1の表面にピットを形成する段階と、 ピットのベースと前記ウエハーの対向する第2の表面の間に半導体ブリッジにp −n接合を形成して該ピンのエリアを越えて拡張する接合を形成するpそしてn をドープした領域の少なくとも1つを備える段階と、 ピットのベースにスピン分極材料の層を形成し、そしてスピン分極層と電気的 に接続を確立する段階と、 前記半導体ブリッジ中のp−n接合にわたってウエハーの第2の表面上に磁気 的に制御可能なバリヤ層を形成する段階と、 前記ピットのエリアを越えて拡張するpまたはnをドープした領域の部分に電 気的接続を確立する段階と、 を含むスピン・トランジスタを製造する方法。 21.スピン分極材料上に交換ピン層を形成する段階を含む、請求項20に記 載のスピン・トランジスタを製造する方法。 22.別個の半導体ウエハー上にp−n接合を形成する段階と、該接合を銀で 被膜する段階と、前記磁気バリヤ層を銀で被膜する段階と、該2つの銀層を共に 低温溶接してトランジスタ構造を形成する段階と、前記銀被膜と反対側の第2の ウエハー上にp−n接合と電気的接続を確立する段階と、 を含む請求項20または21に記載のスピン・トランジスタを製造する方法。
JP9538670A 1996-04-26 1997-04-28 スピン・トランジスタ Pending JP2000509208A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9608716.8A GB9608716D0 (en) 1996-04-26 1996-04-26 Spin transistor
GB9608716.8 1996-04-26
PCT/GB1997/001167 WO1997041606A1 (en) 1996-04-26 1997-04-28 Spin transistor

Publications (2)

Publication Number Publication Date
JP2000509208A true JP2000509208A (ja) 2000-07-18
JP2000509208A5 JP2000509208A5 (ja) 2005-01-13

Family

ID=10792735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9538670A Pending JP2000509208A (ja) 1996-04-26 1997-04-28 スピン・トランジスタ

Country Status (8)

Country Link
US (1) US6218718B1 (ja)
EP (1) EP0895657B1 (ja)
JP (1) JP2000509208A (ja)
AU (1) AU2645697A (ja)
DE (1) DE69713761T2 (ja)
ES (1) ES2179326T3 (ja)
GB (1) GB9608716D0 (ja)
WO (1) WO1997041606A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526939A (ja) * 2000-03-14 2003-09-09 イシス・イノベイション・リミテッド スピントランジスター
KR100619300B1 (ko) 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터
KR100795246B1 (ko) * 2004-09-16 2008-01-15 인더스트리얼 테크놀로지 리서치 인스티튜트 스핀 트랜지스터 및 그 형성 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5911044A (en) * 1996-11-08 1999-06-08 Ricoh Company, Ltd. Network image scanning system which transmits image information from a scanner over a network to a client computer
DE10019697A1 (de) * 2000-04-20 2001-11-15 Sebastian T B Goennenwein Verfahren zur Erzeugung und Charakterisierung von spinpolarisierten Ladungsträgersystemen und darauf beruhende Bauelemente
JP3682208B2 (ja) * 2000-06-30 2005-08-10 株式会社東芝 スピンバルブトランジスター
WO2002035611A2 (en) 2000-10-26 2002-05-02 University Of Iowa Research Foundation Unipolar spin diode and transistor and the applications of the same
US6355561B1 (en) * 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
CN100466322C (zh) * 2001-01-19 2009-03-04 松下电器产业株式会社 磁存储元件、其制造方法和驱动方法、及存储器阵列
JP3834616B2 (ja) * 2001-11-13 2006-10-18 国立大学法人東北大学 スピンフィルタ
US6577476B1 (en) 2002-03-28 2003-06-10 International Business Machines Corporation Flux guide structure for a spin valve transistor which includes a slider body semiconductor layer
US6870717B2 (en) 2002-05-16 2005-03-22 Hitachi Global Storage Technologies Netherlands B.V. Semiconductor slider with an integral spin valve transistor structure and method for making same without a bonding step
US7037807B1 (en) 2003-12-24 2006-05-02 The Board Of Trustees Of The Leland Stanford Junior University Electric field induced spin-polarized current
US7105864B2 (en) * 2004-01-29 2006-09-12 Micron Technology, Inc. Non-volatile zero field splitting resonance memory
US7366030B2 (en) * 2004-01-29 2008-04-29 Micron Technology, Inc. Simultaneous read circuit for multiple memory cells
WO2005104240A1 (en) * 2004-04-27 2005-11-03 Agency For Science, Technology And Research Magneto-electric field effect transistor for spintronic applications
US7349185B2 (en) 2004-07-30 2008-03-25 Hitachi Global Storage Technologies Netherlands, B.V. Three terminal magnetic sensor for magnetic heads with a semiconductor junction
US7372117B2 (en) * 2004-09-16 2008-05-13 Industrial Technology Research Institute Magneto-resistance transistor and method thereof
CN100426521C (zh) * 2004-10-11 2008-10-15 财团法人工业技术研究院 自旋晶体管
CN100495752C (zh) * 2004-10-15 2009-06-03 财团法人工业技术研究院 一种磁致电阻晶体管
US7639459B2 (en) * 2005-01-10 2009-12-29 Hitachi Global Storage Technologies Netherlands B.V. Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure
US7453084B2 (en) * 2005-05-24 2008-11-18 Seagate Technology Llc Spin transistor with ultra-low energy base-collector barrier
US7492021B2 (en) * 2005-10-17 2009-02-17 Northern Lights Semiconductor Corp. Magnetic transistor
US7816659B2 (en) 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
WO2008005856A2 (en) * 2006-07-07 2008-01-10 The Regents Of The University Of California Spin injection device having semicondcutor-ferromagnetic-semiconductor structure and spin transistor
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
GB2502312A (en) * 2012-05-24 2013-11-27 Ibm Logic gates using persistent spin helices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818328A (en) 1969-09-30 1974-06-18 Siemens Ag Ferromagnetic heterojunction diode
US5432373A (en) 1992-12-15 1995-07-11 Bell Communications Research, Inc. Magnetic spin transistor
JP3217703B2 (ja) * 1995-09-01 2001-10-15 株式会社東芝 磁性体デバイス及びそれを用いた磁気センサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526939A (ja) * 2000-03-14 2003-09-09 イシス・イノベイション・リミテッド スピントランジスター
KR100795246B1 (ko) * 2004-09-16 2008-01-15 인더스트리얼 테크놀로지 리서치 인스티튜트 스핀 트랜지스터 및 그 형성 방법
KR100619300B1 (ko) 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터

Also Published As

Publication number Publication date
ES2179326T3 (es) 2003-01-16
EP0895657B1 (en) 2002-07-03
DE69713761T2 (de) 2003-02-06
EP0895657A1 (en) 1999-02-10
WO1997041606A1 (en) 1997-11-06
GB9608716D0 (en) 1996-07-03
US6218718B1 (en) 2001-04-17
DE69713761D1 (de) 2002-08-08
AU2645697A (en) 1997-11-19

Similar Documents

Publication Publication Date Title
JP2000509208A (ja) スピン・トランジスタ
US6919608B2 (en) Spin transistor
CN101010793B (zh) 制造具有通过纳米线接触的导电材料层的电子器件的方法
JP3253696B2 (ja) 磁気抵抗効果素子
KR100370295B1 (ko) 마이크로전자 소자 어레이의 형성
TW571450B (en) Magnetoresistive semiconductor element, storage element, field-effect transistor, bipolar transistor, magnetic sensor, and method for measuring the strength of magnetic field
CN1713299B (zh) 磁性存储单元以及制造磁性存储单元的方法
US6750540B2 (en) Magnetic random access memory using schottky diode
JP2004521478A (ja) 熱安定性を有するmtjセルの製造方法および装置
JP2005506703A (ja) 積層されたスイッチ可能素子およびダイオードの組み合わせ
US20240315051A1 (en) Semiconductor device and method for forming the same
JPH07283392A (ja) 室温動作トンネル・ホット電子トランジスタ
CN108352446A (zh) 磁隧道二极管和磁隧道晶体管
JP2002305335A (ja) スピンバルブトランジスタ
KR102906616B1 (ko) 자기터널접합 소자 및 자기터널접합 소자를 포함하는 메모리 장치
US11342498B2 (en) High density 3D magnetic random access memory (MRAM) cell integration using wafer cut and transfer
US5132766A (en) Bipolar transistor electrode
US5414274A (en) Quantum multifunction transistor with gated tunneling region
JPH0459786B2 (ja)
JPH09107090A (ja) 半導体装置
Horváth et al. Defect-Related Current Instabilities in InAs/GaAs and AlGaAs/GaAs Structures?
US5436469A (en) Band minima transistor
JP3076503B2 (ja) 超電導素子およびその製造方法
JP3024400B2 (ja) ジョセフソン接合素子およびその製造方法
JP3295897B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080423

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20080423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007