JPH0459786B2 - - Google Patents
Info
- Publication number
- JPH0459786B2 JPH0459786B2 JP61016700A JP1670086A JPH0459786B2 JP H0459786 B2 JPH0459786 B2 JP H0459786B2 JP 61016700 A JP61016700 A JP 61016700A JP 1670086 A JP1670086 A JP 1670086A JP H0459786 B2 JPH0459786 B2 JP H0459786B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- gallium arsenide
- contact
- negative resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 69
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 19
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 claims description 9
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 7
- 239000002784 hot electron Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
- H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔概要〕
アルミニウムヒ素とガリウムヒ素との組を複数
組積層した超格子に固有のミニバンドを利用し
て、外部から変調することを可能にした負性抵抗
素子である。
組積層した超格子に固有のミニバンドを利用し
て、外部から変調することを可能にした負性抵抗
素子である。
ホツトエレクトロントランジスタのコレクタと
ベースとの間に上記の超格子の層が挿入された構
造の負性抵抗素子であり、挿入される超格子のミ
ニバンドのエネルギーレベルに一致する速度エネ
ルギーをホツトエレクトロンに与えるようなエミ
ツタ・ベース間電圧とこの電圧よりいくらか高い
エミツタ・ベース間電圧との間の電圧領域で負性
抵抗が実現するものである。しかも、この負性抵
抗特性は、コレクタ・ベース間電圧をもつて制御
しうる。
ベースとの間に上記の超格子の層が挿入された構
造の負性抵抗素子であり、挿入される超格子のミ
ニバンドのエネルギーレベルに一致する速度エネ
ルギーをホツトエレクトロンに与えるようなエミ
ツタ・ベース間電圧とこの電圧よりいくらか高い
エミツタ・ベース間電圧との間の電圧領域で負性
抵抗が実現するものである。しかも、この負性抵
抗特性は、コレクタ・ベース間電圧をもつて制御
しうる。
本発明は負性抵抗素子に関する。特に、３端子
型であり外部より変調することの可能な負性抵抗
素子に関する。
型であり外部より変調することの可能な負性抵抗
素子に関する。
従来技術において知られている負性抵抗素子に
は、縮退したｐ−ｎ接合ダイオード（エキサダイ
オード）と、AlGaAs／GaAsの量子井戸による
共鳴ダイオードとがある。
は、縮退したｐ−ｎ接合ダイオード（エキサダイ
オード）と、AlGaAs／GaAsの量子井戸による
共鳴ダイオードとがある。
これら従来技術において知られている負性抵抗
素子は、いづれも２端子型であり固定特性であ
り、外部から変調することはできない。
素子は、いづれも２端子型であり固定特性であ
り、外部から変調することはできない。
本発明の目的は、負性抵抗性を有し、しかも、
この負性抵抗の値を外部から変調・制御しうる半
導体素子すなわち負性抵抗素子を提供することに
ある。
この負性抵抗の値を外部から変調・制御しうる半
導体素子すなわち負性抵抗素子を提供することに
ある。
上記の目的を達成するため、本発明が採つた手
段は、エミツタとコレクタとが一導電型のガリウ
ムヒ素であり、ベースがノンドープアルミニウム
ガリウムヒ素層であるホツトエレクトロントラン
ジスタのベースとコレクタとの間に、アルミニウ
ムヒ素とガリウムヒ素との組よりなる超格子の層
を介在させたものであり、より正確には、第１ａ
図、第１ｂ図に示すように、一導電型のガリウム
ヒ素層よりなる第１の半導体層５と、この第１の
半導体層５と接触して設けられ、アルミニウムヒ
素とガリウムヒ素との組が複数組積層されてなる
第１のバリヤ層４と、この第１のバリヤ層４と接
触して設けられ、一導電型のガリウムヒ素層より
なる第３の半導体層３と、この第３の半導体層３
と接触して設けられ、ノンドープのアルミニウム
ガリウムヒ素層よりなる第２のバリヤ層２と、こ
の第２のバリヤ層２と接触して設けられ、一導電
型のガリウムヒ素層よりなる第２の半導体層１
と、第１の半導体層５と接触して設けられる第１
の電極９と、第２の半導体層１と接触して設けら
れる第２の電極６と、第３の半導体層３と接触し
て設けられる制御電極７とを有する負性抵抗素子
である。
段は、エミツタとコレクタとが一導電型のガリウ
ムヒ素であり、ベースがノンドープアルミニウム
ガリウムヒ素層であるホツトエレクトロントラン
ジスタのベースとコレクタとの間に、アルミニウ
ムヒ素とガリウムヒ素との組よりなる超格子の層
を介在させたものであり、より正確には、第１ａ
図、第１ｂ図に示すように、一導電型のガリウム
ヒ素層よりなる第１の半導体層５と、この第１の
半導体層５と接触して設けられ、アルミニウムヒ
素とガリウムヒ素との組が複数組積層されてなる
第１のバリヤ層４と、この第１のバリヤ層４と接
触して設けられ、一導電型のガリウムヒ素層より
なる第３の半導体層３と、この第３の半導体層３
と接触して設けられ、ノンドープのアルミニウム
ガリウムヒ素層よりなる第２のバリヤ層２と、こ
の第２のバリヤ層２と接触して設けられ、一導電
型のガリウムヒ素層よりなる第２の半導体層１
と、第１の半導体層５と接触して設けられる第１
の電極９と、第２の半導体層１と接触して設けら
れる第２の電極６と、第３の半導体層３と接触し
て設けられる制御電極７とを有する負性抵抗素子
である。
本発明に係る負性抵抗素子のエネルギーバンド
ダイヤグラムは第４図（無電圧時）と、第５図
（電圧印加時）のようになる。図に示すΔEはミニ
バンドレベルである。このミニバンドはこのエネ
ルギーレベルΔEのキヤリヤのみに選択的に導通
を許すエネルギーバンドである。よつて、もし、
ホツトエレクトロンがこのΔEに等しいエネルギ
ーを持つていれば、そのホツトエレクトロンのみ
は第１のバリヤ層を選択的に透過し、他の大きさ
のエネルギーを有するホツトエレクトロンは散乱
される。そこで、第６図に示すように、第２の半
導体層１と第３の半導体層３との間、及び、第３
の半導体層３と第１の半導体層５との間とに、そ
れぞれ電圧VEBおよびVBCを印加すれば第２の半
導体層１と第１の半導体層５との間が導通する
が、この導通は、第２のバリヤ層２を通過するホ
ツトエレクトロンの運動エネルギーすなわち第２
の半導体層１と第３の半導体層３との間の電圧
VEBに依存する。すなわち、第２のバリヤ層２を
通過するホツトエレクトロンの運動エネルギーが
ミニバンドΔEに一致するような電圧が第２の半
導体層１と第３の半導体層３との間に印加されて
いるときのみ導通状態になる。
ダイヤグラムは第４図（無電圧時）と、第５図
（電圧印加時）のようになる。図に示すΔEはミニ
バンドレベルである。このミニバンドはこのエネ
ルギーレベルΔEのキヤリヤのみに選択的に導通
を許すエネルギーバンドである。よつて、もし、
ホツトエレクトロンがこのΔEに等しいエネルギ
ーを持つていれば、そのホツトエレクトロンのみ
は第１のバリヤ層を選択的に透過し、他の大きさ
のエネルギーを有するホツトエレクトロンは散乱
される。そこで、第６図に示すように、第２の半
導体層１と第３の半導体層３との間、及び、第３
の半導体層３と第１の半導体層５との間とに、そ
れぞれ電圧VEBおよびVBCを印加すれば第２の半
導体層１と第１の半導体層５との間が導通する
が、この導通は、第２のバリヤ層２を通過するホ
ツトエレクトロンの運動エネルギーすなわち第２
の半導体層１と第３の半導体層３との間の電圧
VEBに依存する。すなわち、第２のバリヤ層２を
通過するホツトエレクトロンの運動エネルギーが
ミニバンドΔEに一致するような電圧が第２の半
導体層１と第３の半導体層３との間に印加されて
いるときのみ導通状態になる。
一方ミニバンドΔEは超格子の両端に印加され
る電圧、すなわち、第２の半導体層１と第３の半
導体層３との間に印加される電圧VBCに依存して
そのエネルギーの大きさを変化する。よつて、導
通状態は、第２の半導体層１と第３の半導体層３
との間に印加される電圧VEBと第３の半導体層３
と第１の半導体層５との間に印加される電圧VBC
との双方に依存して変化する。
る電圧、すなわち、第２の半導体層１と第３の半
導体層３との間に印加される電圧VBCに依存して
そのエネルギーの大きさを変化する。よつて、導
通状態は、第２の半導体層１と第３の半導体層３
との間に印加される電圧VEBと第３の半導体層３
と第１の半導体層５との間に印加される電圧VBC
との双方に依存して変化する。
そこで、第３の半導体層３に注入されたホツト
エレクトロンは、ほぼバリステイツクに第３の半
導体層３を通過して、第１のバリヤ層４を確率Ｔ
をもつて通過する。このとき、素子の電流利得β
は、 β＝α0T／１−α0T 但し、α0は第３の半導体層３をバリステイツク
に通過するホツトエレクトロンの割合いでほぼ１
である。
エレクトロンは、ほぼバリステイツクに第３の半
導体層３を通過して、第１のバリヤ層４を確率Ｔ
をもつて通過する。このとき、素子の電流利得β
は、 β＝α0T／１−α0T 但し、α0は第３の半導体層３をバリステイツク
に通過するホツトエレクトロンの割合いでほぼ１
である。
となる。
そのため、第２の半導体層１と第１の半導体層
５の間の電流ICは、第６図に示すようにVBCをパ
ラメータとしてＡ〜Ｃのように変化し、この素子
が外部変調可能な負抵抗として機能することを示
す。
５の間の電流ICは、第６図に示すようにVBCをパ
ラメータとしてＡ〜Ｃのように変化し、この素子
が外部変調可能な負抵抗として機能することを示
す。
以下、図面を参照しつゝ、本発明の一実施例に
係る負性抵抗素子についてさらに説明する。
係る負性抵抗素子についてさらに説明する。
第２図参照
リソグラフイー法を使用して、半絶縁性ガリウ
ムヒ素基板上８に、深さ約2000Åの開口を形成し
た後、レジストマスク１０を除去することなく、
分子線エピタキシー法またはMOCVD法を使用
してｎ型のガリウムヒ素層を厚さ約2000Åに形成
し、その後レジストマスク１０を除去して、半絶
縁性ガリウムヒ素基板８に埋め込まれた、ｎ型の
ガリウムヒ素層よりなる第１の半導体層５を形成
する。この第１の半導体層５の不純物濃度は約２
×1018cm-3が適当である。
ムヒ素基板上８に、深さ約2000Åの開口を形成し
た後、レジストマスク１０を除去することなく、
分子線エピタキシー法またはMOCVD法を使用
してｎ型のガリウムヒ素層を厚さ約2000Åに形成
し、その後レジストマスク１０を除去して、半絶
縁性ガリウムヒ素基板８に埋め込まれた、ｎ型の
ガリウムヒ素層よりなる第１の半導体層５を形成
する。この第１の半導体層５の不純物濃度は約２
×1018cm-3が適当である。
第３図参照
レジストマスク１０を溶解除去して不要の領域
からｎ型のガリウムヒ素層をリフトオフ除去し、
分子線エピタキシー法またはMOCVD法を使用
して、アルミニウムヒ素とガリウムヒ素との組が
複数組積層された超格子の層よりなる第１のバリ
ヤ層４を形成する。この超格子の層を構成するア
ルミニウムヒ素の層の厚さは20Åであり、ガリウ
ムヒ素層の厚さは25Åであり、このアルミニウム
ヒ素層とガリウムヒ素層との組が45組積層され
る。
からｎ型のガリウムヒ素層をリフトオフ除去し、
分子線エピタキシー法またはMOCVD法を使用
して、アルミニウムヒ素とガリウムヒ素との組が
複数組積層された超格子の層よりなる第１のバリ
ヤ層４を形成する。この超格子の層を構成するア
ルミニウムヒ素の層の厚さは20Åであり、ガリウ
ムヒ素層の厚さは25Åであり、このアルミニウム
ヒ素層とガリウムヒ素層との組が45組積層され
る。
つづいて、分子線エピタキシー法または
MOCVD法を使用して、約1019cm-3にｎ型不純物
を含み厚さが約200Åのｎ型のガリウムヒ素層よ
りなる第３の半導体層３を形成する。
MOCVD法を使用して、約1019cm-3にｎ型不純物
を含み厚さが約200Åのｎ型のガリウムヒ素層よ
りなる第３の半導体層３を形成する。
さらにつづいて、分子線エピタキシー法または
MOCVD法を使用して、厚さが約200Åのアルミ
ニウムガリウムヒ素よりなる第３の半導体層２を
形成する。このアルミニウムガリウムヒ素層の混
晶比は0.3である。
MOCVD法を使用して、厚さが約200Åのアルミ
ニウムガリウムヒ素よりなる第３の半導体層２を
形成する。このアルミニウムガリウムヒ素層の混
晶比は0.3である。
分子線エピタキシー法またはMOCVD法を使
用して、最後に、約1019cm-3にｎ型不純物を含み
厚さが約4000Åのｎ型のガリウムヒ素層よりなる
第２の半導体層１を形成する。
用して、最後に、約1019cm-3にｎ型不純物を含み
厚さが約4000Åのｎ型のガリウムヒ素層よりなる
第２の半導体層１を形成する。
第１ａ図参照
リソグラフイー法とウエツトエツチング法を使
用して、第１の半導体層５に対向する領域を除い
て第２の半導体層１の厚さを約1000Åに減少し
て、制御電極形成領域を形成する。
用して、第１の半導体層５に対向する領域を除い
て第２の半導体層１の厚さを約1000Åに減少し
て、制御電極形成領域を形成する。
この制御電極形成領域に選択的に金層を形成し
た後熱処理を施してオーミツクコンタクトとし、
制御電極７を形成する。
た後熱処理を施してオーミツクコンタクトとし、
制御電極７を形成する。
第１の半導体層５に対向する領域において第２
の半導体層１に接触して金層を形成した後熱処理
を施してオーミツクコンタクトとし、第２の電極
６を形成する。
の半導体層１に接触して金層を形成した後熱処理
を施してオーミツクコンタクトとし、第２の電極
６を形成する。
第１ｂ図参照
第１の半導体層５に接触して金層を形成した後
熱処理を施してオーミツクコンタクトとし、第１
の電極９を形成する。
熱処理を施してオーミツクコンタクトとし、第１
の電極９を形成する。
以上の工程をもつて製造された素子のエネルギ
ーバンドダイヤグラムは第４図（無電圧時）と、
第５図（電圧印加時）のようになり、第３の半導
体層３と第１の半導体層５の間の電圧VBCによつ
て決定されるミニバンドの値ΔEに等しい速度エ
ネルギーを有するホツトエレクトロンのみが第１
のバリヤ層４を通過することができる。そのた
め、このVBCを一定にしておいて、第２の半導体
層１と第３の半導体層３との間の電圧VEBを変化
すれば、第２の半導体層１と第１の半導体層５と
の間に流れる電流ICは第６図に示すようになり、
ΔEに等しい値のVEBとそれよりいくらか大きな
値のVEBとの間の電圧領域で負性抵抗が実現し、
しかも、この負性特性はVBCを制御することによ
り、第６図にＡ、Ｂ、Ｃをもつて示すように制御
可能である。
ーバンドダイヤグラムは第４図（無電圧時）と、
第５図（電圧印加時）のようになり、第３の半導
体層３と第１の半導体層５の間の電圧VBCによつ
て決定されるミニバンドの値ΔEに等しい速度エ
ネルギーを有するホツトエレクトロンのみが第１
のバリヤ層４を通過することができる。そのた
め、このVBCを一定にしておいて、第２の半導体
層１と第３の半導体層３との間の電圧VEBを変化
すれば、第２の半導体層１と第１の半導体層５と
の間に流れる電流ICは第６図に示すようになり、
ΔEに等しい値のVEBとそれよりいくらか大きな
値のVEBとの間の電圧領域で負性抵抗が実現し、
しかも、この負性特性はVBCを制御することによ
り、第６図にＡ、Ｂ、Ｃをもつて示すように制御
可能である。
VEBのピーク値がVBCに依存して変化する様子
は第７図に示すようになる。
は第７図に示すようになる。
以上説明せるとおり、本発明に係る負性抵抗素
子は、エミツタとコレクタとが一導電型のガリウ
ムヒ素であり、ベースがノンドープアルミニウム
ガリウムヒ素層であるホツトエレクトロントラン
ジスタのベースとコレクタとの間に、アルミニウ
ムヒ素とガリウムヒ素との組よりなる超格子層を
介在させたものであり、より正確に表現すれば、
一導電型のガリウムヒ素層よりなる第１の半導体
層５と、この第１の半導体層５と接触して設けら
れ、アルミニウムヒ素とガリユウムヒ素との組が
複数組積層されてなる第１のバリヤ層４と、この
第１のバリヤ層４と接触して設けられ、一導電型
のガリウムヒ素層よりなる第３の半導体層３と、
この第３の半導体層３と接触して設けられ、ノン
ドープのアルミニウムガリウムヒ素層よりなる第
２のバリヤ層２と、この第２のバリヤ層２と接触
して設けられ、一導電型のガリウムヒ素層よりな
る第２の半導体層１と、第１の半導体層５と接触
して設けられる第１の電極９と、第２の半導体層
１と接触して設けられる第２の電極６と、第３の
半導体層３と接触して設けられる制御電極７とを
有する負性抵抗素子であるから、第２の半導体層
１と第３の半導体層３との間に流れる電流ICは第
２の半導体層１と第３の半導体層３との間に印加
される電圧VEBと第３の半導体層３と第１の半導
体層５との間に印加される電圧VBCとの双方に依
存して変化し、VEB（ホツトエレクトロンの運動
エネルギーを決定する）がミニバンドの値に対応
する点といくらか高いVEBの値との間の電圧領域
で、負性抵抗特性を有し、この特性はVBCをパラ
メータとして変化するので、ICとVEBとの間には、
VBCによつて外部変調可能な負性抵抗特性が実現
する。
子は、エミツタとコレクタとが一導電型のガリウ
ムヒ素であり、ベースがノンドープアルミニウム
ガリウムヒ素層であるホツトエレクトロントラン
ジスタのベースとコレクタとの間に、アルミニウ
ムヒ素とガリウムヒ素との組よりなる超格子層を
介在させたものであり、より正確に表現すれば、
一導電型のガリウムヒ素層よりなる第１の半導体
層５と、この第１の半導体層５と接触して設けら
れ、アルミニウムヒ素とガリユウムヒ素との組が
複数組積層されてなる第１のバリヤ層４と、この
第１のバリヤ層４と接触して設けられ、一導電型
のガリウムヒ素層よりなる第３の半導体層３と、
この第３の半導体層３と接触して設けられ、ノン
ドープのアルミニウムガリウムヒ素層よりなる第
２のバリヤ層２と、この第２のバリヤ層２と接触
して設けられ、一導電型のガリウムヒ素層よりな
る第２の半導体層１と、第１の半導体層５と接触
して設けられる第１の電極９と、第２の半導体層
１と接触して設けられる第２の電極６と、第３の
半導体層３と接触して設けられる制御電極７とを
有する負性抵抗素子であるから、第２の半導体層
１と第３の半導体層３との間に流れる電流ICは第
２の半導体層１と第３の半導体層３との間に印加
される電圧VEBと第３の半導体層３と第１の半導
体層５との間に印加される電圧VBCとの双方に依
存して変化し、VEB（ホツトエレクトロンの運動
エネルギーを決定する）がミニバンドの値に対応
する点といくらか高いVEBの値との間の電圧領域
で、負性抵抗特性を有し、この特性はVBCをパラ
メータとして変化するので、ICとVEBとの間には、
VBCによつて外部変調可能な負性抵抗特性が実現
する。
第１ａ図、第１ｂ図は、本発明の一実施例に係
る負性抵抗素子の断面図（正面図と側面図）であ
る。第２，３図は、本発明の一実施例に係る負性
抵抗素子の製造工程図である。第４，５図は、本
発明の一実施例に係る負性抵抗素子のエネルギー
バンドダイヤグラムである。第６図は、本発明の
一実施例に係る負性抵抗素子のIC対VEB特性カー
ブである。第７図は、本発明の一実施例に係る負
性抵抗素子のVEBのピーク値対VBCのカーブであ
る。 １……第２の半導体層、２……第２のバリヤ
層、３……第３の半導体層、４……第１のバリヤ
層、５……第１の半導体層、６……第２の電極、
７……制御電極、８……半絶縁性ガリウムヒ素基
板、９……第１の電極、１０……レジストマス
ク、ΔE……ミニバンドレベル、Ａ〜Ｃ……パラ
メータVBC。
る負性抵抗素子の断面図（正面図と側面図）であ
る。第２，３図は、本発明の一実施例に係る負性
抵抗素子の製造工程図である。第４，５図は、本
発明の一実施例に係る負性抵抗素子のエネルギー
バンドダイヤグラムである。第６図は、本発明の
一実施例に係る負性抵抗素子のIC対VEB特性カー
ブである。第７図は、本発明の一実施例に係る負
性抵抗素子のVEBのピーク値対VBCのカーブであ
る。 １……第２の半導体層、２……第２のバリヤ
層、３……第３の半導体層、４……第１のバリヤ
層、５……第１の半導体層、６……第２の電極、
７……制御電極、８……半絶縁性ガリウムヒ素基
板、９……第１の電極、１０……レジストマス
ク、ΔE……ミニバンドレベル、Ａ〜Ｃ……パラ
メータVBC。
Claims (1)
- 【特許請求の範囲】 １ 一導電型のガリウムヒ素層よりなる第１の半
導体層５と、 該第１の半導体層５と接触して設けられ、アル
ミニウムヒ素とガリウムヒ素との組が複数組積層
されてなる第１のバリヤ層４と、 該第１のバリヤ層４と接触して設けられ、一導
電型のガリウムヒ素層よりなる第３の半導体層３
と、 該第３の半導体層３と接触して設けられ、ノン
ドープのアルミニウムガリウムヒ素層よりなる第
２のバリヤ層２と、 該第２のバリヤ層２と接触して設けられ、一導
電型のガリウムヒ素層よりなる第２の半導体層１
と、 前記第１の半導体層５と接触して設けられる第
１の電極９と、 前記第２の半導体層１と接触して設けられる第
２の電極６と、 前記第３の半導体層３と接触して設けられる制
御電極７とを有する負性抵抗素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016700A JPS62176162A (ja) | 1986-01-30 | 1986-01-30 | 負性抵抗素子 |
| US07/008,240 US4786957A (en) | 1986-01-30 | 1987-01-29 | Negative differential resistance element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016700A JPS62176162A (ja) | 1986-01-30 | 1986-01-30 | 負性抵抗素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62176162A JPS62176162A (ja) | 1987-08-01 |
| JPH0459786B2 true JPH0459786B2 (ja) | 1992-09-24 |
Family
ID=11923562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61016700A Granted JPS62176162A (ja) | 1986-01-30 | 1986-01-30 | 負性抵抗素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4786957A (ja) |
| JP (1) | JPS62176162A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299072A (ja) * | 1986-06-18 | 1987-12-26 | Sanyo Electric Co Ltd | ホツトエレクトロントランジスタ |
| JPH0666519B2 (ja) * | 1986-08-14 | 1994-08-24 | 東京工業大学長 | 超格子構造体 |
| US5162877A (en) * | 1987-01-27 | 1992-11-10 | Fujitsu Limited | Semiconductor integrated circuit device and method of producing same |
| US4907196A (en) * | 1987-04-28 | 1990-03-06 | Fujitsu Limited | Semiconductor memory device using resonant-tunneling transistor |
| DE69018842T2 (de) * | 1989-01-24 | 1995-12-07 | Philips Electronics Nv | Integrierte Halbleitervorrichtung, die einen Feldeffekt-Transistor mit isoliertem, auf einem erhöhtem Pegel vorgespanntem Gate enthält. |
| US5132981A (en) * | 1989-05-31 | 1992-07-21 | Hitachi, Ltd. | Semiconductor optical device |
| DE69222822T2 (de) * | 1991-09-06 | 1998-03-05 | Trw Inc | Optoelektronische Schaltvorrichtung mit Quantentopf-Struktur und stimulierter Emission |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0068064A1 (en) * | 1981-06-30 | 1983-01-05 | International Business Machines Corporation | Semiconductor circuit including a resonant quantum mechanical tunnelling triode device |
| JPH0665217B2 (ja) * | 1982-02-19 | 1994-08-22 | 日本電気株式会社 | トランジスタ |
| CA1237824A (en) * | 1984-04-17 | 1988-06-07 | Takashi Mimura | Resonant tunneling semiconductor device |
| JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
-
1986
- 1986-01-30 JP JP61016700A patent/JPS62176162A/ja active Granted
-
1987
- 1987-01-29 US US07/008,240 patent/US4786957A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62176162A (ja) | 1987-08-01 |
| US4786957A (en) | 1988-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1265626A (en) | Electron gas hole gas tunneling transistor device | |
| JPS5943097B2 (ja) | 半導体デバイス | |
| US5668388A (en) | Bipolar transistor with optimized structure | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| JPH0459786B2 (ja) | ||
| JPS61147577A (ja) | 相補型半導体装置 | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JPS59103389A (ja) | 超伝導素子及びその製法 | |
| JPH05283673A (ja) | 共振トンネル半導体装置 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| US4922314A (en) | Hot charge-carrier transistors | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2817718B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2856323B2 (ja) | 半導体装置 | |
| JP3139003B2 (ja) | 共鳴トンネリングダイオードの製造方法 | |
| JP2611474B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2513118B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH0831471B2 (ja) | 共鳴トンネリングトランジスタ | |
| JPH0795598B2 (ja) | 半導体装置 | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0787245B2 (ja) | トンネルトランジスタ | |
| JPH0620076B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS62293783A (ja) | 共鳴トンネル・ダイオ−ド | |
| JPH08330529A (ja) | ＩｎＡｓ／ＧａＳｂ／ＡｌＳｂ材料系ＳＲＡＭおよびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |